TWI539468B - 具有低消耗電流的記憶體和降低記憶體消耗電流的方法 - Google Patents

具有低消耗電流的記憶體和降低記憶體消耗電流的方法 Download PDF

Info

Publication number
TWI539468B
TWI539468B TW103119792A TW103119792A TWI539468B TW I539468 B TWI539468 B TW I539468B TW 103119792 A TW103119792 A TW 103119792A TW 103119792 A TW103119792 A TW 103119792A TW I539468 B TWI539468 B TW I539468B
Authority
TW
Taiwan
Prior art keywords
memory
address
segment
memory block
block
Prior art date
Application number
TW103119792A
Other languages
English (en)
Other versions
TW201447915A (zh
Inventor
夏濬
Original Assignee
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺創科技股份有限公司 filed Critical 鈺創科技股份有限公司
Publication of TW201447915A publication Critical patent/TW201447915A/zh
Application granted granted Critical
Publication of TWI539468B publication Critical patent/TWI539468B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

具有低消耗電流的記憶體和降低記憶體消耗電流的方法
本發明是有關於一種記憶體和記憶體操作的方法，尤指一種具有低消耗電流的記憶體和降低記憶體消耗電流的方法。
在現有技術中，當耦接於記憶體的應用單元欲存取記憶體內一記憶區塊內的一預定記憶區段的資料時，控制器會先致能對應記憶區塊內一預定列位址的激活(active)指令，然後再致能一存取指令。因此，記憶區塊內所有記憶區段對應預定列位址的複數個字元開關皆會根據激活指令開啟，以及記憶區塊內對應所有記憶區段的複數個位元開關和感測放大器組皆會根據存取指令開啟。雖然應用單元僅存取記憶區塊內的預定記憶區段的資料，但是記憶區塊內所有記憶區段對應預定列位址的複數個字元開關，以及記憶區塊內對應所有記憶區段的複數個位元開關和感測放大器組皆會開啟，導致記憶體增加許多不必要的消耗電流。
本發明的一實施例提供一種降低記憶體消耗電流的方法，其中該記憶體包含一控制器、複數個記憶區塊和複數個暫存器，且該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段，且對應該複數個暫存器中的二暫存器。該方法包含該控制器致能對應該複數個記憶區塊中一第一記憶區塊的位址和一第一列位址的激活指令；該第一記憶區塊的一記憶區段內對應該第一列位址的一字元開關根據該激活指令開啟；該控制器致能對應該記憶區段 的位址的一存取指令；對應該記憶區段的複數個位元開關根據該存取指令開啟；在該存取指令去能後，該控制器致能對應一隨後記憶區段的位址和該第一記憶區塊的位址的一預充電(precharge)指令。
本發明的另一實施例提供一種具有低消耗電流的記憶體。該記憶體包含複數個記憶區塊和一控制器。該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段。該控制器是用以致能和去能對應該複數個記憶區塊中一第一記憶區塊的位址和一第一列位址的激活指令，對應該第一記憶區塊的一記憶區段的位址的一存取指令，以及對應一隨後記憶區段的位址和該第一記憶區塊的位址的一預充電指令。當該激活指令致能時，該記憶區段內對應該第一列位址的字元開關根據該激活指令開啟，以及當該存取指令致能時，對應該記憶區段的複數個位元開關根據該存取指令開啟。
本發明的另一實施例提供一種具有低消耗電流的記憶體。該記憶體包含N個記憶區塊和一控制器。該N個記憶區塊中的每一記憶區塊包含複數個記憶區段，其中N大於1。該控制器是用以產生對應一第一記憶區塊的位址和一隨後第n記憶區塊的一第m記憶區段的位址的一預充電指令，其中n介於1和N之間，以及m大於1。該第n記憶區塊的該第m記憶區段的位址存入一暫存器內。
本發明所提供的降低記憶體消耗電流的方法和具有低消耗電流的記憶體是當耦接於該記憶體的一應用單元欲存取該記憶體內一預定記憶區塊的一預定記憶區段的資料時，一控制器在產生一激活指令和一存取指令之前已先致能對應該預定記憶區段的位址和該預定記憶區塊的位址的一預充電指令。如此，因為在該控制器產生該激活指令和該存取指令後，該預定記憶區塊內僅有對應該預定記憶區段的字元線的字元開關、複數個位元開關與感測 放大器組開啟，所以相較於現有技術本發明所提供的方法和記憶體可降低消耗電流。
100‧‧‧記憶體
102‧‧‧控制器
B1-BL‧‧‧記憶區塊
B11-B14、B21、B22、B23‧‧‧記憶區段
BS0-BS63‧‧‧位元開關
BL0_1-BL0_63‧‧‧位元線
SAL1、SAR1‧‧‧感測放大器組
WL0_1-WLN_1‧‧‧字元線
WLDRV1‧‧‧字元線驅動單元
200-210‧‧‧步驟
第1圖是本發明的一實施例說明一種具有低消耗電流的記憶體的示意圖。
第2圖是本發明的另一實施例說明一種降低記憶體消耗電流的方法的流程圖。
請參照第1圖，第1圖是本發明的一實施例說明一種具有低消耗電流的記憶體100的示意圖。如第1圖所示，記憶體100包含L個記憶區塊B1-BL和一控制器102，其中L是一正整數，且L個記憶區塊B1-BL中的每一記憶區塊包含複數個記憶區段(segment)。例如，記憶區塊B1包含4個記憶區段B11-B14。但本發明並不受限於記憶區塊B1包含4個記憶區段B11-B14。如第1圖所示，記憶區段B11對應N條字元線WL0_1-WLN_1、感測放大器組SAL1、SAR1和64個位元開關BS0-BS63，其中N是一正整數，64個位元開關BS0-BS63的每一位元開關耦接位元線BL0_1-BL0_63中的一相對應位元線，N條字元線WL0_1-WLN_1耦接於一字元線驅動單元WLDRV1，感測放大器組SAL1、SAR1耦接於位元線BL0_1-BL0_63和64個位元開關BS0-BS63，且感測放大器組SAL1、SAR1分別具有對應64個位元開關BS0-BS63的64個感測放大器。但本發明並不受限於記憶區段B11對應64個位元開關BS0-BS63，亦即記憶區段B11可對應複數個位元開關。另外，記憶區段B12-B14中的每一記憶區段皆和記憶區段B11相同，在此不再贅述。
當耦接於記憶體100的一應用單元(未繪示於第1圖)欲存取記憶區塊B1內記憶區段B11的資料時，控制器102先致能對應記憶區塊B1的位 址和一第一列位址(對應字元線WLN_1)的激活(active)指令，然後在控制器102致能激活指令後，對應第一列位址的一字元開關(對應字元線WLN_1)即可根據激活指令開啟。在控制器102致能激活指令後，控制器102致能對應記憶區塊B1的位址和記憶區段B11的位址的一存取指令，然後在控制器102致能存取指令後，對應記憶區段B11的64個位元開關BS0-BS63即可根據存取指令開啟，其中存取指令是一讀取/寫入指令。當對應記憶區段B11的64個位元開關BS0-BS63根據存取指令開啟時，耦接於記憶體100的應用單元即可通過對應記憶區段B11的感測放大器組SAL1、SAR1存取記憶區段B11內對應第一列位址(對應字元線WLN_1)與64個位元開關BS0-BS63的資料。因此，因為當耦接於記憶體100的應用單元欲存取記憶區塊B1內記憶區段B11的資料時，記憶區塊B1內僅有對應字元線WLN_1的字元開關、64個位元開關BS0-BS63與感測放大器組SAL1、SAR1開啟，所以當記憶體100被存取資料時，記憶體100可降低消耗電流。
另外，在控制器102去能存取指令後，控制器102可致能對應一隨後記憶區段的位址和記憶區塊B1的位址的一預充電(precharge)指令，其中隨後記憶區段的位址是對應記憶體100內的第二記憶區塊，第二記憶區塊是不同於記憶區塊B1，且對應第二記憶區塊的一暫存器可儲存對應隨後記憶區段的位址和第二記憶區塊的位址。但在本發明的另一實施例中，隨後記憶區段的位址是對應記憶體100內的記憶區塊B1。在控制器102去能預充電指令後，當耦接於記憶體100的應用單元欲存取第三記憶區塊(例如記憶區塊B2)內一記憶區段(例如記憶區段B21)的資料時，控制器102即可致能對應記憶區塊B2的位址和一第二列位址的激活指令，然後控制器102即可再次執行上述有關於存取記憶區塊B1的步驟，在此不再贅述，其中第三記憶區塊(例如記憶區塊B2)內記憶區段(例如記憶區段B21)已被一之前的預充電指令所預先充電。另外，記憶區塊B2-BN中的每一記憶區塊的操作原理皆和記憶區塊B1 相同，在此亦不再贅述。
另外，請參照表一，表一是用以更清楚說明耦接於記憶體100的應用單元存取本記憶體100的運作。
如表一所示，因為預充電指令1是對應記憶區塊B1的位址和一隨後記憶區段的位址(例如記憶區塊B2的記憶區段B21的位址)，所以記憶區塊B1和對應記憶區塊B2的記憶區段B21可根據預充電指令1充電。因此，當控制器102致能激活指令2(對應記憶區塊B2的位址和第一列位址)和存取指令2(對應記憶區塊B2的位址和記憶區段B21的位址)時，記憶區塊B2僅有對應第一列位址的字元開關、對應記憶區段B21的64個位元開關與感測放大器組開啟。另外，一激活指令所對應的記憶區塊和前一預充電指令的隨後記憶區段所對應的記憶區塊可相同或是不同。例如，激活指令2對應記憶區塊B2以及預充電指令1的隨後記憶區段對應記憶區塊B2；激活指令3對應記憶區塊BL以及預充電指令2的隨後記憶區段對應記憶區塊B2。
請參照第1圖和第2圖，第2圖是本發明的另一實施例說明一種降低記憶體消耗電流的方法的流程圖。第2圖之方法是利用第1圖的具有低消耗電流的記憶體100說明，詳細步驟如下：步驟200：開始；步驟202：控制器102致能對應L個記憶區塊B1-BL中第一記憶區塊的位址和第一列位址的一激活指令；步驟204：第一記憶區塊的一個記憶區段內對應第一列位址的字元開關根據激活指令開啟；步驟206：控制器102致能對應第一記憶區塊和第一記憶區塊的 一個記憶區段的位址的一存取指令；步驟208：對應第一記憶區塊的一個記憶區段的64個位元開關根據存取指令開啟；步驟210：在控制器102去能存取指令後，控制器102致能對應隨後記憶區段的位址和第一記憶區塊的位址的一預充電指令；步驟212：對應第二記憶區塊的一暫存器儲存對應隨後記憶區段的位址和第二記憶區塊的位址，跳回步驟202。
在步驟202中，當耦接於記憶體100的應用單元(未繪示於第1圖)欲存取L個記憶區塊B1-BL中第一記憶區塊(例如記憶區塊B1)內的一個記憶區段(例如記憶區段B11)的資料時，控制器102先致能對應記憶區塊B1的位址和第一列位址(對應字元線WLN_1)的激活指令。在步驟204中，在控制器102致能激活指令後，記憶區段B11對應第一列位址的字元開關(對應字元線WLN_1)即可根據激活指令開啟。在步驟206中，控制器102致能激活指令後，控制器102致能對應記憶區塊B1的位址和記憶區段B11的位址的存取指令。在步驟208中，控制器102致能存取指令後，對應記憶區段B11的64個位元開關BS0-BS63即可根據存取指令開啟，其中存取指令是一讀取/寫入指令。當對應記憶區段B11的64個位元開關BS0-BS63根據存取指令開啟時，耦接於記憶體100的應用單元即可通過對應記憶區段B11的感測放大器組SAL1、SAR1存取記憶區段B11內對應第一列位址(對應字元線WLN_1)與64個位元開關BS0-BS63的資料。因此，因為當耦接於記憶體100的應用單元欲存取記憶區塊B1內記憶區段B11的資料時，記憶區塊B1內僅有對應字元線WLN_1的字元開關、64個位元開關BS0-BS63與感測放大器組SAL1、SAR1開啟，所以當記憶體100被存取資料時，記憶體100可降低消耗電流。
另外，在步驟210中，在控制器102去能存取指令後，控制器102 可致能對應隨後記憶區段的位址和記憶體100內第一記憶區塊的位址的預充電指令，其中隨後記憶區段的位址是對應記憶體100內的第二記憶區塊，且第二記憶區塊是不同於記憶區塊B1。在步驟212中，對應第二記憶區塊的暫存器可儲存對應隨後記憶區段的位址和第二記憶區塊的位址。但在本發明的另一實施例中，隨後記憶區段的位址是對應記憶體100內的第一記憶區塊。亦即在控制器102去能預充電指令後，當耦接於記憶體100的應用單元欲存取第三記憶區塊(例如記憶區塊B2)內一記憶區段(例如記憶區段B21)的資料時，控制器102即可致能對應記憶區塊B2的位址和一第二列位址的激活指令，然後控制器102即可再次執行上述有關於存取記憶區塊B1的步驟，在此不再贅述，其中第三記憶區塊(例如記憶區塊B3)內記憶區段(例如記憶區段B21)已被一之前的預充電指令所預先充電。
綜上所述，本發明所提供的降低記憶體消耗電流的方法和具有低消耗電流的記憶體是當耦接於記憶體的應用單元欲存取記憶體內一預定記憶區塊的一預定記憶區段的資料時，控制器在產生一激活指令和一存取指令之前已先致能對應預定記憶區段的位址和預定記憶區塊的位址的一預充電指令。如此，因為在控制器產生激活指令和存取指令後，預定記憶區塊內僅有對應預定記憶區段的字元線的字元開關、複數個位元開關與感測放大器組開啟，所以相較於現有技術本發明所提供的方法和記憶體可降低消耗電流。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200-210‧‧‧步驟

Claims (14)

  1. 一種降低記憶體消耗電流的方法，其中該記憶體包含一控制器、複數個記憶區塊(bank)和複數個暫存器，該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段(segment)，且該每一記憶區塊對應該複數個暫存器中的一暫存器，該方法包含：該控制器致能對應該複數個記憶區塊中一第一記憶區塊的位址和一第一列位址的激活(active)指令；該第一記憶區塊的一記憶區段內對應該第一列位址的一字元開關根據該激活指令開啟；該控制器致能對應該記憶區段的位址的一存取指令；對應該記憶區段的複數個位元開關和感測放大器組根據該存取指令開啟；及在該存取指令去能後，該控制器致能對應一隨後記憶區段的位址的預充電(precharge)指令和僅致能對應該第一記憶區塊的位址的預充電指令，而不是致能對應所有該複數個記憶區塊的預充電指令。
  2. 如請求項1所述的方法，其中該存取指令是一讀取/寫入指令，且該存取指令另對應該記憶區塊的位址。
  3. 如請求項1所述的方法，其中該隨後記憶區段的位址是對應一第二記憶區塊。
  4. 如請求項3所述的方法，另包含：對應該第二記憶區塊的一暫存器儲存對應該隨後記憶區段的位址和該第二記憶區塊的位址。
  5. 如請求項1所述的方法，另包含：在對應該隨後記憶區段的位址和該第一記憶區塊的位址的預充電指令去能後，該控制器致能對應一第三記憶區塊的位址和一第二列位址的激活指令。
  6. 如請求項1所述的方法，其中當對應該記憶區段的複數個位元開關根據該存取指令開啟時，耦接於該記憶體的一應用單元通過對應該記憶區段的感測放大器組存取該記憶區段內對應該第一列位址與該複數個位元開關的資料。
  7. 一種具有低消耗電流的記憶體，包含：複數個記憶區塊，其中該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段；及一控制器，用以致能和去能對應該複數個記憶區塊中一第一記憶區塊的位址和一第一列位址的激活指令，以及對應該第一記憶區塊的一記憶區段的位址的一存取指令，以及致能對應一隨後記憶區段的位址的預充電指令和僅致能對應該第一記憶區塊的位址的預充電指令，而不是致能對應所有該複數個記憶區塊的預充電指令；其中當該激活指令致能時，該記憶區段內對應該第一列位址的字元開關根據該激活指令開啟，以及當該存取指令致能時，對應該記憶區段的複數個位元開關和感測放大器組根據該存取指令開啟。
  8. 如請求項7所述的記憶體，其中該存取指令是一讀取/寫入指令，且該存取指令另對應該記憶區塊的位址。
  9. 如請求項7所述的記憶體，其中該隨後記憶區段的位址是對應一第二記 憶區塊。
  10. 如請求項9所述的記憶體，另包含：複數個暫存器，其中對應該第二記憶區塊的一暫存器儲存對應該隨後記憶區段的位址和該第二記憶區塊的位址。
  11. 如請求項7所述的記憶體，其中該控制器另用以在對應該隨後記憶區段的位址和該第一記憶區塊的位址的預充電指令去能後，致能對應一第三記憶區塊的位址和一第二列位址的激活指令。
  12. 如請求項7所述的記憶體，其中當對應該記憶區段的複數個位元開關根據該存取指令開啟時，耦接於該記憶體的一應用單元通過對應該記憶區段的感測放大器組存取該記憶區段內對應該第一列位址與該複數個位元開關的資料。
  13. 一種具有低消耗電流的記憶體，包含：N個記憶區塊，其中該N個記憶區塊中的每一記憶區塊包含複數個記憶區段，其中N大於1；及一控制器，用以產生對應一隨後第n記憶區塊的一第m記憶區段的位址的預充電指令，以及僅產生對應一第一記憶區塊的位址的預充電指令，而不是產生對應所有該N個記憶區塊的預充電指令，其中n介於1和N之間，以及m大於1；其中該第n記憶區塊的該第m記憶區段的位址存入一暫存器內。
  14. 如請求項13所述的記憶體，其中當該控制器對該第n記憶區塊產生一激活指令時，該控制器依據該暫存器內儲存之該第n記憶區塊的該第m記 憶區段的位址，開啟對應該第m記憶區段之字元線(word line)。
TW103119792A 2013-06-06 2014-06-06 具有低消耗電流的記憶體和降低記憶體消耗電流的方法 TWI539468B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361831623P 2013-06-06 2013-06-06

Publications (2)

Publication Number Publication Date
TW201447915A TW201447915A (zh) 2014-12-16
TWI539468B true TWI539468B (zh) 2016-06-21

Family

ID=52005363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119792A TWI539468B (zh) 2013-06-06 2014-06-06 具有低消耗電流的記憶體和降低記憶體消耗電流的方法

Country Status (3)

Country Link
US (1) US9773533B2 (zh)
CN (1) CN104238959B (zh)
TW (1) TWI539468B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034917A (en) * 1988-05-26 1991-07-23 Bland Patrick M Computer system including a page mode memory with decreased access time and method of operation thereof
US5345573A (en) * 1991-10-04 1994-09-06 Bull Hn Information Systems Inc. High speed burst read address generation with high speed transfer
US5636173A (en) * 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
US6459647B1 (en) * 2000-02-08 2002-10-01 Alliance Semiconductor Split-bank architecture for high performance SDRAMs
JP4641094B2 (ja) * 2000-11-17 2011-03-02 富士通セミコンダクター株式会社 半導体メモリ
US6643212B1 (en) * 2002-04-18 2003-11-04 United Memories, Inc. Simultaneous function dynamic random access memory device technique
JP4069078B2 (ja) * 2004-01-07 2008-03-26 松下電器産業株式会社 Ｄｒａｍ制御装置およびｄｒａｍ制御方法
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR100770703B1 (ko) * 2006-08-30 2007-10-29 삼성전자주식회사 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템

Also Published As

Publication number Publication date
TW201447915A (zh) 2014-12-16
CN104238959B (zh) 2018-06-19
US20140362656A1 (en) 2014-12-11
CN104238959A (zh) 2014-12-24
US9773533B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
US9741425B2 (en) Memory device and memory system including the memory device
US10031684B2 (en) Techniques for a write zero operation
US9076514B2 (en) Methods of copying a page in a memory device and methods of managing pages in a memory system
JP2018513517A (ja) サブアレイを有するマルチビットスピントルクトランスファ磁気抵抗ランダムアクセスメモリ
KR20160082234A (ko) 저장 장치, 방법 및 저장 매체
TW201346911A (zh) 內容定址記憶體系統
KR102078562B1 (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR102509654B1 (ko) 메모리에서의 지연된 후기록
JP2012248248A (ja) 半導体記憶装置およびメモリシステム
TW201731133A (zh) 電子裝置
KR102070623B1 (ko) 비트 라인 등화 회로
JP2004288225A (ja) Ｄｒａｍ及びアクセス方法
KR20150020477A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
TWI539468B (zh) 具有低消耗電流的記憶體和降低記憶體消耗電流的方法
US20160034204A1 (en) Data Processing Method, Apparatus, and System
US10592163B2 (en) Controlling write pulse width to non-volatile memory based on free space of a storage
US20080247260A1 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
JP2004220678A5 (zh)
KR102395158B1 (ko) 반도체 메모리 장치
US11669393B2 (en) Memory device for swapping data and operating method thereof
KR20230162371A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
JP4936489B2 (ja) 半導体装置
KR20090010478A (ko) 반도체 메모리 장치 및 그것의 데이터 감지 방법
KR20110088916A (ko) 반도체 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees