CN104238959B - 具有低消耗电流的内存和降低内存消耗电流的方法 - Google Patents

具有低消耗电流的内存和降低内存消耗电流的方法 Download PDF

Info

Publication number
CN104238959B
CN104238959B CN201410249607.3A CN201410249607A CN104238959B CN 104238959 B CN104238959 B CN 104238959B CN 201410249607 A CN201410249607 A CN 201410249607A CN 104238959 B CN104238959 B CN 104238959B
Authority
CN
China
Prior art keywords
memory
memory region
address
section
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410249607.3A
Other languages
English (en)
Other versions
CN104238959A (zh
Inventor
夏浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN104238959A publication Critical patent/CN104238959A/zh
Application granted granted Critical
Publication of CN104238959B publication Critical patent/CN104238959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有低消耗电流的内存和降低内存消耗电流的方法，其中所述内存包括一控制器和多个记忆区块，且所述多个记忆区块中的每一个记忆区块包括多个记忆区段。所述方法包括所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；在所述存取指令去能后，所述控制器致能对应随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。相较于现有技术，本发明所公开的方法和内存可降低消耗电流。

Description

具有低消耗电流的内存和降低内存消耗电流的方法
技术领域
本发明是涉及一种内存和记忆体操作的方法，尤其涉及一种具有低消耗电流的内存和降低内存消耗电流的方法。
背景技术
在现有技术中，当耦接于内存的应用单元欲存取内存内一记忆区块内的一预定记忆区段的数据时，控制器会先致能对应记忆区块内一预定列地址的激活(active)指令，然后再致能一存取指令。因此，记忆区块内所有记忆区段对应预定列地址的多个字符开关皆会根据激活指令开启，以及记忆区块内对应所有记忆区段的多个位开关和感测放大器组皆会根据存取指令开启。虽然应用单元仅存取记忆区块内的预定记忆区段的数据，但是记忆区块内所有记忆区段对应预定列地址的多个字符开关，以及记忆区块内对应所有记忆区段的多个位开关和感测放大器组皆会开启，导致内存增加许多不必要的消耗电流。
发明内容
本发明的一实施例公开一种降低内存消耗电流的方法，其中所述内存包括一控制器、多个记忆区块和多个缓存器，且所述多个记忆区块中的每一记忆区块包括多个记忆区段，且对应所述多个缓存器中的一缓存器。所述方法包括所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；所述控制器致能对应所述记忆区段的地址的一存取指令；对应所述记忆区段的多个位开关根据所述存取指令开启；在所述存取指令去能后，所述控制器致能对应一随后记忆区段的地址和所述第一记忆区块的地址的一预充电(precharge)指令。
本发明的另一实施例公开一种具有低消耗电流的内存。所述内存包括多个记忆区块和一控制器。所述多个记忆区块中的每一记忆区块包括多个记忆区段。所述控制器是用以致能和去能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令，对应所述第一记忆区块的一记忆区段的地址的一存取指令，以及对应一随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令。当所述激活指令致能时，所述记忆区段内对应所述第一列地址的字符开关根据所述激活指令开启，以及当所述存取指令致能时，对应所述记忆区段的多个位开关根据所述存取指令开启。
本发明的另一实施例公开一种具有低消耗电流的内存。所述内存包括N个记忆区块和一控制器。所述N个记忆区块中的每一记忆区块包括多个记忆区段，其中N大于1。所述控制器是用以产生对应一第一记忆区块的地址和一随后第n记忆区块的一第m记忆区段的地址的一预充电指令，其中n介于1和N之间，以及m大于1。所述第n记忆区块的所述第m记忆区段的地址存入一缓存器内。
本发明所公开的降低内存消耗电流的方法和具有低消耗电流的内存是当耦接于所述内存的一应用单元欲存取所述内存内一预定记忆区块的一预定记忆区段的数据时，一控制器在产生一激活指令和一存取指令之前已先致能对应所述预定记忆区段的地址和所述预定记忆区块的地址的一预充电指令。如此，因为在所述控制器产生所述激活指令和所述存取指令后，所述预定记忆区块内仅有对应所述预定记忆区段的字符线的字符开关、多个位开关与感测放大器组开启，所以相较于现有技术本发明所公开的方法和内存可降低消耗电流。
附图说明
图1是本发明的第一实施例说明一种具有低消耗电流的内存的示意图。
图2是本发明的第二实施例说明一种降低内存消耗电流的方法的流程图。
其中，附图标记说明如下：
100 内存
102 控制器
B1-BL 记忆区块
B11-B14、B21、B22、B23 记忆区段
BS0-BS63 位开关
BL0_1-BL0_63 位线
SAL1、SAR1 感测放大器组
WL0_1-WLN_1 字符线
WLDRV1 字符线驱动单元
200-212 步骤
具体实施方式
请参照图1，图1是本发明的第一实施例说明一种具有低消耗电流的内存100的示意图。如图1所示，内存100包括L个记忆区块B1-BL和一控制器102，其中L是一正整数，且L个记忆区块B1-BL中的每一记忆区块包括多个记忆区段(segment)。例如，记忆区块B1包括4个记忆区段B11-B14。但本发明并不受限于记忆区块B1包括4个记忆区段B11-B14。如图1所示，记忆区段B11对应N条字符线WL0_1-WLN_1、感测放大器组SAL1、SAR1和64个位开关BS0-BS63，其中N是一正整数，64个位开关BS0-BS63的每一位开关耦接位线BL0_1-BL0_63中的一相对应位线，N条字符线WL0_1-WLN_1耦接于一字符线驱动单元WLDRV1，感测放大器组SAL1、SAR1耦接于位线BL0_1-BL0_63和64个位开关BS0-BS63，且感测放大器组SAL1、SAR1分别具有对应64个位开关BS0-BS63的64个感测放大器。但本发明并不受限于记忆区段B11对应64个位开关BS0-BS63，也就是说记忆区段B11可对应多个位开关。另外，记忆区段B12-B14中的每一记忆区段皆和记忆区段B11相同，在此不再赘述。
当耦接于内存100的一应用单元(未绘示于图1)欲存取记忆区块B1内记忆区段B11的数据时，控制器102先致能对应记忆区块B1的地址和一第一列地址(对应字符线WLN_1)的激活(active)指令，然后在控制器102致能激活指令后，对应第一列地址的一字符开关(对应字符线WLN_1)即可根据激活指令开启。在控制器102致能激活指令后，控制器102致能对应记忆区块B1的地址和记忆区段B11的地址的一存取指令，然后在控制器102致能存取指令后，对应记忆区段B11的64个位开关BS0-BS63即可根据存取指令开启，其中存取指令是一读取/写入指令。当对应记忆区段B11的64个位开关BS0-BS63根据存取指令开启时，耦接于内存100的应用单元即可通过对应记忆区段B11的感测放大器组SAL1、SAR1存取记忆区段B11内对应第一列地址(对应字符线WLN_1)与64个位开关BS0-BS63的数据。因此，因为当耦接于内存100的应用单元欲存取记忆区块B1内记忆区段B11的数据时，记忆区块B1内仅有对应字符线WLN_1的字符开关、64个位开关BS0-BS63与感测放大器组SAL1、SAR1开启，所以当内存100被存取数据时，内存100可降低消耗电流。
另外，在控制器102去能存取指令后，控制器102可致能对应一随后记忆区段的地址和记忆区块B1的地址的一预充电(precharge)指令，其中随后记忆区段的地址是对应内存100内的第二记忆区块，第二记忆区块是不同于记忆区块B1，且对应第二记忆区块的一缓存器可储存对应随后记忆区段的地址和第二记忆区块的地址。但在本发明的另一实施例中，随后记忆区段的地址是对应内存100内的记忆区块B1。在控制器102去能预充电指令后，当耦接于内存100的应用单元欲存取第三记忆区块(例如记忆区块B2)内一记忆区段(例如记忆区段B21)的数据时，控制器102即可致能对应记忆区块B2的地址和一第二列地址的激活指令，然后控制器102即可再次执行上述有关于存取记忆区块B1的步骤，在此不再赘述，其中第三记忆区块(例如记忆区块B2)内记忆区段(例如记忆区段B21)已被一之前的预充电指令所预先充电。另外，记忆区块B2-BN中的每一记忆区块的操作原理皆和记忆区块B1相同，在此亦不再赘述。
另外，请参照表一，表一是用以更清楚说明耦接于内存100的应用单元存取本内存100的运作。
激活指令1(例如对应记忆区块B1的地址，用以开启对应记忆区段B11的一条字符线的字符开关而非开启对应全部记忆区块B1的字符线的字符开关，其中记忆区段B11地址的信息为一默认值或从对应记忆区块B1的缓存器内先前所储存的内容得知)
存取指令1(例如对应记忆区块B1的地址)
预充电指令1(预充电对应记忆区块B1的地址和一随后记忆区段的地址，例如记忆区块B2的记忆区段B21地址)
激活指令2(例如对应记忆区块B2的地址，用以开启对应记忆区块B2内记忆区段B21的一条字符线(对应第一列地址)的字符开关而非开启对应全部记忆区块B2的字符线的字符开关，其中记忆区段B21地址的信息可从预充电指令1后对应记忆区块B2的缓存器内储存记忆区块B2的记忆区段B21地址得知)
存取指令2(例如对应记忆区块B2的地址)
预充电指令2(预充电对应记忆区块B2的地址和一随后记忆区段的地址，例如对应记忆区块B2的记忆区段B22地址)
激活指令3(例如对应记忆区块BL的地址，用以开启对应记忆区段BLX的一条字符线的字符开关而非开启对应全部记忆区块BL的字符线的字符开关，其中记忆区段BLX地址的信息为一默认值或从对应记忆区块BL的缓存器内先前所储存的内容得知)
存取指令3(例如对应记忆区块BL的地址)
预充电指令3(预充电对应记忆区块BL的地址和一随后记忆区段的地址，例如对应记忆区块B2的记忆区段B23地址，此时对应记忆区块B2的缓存器原先储存的记忆区块B2的记忆区段B22地址，将被记忆区块B2的记忆区段B23地址盖掉)
表一
如表一所示，因为预充电指令1是对应记忆区块B1的地址和一随后记忆区段的地址(例如记忆区块B2的记忆区段B21的地址)，所以记忆区块B1和对应记忆区块B2的记忆区段B21可根据预充电指令1充电。因此，当控制器102致能激活指令2(对应记忆区块B2的地址和第一列地址)和存取指令2(对应记忆区块B2的地址和记忆区段B21的地址)时，记忆区块B2仅有对应第一列地址的字符开关、对应记忆区段B21的64个位开关与感测放大器组开启。另外，一激活指令所对应的记忆区块和前一预充电指令的随后记忆区段所对应的记忆区块可相同或是不同。例如，激活指令2对应记忆区块B2以及预充电指令1的随后记忆区段对应记忆区块B2；激活指令3对应记忆区块BL以及预充电指令2的随后记忆区段对应记忆区块B2。
请参照图1和图2，图2是本发明的第二实施例说明一种降低内存消耗电流的方法的流程图。图2的方法是利用图1的具有低消耗电流的内存100说明，详细步骤如下：
步骤200：开始；
步骤202：控制器102致能对应L个记忆区块B1-BL中第一记忆区块的地址和第一列地址的一激活指令；
步骤204：第一记忆区块的一个记忆区段内对应第一列地址的字符开关根据激活指令开启；
步骤206：控制器102致能对应第一记忆区块和第一记忆区块的一个记忆区段的地址的一存取指令；
步骤208：对应第一记忆区块的一个记忆区段的64个位开关根据存取指令开启；
步骤210：在控制器102去能存取指令后，控制器102致能对应随后记忆区段的地址和第一记忆区块的地址的一预充电指令；
步骤212：对应第二记忆区块的一缓存器储存对应随后记忆区段的地址和第二记忆区块的地址，跳回步骤202。
在步骤202中，当耦接于内存100的应用单元(未绘示于图1)欲存取L个记忆区块B1-BL中第一记忆区块(例如记忆区块B1)内的一个记忆区段(例如记忆区段B11)的数据时，控制器102先致能对应记忆区块B1的地址和第一列地址(对应字符线WLN_1)的激活指令。在步骤204中，在控制器102致能激活指令后，记忆区段B11对应第一列地址的字符开关(对应字符线WLN_1)即可根据激活指令开启。在步骤206中，控制器102致能激活指令后，控制器102致能对应记忆区块B1的地址和记忆区段B11的地址的存取指令。在步骤208中，控制器102致能存取指令后，对应记忆区段B11的64个位开关BS0-BS63即可根据存取指令开启，其中存取指令是一读取/写入指令。当对应记忆区段B11的64个位开关BS0-BS63根据存取指令开启时，耦接于内存100的应用单元即可通过对应记忆区段B11的感测放大器组SAL1、SAR1存取记忆区段B11内对应第一列地址(对应字符线WLN_1)与64个位开关BS0-BS63的数据。因此，因为当耦接于内存100的应用单元欲存取记忆区块B1内记忆区段B11的数据时，记忆区块B1内仅有对应字符线WLN_1的字符开关、64个位开关BS0-BS63与感测放大器组SAL1、SAR1开启，所以当内存100被存取数据时，内存100可降低消耗电流。
另外，在步骤210中，在控制器102去能存取指令后，控制器102可致能对应随后记忆区段的地址和内存100内第一记忆区块的地址的预充电指令，其中随后记忆区段的地址是对应内存100内的第二记忆区块，且第二记忆区块是不同于记忆区块B1。在步骤212中，对应第二记忆区块的缓存器可储存对应随后记忆区段的地址和第二记忆区块的地址。但在本发明的另一实施例中，随后记忆区段的地址是对应内存100内的第一记忆区块。也就是说在控制器102去能预充电指令后，当耦接于内存100的应用单元欲存取第三记忆区块(例如记忆区块B2)内一记忆区段(例如记忆区段B21)的数据时，控制器102即可致能对应记忆区块B2的地址和一第二列地址的激活指令，然后控制器102即可再次执行上述有关于存取记忆区块B1的步骤，在此不再赘述，其中第三记忆区块(例如记忆区块B3)内记忆区段(例如记忆区段B21)已被一之前的预充电指令所预先充电。
综上所述，本发明所公开的降低内存消耗电流的方法和具有低消耗电流的内存是当耦接于内存的应用单元欲存取内存内一预定记忆区块的一预定记忆区段的数据时，控制器在产生一激活指令和一存取指令之前已先致能对应预定记忆区段的地址和预定记忆区块的地址的一预充电指令。如此，因为在控制器产生激活指令和存取指令后，预定记忆区块内仅有对应预定记忆区段的字符线的字符开关、多个位开关与感测放大器组开启，所以相较于现有技术本发明所公开的方法和内存可降低消耗电流。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种降低内存消耗电流的方法，其中所述内存包括一控制器、多个记忆区块和多个缓存器，且所述多个记忆区块中的每一个记忆区块包括多个记忆区段，且对应所述多个缓存器中的一缓存器，所述方法包括：
所述控制器致能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令；
所述方法的特征在于还包括：
所述第一记忆区块的一记忆区段内对应所述第一列地址的一字符开关根据所述激活指令开启；
所述控制器致能对应所述记忆区段的地址的一存取指令；
对应所述记忆区段的多个位开关根据所述存取指令开启；及
在所述存取指令去能后，所述控制器致能对应一随后记忆区块内的一随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令，其中所述随后记忆区块内的所述随后记忆区段的地址是储存在一对应的缓存器内，且所述预充电指令不预充电所述随后记忆区块内的所述随后记忆区段外的其他记忆区段。
2.如权利要求1所述的方法，其特征在于所述存取指令是一读取/写入指令，且所述存取指令另对应所述记忆区块的地址。
3.如权利要求1所述的方法，其特征在于所述随后记忆区段的地址是对应一第二记忆区块。
4.如权利要求3所述的方法，其特征在于所述第一记忆区块和所述第二记忆区块是同一记忆区块，或所述第一记忆区块不同于所述第二记忆区块。
5.如权利要求3所述的方法，其特征在于另包括：
对应所述第二记忆区块的一缓存器储存对应所述随后记忆区段的地址和所述第二记忆区块的地址。
6.如权利要求1所述的方法，其特征在于另包括：
在所述预充电指令去能后，所述控制器致能对应一第三记忆区块的地址和一第二列地址的激活指令。
7.如权利要求1所述的方法，其特征在于当对应所述记忆区段的多个位开关根据所述存取指令开启时，耦接于所述内存的一应用单元通过对应所述记忆区段的感测放大器组存取所述记忆区段内对应所述第一列地址与所述多个位开关的数据。
8.一种具有低消耗电流的内存，包括：
多个记忆区块，其中所述多个记忆区块中的每一个记忆区块包括多个记忆区段；及
所述内存的特征在于还包括：
一控制器，用以致能和去能对应所述多个记忆区块中一第一记忆区块的地址和一第一列地址的激活指令，对应所述第一记忆区块的一记忆区段的地址的一存取指令，以及对应一随后记忆区块内的一随后记忆区段的地址和所述第一记忆区块的地址的一预充电指令，其中所述随后记忆区块内的所述随后记忆区段的地址是储存在一对应的缓存器内，且所述预充电指令不预充电所述随后记忆区块内的所述随后记忆区段外的其他记忆区段；
其中当所述激活指令致能时，所述记忆区段内对应所述第一列地址的字符开关根据所述激活指令开启，以及当所述存取指令致能时，对应所述记忆区段的多个位开关根据所述存取指令开启。
9.如权利要求8所述的内存，其特征在于所述存取指令是一读取/写入指令，且所述存取指令另对应所述记忆区块的地址。
10.如权利要求8所述的内存，其特征在于所述随后记忆区段的地址是对应一第二记忆区块。
11.如权利要求10所述的内存，其特征在于所述第一记忆区块和所述第二记忆区块是同一记忆区块，或所述第一记忆区块不同于所述第二记忆区块。
12.如权利要求10所述的内存，其特征在于另包括：
多个缓存器，其中对应所述第二记忆区块的一缓存器储存对应所述随后记忆区段的地址和所述第二记忆区块的地址。
13.如权利要求8所述的内存，其特征在于所述控制器另用以在所述预充电指令去能后，致能对应一第三记忆区块的地址和一第二列地址的激活指令。
14.如权利要求8所述的内存，其特征在于当对应所述记忆区段的多个位开关根据所述存取指令开启时，耦接于所述内存的一应用单元通过对应所述记忆区段的感测放大器组存取所述记忆区段内对应所述第一列地址与所述多个位开关的数据。
15.一种具有低消耗电流的内存，包括：
N个记忆区块，其中所述N个记忆区块中的每一记忆区块包括多个记忆区段，其中N大于1；及
所述内存的特征在于还包括：
一控制器，用以产生对应一第一记忆区块的地址和一随后第n记忆区块的一第m记忆区段的地址的一预充电指令，其中n介于1和N之间，m大于1，且所述预充电指令不预充电所述随后第n记忆区块内的所述第m记忆区段外的其他记忆区段；
其中所述第n记忆区块的所述第m记忆区段的地址存入一缓存器内。
16.如权利要求15所述的内存，其特征在于当所述控制器对所述第n记忆区块产生一激活指令时，所述控制器依据所述缓存器内储存的所述第n记忆区块的所述第m记忆区段的地址，开启对应所述第m记忆区段的字符线。
CN201410249607.3A 2013-06-06 2014-06-06 具有低消耗电流的内存和降低内存消耗电流的方法 Active CN104238959B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361831623P 2013-06-06 2013-06-06
US61/831,623 2013-06-06

Publications (2)

Publication Number Publication Date
CN104238959A CN104238959A (zh) 2014-12-24
CN104238959B true CN104238959B (zh) 2018-06-19

Family

ID=52005363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410249607.3A Active CN104238959B (zh) 2013-06-06 2014-06-06 具有低消耗电流的内存和降低内存消耗电流的方法

Country Status (3)

Country Link
US (1) US9773533B2 (zh)
CN (1) CN104238959B (zh)
TW (1) TWI539468B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1037983A (zh) * 1988-05-26 1989-12-13 国际商业机器公司 页式存储器中数据的存取装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345573A (en) * 1991-10-04 1994-09-06 Bull Hn Information Systems Inc. High speed burst read address generation with high speed transfer
US5636173A (en) * 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
US6459647B1 (en) * 2000-02-08 2002-10-01 Alliance Semiconductor Split-bank architecture for high performance SDRAMs
JP4641094B2 (ja) * 2000-11-17 2011-03-02 富士通セミコンダクター株式会社 半導体メモリ
US6643212B1 (en) * 2002-04-18 2003-11-04 United Memories, Inc. Simultaneous function dynamic random access memory device technique
JP4069078B2 (ja) * 2004-01-07 2008-03-26 松下電器産業株式会社 Ｄｒａｍ制御装置およびｄｒａｍ制御方法
US7562271B2 (en) * 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR100770703B1 (ko) * 2006-08-30 2007-10-29 삼성전자주식회사 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1037983A (zh) * 1988-05-26 1989-12-13 国际商业机器公司 页式存储器中数据的存取装置和方法

Also Published As

Publication number Publication date
TWI539468B (zh) 2016-06-21
TW201447915A (zh) 2014-12-16
US20140362656A1 (en) 2014-12-11
US9773533B2 (en) 2017-09-26
CN104238959A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
KR100375188B1 (ko) 직접 프리페치 및 복원 동작이 가능한 라인 버퍼형 반도체메모리 장치
US20150324691A1 (en) Neural network connections using nonvolatile memory devices
JP2018014114A (ja) ニューロプロセッサにおける交換可能なシナプス荷重記憶装置に関する方法及びシステム
TW201346911A (zh) 內容定址記憶體系統
CN101625892B (zh) 动态随机访问存储器的控制器及用户指令处理方法
CN107045882A (zh) 能够快速写入数据的存储电路
US20120155175A1 (en) Flash memory device and operation method thereof
CN106547701A (zh) 记忆装置及数据读取方法
CN104238959B (zh) 具有低消耗电流的内存和降低内存消耗电流的方法
CN102243611B (zh) 数据存储方法和系统
CN101447225B (zh) 改善内嵌式动态随机存取存储器速度的无干扰位线写入
CN102681788A (zh) 适用于动态随机存取内存的内存控制器及控制方法
KR100396894B1 (ko) 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
US7778103B2 (en) Semiconductor memory device for independently selecting mode of memory bank and method of controlling thereof
US9208847B2 (en) Memory devices with improved refreshing operations
US8327087B1 (en) Method and apparatus for an always open write-only register based memory mapped overlay interface for a nonvolatile memory
US10380024B2 (en) DRAM and method of operating the same in an hierarchical memory system
US7864559B2 (en) Dram memory device with improved refresh characteristic
US20020021591A1 (en) Plural line buffer type memory LSI
CN109614349A (zh) 一种基于绑定机制的缓存管理方法
CN104978992A (zh) 应用于动态随机存取存储器的预先充电方法
CN105788643B (zh) Rom单元及其读取方法和装置、存储器
CN110753965A (zh) 存储器和写数据的方法
KR20160067238A (ko) 메모리 컨트롤러
JP7053110B2 (ja) 半導体記憶装置及びデータ書込方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant