TWI527111B - 用於單一基板處理的蝕刻系統及方法 - Google Patents

用於單一基板處理的蝕刻系統及方法 Download PDF

Info

Publication number
TWI527111B
TWI527111B TW101111461A TW101111461A TWI527111B TW I527111 B TWI527111 B TW I527111B TW 101111461 A TW101111461 A TW 101111461A TW 101111461 A TW101111461 A TW 101111461A TW I527111 B TWI527111 B TW I527111B
Authority
TW
Taiwan
Prior art keywords
etch
etching
substrate
processing
mask layer
Prior art date
Application number
TW101111461A
Other languages
English (en)
Other versions
TW201246354A (en
Inventor
意恩Ｊ 布朗
華勒斯Ｐ 普林茲
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201246354A publication Critical patent/TW201246354A/zh
Application granted granted Critical
Publication of TWI527111B publication Critical patent/TWI527111B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B2203/00—Details of cleaning machines or methods involving the use or presence of liquid or steam
    • B08B2203/007—Heating the liquid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • B08B3/024—Cleaning by means of spray elements moving over the surface to be cleaned
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B9/00—Cleaning hollow articles by methods or apparatus specially adapted thereto 
    • B08B9/08—Cleaning containers, e.g. tanks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Description

用於單一基板處理的蝕刻系統及方法
本申請案大體有關於使用單一基板蝕刻處理的蝕刻處理系統及方法之設計，其係用以增加對遮罩層蝕刻之蝕刻速率與選擇性。
當前在生產互補式金屬氧化物半導體(CMOS)電晶體方面的方法需要遮罩層以分離及保護主動元件區域，例如介電質、金屬互連線、應變、源極/汲極、及類似物。由於氮化矽(Si3N4)或矽氧化物(SiOx，其中x大於0)與二氧化矽(SiO2)在電性及形態上的相似性，以及因為氮化矽容易與SiO2鍵結，故常將其用作遮罩層。一般而言，氮化矽被用作蝕刻中止層，但在特定情況下，例如在「雙鑲嵌」處理中，氮化矽必須在不改變二氧化矽底層之受到仔細控制的厚度之情況下加以蝕去。在此示例中，氮化矽對矽氧化物的蝕刻選擇性(計算為氮化矽之蝕刻速率除以矽氧化物之蝕刻速率)理想上為儘可能地高，以改善製程裕度(process margin)。隨著元件持續縮小，遮罩層及底層的厚度隨之縮小。極薄層的蝕刻選擇性將於未來變得更加具有挑戰性。
用以選擇地蝕刻氮化矽之當前技術可使用不同的化學品及方法。乾式電漿蝕刻與水溶液化學蝕刻兩者係用於氮化矽之移除。水溶液化學材料可包含稀釋的氫氟酸(dHF)、氫氟酸/乙二醇、以及磷酸。使用不同化學品之決定受到氮化矽的蝕刻速率及對矽氧化物的選擇性之需求所控制。由於相較於乾式技術的減少之擁有成本，因此水溶液化學法較佳。眾所周知磷酸中的氮化矽蝕刻速率強烈受到溫度影響，其中蝕刻速率提升以回應溫度提升。在例如將基板浸於水相磷酸溶液之浸浴中的濕式工作台配置中，處理溫度受到水相磷酸溶液之沸點所限。溶液沸點為水相磷酸溶液中的水濃度以及大氣壓力之函數。用以維持溫度之一當前方法係藉由回饋循環控制器，其量測沸騰狀態之存在、同時對該 浸浴調整水容積之添加及加熱器功率時序間距，以將此沸騰狀態維持在目標溫度(目標溫度之典型範圍係自攝氏140度至攝氏160度)。當水相磷酸溶液在不加水的情況下加熱時，水相磷酸溶液之沸點隨著水自溶液蒸發而上升。
由於利用當前之磷酸再循環槽，因此以減少選擇性為代價而增加磷酸溫度有利於增加生產用氮化矽蝕刻速率與降低製造成本，而允許高沸點之結果為減少水濃度。水在控制氮化矽對矽氧化物或矽蝕刻之選擇性上具有關鍵性。實驗證據顯示高溫下之非沸騰狀態(即低含水量)並未導致適合的蝕刻選擇性。反之，為了改善選擇性，具有高濃度的水(亦即進一步稀釋酸)較佳，但這並不實際。增加浸浴中的水濃度降低酸混合物的沸點。在較低溫度下，由於氮化矽蝕刻速率與溫度的強阿瑞尼士(Arrhenius)關係，故氮化矽之蝕刻速率明顯下降。
在當前技術中，例如，Morris在美國專利第4,092,211號中揭露一種用以於沸騰水相磷酸溶液內控制矽氧化物絕緣層之蝕刻速率的方法，該矽氧化物絕緣層係用以遮蔽氮化矽絕緣層。該方法運用謹慎地將矽酸鹽材料加至沸騰水相磷酸溶液。此外，Bell等人在美國專利第5,332,145號中揭露一種用以連續監控及控制低固形物助焊劑之組成物的方法，其運用具有與助焊劑組成物之比重緊密匹配的比重之溶劑。本技術領域所期望的為可維持遮罩層的高蝕刻速率，且亦維持對遮罩層蝕刻相對矽或矽氧化物之高選擇性的方法及系統。對於可滿足蝕刻速率、蝕刻選擇性、蝕刻時間、及/或擁有成本之目標的批次蝕刻處理系統及方法與單一基板系統及方法具有需求。
本發明提供一種用以於蝕刻處理系統中增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法及系統，該蝕刻處理系統係針對單一基板處理而配置。該方法包含：獲得高壓下的蒸氣水汽混合物之供應；獲得處理液體之供應，其係用以選擇性地以設定蝕 刻選擇性比例相對矽或矽氧化物蝕刻遮罩層；將基板放入蝕刻處理腔室；使處理液體與蒸氣水汽混合物結合；及將所結合的處理液體與蒸氣水汽混合物注入蝕刻處理腔室中，其中所結合的處理液體與蒸氣水汽混合物之流動受到控制，以維持設定蝕刻速率及遮罩層相對矽或矽氧化物的設定蝕刻選擇性比例。
為了協助描述本發明，故將半導體基板用來說明本概念之應用。該方法及處理同樣適用於如晶圓、碟片、或類似物的其他工件。相似地，將水相磷酸用來說明本發明中的處理液體。如以下所述，可選擇性地使用其他處理液體。
參考圖1，架構圖10顯示批次蝕刻處理系統中蝕刻氮化矽之先前技術方法，其中蝕刻化學品(蝕刻劑)係使用一或更多輸入流34及38加以分配至設置複數基板26的蝕刻處理腔室44上。蝕刻劑可使用溢流槽42及溢流口18加以再利用或回收或處置。加熱器22可例如藉由使加熱器位於處理腔室44之側邊或底部而加以設置。加熱器22可為外部形式或管線上(inline)形式。
圖2描繪顯示用以蝕刻氮化矽的先前技術之批次蝕刻處理系統50的示範性架構圖，其包含蝕刻處理腔室66及溢流槽58。如上，可將加熱器70設置於蝕刻處理腔室66之正面、背面、及下方；該等加熱器70可在外部或管線上，且可提供流入熱通量46至處理腔室66中的水溶液94中。流出熱通量包含傳導62及水之蒸發90。若流入熱通量大於蒸發及傳導所致的流出熱通量，則水溶液之溫度將增加直到沸騰發生。沸點受到酸濃度及大氣壓力所決定。煮沸期間，熱的增加使水更快沸騰。為維持水溶液94的固定沸騰溫度，處理腔室控制器(未顯示)必須同時調節加熱器70及經由供應管線78所注入的給水74。若流入給水大於蒸發所致的水耗損，則水溶液溫度下降、稀釋酸、並降低沸點。反之，若流入給水小於蒸發所致的水耗損，則水溶液溫度增加、濃縮酸、並提升沸點。
眾所周知磷酸中的氮化矽蝕刻速率強烈受到溫度影響，其中蝕刻速率回應溫度上升而上升。用以蝕刻氮化矽及用以蝕刻二氧化矽的化學反應如下：
在濕式工作台配置中，當將基板浸入水相磷酸溶液(水溶液)之浸浴中時，例如在東京威力科創股份有限公司(TEL)的EXPEDIUS設備線中，處理溫度受限於水溶液之沸點。水溶液之沸點為酸中的水濃度與大氣壓力的函數，且可受到克勞修斯-克拉伯隆關係(Clausius-Clapeyron relation)及拉午耳定律(Raoult’s law)所描述。可將液汽邊界的Clausius-Clapeyron方程式表示為： 其中ln為自然對數，T 1及P 1為對應之溫度(以凱氏溫標(Kelvins)或其他絕對溫度單位表示)及蒸氣壓，T 2及P 2為另一點的對應溫度及壓力，△H vap為莫耳汽化焓，且R為氣體常數(8.314 J mol-1K-1)。
拉午耳定律說明理想溶液之蒸氣壓相依於各化學成分之蒸氣壓及溶液中存在的成分之莫耳分率。一旦溶液中的成分已抵達平衡，則溶液之總蒸氣壓p為： 且各成分之個別蒸氣壓為其中：p i 為混合物中的成分i之分壓，p ＊ i 為純成分i之蒸氣壓，且x i 為溶液中(混合物中)的成分i之莫耳分率。
磷酸及水的平衡狀態之示例係於圖5A中提供。用以維持溫 度的當前TEL EXPEDIUS法係利用回饋循環控制器，其量測沸騰狀態之存在、同時對該浸浴調整水容積之添加及加熱器功率時序間距，以將此沸騰狀態維持在目標溫度(160℃)。當水溶液在不加水的情況下加熱時，水溶液之沸點隨著水自溶液蒸發而升高。
由於利用當前之磷酸再循環槽，因此以減少選擇性為代價而增加磷酸溫度有利於增加生產用氮化矽蝕刻速率與降低製造成本，而允許高沸點之結果為減少水濃度。水在控制氮化矽對SiO2蝕刻之選擇性上具有關鍵性[方程式1、2中的化學反應1。如圖5B中所示，實驗證據顯示高溫下之非沸騰狀態(即低含水量)並未導致適合的蝕刻選擇性。反之，為了改善選擇性，具有高濃度的水(亦即進一步稀釋酸)較佳，然而這並不實際。增加浸浴中的水濃度降低水溶液的沸點。在較低溫度下，氮化矽之蝕刻速率因氮化矽蝕刻速率與溫度的強阿瑞尼士(Arrhenius)關係而明顯下降。
為了強調所使用之溶劑可為水或一些其他的溶劑，故用語「處理液體」將用於本說明書之剩餘部份。本發明係聚焦於一種新穎方法，其係用以增加朝向氮化矽的處理液體之傳輸溫度以增加氮化矽蝕刻速率、同時亦維持高含水量以維持相對矽或二氧化矽之最佳氮化矽蝕刻選擇性。高溫係藉由以下方式而達成：在被分配於靜止或旋轉中之單一基板上之前將加壓蒸氣注入磷酸之流動中。蒸氣之凝結將潛在熱能釋放至磷酸中，此提供有效率傳送以加熱磷酸。額外利益為磷酸總是自動地充滿水。水是維持相對二氧化矽的高氮化矽蝕刻選擇性所必需的。對於單向處理而言，必須具備含有溶解態二氧化矽的磷酸以協助選擇性控制。對於回收處理而言，溶解態二氧化矽可於原生磷酸中供給、或藉由使氮化矽覆層基板循環通過蝕刻處理系統(此為用於批次蝕刻處理系統的常見處理，亦名為磷酸浴)而供給。在一實施例中，蒸氣噴流亦可用以預熱基板，來確保基板上自中心至邊緣的蝕刻均勻性。
尤其，本發明所解決的問題為：使用如磷酸之處理液體改善氮化矽蝕刻速率處理，以使得單一基板處理變得實際且有成本效益。磷酸處理係典型地視為「髒處理」，且係典型地由標準清潔 1(standard clean 1,SC1)步驟所接續以移除殘留微粒。因為可避免缺陷/微粒再沉積及/或背側至前側污染之機制，故單一基板蝕刻處理本質上比批次蝕刻處理乾淨。在160℃的熱磷酸中，氮化矽蝕刻處理緩慢(30-60埃/min，或A/min)。若可將氮化矽之蝕刻速率增加至超過180 A/min，則將使單一基板處理設備上的氮化矽處理可實行。在使用直接蒸氣注入來加熱氮化矽的情況下，可達成高處理溫度，同時維持相對矽或二氧化矽的高氮化矽蝕刻選擇性所需的飽和含水量。
在一實施例中，煮沸設備(供予周圍溫度之液態水)係用以產生高壓的蒸氣水汽混合物之供應。蒸氣水汽混合物之溫度可由鍋爐內部的所生壓力所控制。然後，將蒸氣水汽混合物輸送至熱磷酸之化學品輸送管線中而至單一基板處理腔室。蒸氣水汽混合物將對浸浴提供熱及濕氣的來源，因此使浸浴升高超過標準沸騰溫度，並引入同時呈現蒸氣相及液相的過量水汽，以維持相對二氧化矽及矽的氮化物蝕刻選擇性。
在另一實施例中，蒸氣水汽混合物於進入蝕刻處理腔室前在高壓下與處理液體結合。充足壓力必須加以維持，以避免在供應輸送管線中沸騰。而後，在進入周圍壓力的蝕刻處理腔室之時，處理液體即開始快速沸騰。在另一實施例中，可於基板上方使用複數噴嘴。第一噴嘴引入加熱磷酸；第二或更多噴嘴引入高溫蒸氣水汽混合物之噴流，以於引入磷酸前預熱基板表面來協助維持基板範圍的均勻溫度，且因此確保蝕刻均勻性。在本實施例中，可將噴嘴位置及噴嘴數量設置成使得對基板的熱及處理液體之傳輸效率達到最大。亦可將蒸氣水汽混合物噴注至基板之背側上以維持溫度均勻性。
圖3描繪在一大氣壓下作為磷酸濃度及溫度之函數的磷酸之沸點的示範性圖表300。處理液體之溫度及濃度為決定蝕刻速率及相對矽或矽氧化物之氮化矽蝕刻選擇性的兩個關鍵因子。圖3描繪氮化矽之批次蝕刻處理的溫度對磷酸之濃度的沸點曲線304。參考沸點曲線304，假定處理液體在最初組的標為312之條 件A，例如，處理液體具有在約攝氏120度下之重量百分比85的磷酸濃度。將處理液體加熱直到抵達如點X所代表的標為308之沸點，此為亦代表示範性蝕刻處理系統之控制極限的沸點曲線304中之點。如上述，為了增加蝕刻速率，同時維持目標氮化矽蝕刻選擇性並維持蝕刻均勻性，故使處理液體之溫度增加。
圖4A為包含磷酸的沸點曲線404(示於左垂直軸上)及蒸氣壓曲線408(示於右垂直軸上)的示範性圖表400，沸點曲線404係作為一大氣壓下的磷酸濃度之函數，而蒸氣壓曲線408係作為蝕刻處理系統中之混合物平衡條件的溫度之函數。磷酸濃度係表示為水溶液中的磷酸之重量百分比。假定處理液體之一組最初條件在由圓點所示的點(1)上，對應至重量百分比85%磷酸之成份及攝氏(C)120度之溫度。處理液體受到加熱並抵達由沸點曲線404之虛線部所示的沸騰溫度。加熱可利用管線上或外部加熱器或藉由將蒸氣水汽混合物注射至蝕刻處理液體上。在一實施例中，蝕刻處理系統具有以如沸點曲線404上之點(2)的160℃之對應溫度所代表的極限高溫。蒸氣及水汽之結合(蒸氣水汽混合物)被泵送至蝕刻處理系統之底部中，直到處理液體抵達實質上對應至重量百分比92%磷酸之成份、180℃之溫度、及約1.0百萬帕斯卡(MPa)之蒸氣壓的點(3)。蒸氣水汽混合物與水相磷酸之其他結合加以測試，來判定滿足應用目標的氮化矽之蝕刻速率及蝕刻選擇性。蒸氣水汽混合物之壓力可在自0.2至2.0 MPa的範圍中。
參考圖4B，假定將0.5 MPa之壓力擇定為蒸氣水汽混合物的目標壓力。混合物的對應溫度(蒸氣壓曲線408上的點A)為約152℃。當將蒸氣水汽混合物注射至浸浴或單一基板蝕刻處理系統中之處理液體上時，沸點係由連接點A至沸點曲線404之點A’的垂直線所決定，導致平衡時約86%之對應磷酸濃度。若所擇定之目標壓力為2.0 MPa，則混合物之對應溫度(蒸氣壓曲線408上的點B)為約214℃。使用相同方式，沸點係由連接點B至沸點曲線404之點B’的垂直線所決定，導致平衡時約96%之對應磷酸濃度。因此，可將蒸氣水汽混合物之流速及壓力用作控制處理液體之溫 度的變數，此影響處理液體之沸點溫度，並進一步決定處理液體中的磷酸之濃度。處理液體之平衡磷酸濃度及溫度影響蝕刻速率及蝕刻選擇性。
圖5A描繪包含磷酸溶液之成份的第一曲線504及水的第二曲線508的示範性圖表500，其中磷酸溶液之組成係表示為每立方公尺之水相莫耳(Aq.mols/m3)，且水係作為以℃呈現的溫度之函數且表示為mols/m3。當處理液體於160至220℃的範圍中受到加熱時，磷酸濃度基本上不變，然而水濃度由於隨溫度上升的蒸發而下降。為進一步顯示處理液體之蝕刻選擇性的變化，圖5B描繪磷酸溶液之蝕刻選擇性的示範性圖表550，磷酸溶液之蝕刻選擇性係作為蝕刻處理系統中的處理液體之時間及溫度的函數。在測試開始時，處理液體(水相磷酸)沸騰，且去離子水(deionized water,DIW)係用以摻入處理液體，氮化矽對二氧化矽的蝕刻選擇性554高。50分鐘之後，停止以DIW摻入，且處理液體之溫度在約220℃處達到頂點，達到與加熱器功率減少後、溫度降低前大致相同之溫度。如同可由蝕刻選擇性曲線564之向下斜率所見，蝕刻選擇性亦自高降至低(554至558)。在重新以DIW摻入處理液體之後，處理液體進入沸騰狀態，且蝕刻選擇性自低升至高(558至562)。發明人發現，處理液體在160至200℃之範圍有益於使用水相磷酸的處理液體，且較佳地為約180℃。
圖6A描繪依據本發明之一實施例的批次蝕刻處理系統600的示範性示意圖。複數基板632係設置於蝕刻處理腔室640中。處理液體628被引入蝕刻處理腔室640中，且過量處理液體進入溢流容器604中並可經由排出口608而棄置。蒸氣產生器614係經由輸送管線620加以供應輸入液體，且由產生蒸氣水汽混合物612的加熱器616所加熱。蒸氣水汽混合物612係藉由接管636而分配至蝕刻處理腔室640之底部上。在使用控制器(未顯示)的情況下，批次蝕刻處理系統600係配置成藉由控制處理液體628及蒸氣水汽混合物612(可加壓或可不加壓至高壓)之流速來滿足所擇定之蝕刻處理速率及所擇定之蝕刻選擇性比例。蒸氣水汽混合物 之壓力可在自0.2至2.0 MPa的範圍中。
圖6B描繪依據本發明之一實施例的單一基板蝕刻處理系統650的示範性示意圖。單一基板654係裝設於平台662上，該工作台662係配置成在處理液體678自供應管線682受分配、且蒸氣水汽混合物674自供應輸送管線670受分配時維持基板654靜止或使基板654旋轉。蒸氣水汽混合物674被輸送通過供應輸送管線670，經由排列成達到基板654範圍之均勻處理的噴嘴666橫越基板654。可將與單一基板處理系統650相似的複數蝕刻處理系統設置配置成例如堆疊、正交、或圓形排列及可供一般基板傳送系統使用的類似者之若干排列。可經由蒸氣輸送管線658將蒸氣輸送至基板654之背側上，以預熱或維持基板654範圍的均勻溫度。
圖7A為依據本發明之一實施例的使用噴嘴730以分配蒸氣水汽混合物的批次蝕刻處理系統700之示範性示意圖。處理液體738可由設置於蝕刻處理腔室742之正面及背面中的加熱器716所加熱。加熱器716可在外部或管線上，將流入熱通量720供至蝕刻處理腔室742中的處理液體738。再者，額外流入熱通量722係藉由處理液體738中的經由供應輸送管線726所輸送的蒸氣水汽混合物736之注入而提供。流出熱通量包含傳導708及水蒸發734。若流入熱通量大於蒸發及傳導所致的流出熱通量708、734，則處理液體738之溫度將增加直到沸騰發生。沸點係由處理液體738之濃度及大氣壓力所決定。煮沸期間，熱的增加將使水更快沸騰。
為維持處理液體738的固定沸騰溫度，處理腔室控制器(未顯示)必須同時調節加熱器716及經由噴嘴730的蒸氣水汽混合物之注入。若蒸氣水汽混合物之供應大於蒸發所生的水耗損，則處理液體738之溫度減低、稀釋處理液體738、並降低沸點。反之，若流入給水小於蒸發所生的水耗損，則處理液體738之溫度增加、濃縮酸、並提高沸點。將噴嘴730置於蝕刻處理腔室742之底部提供混合作用，以於處理液體738中產生均勻溫度分佈。可經由 第二供應輸送管線724將處理液體738引至噴嘴730。過量處理液體738流至溢流槽704。批次蝕刻處理系統700係用以藉由提高處理液體738之溫度來增加如氮化矽的遮罩層之蝕刻速率。目標蝕刻選擇性、即氮化矽蝕刻對矽氧化物或矽之比例係亦藉由控制處理液體738之莫耳濃度來加以維持，例如藉由添加些許蒸氣水汽混合物、及/或增加或減少經由噴嘴730所分配的蒸氣水汽混合物之溫度。
圖7B描繪依據本發明之一實施例的包含處理液體回收系統783的單一基板蝕刻處理系統760之示範性示意圖。如以下將進一步討論，藉由於處理液體中維持高濃度溶解態二氧化矽以將反應2之平衡維持於左側，回收處理液體774減少化學品用量並協助蝕刻選擇性。參考單一基板蝕刻處理系統760，單一基板796係設置於用以在蝕刻處理腔室762內使基板796靜止或旋轉的平台788上。蒸氣水汽混合物766係利用供應管線764加以輸送並利用噴嘴790分配至基板上。蒸氣769係使用蒸氣輸入管線768分配至基板796之背面上，以維持基板796之均勻溫度。蒸氣769可與蒸氣水汽混合物766相同。處理液體回收系統783包含耦合至蝕刻處理腔室762之底部並通過控制閥782的排出管線786，該控制閥782經由排除管線780排除一部份處理液體774、並經由回收管線784回收處理液體774之剩餘部份。可將選擇性之加熱器778設置於處理液體輸送管線776之前或之後，以維持回收的處理液體774的期望溫度。新處理液體774係使用處理液體輸送管線776引至回收管線784上。
參考圖7B，溶解態二氧化矽藉由抑制反應2來協助維持目標氮化矽蝕刻速率。在一實施例中，溶解態二氧化矽(Si(OH)4)770係使用二氧化矽注入管線772及使用輸送管線776而注入至處理液體774上，所注入的溶解態二氧化矽量足以將溶解態二氧化矽量維持在一定目標範圍，例如10至30 ppm之溶解態二氧化矽。在一實施方式中，溶解態二氧化矽可為20 ppm。在另一實施例中，數個含氮化矽基板796受到處理，以於所回收之處理液體774中 獲得期望之溶解態二氧化矽量。使用單一基板處理系統的本發明之一優點為對於處理液體中之較高濃度溶解態二氧化矽的耐受性。使用磷酸的先前技術批次蝕刻處理系統典型地顯示出隨著溶解態二氧化矽濃度上升的瑕疵率增加。除了協助維持遮罩層對矽氧化物的穩定選擇性比例的較高濃度二氧化矽的耐受性之外，由於對於相同應用較批次蝕刻處理系統為低的瑕疵率，故單一基板處理系統本質上具有優勢。
圖8A、8B、及8C為在本發明之數個實施例中用於蝕刻處理系統之傳送系統的示範性示意圖。依據一實施例，圖8A描繪用以於一基板或複數基板上執行非電漿清潔處理的處理系統800。處理系統800包含第一處理系統816、及耦合至第一處理系統816的第二處理系統812。例如，第一處理系統816可包含化學處理系統(或單一處理腔室之化學處理構件)、且第二處理系統812可包含熱處理系統(或單一處理腔室之熱處理構件)。
再者，如圖8A中所示，可將傳送系統808耦合至第一處理系統816，以將一基板或複數基板傳送進出第一處理系統816及第二處理系統812，並與多元件製造系統804交換基板。第一及第二處理系統816、812及傳送系統808可例如包含多元件製造系統804內的處理元件。例如，多元件製造系統804可容許將一基板或多基板傳送往返處理元件，包含如蝕刻處理系統、沉積系統、塗覆系統、圖案化系統、量測系統等裝置。為了隔離發生於第一及第二系統中的處理，可將隔離組件820用以耦合各系統。例如，隔離組件820可包含提供熱絕緣的絕熱組件及提供真空隔離的閘閥組件之至少一者。當然，處理系統816及812及傳送系統808可以任何順序加以設置。
選擇性地，在另一實施例中，圖8B呈現用以在基板上執行非電漿清潔處理的處理系統850。處理系統850包含第一處理系統856及第二處理系統858。例如，第一處理系統856可包含化學處理系統，且第二處理系統858可包含熱處理系統。
再者，如圖8B中所示，可將傳送系統854耦合至第一處理 系統856，以將一基板或複數基板傳送進出第一處理系統856、且可加以耦合至第二處理系統858，以將一基板或複數基板傳送進出第二處理系統858。此外，傳送系統854可與一或更多基板匣(未顯示)交換一基板或複數基板。雖然圖8B中僅顯示兩處理系統，但其他處理系統仍可存取傳送系統854，包含如蝕刻處理系統、沉積系統、塗覆系統、圖案化系統、量測系統等裝置。為了隔離發生於第一及第二系統中的處理，可將隔離組件862用以耦合各系統。例如，隔離組件862可包含提供熱絕緣的絕熱組件及提供真空隔離的閘閥組件之至少一者。此外，例如，傳送系統854可作為隔離組件862之部分。
選擇性地，在另一實施例中，圖8C呈現用以於一基板或複數基板上執行非電漿清潔處理的處理系統870。處理系統870包含第一處理系統886及第二處理系統882，其中第一處理系統886係如圖示在垂直方向上堆疊於第二處理系統882之頂上。例如，第一處理系統886可包含化學處理系統，且第二處理系統882可包含熱處理系統。
再者，如圖8C中所示，可將傳送系統878耦合至第一處理系統886，以將一基板或複數基板傳送進出第一處理系統886、並耦合至第二處理系統882，以將一基板或複數基板傳送進出第二處理系統882。此外，傳送系統878可與一或更多基板匣(未顯示)交換一基板或複數基板。雖然圖8C中僅顯示兩處理系統，但其他處理系統仍可存取傳送系統878，包含如蝕刻處理系統、沉積系統、塗覆系統、圖案化系統、量測系統等裝置。為了隔離發生於第一及第二系統中的處理，可將隔離組件874用以耦合各系統。例如，隔離組件874可包含提供熱絕緣的絕熱組件及提供真空隔離的閘閥組件之至少一者。此外，例如，傳送系統878可作為隔離組件874之部分。如上述，化學處理系統及熱處理系統可包含彼此耦合的個別處理腔室。選擇性地，化學處理系統及熱處理系統可為單一處理腔室之構件。
圖9為在一實施例中使用處理液體及蒸氣水汽混合物來增 加用於批次蝕刻處理系統的基板之遮罩層的蝕刻速率及蝕刻選擇性的方法900之示範性流程圖。在步驟904中，選定目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性比例。遮罩層可為氮化矽、氮化鎵、或氮化鋁及類似物。在步驟908中，獲得高壓下的蒸氣水汽混合物之供應。蒸氣水汽混合物可由管線上蒸氣產生器提供或來自製造叢集中的通用蒸氣源。在步驟912中，獲得用以選擇性地蝕刻遮罩層的處理液體之供應。處理液體可包含磷酸、氫氟酸、或氫氟酸/乙二醇及類似物。在步驟916中，將複數基板置於蝕刻處理腔室中。在步驟920中，處理液體係於蝕刻處理腔室中分配，其中可使用供應輸送管線或使用噴嘴執行分配。在步驟924中，將蒸氣水汽混合物之流動注入蝕刻處理腔室中，其中蒸氣水汽混合物之流速受到控制，以達到遮罩層的目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性。如圖4A及4B中所示，蒸氣水汽混合物之流速可與根據處理液體濃度、水溶液溫度、及蒸氣壓的資料相關。如圖4B之描述內容中所提及，可將蒸氣水汽混合物之流速及壓力用作控制處理液體之溫度的變數，此影響處理液體之沸點溫度，並進一步決定處理液體中的磷酸濃度。平衡磷酸濃度及溫度影響蝕刻速率及蝕刻選擇性。
圖10為使用結合的處理液體及蒸氣水汽混合物來增加批次蝕刻處理系統中的基板之遮罩層的蝕刻速率及蝕刻選擇性的方法1000之示範性流程圖。在步驟1004中，選定目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性。遮罩層可為氮化矽、氮化鎵、或氮化鋁及類似物。在步驟1008中，獲得高壓下的蒸氣水汽混合物之供應。該供應可藉由管線上蒸氣產生器或來自製造叢集中的通用蒸氣源而提供。在步驟1012中，獲得用以選擇性地蝕刻遮罩層的處理液體之供應。處理液體可包含磷酸、氫氟酸、或氫氟酸/乙二醇及類似物。在步驟1016中，將複數基板置於蝕刻處理腔室中。在步驟1020中，處理液體係於混合槽或供應輸送管線中與蒸氣水汽混合物結合。足夠的壓力必須加以維持以避免供應輸送管線中的沸騰。在進入周圍壓力下的蝕刻處理腔室之時，處 理液體將開始快速沸騰。
參考圖10，在步驟1024中，將結合的蒸氣水汽混合物及處理液體之流動注入蝕刻處理腔室中，其中蒸氣水汽混合物之流速受到控制，以達到遮罩層的目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性。如上述，蒸氣水汽混合物之流量可如圖4A及4B中所示，與基於處理液體濃度、水溶液溫度、及蒸氣壓的資料相關。如圖4B之描述內容中所提及，可將蒸氣水汽混合物之流量及壓力用作控制處理液體之溫度的變數，此影響處理液體之沸點溫度，並進一步決定處理液體中的磷酸濃度。平衡磷酸濃度及溫度影響蝕刻速率及蝕刻選擇性。
可將相關性用以判定滿足目標蝕刻速率及目標蝕刻選擇性所需的流量。在一實施例中，蒸氣水汽混合物及處理液體係於進入蝕刻處理腔室前在供應輸送管線中結合。在另一實施例中，蒸氣水汽混合物及處理液體於接近離開蝕刻處理腔室中的供應輸送管線前結合。
圖11為使用設置於蝕刻處理腔室之底部及側部的複數噴嘴來增加批次蝕刻處理系統中的基板之遮罩層的蝕刻速率及蝕刻選擇性的方法1100之示範性流程圖。在步驟1104中，選定目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性。遮罩層可為氮化矽、氮化鎵、或氮化鋁及類似物。在步驟1108中，獲得高壓下的蒸氣水汽混合物之供應。該供應可藉由管線上蒸氣產生器或來自製造叢集中的通用蒸氣源而提供。在步驟1112中，獲得用以選擇性地蝕刻遮罩層的處理液體之供應。處理液體可包含磷酸、氫氟酸、或氫氟酸/乙二醇及類似物。在步驟1116中，將複數基板置於蝕刻處理腔室中。在步驟1120中，處理液體係於蝕刻處理腔室中加以分配。
在步驟1124中，使用複數噴嘴將結合的蒸氣水汽混合物及處理液體之流動注入蝕刻處理腔室中，其中蒸氣水汽混合物之流量受到控制，以達到遮罩層的目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性。可將複數噴嘴可置於蝕刻處理腔室之底 部中及/或側部上。複數噴嘴之排列可加以改變，以確保溫度均勻性及後續蝕刻均勻性。如上述，蒸氣水汽混合物之流速可如圖4A及4B中所示，與基於處理液體濃度、水溶液溫度、及蒸氣壓的資料相關。如圖4B之描述內容中所述，可將蒸氣水汽混合物之流速及壓力用作控制處理液體之溫度的變數，此影響處理液體之沸點溫度，並進一步決定處理液體中的磷酸濃度。平衡磷酸濃度及溫度影響蝕刻速率及蝕刻選擇性。
圖12為在單一基板蝕刻處理系統中增加一層基板之蝕刻速率及蝕刻選擇性的方法1200之示範性流程圖。在步驟1204中，選定目標蝕刻速率及遮罩層對矽氧化物或矽的目標蝕刻選擇性、及/或目標完成時間。遮罩層可為氮化矽、氮化鎵、或氮化鋁及類似物。在步驟1208中，獲得高壓下的蒸氣水汽混合物之供應。該供應可藉由內部蒸氣產生器或來自製造叢集中的通用蒸氣源而提供。在步驟1212中，獲得用以選擇性地蝕刻遮罩層的處理液體之供應。處理液體可包含磷酸、氫氟酸、或氫氟酸/乙二醇及類似物。在步驟1216中，將單一基板置於蝕刻處理腔室中。在一實施例中，可將二或更多蝕刻處理腔室配置成使得該等腔室可受處理液體供應、受蒸氣水汽混合物供應、及裝載與卸載基板。在步驟1220中，處理液體係於蝕刻處理腔室中加以分配，其中可使用供應輸送管線或噴嘴執行該分配。在步驟1224中，蒸氣水汽混合物及/或處理液體之流動係於基板旋轉時使用一或更多噴嘴加以注入蝕刻處理腔室中。選擇性地，在使噴嘴旋轉時，基板可為靜止。
參考圖12，在一實施例中，處理液體及蒸氣水汽混合物係於進入蝕刻處理腔室前、或在進入蝕刻處理腔室後但離開噴嘴前，在供應輸送管線中結合。充足壓力必須加以維持，以預防供應輸送管線中之沸騰。然後，在進入周圍壓力的處理腔室之時，處理液體將開始快速沸騰。在另一實施例中，可於基板上方使用複數噴嘴。第一噴嘴引入加熱磷酸，第二或更多噴嘴在引入磷酸之前，引入高溫蒸氣之噴流以預熱基板表面，以協助維持基板範 圍的均勻溫度並確保蝕刻均勻性。在另一實施例中，可將噴嘴位置及噴嘴數量設置成使得對基板的熱及處理液體之輸送效率達到最大。在又另一實施例中，亦可將蒸氣水汽混合物噴注至基板背側上，以維持溫度均勻性。
圖13為蝕刻處理後用以判定及利用基板上的結構之輪廓參數的系統1300之示範性方塊圖，其中輪廓參數數值用於自動處理及設備控制。系統1300包含第一製造叢集1302及光學量測系統1304。系統1300亦包含第二製造叢集1306。關於判定基板上的結構之輪廓參數的光學量測系統之細節，參考2005年9月13日公告的美國專利第6,943,900號之GENERATION OF A LIBRARY OF PERIODIC GRATING DIFFRACTION SIGNALS，其整體係併於此作為參考。雖然第二製造叢集1306在圖13中係描繪成在第一製造叢集1302後，但仍應察知例如在製造處理流程中，於系統1300中第二製造叢集1306可位於第一製造叢集1302前。
例如使施加至基板之光阻層曝光及/或顯影的光微影處理可使用第一製造叢集1302來執行。在一示範性實施例中，光學量測系統1304包含光學量測工具1308及處理器1310。光學量測工具1308係配置成量測離開樣本結構的繞射訊號。處理器1310係配置成：使用由光學量測工具量測到的量測繞射訊號並使用訊號調整器調整、產生經調整的量測輸出訊號。再者，處理器1310係配置成將經調整的量測輸出訊號與模擬繞射訊號比較。如上述，模擬繞射係利用光學量測工具模型來判定，該光學量測工具模型使用的射線追蹤、一組結構之輪廓參數及基於電磁繞射之馬克士威方程式的數值分析。在一示範性實施例中，光學量測系統1304亦可包含具有複數所模擬繞射訊號及與複數所模擬繞射訊號有關的一或更多輪廓參數之複數數值的函式庫1312。如上述，可預先產生函式庫；量測處理器1310可將經調整的量測輸出訊號與函式庫中的複數模擬繞射訊號比較。當發現匹配的模擬繞射訊號時，將與函式庫中的匹配之模擬繞射訊號有關的輪廓參數之一或更多數值假定為在基板應用中所使用的輪廓參數之一或更多數值，以製造 樣本結構。
系統1300亦包含量測處理器1316。在一示範性實施例中，處理器1310可將一或更多輪廓參數之一或更多數值傳送至量測處理器1316。然後，基於使用光學量測系統1304所判定的一或更多輪廓參數之一或更多數值，量測處理器1316可調整第一製造叢集1302之一或更多處理參數或設備設定。基於使用光學量測系統1304所判定的一或更多輪廓參數之一或更多數值，量測處理器1316亦可調整第二製造叢集1306之一或更多處理參數或設備設定。如上述，第二製造叢集1306可於第一製造叢集1302之前或之後處理基板。在另一示範性實施例中，處理器1310係配置成：使用該組所量測繞射訊號作為對機器學習系統1314之輸入、並使用輪廓參數作為機器學習系統1314之期望輸出，來調整機器學習系統1314。
圖14為使用配置成增加蝕刻速率及蝕刻選擇性之蝕刻處理系統來控制製造叢集的方法之示範性流程圖。在使用圖13中所述的系統的情況下，於使用關於圖3至12所述的系統及方法的蝕刻處理後，基板中的結構可使用如判定及利用自動處理及設備控制之輪廓參數的系統之示範性方塊圖1400所繪的方法加以量測。在步驟1410中，離開樣本結構的量測繞射訊號係使用光學量測工具而獲得。在步驟1420中，量測輸出訊號係使用射線追蹤方法、光學量測裝置之校正參數、及一或更多精度準則或其他如迴歸、函式庫匹配或機器學習系統的散射方法由量測繞射訊號加以判定。在步驟1430中，樣本結構的至少一輪廓參數係使用量測輸出訊號加以判定。在步驟1440中，至少一製造處理參數或設備設定係使用結構的至少一輪廓參數加以修改。
參考圖6A及6B，可將控制器(未顯示)用以控制批次或單一基板蝕刻應用中的處理液體及蒸氣水汽混合物之流速、處理液體之壓力、噴嘴之使用次序。儲存於控制器之記憶體中的程式可用以依據處理配方來啟動對前述蝕刻處理系統600、650之構件(圖6A及6B)的輸入，以執行增加蝕刻速率及遮罩層相較矽或矽氧化 物之蝕刻選擇性的方法。控制器1090之一示例為可得自德克薩斯州奧斯汀市的戴爾公司的DELL PRECISION WORKSTATION 610TM。控制器可相關於蝕刻處理系統600、650而本地性地設置，或其可經由網際網路或內部網路相關於蝕刻處理系統600、650而遠端地設置。因此，控制器可使用直接連接、內部網路、或網際網路之至少一者來與蝕刻處理系統600、650交換資料。可將控制器可耦合至顧客位置的內部網路(即裝置製造商等)、或耦合至供應商位置的內部網路(即設備製造商)。再者，另一電腦(即控制器、伺服器等)可存取蝕刻處理系統600、650之控制器，以經由直接連接、內部網路、或網際網路之至少一者來交換資料。
雖然已描述示範性實施例，但各種修改仍可在不悖離本發明之精神及/或範圍的情況下加以進行。例如，本發明係利用具體為氮化矽之基板上的遮罩層之蝕刻加以說明及描述。其它遮罩材料或絕緣層可使用說明書中所述的相同方法及系統來處理。因此，不應將本發明解釋成限制於圖式中所示及上述的特定形式。因此，欲使所有此等修改包含於本發明之範圍內。
10‧‧‧架構圖
18‧‧‧溢流口
22‧‧‧加熱器
26‧‧‧複數基板
34‧‧‧輸入蒸氣
38‧‧‧輸入蒸氣
42‧‧‧溢流槽
44‧‧‧處理腔室
46‧‧‧流入熱通量
50‧‧‧批次蝕刻處理系統
58‧‧‧溢流槽
62‧‧‧傳導
66‧‧‧處理腔室
70‧‧‧加熱器
74‧‧‧給水
78‧‧‧供應管線
90‧‧‧水之蒸發
94‧‧‧水溶液
300‧‧‧圖表
304‧‧‧沸點曲線
308‧‧‧沸點
312‧‧‧條件A
400‧‧‧圖表
404‧‧‧沸點曲線
408‧‧‧蒸氣壓曲線
500‧‧‧圖表
504‧‧‧第一曲線
508‧‧‧第二曲線
550‧‧‧圖表
554‧‧‧高蝕刻選擇性
558‧‧‧低蝕刻選擇性
562‧‧‧高蝕刻選擇性
564‧‧‧蝕刻選擇性曲線
600‧‧‧蝕刻處理系統
604‧‧‧溢流容器
608‧‧‧排出口
612‧‧‧蒸氣水汽混合物
614‧‧‧蒸氣產生器
616‧‧‧加熱器
620‧‧‧輸送管線
628‧‧‧處理液體
632‧‧‧基板
636‧‧‧接管
640‧‧‧蝕刻處理腔室
650‧‧‧處理系統
654‧‧‧基板
658‧‧‧蒸氣輸送管線
662‧‧‧平台
666‧‧‧噴嘴
670‧‧‧供應輸送管線
674‧‧‧蒸氣水汽混合物
678‧‧‧處理液體
682‧‧‧供應管線
700‧‧‧批次蝕刻處理系統
704‧‧‧溢流槽
708‧‧‧傳導
716‧‧‧加熱器
720‧‧‧流入熱通量
722‧‧‧額外流入熱通量
724‧‧‧第二供應輸送管線
726‧‧‧供應輸送管線
730‧‧‧噴嘴
734‧‧‧水蒸發
736‧‧‧蒸氣水汽混合物
738‧‧‧處理液體
742‧‧‧蝕刻處理腔室
760‧‧‧單一基板蝕刻處理系統
762‧‧‧蝕刻處理腔室
764‧‧‧供應管線
766‧‧‧蒸氣水汽混合物
768‧‧‧蒸氣輸入管線
769‧‧‧蒸氣
770‧‧‧溶解態二氧化矽
772‧‧‧二氧化矽注入管線
774‧‧‧處理液體
776‧‧‧輸送管線
778‧‧‧加熱器
780‧‧‧排除管線
782‧‧‧控制閥
783‧‧‧處理液體回收系統
784‧‧‧回收管線
786‧‧‧排出管線
788‧‧‧平台
790‧‧‧噴嘴
796‧‧‧基板
800‧‧‧處理系統
804‧‧‧多元件製造系統
808‧‧‧傳送系統
812‧‧‧第二處理系統
816‧‧‧第一處理系統
820‧‧‧隔離組件
850‧‧‧處理系統
854‧‧‧傳送系統
856‧‧‧第一處理系統
858‧‧‧第二處理系統
862‧‧‧隔離組件
870‧‧‧處理系統
874‧‧‧隔離組件
878‧‧‧傳送系統
882‧‧‧第二處理系統
886‧‧‧第一處理系統
900‧‧‧方法
904‧‧‧步驟
908‧‧‧步驟
912‧‧‧步驟
916‧‧‧步驟
920‧‧‧步驟
924‧‧‧步驟
1000‧‧‧方法
1004‧‧‧步驟
1008‧‧‧步驟
1012‧‧‧步驟
1016‧‧‧步驟
1020‧‧‧步驟
1024‧‧‧步驟
1100‧‧‧方法
1104‧‧‧步驟
1108‧‧‧步驟
1112‧‧‧步驟
1116‧‧‧步驟
1120‧‧‧步驟
1124‧‧‧步驟
1200‧‧‧方法
1204‧‧‧步驟
1208‧‧‧步驟
1212‧‧‧步驟
1216‧‧‧步驟
1220‧‧‧步驟
1224‧‧‧步驟
1300‧‧‧系統
1302‧‧‧第一製造叢集
1304‧‧‧光學量測系統
1306‧‧‧第二製造叢集
1308‧‧‧光學量測工具
1310‧‧‧處理器
1312‧‧‧函式庫
1314‧‧‧機器學習系統
1316‧‧‧量測處理器
1400‧‧‧方塊圖
1410‧‧‧步驟
1420‧‧‧步驟
1430‧‧‧步驟
1440‧‧‧步驟
圖1為顯示於批次蝕刻處理中蝕刻氮化矽之先前技術方法的架構圖。
圖2描繪顯示先前技術之批次蝕刻處理系統的示範性架構圖，該系統使用給水及加熱器以供蝕刻氮化矽。
圖3描繪作為磷酸濃度及溫度之函數的磷酸之沸點的示範性圖表。
圖4A為作為磷酸濃度及溫度之函數的磷酸之沸點的示範性圖表、及於蝕刻處理系統中作為混合物平衡條件的溫度之函數的蒸氣壓的示範性圖表。
圖4B為作為磷酸濃度及溫度之函數的磷酸之沸點的示範性圖表、及於蝕刻處理系統中作為在兩蒸汽壓下的混合物平衡條件的溫度之函數的蒸氣壓的示範性圖表。
圖5A描繪作為溫度之函數的磷酸溶液之組成的示範性圖表。
圖5B描繪於蝕刻處理系統中作為時間及溫度之函數的磷酸溶液之蝕刻選擇性的示範性圖表。
圖6A描繪依據本發明之一實施例的批次蝕刻處理系統之示範性示意圖。
圖6B描繪依據本發明之一實施例的單一基板蝕刻處理系統之示範性示意圖。
圖7A為依據本發明之一實施例的使用噴嘴來分配蒸氣的批次蝕刻處理系統之示範性示意圖。
圖7B描繪依據本發明之一實施例的包含處理液體回收系統的單一基板蝕刻處理系統之示範性示意圖。
圖8A、8B、及8C為在本發明之數個實施例中的用於蝕刻處理系統之傳送系統的示範性示意圖。
圖9為在本發明之一實施例中使用處理液體及蒸氣來增加用於批次蝕刻處理系統的基板之遮罩層的蝕刻速率及蝕刻選擇性的方法之示範性流程圖。
圖10為在本發明之一實施例中使用結合的處理液體及蒸氣來增加用於批次蝕刻處理系統的基板之遮罩層的蝕刻速率及選擇性的方法之示範性流程圖。
圖11為在本發明之一實施例中使用注射噴嘴來增加用於批次蝕刻處理系統的基板之遮罩層的蝕刻速率及選擇性的方法之示範性流程圖。
圖12為在本發明之一實施例中於單一基板蝕刻處理系統中增加基板之遮罩層的蝕刻速率及選擇性的方法之示範性流程圖。
圖13為在本發明之一實施例中的處理控制系統之示範性示意圖，其係用以使用配置成增加蝕刻速率及蝕刻選擇性的蝕刻處理系統來控制製造叢集。
圖14為在本發明之一實施例中使用配置成增加蝕刻速率及蝕刻選擇性的蝕刻處理系統來控制製造叢集的方法之示範性流程 圖。
600‧‧‧蝕刻處理系統
604‧‧‧溢流容器
608‧‧‧排出口
612‧‧‧蒸氣水汽混合物
614‧‧‧蒸氣產生器
616‧‧‧加熱器
620‧‧‧輸送管線
628‧‧‧處理液體
632‧‧‧基板
636‧‧‧接管
640‧‧‧蝕刻處理腔室

Claims (28)

  1. 一種蝕刻處理系統，用以增加具有一層矽或矽氧化物之基板上的遮罩層之蝕刻速率及蝕刻選擇性，且係針對單一基板處理而配置，該蝕刻處理系統包含：蝕刻處理腔室，配置成蝕刻該基板，該蝕刻處理腔室係進一步配置成在靜止或旋轉模式下夾持該基板；煮沸設備，耦合至該蝕刻處理腔室，並配置成產生高壓的蒸氣水汽混合物之供應；處理液體源，容納有處理液體，該處理液體係選定以達成蝕刻該遮罩層對該矽或矽氧化物之選擇性比例；及處理液體輸送系統，包含供應輸送管線及二或更多噴嘴；其中該蒸氣水汽混合物及該處理液體係於進入該蝕刻處理腔室前結合，且在足以預防該供應輸送管線中的已結合之該蒸氣水汽混合物及該處理液體沸騰的流速及壓力下加以引入；其中該蝕刻處理系統係配置成維持目標蝕刻速率及該遮罩層相較該層矽或矽氧化物的目標蝕刻選擇性比例；且其中該二或更多噴嘴包含：第一噴嘴，配置成引入蒸氣水汽混合物以預熱該基板；第二噴嘴，配置成引入結合之該處理液體及蒸氣水汽混合物；及第三噴嘴，配置成將蒸氣水汽混合物引至該基板之背側上以維持溫度均勻性。
  2. 如申請專利範圍第1項之蝕刻處理系統，其中該目標蝕刻速率高於每分鐘180埃(Angstroms)。
  3. 如申請專利範圍第2項之蝕刻處理系統，其中該遮罩層包含氮化矽，且該處理液體為具有溶解態二氧化矽的水相磷酸溶液。
  4. 如申請專利範圍第3項之蝕刻處理系統，其中該水相磷酸溶液 之溫度在攝氏160至220度的範圍中。
  5. 如申請專利範圍第3項之蝕刻處理系統，其中：該水相磷酸溶液及該蒸氣水汽混合物之流速受到控制，以維持該目標蝕刻速率及氮化矽對矽或矽氧化物的該目標蝕刻選擇性比例。
  6. 如申請專利範圍第1項之蝕刻處理系統，其中：該處理液體包含磷酸、氫氟酸、或氫氟酸/乙二醇之其中一者。
  7. 如申請專利範圍第1項之蝕刻處理系統，其中該遮罩層為氮化矽、氮化鎵、或氮化鋁之其中一者。
  8. 如申請專利範圍第1項之蝕刻處理系統：其中該基板具有中心部及邊緣部，且其中蒸氣被引入以預熱該基板，俾維持該基板自該中心部至該邊緣部的均勻溫度。
  9. 如申請專利範圍第1項之蝕刻處理系統，其中：該蝕刻處理腔室包含多部蝕刻處理腔室，該多部蝕刻處理腔室之各部係配置成處理單一基板；且更包含基板運送系統，可裝載及卸載基板進出該多部蝕刻處理腔室之各部。
  10. 如申請專利範圍第1項之蝕刻處理系統，更包含：處理液體回收系統，耦合至該蝕刻處理腔室，且配置成回收該處理液體之一部份。
  11. 如申請專利範圍第10項之蝕刻處理系統，其中該處理液體回收系統包含二氧化矽注入管線，該二氧化矽注入管線係配置成將 溶解態二氧化矽引至該處理液體上。
  12. 如申請專利範圍第10項之蝕刻處理系統，其中含有至少一層氮化矽的複數基板已受到處理，以達成該處理液體中的目標溶解態二氧化矽濃度。
  13. 一種蝕刻處理系統，用以增加具有一層矽或矽氧化物之基板上的遮罩層之蝕刻速率及蝕刻選擇性，且係針對單一基板處理而配置，該蝕刻處理系統包含：蝕刻處理腔室，配置成蝕刻該基板，該蝕刻處理腔室係進一步配置成在靜止或旋轉模式下夾持該基板；煮沸設備，耦合至該蝕刻處理腔室，並配置成產生高壓的蒸氣水汽混合物之供應；處理液體源，容納處理液體，該處理液體係選定以達成蝕刻該遮罩層對該矽或矽氧化物之目標蝕刻選擇性比例；及處理液體輸送系統，包含二或更多噴嘴；其中該蝕刻處理系統係配置成維持選定蝕刻速率、及該遮罩層相比該層矽或矽氧化物的選定蝕刻選擇性比例，且其中該二或更多噴嘴包含：第一噴嘴，配置成引入蒸氣水汽混合物以預熱該基板；第二噴嘴，配置成引入結合之該處理液體及蒸氣水汽混合物；及第三噴嘴，配置成將蒸氣水汽混合物引至該基板之背側上以維持溫度均勻性。
  14. 如申請專利範圍第13項之蝕刻處理系統，其中該遮罩層包含氮化矽，且該處理液體為具有溶解態二氧化矽的水相磷酸溶液。
  15. 一種增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，該基板係置於蝕刻處理系統中，該蝕刻處理系統具有蝕刻處理腔 室，該蝕刻處理系統係針對單一基板處理而配置，該方法包含：蒸氣水汽混合物供應步驟，獲得高壓的蒸氣水汽混合物之供應；處理液體供應步驟，獲得處理液體之供應，以供選擇性地以設定蝕刻選擇性比例相對矽或矽氧化物蝕刻該遮罩層；基板放置步驟，將該基板放置於該蝕刻處理腔室中；結合步驟，將該處理液體與該蒸氣水汽混合物結合；及注入步驟，將結合的該處理液體與該蒸氣水汽混合物注入該蝕刻處理腔室中；其中該結合的該處理液體與該蒸氣水汽混合物之流動受到控制，以維持設定蝕刻速率及該遮罩層相對矽或矽氧化物的該設定蝕刻選擇性比例。
  16. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中該遮罩層包含氮化矽，且該處理液體包含水相磷酸溶液。
  17. 如申請專利範圍第14項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中該水相磷酸溶液之溫度在攝氏160至220度的範圍中。
  18. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中：高壓下的該蒸氣水汽混合物及該處理液體係於進入該蝕刻處理腔室前在高壓下結合。
  19. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中：該蒸氣水汽混合物及該處理液體之流速受到控制，以維持氮化矽對矽或矽氧化物的該設定蝕刻選擇性比例。
  20. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中：該注入步驟使用噴嘴；且該蒸氣水汽混合物係以受控制之速率引入，以維持氮化矽對矽或矽氧化物的該設定蝕刻選擇性比例。
  21. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中：該處理液體包含磷酸、氫氟酸、或氫氟酸/乙二醇其中一者，且其中該遮罩層為氮化矽。
  22. 如申請專利範圍第15項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中：該蝕刻處理腔室包含多部蝕刻處理腔室，該多部蝕刻處理腔室之各部係配置成處理單一基板；且更包含基板運送系統，可裝載及卸載基板進出該多部蝕刻處理腔室之各部。
  23. 一種增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，該基板係置於蝕刻處理系統中，該蝕刻處理系統具有蝕刻處理腔室，該蝕刻處理系統係針對單一基板處理而配置，該方法包含：獲得高壓下的蒸氣水汽混合物之供應；獲得處理液體之供應，以供選擇性地以設定蝕刻選擇性比例相對矽或矽氧化物蝕刻該遮罩層；將該基板放置於該蝕刻處理腔室中；及將該處理液體與該蒸氣水汽混合物注入該蝕刻處理腔室中；其中該處理液體與該蒸氣水汽混合物之流動受到控制，以維持設定蝕刻速率及該遮罩層相對矽或矽氧化物的該設定蝕刻選擇性比例。
  24. 如申請專利範圍第23項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中該遮罩層包含氮化矽，且該處理液體包含水相磷酸溶液。
  25. 如申請專利範圍第23項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，更包含：回收該處理液體之一部份。
  26. 如申請專利範圍第23項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，更包含：維持該處理液體中的目標溶解態二氧化矽濃度。
  27. 如申請專利範圍第26項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中維持該目標溶解態二氧化矽濃度係藉由將溶解態二氧化矽引至該處理液體上、或處理含有至少一層氮化矽的若干基板而達成，所處理的基板數量係由該目標溶解態二氧化矽濃度所決定。
  28. 如申請專利範圍第26項之增加基板上的遮罩層之蝕刻速率及蝕刻選擇性的方法，其中該蒸氣水汽混合物之流速及壓力受到控制，以產生該處理液體之溫度，因此產生沸點溫度並進一步產生該處理液體之平衡濃度及溫度，以達成該設定蝕刻速率及該設定蝕刻選擇性比例。
TW101111461A 2011-03-30 2012-03-30 用於單一基板處理的蝕刻系統及方法 TWI527111B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/076,396 US9257292B2 (en) 2011-03-30 2011-03-30 Etch system and method for single substrate processing

Publications (2)

Publication Number Publication Date
TW201246354A TW201246354A (en) 2012-11-16
TWI527111B true TWI527111B (zh) 2016-03-21

Family

ID=46925615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111461A TWI527111B (zh) 2011-03-30 2012-03-30 用於單一基板處理的蝕刻系統及方法

Country Status (5)

Country Link
US (2) US9257292B2 (zh)
JP (1) JP6139505B2 (zh)
KR (1) KR101928118B1 (zh)
TW (1) TWI527111B (zh)
WO (1) WO2012135792A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
US20120248061A1 (en) * 2011-03-30 2012-10-04 Tokyo Electron Limited Increasing masking layer etch rate and selectivity
US9875916B2 (en) 2012-07-09 2018-01-23 Tokyo Electron Limited Method of stripping photoresist on a single substrate system
TWI576938B (zh) 2012-08-17 2017-04-01 斯克林集團公司 基板處理裝置及基板處理方法
US10249509B2 (en) 2012-11-09 2019-04-02 Tokyo Electron Limited Substrate cleaning method and system using atmospheric pressure atomic oxygen
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
US9735026B2 (en) 2012-11-27 2017-08-15 Tokyo Electron Limited Controlling cleaning of a layer on a substrate using nozzles
KR102246213B1 (ko) 2013-03-15 2021-04-28 티이엘 매뉴팩처링 앤드 엔지니어링 오브 아메리카, 인크. 고온 에칭액을 제공하는 처리 시스템 및 방법
JP6529625B2 (ja) * 2013-03-29 2019-06-12 芝浦メカトロニクス株式会社 ウェットエッチング装置
JP6302708B2 (ja) * 2013-03-29 2018-03-28 芝浦メカトロニクス株式会社 ウェットエッチング装置
JP6308910B2 (ja) * 2013-11-13 2018-04-11 東京エレクトロン株式会社 基板洗浄方法、基板洗浄システムおよび記憶媒体
JP6473592B2 (ja) * 2014-09-29 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US10079150B2 (en) * 2015-07-23 2018-09-18 Spts Technologies Limited Method and apparatus for dry gas phase chemically etching a structure
TWI629720B (zh) 2015-09-30 2018-07-11 東京威力科創股份有限公司 用於濕蝕刻製程之溫度的動態控制之方法及設備
TW201713751A (zh) * 2015-10-06 2017-04-16 聯華電子股份有限公司 酸槽補酸系統與方法
US10325779B2 (en) 2016-03-30 2019-06-18 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
US10515820B2 (en) 2016-03-30 2019-12-24 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
JP6645900B2 (ja) * 2016-04-22 2020-02-14 キオクシア株式会社 基板処理装置および基板処理方法
CN106583308A (zh) * 2016-12-13 2017-04-26 成都绿迪科技有限公司 用于单晶硅棒的循环水冲洗装置
US10460925B2 (en) 2017-06-30 2019-10-29 United Microelectronics Corp. Method for processing semiconductor device
CN108746042B (zh) * 2018-03-26 2020-09-01 江苏金晖光伏有限公司 一种金刚石线锯切割单、多晶硅片的清洗方法
CN109075111A (zh) * 2018-05-17 2018-12-21 长江存储科技有限责任公司 用于改进的化学蚀刻的方法和系统
US11075218B2 (en) * 2019-05-22 2021-07-27 Sandisk Technologies Llc Method of making a three-dimensional memory device using silicon nitride etching end point detection
CN113070261A (zh) * 2021-03-30 2021-07-06 苏州阿洛斯环境发生器有限公司 一种单点双流体清洗方法及装置
JP2022165461A (ja) * 2021-04-20 2022-11-01 東京エレクトロン株式会社 基板処理装置および基板処理方法
KR102389567B1 (ko) * 2021-05-04 2022-04-25 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
CN115376915A (zh) * 2022-10-27 2022-11-22 合肥新晶集成电路有限公司 选择性蚀刻方法及装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3709749A (en) 1969-12-01 1973-01-09 Fujitsu Ltd Method of etching insulating films
US4092211A (en) 1976-11-18 1978-05-30 Northern Telecom Limited Control of etch rate of silicon dioxide in boiling phosphoric acid
JPH0350724A (ja) * 1989-07-19 1991-03-05 Hitachi Ltd ウエットエッチング装置
US5332145A (en) 1993-06-07 1994-07-26 Compaq Computer Corporation Methods for continuously controlling flux composition during manufacture of printed circuits
JP2605594B2 (ja) * 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5885903A (en) 1997-01-22 1999-03-23 Micron Technology, Inc. Process for selectively etching silicon nitride in the presence of silicon oxide
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
US6037273A (en) 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6087373A (en) 1997-09-23 2000-07-11 Merck & Co., Inc. Thrombin inhibitors
US5856003A (en) * 1997-11-17 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming pseudo buried layer for sub-micron bipolar or BiCMOS device
US6117351A (en) 1998-04-06 2000-09-12 Micron Technology, Inc. Method for etching dielectric films
US6207068B1 (en) 1998-11-18 2001-03-27 Advanced Micro Devices, Inc. Silicon nitride etch bath system
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
TW512131B (en) * 2000-06-08 2002-12-01 Mosel Vitelic Inc Apparatus and method for controlling boiling conditions of hot phosphoric acid solution with pressure adjustment
US6943900B2 (en) 2000-09-15 2005-09-13 Timbre Technologies, Inc. Generation of a library of periodic grating diffraction signals
JP2003205464A (ja) * 2002-01-11 2003-07-22 Tokyo Seimitsu Co Ltd Ｃｍｐ研磨装置における研磨剤の調合装置及び供給装置
US20040060902A1 (en) 2002-02-05 2004-04-01 Evans John D. Microprotrusion array and methods of making a microprotrusion
EP1704586A1 (en) 2003-12-30 2006-09-27 Akrion Llc System and method for selective etching of silicon nitride during substrate processing
US20070289732A1 (en) 2004-03-11 2007-12-20 Pillion John E Apparatus for conditioning the temperature of a fluid
US7601272B2 (en) 2005-01-08 2009-10-13 Applied Materials, Inc. Method and apparatus for integrating metrology with etch processing
TWI509690B (zh) 2006-12-21 2015-11-21 Entegris Inc 選擇性移除氮化矽之組合物及方法
US7694688B2 (en) * 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
JP4471131B2 (ja) * 2007-02-19 2010-06-02 セイコーエプソン株式会社 処理装置および半導体装置の製造方法
US7682905B2 (en) 2007-05-09 2010-03-23 Spansion Llc Self aligned narrow storage elements for advanced memory device
JP5199339B2 (ja) * 2007-05-18 2013-05-15 ティーイーエル エフエスアイ，インコーポレイティド 水蒸気または蒸気を用いた基板の処理方法
US8093128B2 (en) 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8282766B2 (en) 2008-11-19 2012-10-09 Austriamicrosystems Ag Etch apparatus and method of etching silicon nitride
JP5384966B2 (ja) * 2009-02-23 2014-01-08 浜松ホトニクス株式会社 表面処理装置
US20120015523A1 (en) * 2010-07-15 2012-01-19 Jerry Dustin Leonhard Systems and methods for etching silicon nitride
WO2012078580A1 (en) 2010-12-10 2012-06-14 Fsi International, Inc. Process for selectively removing nitride from substrates
US9257292B2 (en) * 2011-03-30 2016-02-09 Tokyo Electron Limited Etch system and method for single substrate processing
US9355874B2 (en) * 2011-09-24 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon nitride etching in a single wafer apparatus

Also Published As

Publication number Publication date
TW201246354A (en) 2012-11-16
US9257292B2 (en) 2016-02-09
US20120247505A1 (en) 2012-10-04
KR20140130623A (ko) 2014-11-11
JP2014511040A (ja) 2014-05-01
KR101928118B1 (ko) 2018-12-11
JP6139505B2 (ja) 2017-05-31
WO2012135792A1 (en) 2012-10-04
US20160155647A1 (en) 2016-06-02
US9852920B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
TWI527111B (zh) 用於單一基板處理的蝕刻系統及方法
TWI505350B (zh) 遮罩層蝕刻速率與選擇性之增強
TWI555078B (zh) 用以提供加熱的蝕刻溶液之方法
US9027573B2 (en) Substrate processing apparatus for maintaining a more uniform temperature during substrate processing
TWI518768B (zh) 用於單一基板剝除處理之順序階段混合
JP2005079212A (ja) 半導体製造装置、及び半導体装置の製造方法
JP6276922B2 (ja) レジストバッチ剥離プロセスのための順次段階的混合法
TW201440906A (zh) 使用噴嘴清洗基板上之一層的控制
KR102413039B1 (ko) 선택적 SiARC 제거
US9513556B2 (en) Method and system of process chemical temperature control using an injection nozzle
CN108630571A (zh) 处理液供给装置、基板处理装置以及处理液供给方法
WO2017059261A1 (en) Method and apparatus for dynamic control of the temperature of a wet etch process
JP6195788B2 (ja) 基板処理装置および基板処理方法
JP2017117938A (ja) 基板液処理装置および基板液処理方法
JP2008016548A (ja) 高圧処理方法
JP2006032673A (ja) 基板処理装置