TWI525717B - 用於無載體薄晶圓處理之方法及結構 - Google Patents

用於無載體薄晶圓處理之方法及結構 Download PDF

Info

Publication number
TWI525717B
TWI525717B TW102147052A TW102147052A TWI525717B TW I525717 B TWI525717 B TW I525717B TW 102147052 A TW102147052 A TW 102147052A TW 102147052 A TW102147052 A TW 102147052A TW I525717 B TWI525717 B TW I525717B
Authority
TW
Taiwan
Prior art keywords
substrate
thin portions
forming
support portion
portions
Prior art date
Application number
TW102147052A
Other languages
English (en)
Other versions
TW201436057A (zh
Inventor
席普倫 亞梅卡 烏若
培茲曼 蒙納吉米
麥可 紐曼
查爾斯Ｇ 渥奇克
泰倫斯 卡斯基
Original Assignee
英凡薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英凡薩斯公司 filed Critical 英凡薩斯公司
Publication of TW201436057A publication Critical patent/TW201436057A/zh
Application granted granted Critical
Publication of TWI525717B publication Critical patent/TWI525717B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於無載體薄晶圓處理之方法及結構
本案係關於一種形成一微電子組件之方法，包括移除顯露在該基板之一表面之部份區域之材料，藉以形成一經處理基板，該經處理基板係具被整體支撐部分隔之複數個薄部，該整體支撐部係具一厚度，該厚度係大於該薄部之一厚度，以及移除該支撐部中至少一部份，藉以將該基板分割成複數個獨立薄部。
基板處理係可要求一基板暫時地結合至一載體基板。舉例而言，這樣的暫時性結合可能是必需的，藉以在處理的過程中支撐該基板，例如當材料透過機械方法從該基板移除時，如磨削，或者例如在任何這樣子的處理中，該基板缺乏足夠的機械強度來支撐自身的重量。
習用的接合和分離方法具有一些限制。例如，某些方法可能需要只能在有限來源中取得之專門的接合材料和分離工具。在一些情況下，該條件，例如，需要被施加來進行分離之熱或是壓力並不容易能與其它施加至該基板之處理整合，並且可能導致破裂或是引發該裝置基板中之應力產生。在某些情況下，專門的載體基板是必需的。
習用的方法可能會因需要專門的接合材料、載體基板，且/或昂 貴的分離設備而增加基板處理的成本，這些專門的接合材料且/或設備也可能導致效能降低，或者會需要與採用一載體基板相關的額外處理步驟。
因此，本文在此提供了一種形成一微電子組件之改良方法。
本文揭露一種形成一微電子組件之方法以及該產生之結構與裝置。在一個實施例中，形成一微電子組件之一方法係包括移除顯露在一基板之一表面之部份區域之材料，藉以形成一經處理基板，該經處理基板係具被該經處理基板之整體支撐部分隔之複數個薄部，該經處理基板係具一厚度，該厚度係大於該薄部之一厚度，該薄部中至少若干個係包括顯露在該表面上並沿著該薄部之該厚度之一方向延伸之複數個導電互連；以及移除該基板之該支撐部，藉以將該基板分割成複數個獨立薄部，至少若干個獨立薄部係包括該互連。
在一個實施例中，該基板基本上係由半導體材料所組成，該方法在該移除該支撐部之步驟前，更包括形成覆蓋該薄部之該表面之一介電層。
在一個實施例中，該基板主要係由介電材料所組成，並將該互連彼此隔離。
在一個實施例中，該方法更包括利用下列步驟形成該基板，包括將第一和第二元件之相對表面彼此接合，以及形成延伸通過該第一元件之該互連，其中該移除該基板材料之步驟係包括移除顯露在該表面之 部份上之該第二元件之該材料，藉以令該導電互連變為顯露在該表面上。
在一個實施例中，該薄部中至少若干個係包括複數個主動裝置。
在一個實施例中，該方法在該移除該支撐部之步驟前，更包括形成一導電結構，係接觸該互連中至少若干個，其中該導電結構係顯露在該表面上。
在一個實施例中，該導電結構係包括一接合金屬。
在一個實施例中，該導電結構之形成係包括形成至少部份顯露在該介電區域之一表面上之接點。
在一個實施例中，在該移除該基板之該表面上材料之步驟中，至少若干個該薄部係被形成，藉以離開圍繞該至少若干個薄部之支撐部。
在一個實施例中，該移除該支撐部之步驟更包括在一第一方向鋸開至少一個該基板之第一支撐部，以及在橫向於該第一方向之一第二方向鋸開至少一個該基板之第二支撐部。
在一個實施例中，一種形成一微電子組件之方法，包括移除顯露在一基板之一表面之部份區域之材料，藉以形成一經處理基板，該經處理基板係具被該經處理基板之整體支撐部分隔之複數個薄部，該支撐部係具一厚度，該厚度係大於該薄部之一厚度，該薄部係包括顯露在該表面上並沿著該薄部之該厚度之一方向延伸之導電互連；形成一介電層於該薄部上；形成延伸通過該介電層之開口，該互連係顯露在該開口內；沉積一導電材料於該開口內；以及移除至少覆蓋該經處理基板之該 支撐部之材料，藉以平坦化該介電層之一表面，其係相對於該支撐部中至少其中一個或是覆蓋該支撐部之該經處理基板之材料。
在一個實施例中，在該沉積該導電材料之步驟前，更包括沉積一金屬層，係覆蓋該介電層，並與該互連電性連接，其中該金屬層係包括一粘合層或一阻障層或一晶種層之中至少一個。
在一個實施例中，沉積該導電材料更包括沉積該導電材料於該金屬層之該表面上並且於該開口內。
在一個實施例中，形成該介電層更包括形成覆蓋該薄部之該表面之一介電鈍化層；以及形成覆蓋該介電鈍化層之該表面之一第二介電層。
在一個實施例中，該方法更包括移除該基板之該支撐部中至少一部份，藉以將該基板分割成複數個獨立薄部，該獨立薄部係包括該互連。
在一個實施例中，於移除至少一部份該支撐部之前，該方法更包括沉積一接合金屬材料於該導電材料之該表面上，藉以形成基板接點，其中該接合金屬材料係與該導電材料電性連接。
在一個實施例中，於沉積該接合金屬材料之前，更包括沉積覆蓋該導電材料之該表面之一金屬材料。
在一個實施例中，於該移除至少一部份該支撐部之步驟之前，該方法更包括並列一微電子元件之一表面上之接點與該經處理基板之基板接點，並且接合該接點與該並列之基板接點，其中該基板接點係配置在該導電材料之該表面上，並電性連接該導電材料。
在一個實施例中，形成該介電層更包括形成覆蓋該薄部之該表面之一介電鈍化層；以及形成覆蓋該介電鈍化層之該表面之一第二介電層。
在一個實施例中，於該開口形成之後，並且於沉積該導電材料之前，該方法更包括移除該第二介電層。
在一個實施例中，沉積該導電材料更包括沉積該導電材料於該介電鈍化層上，並於該開口內。
在一個實施例中，在沉積該導電材料之前，該方法更包括沉積一金屬層，係覆蓋該介電鈍化層，並與該互連電性連接，其中該金屬層係包括一粘合層或一阻障層或一晶種層之中至少其中一個。
在一個實施例中，該方法更包括形成覆蓋該導電材料之一第三介電層；形成延伸通過該第三介電層之第二開口，該第二開口係覆蓋介於該互連之間之該導電材料之一部份；以及移除顯露在該第二開口中之該導電材料之該部份，藉以令該互連彼此電性隔離。
在一個實施例中，於移除該導電材料之該部份後，該方法更包括移除該第三介電層。
在一個實施例中，該方法更包括移除該基板之該支撐部，藉以將該基板分割成複數個包括該互連之獨立薄部。
在一個實施例中，在該移除該基板之該表面上材料之步驟中，至少若干個該薄區域係被形成，藉以離開圍繞該至少若干個薄區域之支撐部。
在一個實施例中，該移除該支撐部之步驟更包括在一第一方向 鋸開至少一個該基板之第一支撐部，以及在橫向於該第一方向之一第二方向鋸開至少一個該基板之第二支撐部。
100、310、418、522‧‧‧經處理基板
102、312、420、524‧‧‧薄部
103‧‧‧電路元件
104、306、412、516‧‧‧互連
106、302、402、508‧‧‧第一表面
108、304、404、510‧‧‧第二表面
109‧‧‧線
110、314、422、526‧‧‧支撐部
112‧‧‧第一軸
114‧‧‧第二軸
300、400、500‧‧‧基板
307、408、512、706、714、902‧‧‧開口
308、414、518、718、908、910‧‧‧接點
309、410、514‧‧‧層
316、317‧‧‧保護層
318、406、424、506、509‧‧‧介電層
320‧‧‧遮罩
322、426、428、528、530‧‧‧導電結構
416、520‧‧‧覆蓋層
502‧‧‧第一元件
504‧‧‧第二元件
702‧‧‧介電鈍化層
704‧‧‧第二介電層
705‧‧‧區域
708、802‧‧‧金屬層
710、800、904‧‧‧導電材料
712‧‧‧第三介電層
716‧‧‧導電材料之一部份
900‧‧‧阻抗層
906‧‧‧阻障層
912‧‧‧微電子元件
圖1為本案較佳實施例之一經處理基板之從上至下示意圖；圖1-1為本案較佳實施例之一經處理基板之側面示意圖；圖2為本案較佳實施例之形成一微電子組件之方法之流程圖；圖3A-G為本案較佳實施例之形成一微電子組件之階段示意圖；圖4A-E為本案較佳實施例之形成一微電子組件之階段示意圖；圖5A-E為本案較佳實施例之形成一微電子組件之階段示意圖；圖6為本案較佳實施例之形成一微電子組件之方法之流程圖；圖7A-I為本案較佳實施例之形成一微電子組件之階段示意圖；圖8A-D為本案較佳實施例之形成一微電子組件之階段示意圖；圖9A-F為本案較佳實施例之形成一微電子組件之階段示意圖；圖9F-1為本案較佳實施例之一微電子組件示意圖。
本案揭露形成一微電子組件之方法。本發明之方法，在某些情況下，係可使用習用或廣泛使用之產品及方法，例如蝕刻、切割/鋸割等。在許多情況下，習用的設備，如沉積腔體或蝕刻腔體等，係可用於本案所述之發明方法，藉以形成一微電子組件。關於本發明方法之其它與進一步之特徵或優點將在本文中討論。
圖1與1-1分別為本案較佳實施例之一經處理基板100之從上至下示意圖以及通過線109-109對應之剖面圖。本發明之方法係可包括一個或多個示範性的經處理基板100之實施例之形成和/或利用。例如，經處理基板100可為一半導體晶圓，係具200mm、300mm，或其它之直徑。雖然圖中是描繪成圓形，但是裝置基板是可以具有任何合適的形狀。經處理基板100可包括或基本上由一個或多個半導體或介電材料所組成，如矽(Si)、二氧化矽(SiO2)、玻璃、三五族材料，例如砷化鎵(GaAs)和氮化鎵(GaN)，第四族材料，例如碳化矽(SiC)或矽鍺(SiGe)，並且可以具有非晶、單晶或多晶或其它結構。
經處理基板100可包括複數個薄部102，其中每一個係可為或是包括一半導體晶片、一個或多個互連結構，在如為一晶圓之組成部份之薄部102等類似物上。每個薄部102上係可具有一個或多個電路元件103。電路元件103可為主動的、被動的，或是兩種之組合。如圖1-1所示之剖面圖，每個電路元件103通常至少具有一部份在介於該薄部102之一第一表面106與一相對第二表面108之間之經處理基板100之一半導體區域內延伸。在一些實施例中，一主動電路元件103係可為在薄部102上之一個或多個電晶體、二極體，或是其它合適的主動電路元件。在一些實施例中，一被動電路元件103係可包括一電容、電阻、電感或類似物。以結合方式或是作為另一種選擇，每個薄部102係可包括一個或多個導電互連104，其係於薄部102之厚度方向上延伸，並且在一些情況下，沿其橫向表面，如導電跡線、線、表面配置之電子元件或類似物。如圖1-1所示，一部份形成之互連104係示意成在薄部102之 厚度方向上從第一表面106朝向第二表面108延伸，其中互連104係顯露在第二表面108上。用於本案所參照之一基板，對於一導電元件係”在”一基板之一表面上之一聲明係表示當該基板未與其它元件組裝結合時，該導電元件係可與一理論點接觸，該理論點係於垂直於該基板之該表面之一方向從該基板外部朝向該基板之該表面移動。因此，位於一基板之一表面上之一互連或其它導電元件係可從這樣的表面突出；可以和這樣的表面齊平；或者相對嵌入這樣的表面，於該基板之一孔或凹處中。
經處理基板100之薄部102係可透過厚度厚於薄部102之經處理基板100之整體支撐部110識別出來。如圖1所示，薄部102中至少若干個係被對應之支撐部包圍。在一個實施例中，該支撐部係可沿著與至少若干個支撐部110排成列之一第一方向中之第一軸112延伸，以及沿著與橫向於該第一方向並與至少若干個支撐部110排成列之一第二方向中之第二軸114延伸。然而，支撐部110這種配置僅僅是作為範例說明，其它類型的實施例都是可能的。例如，支撐部110之配置係可為任何在處理的過程中能支撐經處理基板100，並且提供足夠的支撐，藉以大為避免基板100受到自身的重量影響而偏移之合適的配置。
圖2為本案較佳實施例之形成一微電子組件之方法200之流程圖。方法200係根據圖3-5所描繪之示例性處理進行說明。
圖3A-G描繪了一示例性處理，係可包括方法200之實施例。圖3A-G中所示之示例性處理係揭露了利用遮罩處理形成一互連結構之階段。例如，一基板300係可包括一半導體材料，例如矽和/或其它半導體 材料，或是一介電材料，如玻璃和/或其它介電材料之中之一種。
圖3A描述了具有一第一表面302與相對的第二表面304之基板300。基板300係包括一個或多個導電互連306，其係於基板300之厚度方向上從第一表面302朝向第二表面304延伸。基板300之厚度可介於約200至約1000微米範圍。如圖3A所示，一個或多個導電接點308係可形成在第一表面302上，每個接點308係電性連接一對應之互連306。互連306係可設置在開口307中，開口307係於基板300之厚度方向延伸。在形成互連306之前，一層309可以先被形成。層309係可覆蓋第一表面302，並且排列在開口307之表面。層309係可包括一介電層、一阻障層、佈線功能層、粘合層或是其組合之中之一個或多個。層309係可包括如二氧化矽(SiO2)、氮化矽(SiN)、氧化鋁、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TiN)、Ta/TaN、鎳磷(NiP)、硼化鎳(NiB)、鈷磷(CoP)、銅(Cu)、鎳(Ni)或是其它材料。在一個實施例中，層410係可為導電的，例如介於約1.7至約300微歐姆-厘米(μ ohm-cm)之範圍。在一個實施例中，層309係可為一介電層，並包括SiO2。在一個實施例中，接點308係可為具有至互連306之連接之接合墊，且該連接係通過覆蓋基板300之第一表面302之內層介電層(ILD)中之後段製程(BEOL)佈線層。
如圖2所示，在步驟202中，顯露在第二表面304之部份區域上之材料係可被移除，藉以形成如圖3B所示之一經處理基板310。經處理基板310係可包括複數個薄部312(圖3B顯示了一個這樣的部份)，係被具有厚度厚於薄部312之經處理基板310之整體支撐部314所分隔。在移除第二表面304之部份區域上之材料後，如圖3B所示，互連 306係可顯露在第二表面304上。材料之移除係可透過任何合適的方法執行，如反應式離子蝕刻(RIE)處理，或是類似的方法進行。
在步驟202移除材料後，一個或多個保護層係可被沉積，藉以保護導電材料之顯露表面，如接點308之表面，和/或在第二表面304上之互連306之顯露表面。例如，一保護層316係可沉積在第一表面302，藉以保護接點308。保護層316係可包括一種或多種材料和/或材料之層，例如一聚合材料、一介電材料、一氧化物、一氮化物，它們的組合或是它們的層壓板。保護層316係可透過旋轉塗佈、層壓或是其它適當的方法來形成。例如，一保護層317係可沉積在第二表面304上之互連306之顯露表面。保護層317係可包括一種或多種上述關於保護層316所討論之材料和/或材料之層。以結合方式或是作為另一種選擇，保護層317係可包括覆蓋第二表面304上之互連306之一導電材料。例如，導電材料係可包括鎳(Ni)、金(Au)、鎳合金、金合金、鎳磷(NiP)、化學鎳金(ENIG)，或類似物中之一種或多種。在一個實施例中，保護層317之厚度係可介於約500至約2000埃之範圍。在一個實施例中，包括導電材料之保護層317係可保護第二表面304上之互連306，例如，在移除一阻抗層之過程中，例如在實施例中之保護層316係包括一阻抗層或為一阻抗層。
透過保護層316、317覆蓋導電材料之顯露表面，一介電層318係可形成以覆蓋薄部312之第二表面304，如圖3D所示。如圖3D所示，介電層318也可以形成以覆蓋支撐部314之表面。介電層318係可透過任何合適的方法形成，例如濺射、電漿輔助化學氣相沉積(PECVD)或是 類似物。介電層318係可包括一種或多種材料，如聚合材料、氧化物、氮化物或是它們的組合。
在介電層318形成之後，保護層316係可被移除，露出第二表面304上之互連306，如圖3E所示。在一個實施例中，一遮罩320係可用於在第二表面304上至少若干個互連306上形成一導電結構322。如圖3F所示，於導電結構322形成之後，互連306仍舊彼此絕緣。
在步驟204中，係可部分地或完全地移除支撐部314，藉以將基板310切割成複數個獨立薄部312，其中一個係示意於圖3G中。如圖所示，至少若干個獨立薄部312可以包括互連306。例如，如圖3G所示，支撐部314係被完全移除。然而，在一些實施例中，如圖8和9所示以及以下之討論，即使當基板被切割或類似方式切斷，一部份之支撐部仍然可以保留。例如，該支撐部保留在一獨立薄部之部份係可提升該獨立薄部之剛性和/或平坦度。
方法200係可以一無遮罩處理方式使用，替代圖3A-G中所示之遮罩處理方式。例如，圖4A-E所描述之一示例性處理係可包括方法200之實施例。圖4A-E所示之示例性處理揭露了使用一無遮罩處理形成一互連結構之各階段。例如，一基板400係可包括一半導體材料，例如矽和/或其它半導體材料，或是一介電材料，如玻璃和/或其它介電材料之中之一種。
圖4A描述了具有一第一表面402與相對的第二表面404之基板400。基板400係包括一個或多個開口408，其係於基板400之厚度方向上從第一表面402朝向第二表面404延伸。開口408係可顯露在第一表 面402上。基板400之厚度係可介於約200至約1000微米範圍。如圖4A所示，一介電層406係可覆蓋第一表面402和開口408之表面。一層410，其係可包括一阻障層、粘合層或是其組合之中之一種或多種，係可覆蓋介電層406和開口408之表面。層410係可包括如氮化矽(SiN)、氧化鋁、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TiN)、Ta/TaN、鎳磷(NiP)、硼化鎳(NiB)、鈷磷(CoP)或是其它材料。在一個實施例中，層410係可為導電的，例如介於約1.7至約300微歐姆-厘米(μ ohm-cm)之範圍。設置在開口408中以及在開口408中覆蓋層410之表面者可為互連412。互連412可由一導電材料所形成，例如一金屬。例如，在一個實施例中，互連412可以包括鎢(W)，且層410可以是Ti、TiN或是其組合之其中一種，並且在一特定的實例中可為Ti/TiN/Ti。在高溫應用中，互連412可以由多晶矽製成，其中層410可從開口408處省略，並且介電層406可以包括二氧化矽(SiO2)。覆蓋互連412和層410之一部份者係可為導電接點414，每個接點414係電性連接一對應互連412。接點414係可由一覆蓋層416所覆蓋。覆蓋層416係可由與層410相同之材料或是其它適當的材料所形成，藉以覆蓋該接點之表面。類似於接點308，在一個實施例中，接點414係可為具有至互連412之連接之接合墊，且該連接係通過覆蓋基板400之第一表面402之內層介電層(ILD)中之後段製程(BEOL)佈線層。
類似於上述參照步驟202之方法，顯露在第二表面404之部份區域上之材料係可被移除，藉以形成如圖4B所示之一經處理基板418。經處理基板418係可包括複數個薄部420(圖4B顯示了一個這樣的部 份)，係被具有厚度厚於薄部420之經處理基板418之整體支撐部422所分隔。在移除第二表面404之部份區域上之材料後，如圖4B所示，排列在開口408之阻障層410係可顯露在第二表面404上。材料之移除係可透過任何合適的方法執行，如反應式離子蝕刻(RIE)處理，或是類似的方法進行。
在材料移除形成經處理基板418之後，一介電層424係可被形成覆蓋在薄部420之第二表面404上，如圖4C所示。介電層424也可以被形成覆蓋在支撐部422之表面上，如圖4C所示。如圖4C所示，介電層424並沒有形成在阻障層410上，或任何類似阻障層之材料上，如用於形成覆蓋層416之材料。例如，在一個實施例中，介電層424係可透過如濺射、電漿輔助化學氣相沉積(PECVD)、旋轉塗佈或是類似處理方式沉積。
於介電層424形成之後，一移除步驟係可被施行，藉以移除覆蓋層414，以及在第一和第二表面402之阻障層410之顯露部份，從而顯露出第二表面404之互連412與第一表面402之接點414。導電結構426、428係可分別形成在第二表面404之至少若干個互連412上以及至少若干個接點428上，導電結構426、428係電性連接互連412。如圖4D所示，於導電結構426、428形成之後，互連412仍舊彼此絕緣。根據一實施例，至少若干個互連412係可經由設置在基板418之上或之中之一重分佈層(RDL)電性耦合。
類似於上述參照步驟204之方法，支撐部422係可部分地或完全地移除，藉以將基板418切割成複數個獨立薄部420，其中一個係示 意於圖4E中。例如，如圖所示，至少若干個獨立薄部420可以包括互連412。例如，如圖4E所示，支撐部422係被完全移除。
作為圖4A-E所示之無遮罩處理之替代選擇，可採用如圖5A-E所示類似於前述方法之使用一無遮罩處理之一方法。圖5A-E所示之示例性處理揭露了使用一無遮罩處理形成一互連結構之各階段。例如，一基板500係可包括一半導體材料，例如矽和/或其它半導體材料，或是一介電材料，如玻璃和/或其它介電材料之中之一種。
圖5A之基板500包括一第一元件502和一第二元件504。基板500係可經由將第一和第二元件502、504之相對表面彼此接合而形成。在一個實施例中，第一和第二元件502、504之相對表面係可通過一介電層506接合。基板500係可包括第一元件502之一第一表面508，係相對於第一元件502之該相對表面，以及第二元件之一第二表面510，係相對於第二元件504之該相對表面。一介電層509係可覆蓋第一表面508與開口512之表面。開口512係可形成在第一元件502，並可在第一元件502之厚度方向延伸，且至少部份地通過介電層506。在一個實施例中，並且如圖5A-B所示，開口512係可橫向延伸至介電層506。一層514係可覆蓋介電層509以及開口512之表面。層514係可為一介電層、阻障層、粘合層或是其組合之中之一種或多種。層514係可包括一種或多種材料，如上關於層410所揭露之一種或多種材料。
設置在開口512中並且覆蓋開口512中之層514之表面者可為互連516。互連516係可由一種或多種導電材料所形成，如上關於互連412所揭露之一種或多種材料。覆蓋互連516和層514之一部份者係可為導 電接點518，每個接點518係電性連接一對應互連516。接點518係可由一覆蓋層520所覆蓋。覆蓋層520係可由與阻障層514相同之材料或是其它適當的材料所形成，藉以覆蓋接點518之表面。在一個實施例中，接點518係可為具有至互連516之連接之接合墊，且該連接係通過覆蓋第一元件502之第一表面508之內層介電層(ILD)中之後段製程(BEOL)佈線層。
類似於步驟202，顯露在第二表面510之部份區域上之材料係可被移除，藉以形成如圖5C所示之一經處理基板522。經處理基板522可包括複數個薄部524(圖5C顯示一個)，而整體支撐部526比薄部524厚，可分隔薄部524。在移除第二表面510之部份區域上之材料後，如圖5C所示，阻障層514沿著開口512設立，介電層506則顯露出來，形成薄部524。材料之移除係可透過任何合適的方法執行，如反應式離子蝕刻(RIE)處理，或是類似的方法進行。
如圖5D，在移除材料後，一移除步驟係可被施行，藉以移除覆蓋層520，以及在第一和第二表面508、510上之阻障層514之顯露部份，從而顯露出第二表面510之互連516與第一表面508之接點518。導電結構528、530係可分別形成在互連516及接點518上，導電結構528、530係電性連接互連516。
類似於上述參照步驟204之方法，支撐部526係可部分或完全移除，藉以將基板522切割成複數個獨立薄部524，其中一個係示意於圖5E中。例如，如圖所示，至少若干個獨立薄部524可以包括互連516。例如，如圖5E所示，支撐部526係被完全移除。
圖6為本案較佳實施例之用於形成一微電子組件之一方法600之流程圖。方法200係根據圖3、7-9所示之示例性處理進行說明。
方法600之若干部份係可與方法200類似或相同。例如，方法步驟602係已於上述關於圖3A-B之說明描述，並且大致上類似於方法步驟202。因此，方法600將利用上述參照圖3A-B已討論過之某些元件進行說明，並且進一步參照圖6及7A-1。
在該材料已被從第二表面304移除後，如圖3B所示，保護層316係可以被形成以覆蓋第一表面302，藉以保護如圖7A中所示之接點308之表面。
在步驟604中，透過保護層316覆蓋接點308之顯露表面，一介電鈍化層702係可形成以覆蓋薄部312之第二表面304，如圖7B所示，其係包括顯露在第二表面304之互連306之顯露部份。介電鈍化層702也可以形成為覆蓋支撐部314之表面。在一個例子中，介電鈍化層702係可由SiO2、SiN、氮氧化矽(SiON)、碳化矽(SiC)或是任何合適的組合所形成。介電鈍化層702係可透過電漿輔助化學氣相沉積(PECVD)於溫度介於攝氏約90至約300度之溫度範圍而形成。在介電鈍化層702形成之後，係可形成一第二介電層704覆蓋介電鈍化層702之表面。第二介電層704係可為任何合適之介電材料，例如一光阻、一感光聚合物、苯環丁烯(BCB)、聚醯亞胺、光敏環氧樹脂或是其它光敏聚合物之中之一種或多種。在一個實施例中，並且如圖7C所示，第二介電層704係可填充覆蓋第二表面304上之介電鈍化層702，以及在支撐部314之方向延伸之一區域705。值得注意的是，圖7C是用於說明，而不是按比 例繪製。因此，區域705係可具有一低的縱橫比，例如約100至約500微米之深度比上約3至約20毫米之寬度。
於步驟606中，開口706係可被形成，開口706係延伸通過第二介電層704和介電鈍化層702。互連306係可顯露在第二表面304上，並位於開口706內。開口706係可透過任何合適的處理在其它處理之中形成，諸如光微影技術、雷射剝蝕，或是研磨。
在第二表面304上顯露出互連306之後，第二介電層704係可被移除。在移除覆蓋互連306之介電部份之後，一金屬層708係可選擇性地形成並覆蓋介電鈍化層702，且電性連接互連306，如圖7D所示。金屬層708係可包括一粘合層、一阻障層或是一晶種層之中至少一個。
於步驟608中，一導電材料710係可沉積在開口706內。在圖7D之實施例中，導電材料710係可沉積在介電鈍化層702上方，並且於開口706內。在圖7D之實施例中，導電材料710係可覆蓋金屬層708。導電材料710係可與互連306電性連接。
在一個實施例中，如圖7E所示，一第三介電層712係可形成為覆蓋導電材料710。第二開口714係可形成在第三介電層712中，其中第二開口714係延伸通過第三介電層712，如圖7F所示。第二開口714係覆蓋顯露在第二開口714內之導電材料710之一部份716。如圖7G所示，該部份716係可被移除，藉以顯露位於第二表面304之介電層702。該部份716係可被移除，藉以令互連306彼此電性隔離。在一個實施例中，第三介電層712係可為一自平面化介電層。
在步驟610中，至少覆蓋該經處理基板之該支撐部314之材料 係可被移除，藉以平坦化該介電層之一表面(如覆蓋薄部312之第三介電層712之一表面)，其係相對於該支撐部中至少其中一個或是覆蓋該支撐部之該經處理基板之材料。例如，至少覆蓋支撐部之材料係可包括介電鈍化層702、金屬層708、導電材料710以及第三介電層712之中之一個或多個部份。在一個實施例中，配置在該經處理基板之薄部312之上之第三介電層712係可被移除。在一個實施例中，保護層316係可被移除，藉以顯露接點308。如圖7H所示，在移除覆蓋該支撐部之材料後，係可部分地或完全地移除支撐部314，藉以將基板310切割成複數個獨立薄部312，其中一個係示意於圖7H中。如圖所示，至少若干個獨立薄部312可以包括互連306。在一個實施例中，如圖7H所示，當經處理基板310被切割時，支撐部314係可被完全移除。
或者，支撐部314可以被部份地移除，如圖7I所示。例如，作為圖7H所示結構之另一種選擇，在一個實施例中，於步驟610中，當材料被移除時，如圖7I所示之第三介電層712，導電材料710係可維持覆蓋支撐部314。接點718，如接合墊或類似物，係可形成在覆蓋支撐部314之導電材料710之頂上。例如，在接點718形成之後，支撐部314若干部份係可被移除，藉以將經處理基板310切割成包括支撐部314若干部份之複數個獨立薄部312，其中一個係示意於圖7I中。接點718係可用於組裝、電性連接，或是機械連接至其它結構。
或者，其它的微電子組件係可利用一個或多個類似於上述討論之方法600之方法形成。例如，在圖7A-D中所示之方法步驟之後，一方法係可根據圖8A所示之方法步驟繼續進行，其中一金屬層802係可 形成覆蓋第二介電層704之表面，如圖8A所示。金屬層802係可包括一粘合層、阻障層或是一晶種層之中之一個或多個。金屬層802係可電性連接互連306。
類似於上述參照步驟608之方法，一導電材料800係可配置在開口706內，並且位於第二介電層704之表面上。導電材料800係可沉積在金屬層802之表面上，並且位於開口706內。在一個實施例中，如圖8B所示，導電材料800係可填充開口706至期望程度。該期望程度係可小於開口706之總大小。導電材料800係可為任何合適的導電材料，例如，如焊料材料、鍍敷材料，如電鍍或是無電鍍，或是其它材料。
類似於上述參照步驟610之方法，至少覆蓋經處理基板之支撐部314之材料係可被移除，藉以平坦化該介電層之一表面(如覆蓋薄部312之第二介電層704之一表面)，其係相對於該支撐部中至少其中一個或是覆蓋該支撐部之該經處理基板之材料。在一個實施例中，導電材料800部份係可從支撐部314以及第二介電層704不包括開口706之表面移除，如圖8C所示。之後，或與移除導電材料800部份同時，金屬層802、支撐部314和第二介電層704部份係可被移除，如透過包括磨削、研磨、化學機械平坦化(CMP)或是其它處理中之一個或多個之處理。在一個實施例中，如圖8D所示，材料之移除係可持續直到開口706內之導電材料800之期望程度大約到達之那一點。在步驟610移除材料之後，如圖8D所示，第二介電層704之一部份係保留下來。進一步地，保護層316係可於步驟610或是在隨後之一處理步驟中被移除。基板310係可透過移除支撐部314之一部份方式切斷，使得至少若干個支撐部在 切斷基板310後連接至每個獨立之薄部312，如圖8D所示。
或者，其它的微電子組件可以利用類似於方法600之一方法形成。例如，在圖7A-C及8A中所示之方法步驟之後，該方法係可根據圖9A所示之一處理步驟繼續進行，其中一阻抗層900係可沉積在支撐部314、金屬層802以及第二介電層704之部份上。阻抗層900係可具有與開口706對齊之開口902。一導電材料904係可沉積通過開口902，並於開口706內，如圖9B所示。導電材料904基本上係可類似於導電材料800。
當阻抗層900仍存在時，一阻障層906係可形成覆蓋導電材料904，並於開口902內，如圖9C中所示。阻障層906係可包括一種或多種材料，例如，如上所述用於阻障層之材料，或是其它材料。一接合金屬材料係可沉積覆蓋阻障層906，並於開口902內，藉以形成接點908，如圖9D所示。接點908係可電性連接導電材料904。接合金屬材料係可為焊料或是其它接合金屬材料。
類似於上述參照步驟610之方法，至少覆蓋經處理基板之支撐部314之材料係可被移除，藉以平坦化該介電層之一表面(如覆蓋薄部312之第二介電層704之一表面)，其係相對於該支撐部中至少其中一個或是覆蓋該支撐部之該經處理基板之材料。阻抗層900係可被移除。之後，或與移除阻抗層900同時，金屬層802、支撐部314和第二介電層704之中一個或多個部份係可被移除。在一個實施例中，如圖9E所示，材料之移除係可持續直到接點908延伸大約超過支撐部314之程度那一點為止。在步驟610移除材料之後，第二介電層704之一部份係保留下 來。
在移除材料之後，係可接合與該經處理基板之基板接點908並置，並且顯露在一微電子元件912之一表面上之接點910，如圖9F所示。
在接合微電子元件912與該經處理基板之前或之後，保護層316係可被移除，藉以顯露接點308。隨後，該基板係可透過移除支撐部314之一部份方式切斷，使得至少若干個支撐部在切斷基板310後連接至每個獨立之薄部312，如圖9F所示。
其它的結構也是可能的，如圖9F-1所示之結構，與如圖9F所示之結構組合，或是作為另一種選擇。例如，在切斷基板之前，透過利用額外處理步驟，導電材料904，如一重分佈層(RDL)或是後段製程(BEOL)結構，係可延伸於支撐部314之部份上方，在半導體、鈍化層702、介電層704和/或任何其它本文所描述之層之任何其它表面上。阻障層906係可形成覆蓋支撐部314，且接點908係可形成覆蓋阻障層906，如圖9F-1所示。
雖然本案在文中的描述是針對特定的實施例，但是這些實例施應被理解僅作為說明本案之原理及應用。本案所揭露之技術，得由熟習本技術人士據以實施，而其前所未有之作法亦具備專利性，爰依法提出專利之申請。惟上述之實施例尚不足以涵蓋本案所欲保護之專利範圍，因此，提出申請專利範圍如附。

Claims (15)

  1. 一種形成微電子組件之方法，包含：移除一基板之一表面之部份被顯露之材料，以形成一經處理基板，該經處理基板之複數個薄部係藉由該經處理基板之整體支撐部分隔開來，每一整體支撐部分具有一寬度及一第一厚度，該第一厚度延著該整個寬度延伸，其中該第一厚度係大於該等薄部之一厚度，至少一些之該等薄部各自包含複數導電互連，該複數導電互連係以該等薄部之該等厚度之一方向延伸，並且顯露於該表面；以及全部移除該基板之該等整體支撐部，藉以分割該基板成複數個獨立薄部，每一獨立薄部之一厚度係小於該第一厚度，至少一些獨立薄部包含該等導電互連。
  2. 如申請專利範圍第1項所述之方法，其中該基板實質由一半導體材料構成，而為了形成該經處理基板而進行之移除材料之步驟包含：移除一些該半導體材料；該方法更包含：於移除該等整體支撐部之該步驟前，形成覆蓋該等薄部之該表面之一介電層。
  3. 如申請專利範圍第1項所述之方法，其中該基板實質由一介電材料構成，該介電材料使該等導電互連彼此絕緣，而為了形成該經處理基板而進行之移除材料之步驟包含：移除一些使該等導電互連絕緣之該介電材料。
  4. 如申請專利範圍第1項所述之方法，更包含：形成該基板，其步驟包含：接合第一及第二元件之相互面臨的表面，且形成經由該第一元件延伸之該等導電互連，其中移除該基板之材料之步驟包含：移除該表面之該等部分所顯露之該第二元件之材料，以造成該等導電互連顯露於該表面。
  5. 如申請專利範圍第1項所述之方法，其中至少一些該等薄部各自包含複數主動元件。
  6. 如申請專利範圍第2項所述之方法，更包含：於移除該等整體支撐部之步驟前，形成一導電結構以接觸至少一些該等導電互連，其中該導電結構係顯露於該表面。
  7. 如申請專利範圍第1項所述之方法，其中在移除該基板之該表面之材料之步驟時，至少一些該等薄部被形成，以便留下該等整體支撐部圍繞該等至少一些薄部。
  8. 如申請專利範圍第1項所述之方法，其中移除該等整體支撐部之步驟更包含：以一第一方向鋸開該基板之至少一第一支撐部，及以一第二方向鋸開該基板之至少一第二支撐部，該第一方向與該第二方向横向(Transverse)。
  9. 一種形成微電子組件之方法，包含：移除一基板之一表面之部份被顯露之材料，以形成一經處理基板，該經處 理基板之複數個薄部係藉由該經處理基板之整體支撐部分隔開來，每一整體支撐部分具有一寬度及一第一厚度，該第一厚度延著該整個寬度延伸，其中該第一厚度係大於該等薄部之一厚度，至少一些之該等薄部各自包含複數導電互連，該複數導電互連係以該等薄部之該等厚度之一方向延伸，並且顯露於該表面；全部移除該基板之該等整體支撐部，藉以分割該基板成複數個獨立薄部，每一獨立薄部之一厚度係小於該第一厚度，至少一些獨立薄部包含該等導電互連；以及於移除該等整體支撐部之步驟之前，形成一導電結構以接觸至少一些該等導電互連，其中該導電結構係顯露於該表面。
  10. 如申請專利範圍第9項所述之方法，其中該基板實質由一半導體材料構成，而為了形成該經處理基板而進行之移除材料之步驟包含：移除一些該半導體材料；該方法更包含：於移除該等整體支撐部之該步驟前，形成覆蓋該等薄部之該表面之一介電層。
  11. 如申請專利範圍第9項所述之方法，其中該基板實質由一介電材料構成，該介電材料使該等導電互連彼此絕緣，而為了形成該經處理基板而進行之移除材料之步驟包含：移除一些使該等導電互連絕緣之該介電材料。
  12. 如申請專利範圍第9項所述之方法，更包含：形成該基板，其步驟包含：接合第一及第二元件之相互面臨的表面，且形成經由該第一元件延伸之該 等導電互連，其中移除該基板之材料之步驟包含：移除該表面之該等部分所顯露之該第二元件之材料，以造成該等導電互連顯露於該表面。
  13. 如申請專利範圍第9項所述之方法，其中至少一些該等薄部各自包含複數主動元件。
  14. 如申請專利範圍第9項所述之方法，其中在移除該基板之該表面之材料之步驟時，至少一些該等薄部被形成，以便留下該等整體支撐部圍繞該等至少一些薄部。
  15. 如申請專利範圍第9項所述之方法，其中移除該等整體支撐部之步驟更包含：以一第一方向鋸開該基板之至少一第一支撐部，及以一第二方向鋸開該基板之至少一第二支撐部，該第一方向與該第二方向横向(Transverse)。
TW102147052A 2012-12-21 2013-12-18 用於無載體薄晶圓處理之方法及結構 TWI525717B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/724,223 US9064933B2 (en) 2012-12-21 2012-12-21 Methods and structure for carrier-less thin wafer handling

Publications (2)

Publication Number Publication Date
TW201436057A TW201436057A (zh) 2014-09-16
TWI525717B true TWI525717B (zh) 2016-03-11

Family

ID=49955500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102147052A TWI525717B (zh) 2012-12-21 2013-12-18 用於無載體薄晶圓處理之方法及結構

Country Status (3)

Country Link
US (2) US9064933B2 (zh)
TW (1) TWI525717B (zh)
WO (1) WO2014100186A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564856B (zh) * 2016-07-01 2020-02-21 上海和辉光电有限公司 一种柔性基板的剥离方法
CN106711078B (zh) * 2016-12-29 2019-08-13 昆山工研院新型平板显示技术中心有限公司 一种柔性器件的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936329A (en) 1975-02-03 1976-02-03 Texas Instruments Incorporated Integral honeycomb-like support of very thin single crystal slices
JP3028799B2 (ja) 1998-02-19 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6693358B2 (en) 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US6884717B1 (en) 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
JP3992001B2 (ja) * 2004-03-01 2007-10-17 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7244663B2 (en) 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7563714B2 (en) 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP4979320B2 (ja) 2006-09-28 2012-07-18 ルネサスエレクトロニクス株式会社 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法
US7951688B2 (en) 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
US8187920B2 (en) * 2009-02-20 2012-05-29 Texas Instruments Incorporated Integrated circuit micro-module
JP2011003568A (ja) 2009-06-16 2011-01-06 Mitsumi Electric Co Ltd 半導体チップの製造方法
KR20110041925A (ko) * 2009-10-16 2011-04-22 삼성전자주식회사 이중층 패턴형성용 접착필름, 이의 제조방법, 및 이를 이용한 패턴 접착층의 형성방법
US8816495B2 (en) * 2012-02-16 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structures and formation methods of packages with heat sinks

Also Published As

Publication number Publication date
US9064933B2 (en) 2015-06-23
WO2014100186A2 (en) 2014-06-26
TW201436057A (zh) 2014-09-16
US20150255345A1 (en) 2015-09-10
WO2014100186A3 (en) 2014-09-25
US9355905B2 (en) 2016-05-31
US20140179099A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
US11830745B2 (en) 3D packages and methods for forming the same
US10854567B2 (en) 3D packages and methods for forming the same
US9941249B2 (en) Multi-wafer stacking by Ox-Ox bonding
US10163756B2 (en) Isolation structure for stacked dies
CN112447646B (zh) 半导体器件、封装件及其形成方法
US7969013B2 (en) Through silicon via with dummy structure and method for forming the same
US8362593B2 (en) Method for stacking semiconductor dies
US20200006266A1 (en) Semiconductor Interconnect Structure and Method
US7589009B1 (en) Method for fabricating a top conductive layer in a semiconductor die and related structure
CN110379717B (zh) 连接件结构及其形成方法
TWI533423B (zh) 包含形成在低ｋ金屬化系統上之應力緩衝材料的半導體裝置
KR101843246B1 (ko) 개별화 및 접합 방법 및 이것에 의해 형성된 구조체
US9455236B2 (en) Integrated circuit packages and methods of forming same
US9105750B1 (en) Semiconductor device having a through-substrate via
US20140264844A1 (en) Semiconductor device having a die and through substrate-via
TW201626533A (zh) 半導體裝置及其製造方法
TWI525717B (zh) 用於無載體薄晶圓處理之方法及結構
KR101730736B1 (ko) 웨이퍼-웨이퍼 접합 공정 및 구조

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees