TWI524390B - A wafer structure, and a power element to which it is applied - Google Patents
A wafer structure, and a power element to which it is applied Download PDFInfo
- Publication number
- TWI524390B TWI524390B TW102144436A TW102144436A TWI524390B TW I524390 B TWI524390 B TW I524390B TW 102144436 A TW102144436 A TW 102144436A TW 102144436 A TW102144436 A TW 102144436A TW I524390 B TWI524390 B TW I524390B
- Authority
- TW
- Taiwan
- Prior art keywords
- doped layer
- layer
- wafer structure
- doping concentration
- doped
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 210000000746 body region Anatomy 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 9
- 150000004706 metal oxides Chemical class 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000009827 uniform distribution Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 69
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Description
本發明涉及半導體功率元件技術領域，更具體的說，是關於一種晶圓結構以及應用其的功率元件。
在功率元件製造程序中，一般採用的晶圓結構為：在原始的低阻半導體基底上向外延伸一層高阻層，即磊晶層，用來耐受高壓，低阻基底作為支撐而不增加更多的電阻。圖1(a)所示為現有技術中通常採用的晶圓結構的示意圖，其中1'為半導體基底，2'為單一層次、均勻摻雜的磊晶層，而圖1(b)所示為對應的磊晶層2'摻雜濃度示意圖，其中橫坐標C表示摻雜濃度的大小，縱坐標Y表示縱向深度。但是這種晶圓結構在功率元件的製造中存在導通電阻較大或飽和壓降較高的問題。
對於VDMOS元件而言，比較重要的參數有擊穿電壓和導通電阻，一般要求擊穿電壓盡可能的高，導通電阻則越小越好。因此VDMOS的製造過程中，最佳化設計其導通電阻(R ds(on) )的數值變得尤為重要。參考圖2，所示為現有的晶圓結構應用在VDMOS(垂直雙擴散金屬氧化
物半導體場效應電晶體)中的結構示意圖。其中VDMOS的有源區形成於均勻摻雜的磊晶層2'上，VDMOS的導通電阻主要由以下幾個部分構成：溝道電阻R CH 、積累層電阻R A 、JFET電阻R J 以及擴散電阻R D ，其中JFET電阻R J 佔據的比例最大，尤其是在耐壓低於100V的MOS電晶體中其佔據比例甚至達到50%以上。如果不對JFET電阻R J 的大小進行最佳化，則很難將VDMOS的導通電阻降低到合適的數值。
有鑒於現有技術的上述缺陷，本發明的目的在於提供一種晶圓結構以及應用其的功率元件，以克服現有技術中功率元件的導通電阻較大或飽和壓降較高的問題。
為實現上述目的，本發明提供如下技術方案：依據本發明一實施例的一種晶圓結構，包括高濃度摻雜的第一摻雜層以及依次位於所述第一摻雜層上的第二摻雜層和第三摻雜層；其中，所述第三摻雜層的摻雜濃度大於所述第二摻雜層的摻雜濃度。
較佳的，所述第二摻雜層在所述第一摻雜層上磊晶生長形成。
較佳的，所述第三摻雜層在第二摻雜層上磊晶生長形成或在第二摻雜層的表面透過離子注入的方式形成。
較佳的，所述第二摻雜層和第三摻雜層的材質與第一
摻雜層的材質相同。
較佳的，所述第二摻雜層的雜質摻雜濃度為均勻分佈。
較佳的，所述第三摻雜的雜質摻雜濃度為均勻分佈或梯度分佈。
依據本發明一實施例的一種功率元件，包括依據本發明的任一晶圓結構。
較佳的，所述功率元件為絕緣閘雙極型電晶體(IGBT)或金屬氧化層半導體場效電晶體(MOSFET)。
較佳的，所述金屬氧化層半導體場效電晶體(MOSFET)為垂直雙擴散金屬氧化物半導體場效應電晶體(VDMOS)。
經由上述的技術方案可知，與現有技術相比，本發明提供了一種新的晶圓結構，其中摻雜濃度較高的第一摻雜層作為基底結構，而第三摻雜層的摻雜濃度大於第二摻雜層，這樣由第二摻雜層和第三摻雜層作為雙層的磊晶結構應用在功率元件中，MOSFET元件在第三摻雜層上形成的有源區由於體區之間的磊晶部分為高濃度摻雜，在對元件的擊穿電壓沒有影響的情況下，能夠大大降低導通電阻；在IGBT元件的有源區中，體區之間的高濃度磊晶層利於調整發射極側電洞密度形成高電洞濃度阻擋層，從而降低元件的飽和壓降參數。透過下文較佳的實施例的具體描述，本發明的上述和其他優點更顯而易見。
1'‧‧‧半導體基底
2'‧‧‧磊晶層
1‧‧‧第一摻雜層
2‧‧‧第二摻雜層
3‧‧‧第三摻雜層
4‧‧‧N+型源極
5‧‧‧多晶矽閘極
6‧‧‧氧化層
7‧‧‧金屬源極
8‧‧‧P型體區
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本發明的實施例，對於本領域具有通常知識者來講，在不付出創造性勞動的前提下，還可以根據提供的圖式獲得其他的圖式。
圖1所示為現有晶圓結構中的磊晶結構和摻雜濃度分佈的示意圖；圖2所示為現有的晶圓結構應用在VDMOS的結構示意圖；圖3所示為依據本發明的晶圓結構及其摻雜濃度分佈的示意圖；圖4所示為依據本發明的晶圓結構應用在VDMOS中的結構示意圖；圖5A所示為依據本發明的晶圓結構應用在IGBT中的平面結構示意圖；圖5R所示為依據本發明的晶圓結構應用在IGBT中的閘槽結構示意圖。
以下結合圖式對本發明的幾個較佳的實施例進行詳細描述，但本發明並不僅僅限於這些實施例。本發明涵蓋任何在本發明的精髓和範圍上做的替代、修改、等效方法以
及方案。為了使公眾對本發明有徹底的瞭解，在以下本發明較佳的實施例中詳細說明了具體的細節，而對本領域具有通常知識者來說沒有這些細節的描述也可以完全理解本發明。
圖3中所示的依據本發明的晶圓結構，其包括第一摻雜層1以及依次位於其上的第二摻雜層2和第三摻雜層3；其中所述第一摻雜層1為高濃度摻雜，所述第三摻雜層3的摻雜濃度大於所述第二摻雜層2的摻雜濃度。
其中第二摻雜層2的摻雜濃度較佳為均勻分佈，而第三摻雜層3中摻雜雜質的濃度可以如圖3(a)中所示為均勻分佈，也可以如圖3(b)中的摻雜濃度連續梯度變化。
在實際應用中，一般可將第一摻雜層1作為半導體基底，所述第二摻雜層2在其上磊晶生長形成，而第三摻雜層3可以在第二摻雜層上透過磊晶生長的方式或向第二摻雜層表面進行離子注入形成。所述第二摻雜層和第三摻雜層可以作為磊晶層。其中晶圓結構中各摻雜層的基礎材質保持一致，如比較常用的半導體基底材料為重摻雜砷或磷的矽材料，而第二摻雜層和第三摻雜層的部分分別為不同摻雜濃度的矽磊晶。
本發明還提供一種功率元件，其包括依據本發明實現的任一晶圓結構。其中所述功率元件可以為金屬氧化層半導體場效電晶體(MOSFET)或絕緣閘雙極型電晶體(IGBT)。下面以VDMOS(垂直雙擴散金屬氧化物半導
體場效應電晶體)和IGBT為例對依據本發明的功率元件的結構和優點進行具體說明。
參考圖4，所示為依據本發明的晶圓結構應用在VDMOS的結構示意圖；其中第一摻雜層1為N型重摻雜的矽基底，第二摻雜層2為N型輕摻雜，其摻雜濃度為均勻分佈，第三摻雜層3位於第二摻雜層2之上，且摻雜濃度高於第二摻雜層2，4為形成於P型體區8之上的N+型源極；5、6、和7分別為元件的多晶矽閘極、氧化層和金屬源極。從圖中結構可以明顯看出，在P型體區8之間的部分由於第三摻雜層3的高濃度摻雜，其JFET電阻極大的降低，從而降低了元件的導通電阻。同時，這部分區域中摻雜濃度的升高不會引起擊穿電壓的下降。對於擊穿電壓小於100V的VDMOS，導通電阻的下降尤為明顯。
參考圖5A和5B，所示為依據本發明的晶圓結構應用在IGBT的平面結構示意圖和閘槽結構示意圖。與圖4所示結構不同的是：第一摻雜層1為P型重摻雜的矽基底。由於第三摻雜層3位於P型體區8之間，因此從集電極注入的載流子聚集在P型體區8之下，調整了發射極側的電洞密度，形成一高電洞密度阻擋層，從而降低了IGBT的飽和壓降VCE(sat)。
另外，還需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或
者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，並不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域具有通常知識者能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。
1‧‧‧第一摻雜層
2‧‧‧第二摻雜層
3‧‧‧第三摻雜層
4‧‧‧N+型源極
5‧‧‧多晶矽閘極
6‧‧‧氧化層
7‧‧‧金屬源極
8‧‧‧P型體區
Claims (9)
- 一種晶圓結構，包括：具有高摻雜濃度的第一摻雜層；位於該第一摻雜層上的第二摻雜層，其中，該第二摻雜層的摻雜濃度少於該第一摻雜層的摻雜濃度，且其中，該第一摻雜層和該第二摻雜層具有相同的摻雜類型；位於該第二摻雜層上的第三摻雜層，其中，該第三摻雜層的摻雜濃度大於該第二摻雜層的該摻雜濃度；在該第三摻雜層中的複數P型體區；在該等P型體區中的複數N型源極區；在該等P型體區之間且位在該第三摻雜層的上方的複數多晶矽閘極；以及用於連接到該等N型源極區的金屬層。
- 根據申請專利範圍第1項所述的晶圓結構，其中，該第二摻雜層在該第一摻雜層上磊晶生長形成。
- 根據申請專利範圍第1項所述的晶圓結構，其中，該第三摻雜層在第二摻雜層上磊晶生長形成或在第二摻雜層的表面透過離子注入的方式形成。
- 根據申請專利範圍第1項所述的晶圓結構，其中，該第二摻雜層和第三摻雜層的材質與第一摻雜層的材質相同。
- 根據申請專利範圍第1項所述的晶圓結構，其中，該第二摻雜層的雜質摻雜濃度為均勻分佈。
- 根據申請專利範圍第1項所述的晶圓結構，其 中，該第三摻雜的雜質摻雜濃度為均勻分佈或梯度分佈。
- 一種功率元件，其特徵在於，包括申請專利範圍第1至6項中任一項所述的晶圓結構。
- 根據申請專利範圍第7項所述的功率元件，其中，該功率元件為絕緣閘雙極型電晶體(IGBT)或金屬氧化層半導體場效電晶體(MOSFET)。
- 根據申請專利範圍第8項所述的功率元件，其中，該金屬氧化層半導體場效電晶體(MOSFET)為垂直雙擴散金屬氧化物半導體場效應電晶體(VDMOS)。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013100697393A CN103151371A (zh) | 2013-03-05 | 2013-03-05 | 一种晶圆结构以及应用其的功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201435988A TW201435988A (zh) | 2014-09-16 |
| TWI524390B true TWI524390B (zh) | 2016-03-01 |
Family
ID=48549341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102144436A TWI524390B (zh) | 2013-03-05 | 2013-12-04 | A wafer structure, and a power element to which it is applied |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8963217B2 (zh) |
| CN (1) | CN103151371A (zh) |
| TW (1) | TWI524390B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN104319284A (zh) | 2014-10-24 | 2015-01-28 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体器件结构及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US5818084A (en) | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| JP2002305304A (ja) * | 2001-04-05 | 2002-10-18 | Toshiba Corp | 電力用半導体装置 |
| JP2005057028A (ja) * | 2003-08-04 | 2005-03-03 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US20060049464A1 (en) * | 2004-09-03 | 2006-03-09 | Rao G R Mohan | Semiconductor devices with graded dopant regions |
| US7135740B2 (en) * | 2004-09-27 | 2006-11-14 | Teledyne Licensing, Llc | High voltage FET switch with conductivity modulation |
| CN100561691C (zh) * | 2007-11-09 | 2009-11-18 | 中国电子科技集团公司第二十四研究所 | 低导通电阻功率vdmos晶体管的制造方法 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8203181B2 (en) * | 2008-09-30 | 2012-06-19 | Infineon Technologies Austria Ag | Trench MOSFET semiconductor device and manufacturing method therefor |
| JP5525940B2 (ja) * | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| CN103119698B (zh) | 2010-09-30 | 2016-05-18 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN102142374B (zh) * | 2010-12-20 | 2013-08-28 | 杭州士兰集成电路有限公司 | 一种mosfet功率器件及减小其导通电阻的工艺方法 |
| US20120168819A1 (en) * | 2011-01-03 | 2012-07-05 | Fabio Alessio Marino | Semiconductor pillar power MOS |
| JP5599342B2 (ja) | 2011-02-23 | 2014-10-01 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8716067B2 (en) | 2012-02-20 | 2014-05-06 | Ixys Corporation | Power device manufacture on the recessed side of a thinned wafer |
| US8779509B2 (en) | 2012-07-02 | 2014-07-15 | Infineon Technologies Austria Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
| US9515137B2 (en) | 2013-02-21 | 2016-12-06 | Infineon Technologies Austria Ag | Super junction semiconductor device with a nominal breakdown voltage in a cell area |
-
2013
- 2013-03-05 CN CN2013100697393A patent/CN103151371A/zh active Pending
- 2013-12-04 TW TW102144436A patent/TWI524390B/zh active
-
2014
- 2014-02-03 US US14/170,764 patent/US8963217B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8963217B2 (en) | 2015-02-24 |
| TW201435988A (zh) | 2014-09-16 |
| CN103151371A (zh) | 2013-06-12 |
| US20140252554A1 (en) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI524390B (zh) | A wafer structure, and a power element to which it is applied | |
| US10707321B2 (en) | Power device with multiple field stop layers | |
| US10573712B2 (en) | Super-junction structure and method for manufacturing the same and semiconductor device thereof | |
| JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| US20150084062A1 (en) | Monolithically integrated vertical power transistor and bypass diode | |
| TWI521568B (zh) | A wafer structure, and a power element to which it is applied | |
| US9685335B2 (en) | Power device including a field stop layer | |
| CN104518034B (zh) | Jfet器件及其制造方法 | |
| WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| JP6237064B2 (ja) | 半導体装置 | |
| JP2010267762A (ja) | 半導体装置およびその製造方法 | |
| JP6104743B2 (ja) | ショットキーダイオードを内蔵するｆｅｔ | |
| JP7290973B2 (ja) | 半導体装置 | |
| JP7127389B2 (ja) | 炭化珪素半導体装置 | |
| US20140284715A1 (en) | Method of manufacturing semiconductor device | |
| KR20130119873A (ko) | 파워 소자 및 그 제조방법 | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI748301B (zh) | 接面場效電晶體及其製造方法 | |
| TWI581425B (zh) | And a power semiconductor device having an edge terminal structure having a gradation concentration | |
| TWI532101B (zh) | 雙極性接面電晶體及其操作方法與製造方法 | |
| KR101887910B1 (ko) | SiC MOSFET 전력 반도체 소자 및 그 제조방법 | |
| US9728599B1 (en) | Semiconductor device | |
| WO2022190445A1 (ja) | 電界効果トランジスタ | |
| WO2023284481A1 (zh) | 体栅横向双扩散金属氧化物半导体场效应管及其制作方法 | |
| KR20110037030A (ko) | 반도체 소자 및 그 제조 방법 |