TWI523020B - 用於半導體裝置的冗餘評估電路 - Google Patents
用於半導體裝置的冗餘評估電路 Download PDFInfo
- Publication number
- TWI523020B TWI523020B TW102126598A TW102126598A TWI523020B TW I523020 B TWI523020 B TW I523020B TW 102126598 A TW102126598 A TW 102126598A TW 102126598 A TW102126598 A TW 102126598A TW I523020 B TWI523020 B TW I523020B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- oxide semiconductor
- metal oxide
- type metal
- signal
- Prior art date
Links
Description
本發明係有關於一種半導體裝置,且特別是用於半導體裝置的冗餘評估電路。
科技發展促使半導體積體電路可在一個給定的矽面積下(silicon area)涵蓋更多電路元件。然而,隨著電路元件的數量增加,將更難以減少及排除電路元件所具有的缺陷。
為達到有效的空間分配,電路設計者著力於減小獨立電路元件尺寸,以擴大實際存在但卻未使用的空間,而降低尺寸卻促使這些電路元件更容易受到缺陷影響,其中所述缺陷是在製程過程中由材料中的雜質所引起。然而,在半導體零件等級的測試程序或在半導體封裝後的測試程序,可使多個缺陷在整個積體電路中變得可辨識。當缺陷辨識出來時,則丟棄並銷毀具有缺陷的積體電路的作法並不符合經濟需求,且特別是,當只有少數電路元件確實有缺陷時,卻仍將積體電路丟棄並銷毀。
依賴積體電路的製程零缺陷(zero defects)為不實際的選擇,因此,供應冗餘電路的元件至積體電路,便可減少丟棄積體電路的數量。當主要電路的元件被確定有缺陷時,則可用冗餘元件取代主要電路中的缺陷元件。透過使用冗餘電路的元件來取代主要電路的缺陷元件之作法可以無須實質地增加積體電路成本,且可大量地降低丟棄積體電路的數量。由於冗餘電路的元件係用於取
代主電路的缺陷元件,故冗餘評估電路會用於評估熔絲狀態位置訊號是否猜中(hit)缺陷元件位置訊號。
請參照圖1,圖1為用於半導體裝置的傳統冗餘評估電路之電路示意圖。半導體裝置可以例如是半導體記憶裝置。傳統冗餘評估電路1包括(m+1)個熔絲盒11、(m+1)個多工器12、解碼器13、比較器14以及致能電晶體ENT,其中m為缺陷元件位址訊號AD的位元數(即缺陷元件位址訊號具A1至Am之m個位元)。
每個多工器12的輸入端耦接至對應熔絲盒11的輸出端,m個多工器12的m個輸出端分別地耦接至比較器14的m個第一輸入端,另一個多工器12的輸出端則耦接至比較器14的致能端。比較器14更包括用於接收缺陷元件位址訊號AD的m個第二輸入端,以及包括用於輸出冗餘致能訊號HIT的輸出端。每個多工器12具有k個控制端耦接至解碼器13的k個輸出端。解碼器13具有用於接收電路塊(circuit block)位址訊號BA的n個輸入端,其中k為電路塊數(電路塊例如為記憶塊),n為電路塊位址訊號BA的位元數,而n與k的關係為2n-1<k≦2n。致能電晶體ENT為N型金屬氧化物半導體(NMOS)電晶體,其閘極用於接收致能訊號EN,其源極連接至例如接地的低參考電壓,以及其汲極耦接至(m+1)個熔絲盒11的(m+1)個參考端。另外,每個熔絲盒11更具有用於接收預充電訊號PRE的輸入端。
每個熔絲盒11包括k個冗餘胞(redundant cell)111至11k。冗餘胞111包括三個P型金屬氧化物半導體(PMOS)電晶體P11、P21及P31、N型金屬氧化物半導體電晶體N11以及熔絲f1。P型金屬氧化物半導體電晶體P11的閘極耦接至對應熔絲盒11的輸入端,並耦接至P型金屬氧化物半導體電晶體P31及N型金屬氧化物半導體電晶體N11的汲極。P型金屬氧化物半導體電晶體P11至P31的源極接收供應電壓(例如電源電壓VDD),P型金屬氧化物半導體電晶體P11及P21的汲極耦接至熔絲f1的一端,並耦
接至P型金屬氧化物半導體電晶體P31及N型金屬氧化物半導體電晶體N11的閘極。熔絲f1的另一端耦接至對應熔絲盒11的參考端。N型金屬氧化物半導體電晶體N11的源極耦接至例如接地的低參考電壓。P型金屬氧化物半導體電晶體P31及N型金屬氧化物半導體電晶體N11的汲極耦接至對應多工器12的m個輸入端的其中一個輸入端。需要注意的是,P型金屬氧化物半導體電晶體P21構成電壓維持器(voltage keeper),以及P型金屬氧化物半導體電晶體P31及N型金屬氧化物半導體電晶體N11形成一反向器。如此,P型金屬氧化物半導體電晶體P21、P31以及N型金屬氧化物半導體電晶體N11形成反向閂(latch)。同理,冗餘胞11k包括三個P型金屬氧化物半導體電晶體P1k、P2K及P3K、N型金屬氧化物半導體電晶體N1K與熔絲fk,且P型金屬氧化物半導體電晶體P1k、P2K、P3K、N型金屬氧化物半導體電晶體N1K以及熔絲fk的耦接方式可由上述冗餘胞111的描述而得知,故於此不再贅述。
邏輯低準位的預充電訊號PRE會被施加於多個熔絲盒11,如此,熔絲盒11內冗餘胞111至11k的節點V1至Vk便可被預先充電,且節點V1至Vk的電壓會由邏輯低準位被提升至邏輯高準位。接著,預充電訊號PRE由邏輯低準位轉至邏輯高準位,且邏輯高準位的致能訊號EN會被施加於致能電晶體ENT的閘極。因此,當熔絲f1融化時(即對應的冗餘元件被用以取代缺陷元件),節點V1為邏輯低準位,而對應多工器12的對應輸入端接收此邏輯低準位;相反地,當熔絲f1未融化時(即對應冗餘元件並未被用以取代缺陷元件),節點V1則維持邏輯高準位,而對應多工器12的對應輸入端接收此邏輯高準位。同理可知,熔絲fk的狀態會影響節點Vk的準位,故於此不再贅述。
解碼器13解碼電路塊位址訊號BA以產生k個選擇訊號控制多工器12,如此,多個多工器12可輸出(m+1)個熔絲盒11內被
選取的(m+1)個冗餘胞的(m+1)個準位的反向訊號。舉例來說,k個選擇訊號選取多個冗餘胞111,因此多工器12輸出(m+1)個節點V1的(m+1)個準位的反向訊號(亦即輸出訊號FS1~FSm)至比較器14,其中m個節點V1的m個準位的反向訊號被輸出為熔絲狀態位址訊號FS,且另一個節點V1之準位的反向訊號被輸出為比較器致能訊號CEN。當比較器14透過比較器致能訊號CEN致能,比較器14則比對熔絲狀態位置訊號FS與缺陷元件位址訊號AD,並依據結果輸出冗餘致能訊號HIT。
需要注意的是,多個熔絲盒11的其中一個係用於儲存電路塊是否具有被冗餘元件取代的缺陷元件之資訊。當電路塊具有被冗餘元件取代的缺陷元件,則耦接至此熔絲盒11的多工器12則輸出比較器致能訊號CEN以致能比較器14。
請參照圖2,圖2為傳統冗餘評估電路之佈局區域示意圖。在圖1中的冗餘評估電路1需要多個多工器12、多個P型金屬氧化物半導體電晶體P11至P1k、P21至P2k、P31至P3k以及多個N型金屬氧化物半導體電晶體N11至N1k,因此冗餘評估電路1的佈局區域較大。此外,基於冗餘評估電路1的結構,熔絲佈局於彼此間隔W(W為單位長度)的兩個熔絲區域F1及F2內,以及週邊元件(如多個電晶體及多個多工器)佈局在彼此間隔W的兩個週邊區域PH1及PH2內。熔絲區域F1、F2及週邊區域PH1、PH2的長度皆為8.5W,熔絲區域F1及F2的寬度為2.5H(H為單位寬度),週邊區域PH2及PH2的寬度為3H,因此,冗餘評估電路1的佈局面積為99HW。
本發明實施例提供一種冗餘評估電路。此冗餘評估電路包括(m+1)個熔絲盒以及比較器,其中m為缺陷元件位址訊號的位元數。每個熔絲盒包括共級電路以及k個冗餘胞。所述共級電路具
有預充電電晶體以及反向閂,其中所述預充電電晶體受控於預充電訊號,以將共同端提昇至邏輯高準位,且所述反向閂在輸出所述共同端上之準位的反向訊號。每個冗餘胞具有電晶體及熔絲,其中所述電晶體的第一端耦接至共同端,該電晶體的第二端透過熔絲耦接至低參考電壓。所述電晶體的閘極接收其中k個選擇訊號的其中之一,其中k為電路塊數。被比較器致能訊號所致能的所述比較器比對熔絲狀態位址訊號與缺陷元件位址訊號,以產生冗餘致能訊號,其中所述m個熔絲盒輸出其共同端上之m個準位的m個反向訊號作為所述熔絲狀態位址訊號,且另一個熔絲盒輸出其共同端端上之準位的反向訊號作為所述比較器致能訊號。
本發明實施例提供一種半導體裝置。所述半導體裝置包括k個電路塊、冗餘電路以及上述冗餘評估電路。該冗餘評估電路包括多個冗餘元件,所述多個冗餘元件係用以取代在k個電路塊中的多個缺陷元件。
總而言之,本發明實施例提供的冗餘評估電路,可節省數個多工器以及數個電晶體,因而能顯著地縮減佈局面積。
為了進一步地了解本發明技術,本發明之功效及技術手段,請參閱以下詳細描述及配合附加圖式,以具體並徹底地了解本發明目的、特點及方向,然而,附加圖示僅提供於參考及詮釋,並無任何意圖去限制本發明。
1‧‧‧傳統冗餘評估電路
11、31‧‧‧熔絲盒
111~11k、311~31k‧‧‧冗餘胞
12‧‧‧多工器
13、33‧‧‧解碼器
14、34‧‧‧比較器
3‧‧‧冗餘評估電路
32‧‧‧控制邏輯電路
310‧‧‧共級電路
f1~fk‧‧‧熔絲
com‧‧‧共同端
V1~VK‧‧‧節點
P1~P3、P11~P1k、P21~P2k、P31~P3k‧‧‧P型金屬氧化物半導體電晶體
N1、N11~N1k、N21~N2k‧‧‧N型金屬氧化物半導體電晶體
ENT‧‧‧致能電晶體
F1、F2、F‧‧‧熔絲區域
PH1、PH2、PH‧‧‧週邊區域
AD‧‧‧缺陷元件位址訊號
BA‧‧‧電路塊位址訊號
CEN‧‧‧比較器致能訊號
EN‧‧‧致能訊號
EV‧‧‧評估致能訊號
FS、FS1~FSm‧‧‧熔絲狀態位址訊號
HIT‧‧‧冗餘致能訊號
k‧‧‧電路塊數
m‧‧‧缺陷元件位址訊號的位元數
n‧‧‧電路塊位址訊號的位元數
PRE‧‧‧預充電訊號
S1~Sk‧‧‧選擇訊號
圖1為用於半導體裝置的傳統冗餘評估電路之電路示意圖。
圖2為傳統冗餘評估電路之佈局示意圖。
圖3為依據本發明實施例的冗餘評估電路之電路示意圖。
圖4為依據本發明實施例的冗餘評估電路之佈局示意圖。
參考範例將於此詳細地被提出與說明,以解釋本發明之實施例,下述範例將配合附加圖式解釋。相同或相近的元件、訊號或端點等,將儘可能地使用相同或相近的元件符號標示。
本發明實施例提供一種用於半導體裝置的冗餘評估電路,其具有相較於傳統冗餘評估電路較小的佈局面積。此外,本發明的另一實施例還提供具有所述冗餘評估電路的一種半導體裝置。在各實施例中,熔絲盒內的多個熔絲共用一個反向閂與一個預充電電晶體,因而可以省下數個電晶體。另外,每個熔絲耦接至可選擇的電晶體,故還可省下數個多工器。因此,本發明實施例的冗餘評估電路具有較小的佈局面積。本發明實施例的冗餘評估電路之細節將如下所述,但需要注意的是,以下的實施例並不用以限制本發明。
請參照圖3,圖3為本發明實施例的冗餘評估電路的電路示意圖。冗餘評估電路3可用於半導體裝置,如半導體記憶體裝置。冗餘評估電路3包括(m+1)個熔絲盒31、控制邏輯電路32、解碼器33以及比較器34,其中m為缺陷元件位址訊號AD的位元數(即缺陷元件位址訊號具有A1至Am之m個位元)。
每個熔絲盒31具有k個選擇端,k個選擇端耦接至解碼器33的k個輸出端。m個熔絲盒31的m個輸出端分別耦接至比較器34的m個第一輸入端,另一個熔絲盒31的輸出端耦接至比較器34的致能端,其中k為電路塊數(例如記憶體塊數)。比較器34更具有用於接收缺陷元件位址訊號AD的m個第二輸入端,並具有輸出端以輸出一冗餘致能訊號HIT。解碼器33更包括用於接收電路塊位址訊號BA的n個輸入端,其評估致能端耦接至控制邏輯電路32的第二輸出端,其中n為電路塊位址訊號BA的位元數,n與k的關係為2n-1<k≦2n。控制邏輯電路32具有用於接收致能訊號EN的輸入端,以及具有第一輸出端耦接至(m+1)個熔絲盒31的(m+1)個預充電端。
每個熔絲盒31包括共級電路310以及k個冗餘胞311至31k,共級電路310包括三個P型金屬氧化物半導體電晶體P1至P3以及N型金屬氧化物半導體電晶體N1。P型金屬氧化物半導體電晶體P1的閘極耦接至控制邏輯電路32的第一輸出端,此閘極用於接收預充電訊號PRE。P型金屬氧化物半導體電晶體P1的源極接收供應電壓,如電源電壓VDD,P型金屬氧化物半導體電晶體P1的汲極耦接至k個冗餘胞311至31k,因此,P型金屬氧化物半導體電晶體P1作為冗餘胞311至31k的預充電電晶體。P型金屬氧化物半導體電晶體P2及P3的源極接收供應電壓,N型金屬氧化物半導體電晶體N1的源極耦接至例如接地的低參考電壓。P型金屬氧化物半導體電晶體P3以及N型金屬氧化物半導體電晶體N1的汲極耦接至P型金屬氧化物半導體電晶體P2的閘極,並耦接至比較器34的m個第一輸入端。P型金屬氧化物半導體電晶體P2的汲極以及P型金屬氧化物半導體電晶體P3與N型金屬氧化物半導體電晶體N1的閘極耦接至k個冗餘胞311至31k。需要注意的是,P型金屬氧化物半導體電晶體P2形成電壓維持器,以及P型金屬氧化物半導體電晶體P3與N型金屬氧化物半導體電晶體N1形成一反向器。如此,P型金屬氧化物半導體電晶體P2、P3以及N型金屬氧化物半導體電晶體N1形成一反向閂,k個冗餘胞311至31k則共用此反向閂。據此,冗餘評估電路3的多個熔絲盒31內的電晶體數量少於傳統冗餘評估電路所需之電晶體的數量。簡言之,共級電路310的共同端com會耦接至k個冗餘胞311至31k。
冗餘胞311包括N型金屬氧化物半導體電晶體N21以及熔絲f1。熔絲f1的兩端相對地耦接至低參考電壓以及N型金屬氧化物半導體電晶體N21的源極。N型金屬氧化物半導體電晶體N21的閘極耦接至解碼器33的k個輸出端的其中之一,此閘極用於接收選擇訊號S1。N型金屬氧化物半導體電晶體N21的汲極耦接至P型金屬氧化物半導體電晶體P1、P2的汲極,並耦接至P型金屬氧化物半導
體電晶體P3及N型金屬氧化物半導體電晶體N1的閘極。同理,冗餘胞312包括N型金屬氧化物半導體電晶體N22以及熔絲f2,且冗餘胞31K包括N型金屬氧化物半導體電晶體N2k以及熔絲fk。冗餘胞312內之N型金屬氧化物半導體電晶體N22與熔絲f2的耦接關係以及冗餘胞31k內的N型金屬氧化物半導體電晶體N2k與熔絲fk的耦接關係可以透過上述冗餘胞311之描述而獲知,故不再重複地贅述。冗餘胞312內的N型金屬氧化物半導體電晶體N22的閘極及冗餘胞31k內的N型金屬氧化物半導體電晶體N2K的閘極係用以分別接收選擇訊號S2及Sk。
當致能訊號EN被施加於控制邏輯電路32,控制邏輯電路32產生邏輯低準位的預充電訊號PRE,以開啟每個熔絲盒31之共級電路310的P型金屬氧化物半導體電晶體P1,故共同端com因而由邏輯低準位被提升至邏輯高準位。接著,控制邏輯電路32將預充電訊號由邏輯低準位提升至邏輯高準位,以關閉P型金屬氧化物半導體電晶體P1,並輸出評估致能訊號EV至解碼器33,以致能解碼器33。
當解碼器33被致能,解碼器33會解碼電路塊位址訊號BA,以產生k個選擇訊號S1至Sk。選擇訊號S1至Sk用於開啟冗餘胞311至31K內的N型金屬氧化物半導體電晶體N21至N2K。舉例來說,當選擇訊號S1為邏輯高準位,其他選擇訊號S2至Sk為邏輯低準位,此時(m+1個)冗餘胞311內的(m+1個)N型金屬氧化物半導體電晶體N21對應地開啟,因此,m個熔絲盒31的m個共同端com上之m個準位的m個反向訊號被輸出作為送至比較器34的熔絲狀態位址訊號FS,而另一個熔絲盒31的共同端com上之準位的反向訊號被輸出作為送至比較器34的比較器致能訊號。
若熔絲f1並無融化,則對應的共同端com因而降至邏輯低準位;相對地,若熔絲f1融化,則對應的共同端com維持邏輯高準位。當多個冗餘胞311被選擇時,熔絲狀態位址訊號FS用以表示
所有熔絲f1的狀態。其中一個熔絲盒31會用以儲存電路塊是否應該修復的狀態,此熔絲盒31會輸出比較器致能訊號CEN至比較器34。當比較器34致能,比較器34比對熔絲狀態位址訊號FS與缺陷元件位址訊號AD,因而輸出冗餘致能訊號HIT。
需要注意的是,由於電路塊選擇是由N型金屬氧化物半導體電晶體N21至N2k的開關來實現,並非由多個多工器所選擇,且每個熔絲盒31內的冗餘胞311至31k共用P型金屬氧化物半導體電晶體P1至P3與N型金屬氧化物半導體電晶體N1,故冗餘評估電路3的佈局面積可以顯著地縮減。
請參照圖4,圖4為本發明實施例之冗餘評估電路的佈局區域示意圖。由於上述冗餘評估電路可省下數個多工器及數個電晶體,故佈局區域的週邊區域PH可以被縮減。此外,由於只有部分熔絲在排激活(bank activation)時被致能,熔絲狀態評估的可信度不會因接地反彈(ground bounce)而降低。換言之,多個熔絲可放在一個熔絲區域F。熔絲區域F以及週邊區域PH的長度為17W(W為單位長度),熔絲區域F以及週邊區域PH的寬度分別為2.5H及1H(H為單位寬度),因此,冗餘評估電路3的佈局面積為59.5HW。相較於傳統冗餘評估電路,本發明實施例的冗餘評估電路3省下了40%的佈局面積。
本發明具體實施例更提供一半導體裝置,其包括上述的冗餘評估電路、冗餘電路以及k個電路塊;冗餘電路包括多個冗餘元件,其用於取代k個電路塊內的多個缺陷元件;冗餘評估電路能產生冗餘致能訊號HIT,以指出目前那些冗餘元件用於取代電路塊內的多個缺陷元件。
總而言之,本發明實施例提供的冗餘評估電路可節省數個多工器及數個電晶體,因此可明顯地縮減佈局面積。
以上描述僅代表本發明的實施例,該等實施例並非用以限制本發明範圍,基於本發明請求項之範圍所產生之不同等效變化、替代及修正之實施方式皆屬於本發明保護的範圍。
3‧‧‧冗餘評估電路
31‧‧‧熔絲盒
310‧‧‧共級電路
311~31k‧‧‧冗餘胞
32‧‧‧控制邏輯電路
33‧‧‧解碼器
34‧‧‧比較器
P1~P3‧‧‧P型金屬氧化物半導體電晶體
N1、N21~N2k‧‧‧N型金屬氧化物半導體電晶體
f1~fk‧‧‧熔絲
com‧‧‧共同端
AD‧‧‧缺陷元件位址訊號
BA‧‧‧電路塊位址訊號
CEN‧‧‧比較器致能訊號
EN‧‧‧致能訊號
EV‧‧‧評估致能訊號
FS‧‧‧熔絲狀態位址訊號
HIT‧‧‧冗餘致能訊號
k‧‧‧電路塊數
m‧‧‧缺陷元件位址訊號的位元數
n‧‧‧電路塊位址訊號的位元數
PRE‧‧‧預充電訊號
S1~Sk‧‧‧選擇訊號
Claims (8)
- 一種冗餘評估電路,包括:(m+1)個熔絲盒,其中m為一缺陷元件位址訊號的一位元數,該些熔絲盒的每一個包括:一共級電路,該共級電路具有一預充電電晶體及一反向閂,其中該預充電電晶體受控於一預充電訊號,以將一共同端提升至一邏輯高準位,並且該反向閂輸出該共同端上之一準位的一反向訊號;k個冗餘胞,每個冗餘胞具有一電晶體及一熔絲,其中該電晶體的一第一端耦接至該共同端,該電晶體的一第二端透過該熔絲耦接至一低參考電壓,且該電晶體的一閘極接收k個選擇訊號的其中一個,其中k為一電路塊數;一比較器,被一比較器致能訊號致能,用以比對一熔絲位址訊號以及一缺陷元件位址訊號,以產生一冗餘致能訊號,其中該m個熔絲盒輸出其共同端上之該m個準位的該m個反向訊號作為該熔絲狀態位址訊號,且另一熔絲盒輸出其共同端上之該準位的該反向訊號作為該比較器致能訊號;一控制邏輯電路,接收一致能訊號,以產生該預充電訊號開啟該預充電電晶體,以提升該(m+1)個熔絲盒的該些共同端至該邏輯高準位,接著關閉該預充電電晶體,並產生一評估致能訊號;以及一解碼器,被該評估致能訊號所致能,用以解碼一電路塊位址訊號,以輸出該k個選擇訊號,其中該電路塊位址訊號具有n個位元,且n與k的關係為2n-1<k≦2n。
- 如請求項1所述之冗餘評估電路,其中該電晶體為一N型 金屬氧化物半導體電晶體,該N型金屬氧化物半導體電晶體的該第一端及該第二端分別為一汲極及一源極,且該低參考電壓為一接地。
- 如請求項1所述之冗餘評估電路,其中該預充電電晶體為一P型金屬氧化物半導體電晶體,該P型金屬氧化物半導體電晶體的一閘極接收該預充電訊號,該P型金屬氧化物半導體電晶體的一源極及一汲極分別耦接至一供應電壓及對應的該共同端。
- 如請求項1所述之冗餘評估電路,其中該反向閂包括一第一P型金屬氧化物半導體電晶體、一第二P型金屬氧化物半導體電晶體以及一N型金屬氧化物半導體電晶體,其中該第一及第二P型金屬氧化物半導體電晶體的兩源極耦接至一供應電壓,該第一P型金屬氧化物半導體電晶體的一閘極耦接至該第二P型金屬氧化物半導體電晶體以及該N型金屬氧化物半導體電晶體的兩汲極,該第一電晶體P型金屬氧化物半導體的一汲極及該第二P型金屬氧化物半導體電晶體與該N型金屬氧化物半導體電晶體的兩閘極耦接至該共同端,該N型金屬氧化物半導體電晶體的一源極耦接至該低參考電壓。
- 一種半導體裝置,包括:k個電路塊,其中k為一電路塊數;一冗餘電路,包括多個冗餘元件,該些冗餘元件用以取代該k個電路塊內的多個缺陷元件,以及一冗餘評估電路,包括:(m+1)個熔絲盒,其中m為一缺陷元件位址訊號的一位元數,該些熔絲盒的每一個包括:一共級電路,該共級電路具有一預充電電晶體及一反向閂,其中該預充電電晶體受控於一預充電訊號,以將一共同端提升至一邏輯高準位,並 且該反向閂輸出一反向準位於該共同端;k個冗餘胞,每個冗餘胞具有一電晶體及一熔絲,其中該電晶體的一第一端耦接至該共同端,該電晶體的一第二端透過該熔絲耦接至一低參考電壓,且該電晶體的一閘極接收k個選擇訊號的其中一個;一比較器,被一比較器致能訊號所致能,用以比對一絨絲位址訊號以及一缺陷元件位址訊號,以產生一冗餘致能訊號,其中該m個熔絲盒輸出其共同端上之該m個準位的該m個反向訊號作為該熔絲狀態位址訊號,且另一熔絲盒輸出其共同端上之該準位的該反向訊號作為該比較器致能訊號;一控制邏輯電路,接收一致能訊號,以產生該預充電訊號開啟該預充電電晶體,以提升該(m+1)個熔絲盒的該些共同端至該邏輯高準位,接著關閉該預充電電晶體,並產生一評估致能訊號;以及一解碼器,被該評估致能訊號所致能,用以解碼一電路塊位址訊號,以輸出該k個選擇訊號,其中該電路塊位址訊號具有n個位元,且n與k的關係為2n-1<k≦2n。
- 如請求項5所述之半導體裝置,其中該電晶體為一N型金屬氧化物半導體電晶體,該N型金屬氧化物半導體電晶體的該第一及該第二端分別為一汲極及一源極,該低參考電壓為一接地。
- 如請求項5所述之半導體裝置,其中該預充電電晶體為一P型金屬氧化物半導體電晶體,該P型金屬氧化物半導體電晶體的一閘極接收該預充電訊號,該P型金屬氧化物半導體電晶體的一源極及一汲極分別耦接至一供應電壓及對應的該共同端。
- 如請求項5所述之半導體裝置,其中該反向閂包括一第一P型金屬氧化物半導體電晶體、一第二P型金屬氧化物半導體電晶體以及一N型金屬氧化物半導體電晶體,其中該第一及第二P型金屬氧化物半導體電晶體的兩源極耦接至一供應電壓,該第一P型金屬氧化物半導體電晶體的一閘極耦接至該第二P型金屬氧化物半導體電晶體以及該N型金屬氧化物半導體電晶體的兩汲極,該第一電晶體P型金屬氧化物半導體的一汲極及該第二P型金屬氧化物半導體電晶體與該N型金屬氧化物半導體電晶體的兩閘極耦接至該共同端,該N型金屬氧化物半導體電晶體的一源極耦接至該低參考電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102126598A TWI523020B (zh) | 2013-07-24 | 2013-07-24 | 用於半導體裝置的冗餘評估電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102126598A TWI523020B (zh) | 2013-07-24 | 2013-07-24 | 用於半導體裝置的冗餘評估電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201505032A TW201505032A (zh) | 2015-02-01 |
TWI523020B true TWI523020B (zh) | 2016-02-21 |
Family
ID=53018982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102126598A TWI523020B (zh) | 2013-07-24 | 2013-07-24 | 用於半導體裝置的冗餘評估電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI523020B (zh) |
-
2013
- 2013-07-24 TW TW102126598A patent/TWI523020B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201505032A (zh) | 2015-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6092427B2 (ja) | nウェル切替回路 | |
US8248871B2 (en) | Redundancy circuits and semiconductor memory devices | |
JP2016511933A5 (zh) | ||
US20120274391A1 (en) | Fuse circuit for semiconductor device | |
US20130016572A1 (en) | Semiconductor memory device | |
US9082511B2 (en) | Redundancy evaluation circuit for semiconductor device | |
KR970011719B1 (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
US9245594B2 (en) | Switching circuit | |
JP2009081188A (ja) | 半導体装置 | |
US7689950B2 (en) | Implementing Efuse sense amplifier testing without blowing the Efuse | |
TWI523020B (zh) | 用於半導體裝置的冗餘評估電路 | |
US7379358B2 (en) | Repair I/O fuse circuit of semiconductor memory device | |
JPH10241395A (ja) | 冗長回路を備えた半導体メモリ装置 | |
KR20080029696A (ko) | 리던던시 회로를 구비한 반도체 메모리 장치 | |
US9437329B2 (en) | Semiconductor device with initialization operation and boot-up operation | |
JP2006217170A (ja) | 半導体装置 | |
US9711244B1 (en) | Memory circuit | |
KR950001731B1 (ko) | 저전력퓨우즈박스 및 이를 구비하는 리던던시회로 | |
KR101210285B1 (ko) | 전기적인 퓨즈 프로그래밍을 이용한 1t-sram의 리던던시 제어 회로 | |
KR100224772B1 (ko) | 재 리페어가 가능한 리페어 회로 | |
KR20090013620A (ko) | 리페어 회로 | |
KR101122757B1 (ko) | 반도체 집적회로의 퓨즈 회로 | |
KR101150531B1 (ko) | 칼럼 리던던시 퓨즈회로 | |
KR101095484B1 (ko) | 반도체 메모리 장치의 어드레스 퓨즈 회로 | |
KR20060029319A (ko) | 반도체 메모리 장치 |