TWI520491B - 雙倍幅時脈產生器及電荷幫浦 - Google Patents

雙倍幅時脈產生器及電荷幫浦 Download PDF

Info

Publication number
TWI520491B
TWI520491B TW101117345A TW101117345A TWI520491B TW I520491 B TWI520491 B TW I520491B TW 101117345 A TW101117345 A TW 101117345A TW 101117345 A TW101117345 A TW 101117345A TW I520491 B TWI520491 B TW I520491B
Authority
TW
Taiwan
Prior art keywords
clock
voltage
double
mos transistor
type mos
Prior art date
Application number
TW101117345A
Other languages
English (en)
Other versions
TW201308902A (zh
Inventor
張延安
楊皓然
Original Assignee
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺創科技股份有限公司 filed Critical 鈺創科技股份有限公司
Publication of TW201308902A publication Critical patent/TW201308902A/zh
Application granted granted Critical
Publication of TWI520491B publication Critical patent/TWI520491B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Description

雙倍幅時脈產生器及電荷幫浦
本發明係有關於一種雙倍幅時脈產生器及電荷幫浦，尤指一種利用第一時脈與反相的第一時脈，產生第一雙倍幅時脈與第二雙倍幅時脈的雙倍幅時脈產生器及電荷幫浦。
在先前技術中，單倍幅時脈產生器所產生的單倍幅時脈的振幅係介於一高電壓(VCC)與一低電壓(ground)之間，其中單倍幅時脈的高電壓係隨著金氧半電晶體的製程進步而逐漸降低。因此，當單倍幅時脈產生器應用於電荷幫浦時，電荷幫浦將會遭逢下列缺點：第一、隨著單倍幅時脈的高電壓逐漸降低，電荷幫浦將無法保持良好的電荷傳遞特性；第二、在起電過程中，電荷幫浦輸出電荷的能力不好；第三、電荷幫浦的第一次升壓循環的效率較差；第四、電荷幫浦可能需要低閥值的元件；第五、電荷幫浦可能需要寬度大的元件；第六、電荷幫浦可能需要位準調整器(level shifter)；第七、電荷幫浦可能需要特殊製程的元件。
綜上所述，對於電荷幫浦的設計者而言，將單倍幅時脈產生器應用於電荷幫浦並非是一個好的選擇。
本發明的一實施例提供一種雙倍幅時脈產生器。該雙倍幅時脈產生器包含一第一雙倍幅時脈產生電路和一第二雙倍幅時脈產生電路。該第一雙倍幅時脈產生電路係用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈；該第二雙倍幅時脈產生電路係用以接收一第四電壓、該第二電壓、接收該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈。
本發明的另一實施例提供一種電荷幫浦。該電荷幫浦包含一雙倍幅時脈產生器、一預充級幫浦單元和一電荷幫浦單元鏈。該雙倍幅時脈產生器包含一第一雙倍幅時脈產生電路和一第二雙倍幅時脈產生電路。該第一雙倍幅時脈產生電路係用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈；該第二雙倍幅時脈產生電路係用以接收一第四電壓、該第二電壓、接收該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈。該預充級幫浦單元係用以提供一幫浦預充電壓對。該電荷幫浦單元鏈包含至少一電荷幫浦單元，該電荷幫浦單元鏈係用以接收該第一雙倍幅時脈、該第二雙倍幅時脈、該幫浦預充電壓對，且用以輸出一電荷幫浦輸出電壓。
本發明提供一種雙倍幅時脈產生器及電荷幫浦。該雙倍幅時脈產生器及該電荷幫浦係利用一第一時脈與一反相的第一時脈，產生一第一雙倍幅時脈與一第二雙倍幅時脈。然後，該電荷幫浦即可利 用該第一雙倍幅時脈與該第二雙倍幅時脈，控制一電荷幫浦單元鏈的電荷傳遞。因此，本發明具有下列優點：第一、當一高電壓逐漸降低時，該電荷幫浦仍保持良好的一電荷傳遞特性；第二、在起電過程中，該電荷幫浦輸出電荷的能力較好；第三、該電荷幫浦的一第一次升壓循環的效率和該電荷幫浦的其他次升壓循環的效率一樣；第四、該電荷幫浦不需要低閥值的元件，即可克服一半導體製程的一些製程變異(corner cases)；第五、該電荷幫浦不需要寬度大的元件，亦即該電荷幫浦的元件具有小面積和小寄生電容，所以可增加該電荷幫浦的泵效率(pump efficiency)；第六、該電荷幫浦不需要一位準調整器；第七、該電荷幫浦不需要一些特殊半導體製程的元件。
請參照第1圖，第1圖係為本發明的一實施例說明一種雙倍幅時脈產生器100的示意圖。雙倍幅時脈產生器100包含一第一雙倍幅時脈產生電路102和一第二雙倍幅時脈產生電路104。第一雙倍幅時脈產生電路102係用以接收一第一電壓V1、一第二電壓V2、一第一時脈CLK1、一反相的第一時脈和一第三電壓V3，以及用以輸出一第一雙倍幅時脈FDSCLK，其中第二電壓V2係可為一低電壓(例如一地電壓(0V))、第三電壓V3係可為一高電壓(例如VCC)以及第一電壓V1係可為高電壓(例如VCC)或為第一時脈CLK1。第二雙倍幅時脈產生電路104係用以接收一第四電壓V4、第二電壓V2、反相的第一時脈、接收第一時脈CLK1和第三電壓V3， 以及用以輸出一第二雙倍幅時脈SDSCLK，其中第四電壓V4係可為高電壓(例如VCC)或為反相的第一時脈。
如第1圖所示，第一雙倍幅時脈產生電路102包含一第一預充電單元1022、一第一電容1024、一第一電荷傳遞單元1026及一第二預充電單元1028，其中第一預充電單元1022包含一第一P型金氧半電晶體10222和一第二P型金氧半電晶體10224；第一電荷傳遞單元1026包含一第一N型金氧半電晶體10262；第二預充電單元1028包含一第三P型金氧半電晶體10282。第一P型金氧半電晶體10222具有一第一端，用以接收第二電壓V2，一第二端，耦接於第一P型金氧半電晶體10222的第一端，一第三端，耦接於第一電容1024的第一端，及一第四端，用以接收第一電壓V1；第二P型金氧半電晶體10224具有一第一端，用以接收第二電壓V2，一第二端，一第三端，耦接於第一電容1024的第一端，及一第四端，用以接收第一電壓V1；第一電容1024具有一第一端，耦接於第一P型金氧半電晶體10222的第三端，及一第二端，用以接收第一時脈CLK1；第一N型金氧半電晶體10262具有一第一端，耦接於第一電容1024的第一端，一第二端，用以接收反相的第一時脈，一第三端，用以輸出第一雙倍幅時脈FDSCLK，及一第四端，耦接於第一N型金氧半電晶體10262的第一端；第三P型金氧半電晶體10282具有一第一端，耦接於第一N型金氧半電晶體10262的第三端，一第二端，耦接於第一N型金氧半電晶體10262的第二端，一第三端，用以接收第三電壓V3，及一第四端，耦接於第三P型金氧 半電晶體10282的第三端。
如第1圖所示，第二雙倍幅時脈產生電路104包含一第三預充電單元1042、一第二電容1044、一第二電荷傳遞單元1046及一第四預充電單元1048，其中第三預充電單元1042包含一第四P型金氧半電晶體10422和一第五P型金氧半電晶體10424；第二電荷傳遞單元1046包含一第二N型金氧半電晶體10462；第四預充電單元1048包含一第六P型金氧半電晶體10482。第四P型金氧半電晶體10422具有一第一端，用以接收第二電壓V2，一第二端，一第三端，耦接於第二電容1044的第一端，及一第四端，用以接收第四電壓V4；第五P型金氧半電晶體10424具有一第一端，用以接收第二電壓V2，一第二端，耦接於第五P型金氧半電晶體10424的第一端，一第三端，耦接於第二電容1044的第一端，及一第四端，用以接收第四電壓V4；第二電容1044具有一第一端，耦接於第四P型金氧半電晶體10422的第三端，及一第二端，用以接收反相的第一時脈；第二N型金氧半電晶體10462具有一第一端，耦接於第二電容1044的第一端，一第二端，用以接收第一時脈CLK1，一第三端，用以輸出第二雙倍幅時脈SDSCLK，及一第四端，耦接於第二N型金氧半電晶體10462的第一端；第六P型金氧半電晶體10482具有一第一端，用以接收第三電壓V3，一第二端，耦接於第二N型金氧半電晶體10462的第二端，一第三端，耦接於第二N型金氧半電晶體10462的第三端，及一第四端，耦接於第六P型金氧半電晶體10482的第一端。
另外，如第1圖所示，第二P型金氧半電晶體10224的第二端係耦接於第四P型金氧半電晶體10422的第三端，以及第四P型金氧半電晶體10422的第二端係耦接於第一P型金氧半電晶體10222的第三端。
請參照第2圖，第2圖係為說明第1圖的第一時脈CLK1、反相的第一時脈、一節點A(第一電容1024的第一端)的電壓、一節點B(第二電容1044的第一端)的電壓和第一雙倍幅時脈FDSCLK的時序示意圖。如第1圖和第2圖所示，在時段T1(雙倍幅時脈產生器100的預充電期)，第一時脈CLK1係為高電壓VCC和反相的第一時脈係為低電壓0V。此時，因為節點B的電壓係為一第一低電壓-VCC，所以第二P型金氧半電晶體10224開啟，導致第二電壓V2傳送至節點A，亦即節點A的電壓係為0V。此時，第一電容1024儲存電壓差(VCC)。另外，如第1圖和第2圖所示，因為反相的第一時脈係為低電壓0V，所以第一N型金氧半電晶體10262關閉以及第三P型金氧半電晶體10282開啟，導致第三電壓V3傳送至第一N型金氧半電晶體10262的第三端，亦即第一雙倍幅時脈FDSCLK係為高電壓VCC。如第1圖和第2圖所示，在時段T2(雙倍幅時脈產生器100的升壓期)，第一時脈CLK1係為低電壓0V和反相的第一時脈係為高電壓VCC。因為第一電容1024儲存電壓差(VCC)，所以當第一時脈CLK1由高電壓VCC轉變為低電壓0V時，節點A的電壓會降壓成為第一低電壓-VCC，以維持第 一電容1024所儲存的電壓差(VCC)。另外，因為節點B的電壓係為低電壓0V且節點A的電壓係為第一低電壓-VCC，所以第一P型金氧半電晶體10222和第二P型金氧半電晶體10224關閉。另外，如第1圖和第2圖所示，因為反相的第一時脈係為高電壓VCC，所以第一N型金氧半電晶體10262開啟以及第三P型金氧半電晶體10282關閉，導致節點A的電壓(-VCC)傳送至第一N型金氧半電晶體10262的第三端，亦即第一雙倍幅時脈FDSCLK係為第一低電壓-VCC。如此，第一雙倍幅時脈FDSCLK的振幅係為2VCC，亦即第一雙倍幅時脈FDSCLK的低電壓準位係為第一低電壓-VCC，以及第一雙倍幅時脈FDSCLK的高電壓準位係為高電壓VCC。另外，第二雙倍幅時脈SDSCLK的操作原理皆和第一雙倍幅時脈FDSCLK相同，在此不再贅述。
另外，在本發明的另一實施例中，第二P型金氧半電晶體10224的第二端係用以耦接於一電荷幫浦單元鏈中的一電荷幫浦單元的第二輸出端，以及第四P型金氧半電晶體10422的第二端係用以耦接於電荷幫浦單元的第一輸出端。
請參照第3圖，第3圖係為本發明的另一實施例說明一種雙倍幅時脈產生器300的示意圖。雙倍幅時脈產生器300包含一第一雙倍幅時脈產生電路302和一第二雙倍幅時脈產生電路304。第一雙倍幅時脈產生電路302係用以接收一第一電壓V1、一第二電壓V2、一第一時脈CLK1、一反相的第一時脈和一第三電壓V3，以及 用以輸出一第一雙倍幅時脈FDSCLK，其中第二電壓V2係可為一高電壓(例如VCC)、第三電壓V3係可為一低電壓(例如一地電壓(0V))以及第一電壓V1係可為低電壓(例如0V)或為第一時脈CLK1。第二雙倍幅時脈產生電路104係用以接收一第四電壓V4、第二電壓V2、反相的第一時脈、接收第一時脈CLK1和第三電壓V3，以及用以輸出一第二雙倍幅時脈SDSCLK，其中第四電壓V4係可為低電壓(例如0V)或為反相的第一時脈。
如第3圖所示，第一雙倍幅時脈產生電路302包含一第一預充電單元3022、一第一電容1024、一第一電荷傳遞單元3026及一第二預充電單元3028，其中第一預充電單元3022包含一第三N型金氧半電晶體30222和一第四N型金氧半電晶體30224；第一電荷傳遞單元3026包含一第七P型金氧半電晶體30262；第二預充電單元3028包含一第五N型金氧半電晶體30282。第三N型金氧半電晶體30222具有一第一端，用以接收第二電壓V2，一第二端，耦接於第三N型金氧半電晶體30222的第一端，一第三端，耦接於第一電容1024的第一端，及一第四端，用以接收第一電壓V1；第四N型金氧半電晶體30224具有一第一端，用以接收第二電壓V2，一第二端，一第三端，耦接於第一電容1024的第一端，及一第四端，用以接收第一電壓V1；第一電容1024具有一第一端，耦接於第三N型金氧半電晶體30222的第三端，及一第二端，用以接收第一時脈CLK1；第七P型金氧半電晶體30262具有一第一端，耦接於第一電容1024的第一端，一第二端，用以接收反相的第一時脈，一第 三端，用以輸出第一雙倍幅時脈FDSCLK，及一第四端，耦接於第七P型金氧半電晶體30262的第一端；第五N型金氧半電晶體30282具有一第一端，耦接於第七P型金氧半電晶體30262的第三端，一第二端，耦接於第七P型金氧半電晶體30262的第二端，一第三端，用以接收第三電壓V3，及一第四端，耦接於第五N型金氧半電晶體30282的第三端。
如第3圖所示，第二雙倍幅時脈產生電路304包含一第三預充電單元3042、一第二電容1044、一第二電荷傳遞單元3046及一第四預充電單元3048，其中第三預充電單元3042包含一第六N型金氧半電晶體30422和一第七N型金氧半電晶體30424；第二電荷傳遞單元3046包含一第八P型金氧半電晶體30462；第四預充電單元3048包含一第八N型金氧半電晶體30482。第六N型金氧半電晶體30422具有一第一端，用以接收第二電壓V2，一第二端，一第三端，耦接於第二電容1044的第一端，及一第四端，用以接收第四電壓V4；第七N型金氧半電晶體30424具有一第一端，用以接收第二電壓V2，一第二端，耦接於第七N型金氧半電晶體30424的第一端，一第三端，耦接於第二電容1044的第一端，及一第四端，用以接收第四電壓V4；第二電容1044具有一第一端，耦接於第六N型金氧半電晶體30422的第三端，及一第二端，用以接收反相的第一時脈；第八P型金氧半電晶體30462具有一第一端，耦接於第二電容1044的第一端，一第二端，用以接收第一時脈CLK1，一第三端，用以輸出第二雙倍幅時脈SDSCLK，及一第四端，耦接於第八P型 金氧半電晶體30462的第一端；第八N型金氧半電晶體30482具有一第一端，用以接收第三電壓V3，一第二端，耦接於第八P型金氧半電晶體30462的第二端，一第三端，耦接於第八P型金氧半電晶體30462的第三端，及一第四端，耦接於第八N型金氧半電晶體30482的第一端。
另外，如第3圖所示，第四N型金氧半電晶體30224的第二端係耦接於第六N型金氧半電晶體30422的第三端，以及第六N型金氧半電晶體30422的第二端係耦接於第三N型金氧半電晶體30222的第三端。
請參照第4圖，第4圖係為說明第3圖的第一時脈CLK1、反相的第一時脈、節點A的電壓、節點B的電壓、第一雙倍幅時脈FDSCLK的時序示意圖。如第3圖和第4圖所示，在時段T1(雙倍幅時脈產生器300的預充電期)，第一時脈CLK1係為低電壓0V和反相的第一時脈係為高電壓VCC。此時，因為節點B(第二電容1044的第一端)的電壓係為一第一高電壓2VCC，所以第四N型金氧半電晶體30224開啟，導致第二電壓V2傳送至節點A，亦即節點A的電壓係為高電壓VCC。此時，第一電容1024儲存電壓VCC。另外，如第3圖和第4圖所示，因為反相的第一時脈係為高電壓VCC，所以第七P型金氧半電晶體30262關閉以及第五N型金氧半電晶體30282開啟，導致第三電壓V3傳送至第七P型金氧半電晶體30262的第三端，亦即第一雙倍幅時脈FDSCLK係為低 電壓0V。如第3圖和第4圖所示，在時段T2(雙倍幅時脈產生器300的升壓期)，第一時脈CLK1係為高電壓VCC且反相的第一時脈係為低電壓0V。因為第一電容1024儲存電壓VCC，所以當第一時脈CLK1由低電壓0V轉變為高電壓VCC時，節點A的電壓會升壓成為第一高電壓2VCC，以維持第一電容1024所儲存的電壓VCC。另外，因為節點B的電壓係為高電壓VCC且節點A的電壓係為第一高電壓2VCC，所以第三N型金氧半電晶體30222和第四N型金氧半電晶體30224關閉。另外，如第3圖和第4圖所示，因為反相的第一時脈係為低電壓0V，所以第七P型金氧半電晶體30262開啟以及第五N型金氧半電晶體30282關閉，導致節點A的電壓(2VCC)傳送至第七P型金氧半電晶體30262的第三端，亦即第一雙倍幅時脈FDSCLK係為第一高電壓2VCC。如此，第一雙倍幅時脈FDSCLK的振幅係為2VCC，亦即第一雙倍幅時脈FDSCLK的低準位係為低電壓0V，以及第一雙倍幅時脈FDSCLK的高準位係為第一高電壓2VCC。另外，第二雙倍幅時脈SDSCLK的操作原理皆和第一雙倍幅時脈FDSCLK相同，在此不再贅述。
另外，在本發明的另一實施例中，第四N型金氧半電晶體30224的第二端係用以耦接於一電荷幫浦單元鏈中的一電荷幫浦單元的第二輸出端，以及第六N型金氧半電晶體30422的第二端係用以耦接於電荷幫浦單元的第一輸出端。
請參照第5圖，第5圖係為本發明的另一實施例說明一種電荷 幫浦500的示意圖。電荷幫浦500包含一雙倍幅時脈產生器502、一預充級幫浦單元504及一電荷幫浦單元鏈506，其中雙倍幅時脈產生器502包含一第一雙倍幅時脈產生電路5022和一第二雙倍幅時脈產生電路5024。第一雙倍幅時脈產生電路5022係用以接收一第一電壓V1、一第二電壓V2、一第一時脈CLK1、一反相的第一時脈和一第三電壓V3，及用以輸出一第一雙倍幅時脈FDSCLK；第二雙倍幅時脈產生電路5024係用以接收一第四電壓V4、第二電壓V2、反相的第一時脈、第一時脈CLK1和第三電壓V3，及用以輸出一第二雙倍幅時脈SDSCLK。另外，因為雙倍幅時脈產生器502係可為雙倍幅時脈產生器300或雙倍幅時脈產生器100，所以在此不再贅述雙倍幅時脈產生器502的其餘操作原理。預充級幫浦單元504係用以提供一幫浦預充電壓對PPFV、PPSV，幫浦預充電壓對PPFV、PPSV可為一對正電壓或一對負電壓；電荷幫浦單元鏈506包含複數個電荷幫浦單元5061-506N，其中N係為正整數。但本發明並不受限於電荷幫浦單元鏈506包含複數個電荷幫浦單元5061-506N，亦即電荷幫浦單元鏈506可僅包含一電荷幫浦單元。電荷幫浦單元鏈506係用以接收第一雙倍幅時脈FDSCLK、第二雙倍幅時脈SDSCLK、幫浦預充電壓對PPFV、PPSV，且用以輸出一電荷幫浦輸出電壓POV。
如第5圖所示，複數個電荷幫浦單元5061-506N中的第一級電荷幫浦單元5061係用以接收第一雙倍幅時脈FDSCLK、第二雙倍幅時脈SDSCLK、幫浦預充電壓對PPFV、PPSV，且用以輸出一第 一幫浦電壓對PFV1、PSV1；第N級電荷幫浦單元506N係用以接收第一雙倍幅時脈FDSCLK、第二雙倍幅時脈SDSCLK、一第(N-1)幫浦電壓對PFV(N-1)、PSV(N-1)，且用以輸出一第N幫浦電壓對PFVN、PSVN。例如第2級電荷幫浦單元5062係用以接收第一雙倍幅時脈FDSCLK、第二雙倍幅時脈SDSCLK、第一幫浦電壓對PFV1、PSV1，且用以輸出一第二幫浦電壓對PFV2、PSV2。因為電荷幫浦輸出電壓POV係為第N級電荷幫浦單元506N的輸出電壓，所以電荷幫浦輸出電壓POV係可為第N幫浦電壓對PFVN、PSVN，亦即PFVN的電位等於PSVN的電位。另外，第一幫浦電壓對PFV1、PSV1可為一對高於VCC之正電壓或一對低於0V之負電壓。
綜上所述，本發明所提供的雙倍幅時脈產生器及電荷幫浦，係利用第一時脈與反相的第一時脈，產生第一雙倍幅時脈與第二雙倍幅時脈。然後，電荷幫浦即可利用第一雙倍幅時脈與第二雙倍幅時脈，控制電荷幫浦單元鏈的電荷傳遞。因此，本發明具有下列優點：第一、當高電壓逐漸降低時，電荷幫浦仍保持良好的電荷傳遞特性；第二、在起電過程中，電荷幫浦輸出電荷的能力較好；第三、電荷幫浦的第一次升壓循環的效率和電荷幫浦的其他次升壓循環的效率一樣；第四、電荷幫浦不需要低閥值的元件，即可克服半導體製程的一些製程變異(corner cases)；第五、電荷幫浦不需要寬度大的元件，亦即電荷幫浦的元件具有小面積和小寄生電容，所以可增加電荷幫浦的泵效率(pump efficiency)；第六、電荷幫浦不需要位準調整 器；第七、電荷幫浦不需要一些特殊半導體製程的元件。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300、502‧‧‧雙倍幅時脈產生器
102、302、5022‧‧‧第一雙倍幅時脈產生電路
104、304、5024‧‧‧第二雙倍幅時脈產生電路
500‧‧‧電荷幫浦
504‧‧‧預充級幫浦單元
506‧‧‧電荷幫浦單元鏈
1022、3022‧‧‧第一預充電單元
1024‧‧‧第一電容
1026、3026‧‧‧第一電荷傳遞單元
1028、3028‧‧‧第二預充電單元
1042、3042‧‧‧第三預充電單元
1044‧‧‧第二電容
1046、3046‧‧‧第二電荷傳遞單元
1048、3048‧‧‧第四預充電單元
10222‧‧‧第一P型金氧半電晶體
10224‧‧‧第二P型金氧半電晶體
10262‧‧‧第一N型金氧半電晶體
10282‧‧‧第三P型金氧半電晶體
10422‧‧‧第四P型金氧半電晶體
10424‧‧‧第五P型金氧半電晶體
10462‧‧‧第二N型金氧半電晶體
10482‧‧‧第六P型金氧半電晶體
30222‧‧‧第三N型金氧半電晶體
30224‧‧‧第四N型金氧半電晶體
30262‧‧‧第七P型金氧半電晶體
30282‧‧‧第五N型金氧半電晶體
30422‧‧‧第六N型金氧半電晶體
30424‧‧‧第七N型金氧半電晶體
30462‧‧‧第八P型金氧半電晶體
30482‧‧‧第八N型金氧半電晶體
5061-506N‧‧‧電荷幫浦單元
A、B‧‧‧節點
CLK1‧‧‧第一時脈
‧‧‧反相的第一時脈
FDSCLK‧‧‧第一雙倍幅時脈
PFV1、PSV1‧‧‧第一幫浦電壓對
PFV2、PSV2‧‧‧第二幫浦電壓對
PFVN、PSVN‧‧‧第N幫浦電壓對
PPFV、PPSV‧‧‧幫浦預充電壓對
POV‧‧‧電荷幫浦輸出電壓
SDSCLK‧‧‧第二雙倍幅時脈
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓
VCC‧‧‧高電壓
-VCC‧‧‧第一低電壓
第1圖係為本發明的一實施例說明一種雙倍幅時脈產生器的示意圖。
第2圖係為說明第1圖的第一時脈、反相的第一時脈、節點A的電壓、節點B的電壓和第一雙倍幅時脈的時序示意圖。
第3圖係為本發明的另一實施例說明一種雙倍幅時脈產生器的示意圖。
第4圖係為說明第3圖的第一時脈、反相的第一時脈、節點A的電壓、節點B的電壓和第一雙倍幅時脈的時序示意圖。
第5圖係為本發明的另一實施例說明一種電荷幫浦的示意圖。
100‧‧‧雙倍幅時脈產生器
102‧‧‧第一雙倍幅時脈產生電路
104‧‧‧第二雙倍幅時脈產生電路
1022‧‧‧第一預充電單元
1024‧‧‧第一電容
1026‧‧‧第一電荷傳遞單元
1028‧‧‧第二預充電單元
1042‧‧‧第三預充電單元
1044‧‧‧第二電容
1046‧‧‧第二電荷傳遞單元
1048‧‧‧第四預充電單元
10222‧‧‧第一P型金氧半電晶體
10224‧‧‧第二P型金氧半電晶體
10262‧‧‧第一N型金氧半電晶體
10282‧‧‧第三P型金氧半電晶體
10422‧‧‧第四P型金氧半電晶體
10424‧‧‧第五P型金氧半電晶體
10462‧‧‧第二N型金氧半電晶體
10482‧‧‧第六P型金氧半電晶體
A、B‧‧‧節點
CLK1‧‧‧第一時脈
‧‧‧反相的第一時脈
FDSCLK‧‧‧第一雙倍幅時脈
SDSCLK‧‧‧第二雙倍幅時脈
V1‧‧‧第一電壓
V2‧‧‧第二電壓
V3‧‧‧第三電壓
V4‧‧‧第四電壓

Claims (17)

  1. 一種雙倍幅時脈產生器，包含：一第一雙倍幅時脈產生電路，用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈，其中該第一時脈的高電位和該反相的第一時脈的高電位以及該第一時脈的低電位和該反相的第一時脈的低電位不重疊；及一第二雙倍幅時脈產生電路，用以接收一第四電壓、該第二電壓、接收該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈；其中該第一電壓係為該第一時脈以及該第四電壓係為該反相的第一時脈，且該第一雙倍幅時脈的振幅和該第二雙倍幅時脈的振幅皆為該第一時脈的振幅的兩倍。
  2. 如請求項1所述的雙倍幅時脈產生器，其中該第一雙倍幅時脈產生電路包含：一第一預充電單元，具有一第一端，用以接收該第一電壓，一第二端，用以接收該第二電壓，一第三端，及一第四端；一第一電容，具有一第一端，耦接於該第一預充電單元的第四端，及一第二端，用以接收該第一時脈；一第一電荷傳遞單元，具有一第一端，耦接於該第一預充電單元的第四端，一第二端，用以接收該反相的第一 時脈，及一第三端，用以輸出該第一雙倍幅時脈；及一第二預充電單元，具有一第一端，耦接於該第一電荷傳遞單元的第三端，一第二端，耦接於該第一電荷傳遞單元的第二端，及一第三端，用以接收該第三電壓；及該第二雙倍幅時脈產生電路包含：一第三預充電單元，具有一第一端，用以接收該第四電壓，一第二端，用以接收該第二電壓，一第三端，及一第四端；一第二電容，具有一第一端，耦接於該第三預充電單元的第四端，及一第二端，用以接收該反相的第一時脈；一第二電荷傳遞單元，具有一第一端，耦接於該第三預充電單元的第四端，一第二端，用以接收該第一時脈，及一第三端，用以輸出該第二雙倍幅時脈；及一第四預充電單元，具有一第一端，用以接收該第三電壓，一第二端，耦接於該第二電荷傳遞單元的第二端，及一第三端，耦接於該第二電荷傳遞單元的第三端。
  3. 如請求項2所述的雙倍幅時脈產生器，其中該第一預充電單元包含：一第一P型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，耦接於該第一P型金氧半電晶體的第一端，一第三端，耦接於該第一電容的第一端， 及一第四端，用以接收該第一電壓；及一第二P型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，一第三端，耦接於該第一電容的第一端，及一第四端，用以接收該第一電壓；該第一電荷傳遞單元包含：一第一N型金氧半電晶體，具有一第一端，耦接於該第一電容的第一端，一第二端，用以接收該反相的第一時脈，一第三端，用以輸出該第一雙倍幅時脈，及一第四端，耦接於該第一N型金氧半電晶體的第一端；及該第二預充電單元包含：一第三P型金氧半電晶體，具有一第一端，耦接於該第一N型金氧半電晶體的第三端，一第二端，耦接於該第一N型金氧半電晶體的第二端，一第三端，用以接收該第三電壓，及一第四端，耦接於該第三P型金氧半電晶體的第三端。
  4. 如請求項3所述的雙倍幅時脈產生器，其中該第三預充電單元包含：一第四P型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，一第三端，耦接於該第二電容的第一端，及一第四端，用以接收該第四電壓；及一第五P型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，耦接於該第五P型金氧半電晶體 的第一端，一第三端，耦接於該第二電容的第一端，及一第四端，用以接收該第四電壓；該第二電荷傳遞單元包含：一第二N型金氧半電晶體，具有一第一端，耦接於該第二電容的第一端，一第二端，用以接收該第一時脈，一第三端，用以輸出該第二雙倍幅時脈，及一第四端，耦接於該第二N型金氧半電晶體的第一端；及該第四預充電單元包含：一第六P型金氧半電晶體，具有一第一端，用以接收該第三電壓，一第二端，耦接於該第二N型金氧半電晶體的第二端，一第三端，耦接於該第二N型金氧半電晶體的第三端，及一第四端，耦接於該第六P型金氧半電晶體的第一端。
  5. 如請求項4所述的雙倍幅時脈產生器，其中該第二P型金氧半電晶體的第二端係用以耦接於一電荷幫浦單元的第二輸出端，以及該第四P型金氧半電晶體的第二端係用以耦接於該電荷幫浦單元的第一輸出端。
  6. 如請求項4所述的雙倍幅時脈產生器，其中該第二P型金氧半電晶體的第二端係耦接於該第四P型金氧半電晶體的第三端，以及該第四P型金氧半電晶體的第二端係耦接於該第一P型金氧半電晶體的第三端。
  7. 如請求項1所述的雙倍幅時脈產生器，其中該第二電壓係為一低電壓以及該第三電壓係為一高電壓。
  8. 如請求項2所述的雙倍幅時脈產生器，其中該第一預充電單元包含：一第三N型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，耦接於該第三N型金氧半電晶體的第一端，一第三端，耦接於該第一電容的第一端，及一第四端，用以接收該第一電壓；及一第四N型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，一第三端，耦接於該第一電容的第一端，及一第四端，用以接收該第一電壓；該第一電荷傳遞單元包含：一第七P型金氧半電晶體，具有一第一端，耦接於該第一電容的第一端，一第二端，用以接收該反相的第一時脈，一第三端，用以輸出該第一雙倍幅時脈，及一第四端，耦接於該第七P型金氧半電晶體的第一端；及該第二預充電單元包含：一第五N型金氧半電晶體，具有一第一端，耦接於該第七P型金氧半電晶體的第三端，一第二端，耦接於該第七P型金氧半電晶體的第二端，一第三端，用以接收該第三電壓，及一第四端，耦接於該第五N型金氧半電晶 體的第三端；其中該第一電壓係為該第一時脈以及該第四電壓係為該反相的第一時脈。
  9. 如請求項8所述的雙倍幅時脈產生器，其中該第三預充電單元包含：一第六N型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，一第三端，耦接於該第二電容的第一端，及一第四端，用以接收該第四電壓；及一第七N型金氧半電晶體，具有一第一端，用以接收該第二電壓，一第二端，耦接於該第七N型金氧半電晶體的第一端，一第三端，耦接於該第二電容的第一端，及一第四端，用以接收該第四電壓；該第二電荷傳遞單元包含：一第八P型金氧半電晶體，具有一第一端，耦接於該第二電容的第一端，一第二端，用以接收該第一時脈，一第三端，用以輸出該第二雙倍幅時脈，及一第四端，耦接於該第八P型金氧半電晶體的第一端；及該第四預充電單元包含：一第八N型金氧半電晶體，具有一第一端，用以接收該第三電壓，一第二端，耦接於該第八P型金氧半電晶體的第二端，一第三端，耦接於該第八P型金氧半電晶體的第三端，及一第四端，耦接於該第八N型金氧半 電晶體的第一端。
  10. 如請求項9所述的雙倍幅時脈產生器，其中該第四N型金氧半電晶體的第二端係用以耦接於一電荷幫浦單元的第二輸出端，以及該第六N型金氧半電晶體的第二端係用以耦接於該電荷幫浦單元的第一輸出端。
  11. 如請求項9所述的雙倍幅時脈產生器，其中該第四N型金氧半電晶體的第二端係耦接於該第六N型金氧半電晶體的第三端，以及該第六N型金氧半電晶體的第二端係耦接於該第三N型金氧半電晶體的第三端。
  12. 如請求項8所述的雙倍幅時脈產生器，其中該第二電壓係為一高電壓以及該第三電壓係為一低電壓。
  13. 一種應用雙倍幅時脈產生器的電荷幫浦，包含：一雙倍幅時脈產生器，包含：一第一雙倍幅時脈產生電路，用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈，其中該第一時脈的高電位和該反相的第一時脈的高電位以及該第一時脈的低電位和該反相的第一時脈的低電位不重疊；及一第二雙倍幅時脈產生電路，用以接收一第四電壓、該第 二電壓、該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈；一預充級幫浦單元，用以提供一幫浦預充電壓對；及一電荷幫浦單元鏈，包含至少一電荷幫浦單元，該電荷幫浦單元鏈係用以接收該第一雙倍幅時脈、該第二雙倍幅時脈、該幫浦預充電壓對，且用以輸出一電荷幫浦輸出電壓；其中該第一電壓係為該第一時脈以及該第四電壓係為該反相的第一時脈，且該第一雙倍幅時脈的振幅和該第二雙倍幅時脈的振幅皆為該第一時脈的振幅的兩倍。
  14. 如請求項13所述的電荷幫浦，其中該至少一電荷幫浦單元包含：一第一級電荷幫浦單元，係用以接收該第一雙倍幅時脈、該第二雙倍幅時脈、該幫浦預充電壓對，且用以輸出一第一幫浦電壓對；及一第N級電荷幫浦單元，係用以接收該第一雙倍幅時脈、該第二雙倍幅時脈、一第(N-1)幫浦電壓對，且用以輸出一第N幫浦電壓對；其中N≧2，且N係為一整數。
  15. 如請求項14所述的電荷幫浦，其中該電荷幫浦輸出電壓係為該第N幫浦電壓對。
  16. 一種雙倍幅時脈產生器，包含：一第一雙倍幅時脈產生電路，用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈，其中該第一雙倍幅時脈產生電路包含：一第一預充電單元，包含：一第一P型金氧半電晶體；及一第二P型金氧半電晶體，其中該第一P型金氧半電晶體與該第二P型金氧半電晶體的本體端(body)是用以接收該第一電壓；及一第二雙倍幅時脈產生電路，用以接收一第四電壓、該第二電壓、接收該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈；其中該第一電壓係為該第一時脈以及該第四電壓係為該反相的第一時脈，且該第一雙倍幅時脈的振幅和該第二雙倍幅時脈的振幅皆為該第一時脈的振幅的兩倍。
  17. 一種雙倍幅時脈產生器，包含：一第一雙倍幅時脈產生電路，用以接收一第一電壓、一第二電壓、一第一時脈、一反相的第一時脈和一第三電壓，及用以輸出一第一雙倍幅時脈，其中該第一雙倍幅時脈產生電路包含： 一第一預充電單元，包含：一第一N型金氧半電晶體；及一第二N型金氧半電晶體，其中該第一N型金氧半電晶體與該第二N型金氧半電晶體的本體端(body)是用以接收該第一電壓；及一第二雙倍幅時脈產生電路，用以接收一第四電壓、該第二電壓、接收該反相的第一時脈、該第一時脈和該第三電壓，及用以輸出一第二雙倍幅時脈；其中該第一電壓係為該第一時脈以及該第四電壓係為該反相的第一時脈，且該第一雙倍幅時脈的振幅和該第二雙倍幅時脈的振幅皆為該第一時脈的振幅的兩倍。
TW101117345A 2011-08-04 2012-05-16 雙倍幅時脈產生器及電荷幫浦 TWI520491B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161515320P 2011-08-04 2011-08-04

Publications (2)

Publication Number Publication Date
TW201308902A TW201308902A (zh) 2013-02-16
TWI520491B true TWI520491B (zh) 2016-02-01

Family

ID=46859830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117345A TWI520491B (zh) 2011-08-04 2012-05-16 雙倍幅時脈產生器及電荷幫浦

Country Status (3)

Country Link
US (1) US8742836B2 (zh)
CN (1) CN102694529B (zh)
TW (1) TWI520491B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663820B (zh) * 2013-08-21 2019-06-21 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546044B1 (en) * 1996-10-11 2003-04-08 Ericsson Inc. Dual-mode radiotelephone apparatus for digital or analog modulation
US7323926B2 (en) * 2004-12-21 2008-01-29 Macronix International Co., Ltd. Charge pump circuit
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
US20100308899A1 (en) * 2009-06-04 2010-12-09 Pericom Semiconductor Corp. Dual-Output Triple-Vdd Charge Pump
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages

Also Published As

Publication number Publication date
TW201308902A (zh) 2013-02-16
US20130033298A1 (en) 2013-02-07
CN102694529A (zh) 2012-09-26
US8742836B2 (en) 2014-06-03
CN102694529B (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
TWI517541B (zh) 四相電荷泵電路
JP2755047B2 (ja) 昇圧電位発生回路
JP4336489B2 (ja) 半導体集積回路
JP5398520B2 (ja) ワード線駆動回路
KR101629812B1 (ko) 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법
TW201926872A (zh) 四相電荷泵電路
US20110169557A1 (en) Charge pump circuit
US8106703B2 (en) Booster circuit
KR20030061406A (ko) 전하 펌프 전원 공급 장치
TWI427906B (zh) 具有低雜訊及高輸出電壓電流之電子幫浦系統及用於具有低雜訊及高輸出電壓電流之電子幫浦之四相時脈系統和產生器
US20120033506A1 (en) Semiconductor device
JP2010119226A (ja) チャージポンプ回路
JP2815293B2 (ja) 高効率ｎチャネルチャージポンプ
TWI430548B (zh) 升壓電路
TWI520490B (zh) 高電壓產生器及產生高電壓之方法
JP2005006489A (ja) 電圧発生回路
JP4746380B2 (ja) チャージポンプ回路
JP2015142449A (ja) チャージポンプ回路
TWI520491B (zh) 雙倍幅時脈產生器及電荷幫浦
US6191642B1 (en) Charge pump circuit
TW201739158A (zh) 電荷泵電路
KR100456593B1 (ko) 저전압 승압 회로
CN115437449B (zh) 时钟升压电路、片上高压生成电路和电子装置
CN101594052A (zh) 升压电路
KR100573780B1 (ko) 전하펌프

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees