TWI519063B - 運算放大器電路 - Google Patents

Description

運算放大器電路

本發明是有關於一種運算放大器電路，特別是關於可以減少元件面積的運算放大器電路，在一預定跨壓下仍可以穩定工作。

一般的運算放大器為了能在一預定跨壓下可以穩定工作，在設計上會使用相同耐偏壓特性的電晶體來設計整個電路。要能夠耐較大偏壓的電晶體，一般都會使用較大的元件面積來設計，因此整個運算放大器會佔用相當程度的元件面積，而製造成本也較高。

就傳統的運算放大器設計，其是操作在一高電壓源(VDD)與一接地電源(VSS)之間。為確保各顆電晶體在操作時皆能承受其跨壓Vds而維持元件正常特性，所有的電晶體皆使用同一種耐跨壓的元件來設計，其具有預定耐跨壓程度，在此以A種電晶體元件來表示，A種電晶體元件的耐跨壓限制為X伏特。於此，X伏特不需要是固定的電壓值而是用以區分符合較高的預定耐跨壓程度的元件。

由運算放大器的操作特性可知，在放大器運作的過程中每顆電晶體的跨壓並非相同，並非所有的電晶體皆會承受高電壓源VDD到接地電源VSS的跨壓，若是而這些電晶體若仍使用A種電晶體元件來設計，則會造成面積上的浪費。

如何減少運算放大器的使用面積，且同時能符合在預 定跨壓下可以穩定工作仍是電路設計的考量其一。

本發明提供一種運算放大器電路，可以使用較小的面積來設計電路，進而也可以節省製造成本。

本發明之一實施範例提供一種運算放大器電路，包括一運算主體電路，多個電流源以及至少一個限壓電路。電流源用以連接運算主體電路到一高電壓源或一接地電源。限壓電路連接於運算主體電路與該些電流源的至少其一之間，其中與該限壓電路連接的電晶體元件具有一耐跨壓程度，低於運算主體電路的一預定耐跨壓程度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明提出一種運算放大器的電路設計，可以使運算放大器仍維持正常操作，但在面積的使用上可有效降低。

以下舉一些實施範例來說明本發明。然而，本發明不僅限於所舉的實施範例，且所舉的實施範例之間有允需有適當的相互相合。

圖1A繪示運算放大器的基本電路方塊示意圖。參閱圖1A，運算放大器100包括兩個輸入端以及一輸出端。兩個輸入端的其一是接收由外部輸入的一電壓輸入訊號AVP。另一個輸入端是接收輸出訊號AVO的回饋。此運算放大器100是操作在高電壓源VDD到接地電源VSS之 間。

圖1B繪示依據本發明一實施範例，運算放大器的細部電路示意圖。參閱圖1B，圖1A的運算放大器100的細部電路可以區分為運算主體電路以及與多個電流源114、120、122、126、128、132。這些電流源用以連接運算主體電路到高電壓源VDD或接地電源VSS。於此，構成電流源114、120、122、126、128、132的電晶體元件的一部分可以採用較低耐跨壓程度的元件來構成。又，運算主體電路的一部分電晶體110、112、116、118也可以採用較低耐跨壓程度的元件來構成。

在此具有較低耐跨壓程度的電晶體元件以B種電晶體元件來表示。B種電晶體元件的耐跨壓限制為Y伏特。Y伏特小於前述的X伏特，以區分符合較低的耐跨壓程度的元件。

就運算主體電路，其一般可以區分為電壓轉電流電路102、電流運算電路104、以及運算放大電路106。對應圖1A的運算大器100的輸入端點與輸出端點，電壓轉電流電路102有一第一輸入端與一第二輸入端。第一輸入端接收由外部輸入的一電壓輸入訊號AVP，第二輸入端接收由輸出端的回饋訊號。電流運算電路104與電壓轉電流電路102連接。運算放大電路106與電壓轉電流電路104連接，輸出放大後的一電壓輸出訊號AVO。此電壓輸出訊號AVO也回饋到第二輸入端。

電壓轉電流電路102可以包括多種不同導電型的金氧 半導體(MOS)的電晶體110、112、116、118，其中例如兩電晶體110、112構成一對，是由P型MOS電晶體(PMOS)所構成，其電晶體的源極經由電流源114與高電壓源VDD連接。又，另外兩電晶體116、118構成一對，是由N型MOS電晶體(NMOS)所構成，其電晶體的源極經由電流源120與接地電源VSS連接。電晶體112與電晶體118的閘極是第一輸入端，接收電壓輸入訊號AVP。電晶體114與電晶體116的閘極是第二輸入端，接收電壓輸出訊號AVO的回饋。

於此要說明的是，金氧半導體的電晶體一般有一個閘極、一個源極以及一個汲極，但是源極與汲極的結構是相同，依實際的操作是可以互換，因此描述所使用的“源極”與“汲極”僅是用於區分元件的兩個連接電極，所指的源極與汲極是可以互換。

電流運算電路104例如有兩個電流路徑，其一個電流路徑例如是由三個電流源122、124、126串連所組成，其中電流源122與電流源126分別連接到高電壓源VDD與接地電源VSS。另一個電流路徑例如是由三個電流源128、130、132串連所組成，其中電流源128與電流源132分別連接到高電壓源VDD與接地電源VSS。

就運算放大器的運作，電流源114、120、122、126、128、132以及電晶體110、112、116、118一般而言不需要求同樣能夠忍受由高電壓源VDD到接地電源VSS的高耐跨壓程度，而不會影響放大的輸出訊號，因此可以採用 較低的耐跨壓程度的元件。

運算放大電路106一般包括串連的兩個電晶體134、136以及串連的兩個電容器138、140，其兩端與電流源130的兩端相連接，而中間的端點是輸出端，輸出電壓輸出訊號AVO。

以下描述操作機制。圖2繪示依據本發明一實施範例，針對電晶體110、112的操作機制示意圖。參閱圖2，以圖1B中的一對P型電晶體110、112來看，當電壓輸入訊號AVP是訊號142的波形，其變化是瞬間由高準位改變為低凖位時，P型的電晶體112會導通，而電晶體110的閘極在此瞬間仍維持在高準位，因此是在關閉狀態。由於電晶體112導通，電流源114的電流透過電晶體112向與電流源132連接的節點A3充電。節點A3的電壓會因為瞬間電流對其充電而大幅抬昇，讓放大器輸出端的訊號144完成放電動作。

然而，在長時間不斷充放電過程中，由於節點A3的電壓不斷產生大幅度變化，使得運算放大器之供應電池電源會抽取瞬間的大電流來反應，造成電源容易因此而毀損或是壽命縮短。在有多種不同耐跨壓特性元件的運算放大器設計中，會容易造成元件的損毀。

圖3繪示依據本發明一實施範例，針對電晶體116、118的操作機制示意圖。參閱圖3，電晶體116、118是N型MOS電晶體。電晶體116的閘極是第二輸入端，接收電壓輸出訊號AVO的饋。電晶體118的閘極是第一輸入 端，接收電壓輸入訊號AVP，例如訊號148的波形，其變化是瞬間由低準位改變為高凖位。N型的電晶體118會導通，而電晶體116的閘極在此瞬間仍維持在低準位，因此是在關閉狀態。由於電晶體118導通，電流源120的電流透過電晶體118的路徑向與電流源連接的節點A3’放電，如訊號152的前緣，讓放大器輸出端完成充電動作，如訊號150。

同理，在長時間的不斷充放電過程中，由於節點A3’電壓不斷產生大幅度變化，使得運算放大器之供應電池電源會抽取瞬間的大電流來反應，造成電源容易因此而毀損或是壽命縮短。在有多種不同耐跨壓特性元件的運算放大器設計中，會容易造成元件的損毀。

為了能夠進一步避免因為一部分元件採用較低耐跨壓特性元件而造成可能的損毀，本發明是實施範例例如採用加入限壓電路(clamp circuit)，以限制暫態電壓反應幅度，以允許採用採用較低耐跨壓特性元件例如是前述B種電晶體元件。

限壓電路的數量與設置的位置可以依實際需要來配置。一般而言，限壓電路的數量是至少一個，其連接於運算主體電路與電流源的至少其一之間。這些與限壓電路連接的電流源也會與高電壓源VDD或接地電源VSS連接。

要注意的是，與限壓電路連接的電晶體元件的耐跨壓程度，可以低於運算主體電路所預定較高的預定耐跨壓程度。

以下更舉一些實施範例的電路設計。圖4繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖4，以圖2的電路為基礎，限壓電路(Clamp)160例如可以設置在電晶體112與電流源132之間。由於限壓電路160的作用，在節點A3的訊號162的電壓變化幅度較小，因此電流源132與電晶體112的其一者或二者可以採用較低耐跨壓程度的元件。

就電路的連接關係如下。P型電晶體112有一閘極，一源極以及一汲極，其中閘極當作第一輸入端，接收輸入電壓訊號AVP。源極連接到多個電流源其中的一個電流源114的第一端，電流源114的第二端連接到高電壓源VDD。

另一個P型電晶體110有一閘極，一源極以及一汲極，其中閘極是當作第二輸入端，接受輸入電壓訊號AVO的回饋。電晶體110的源極也連接到電晶體112的源極以及電流源114的一端。

本實施例的限壓電路160連接於電晶體112的汲極。然而就一般而言，電晶體110與電晶體112的兩個汲極的其一或是兩者可以連接此限壓電路160。限壓電路160的多個實施範例會於後面進一部描述。

類似地，針對圖3的電路為基礎，其也可以設置限壓電路。圖5繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖5，限壓電路164例如是設置在節點A3’，連接於N型電晶體118與電流源128之間。此時，在節點A3’的訊號166的電壓變化幅度縮減， 因此對應連接的電流源128與電晶體118的其一者或二者可以採用較低耐跨壓程度的元件。

就電路的連接關係如下。N型電晶體118有一閘極，一源極以及一汲極，其中一閘極是當作第一輸入端接收電壓輸入訊號AVP。源極連接到多個電流源其中的電流源128的一端。此電流源128的另一端連接到接地電源VSS。

另一個N型電晶體116有一閘極，一源極以及一汲極，其中閘極當作第二輸入端，接受輸入電壓訊號AVO的回饋。電晶體116的源極也連接到電晶體118的源極以及電流源128的一端。

本實施例的限壓電路166連接於電晶體118的汲極。然而就一般而言，電晶體116與電晶體118的兩個汲極的其一或是兩者可以連接此限壓電路166。

就限壓電路的設計，其可以採用一般所知各種結構，其中例如是簡單的MOS電晶體元件，其藉由閘極電壓的控制可以產生限壓效果。

圖6繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖6，其是對應圖4的電路，而限壓電路160以MOS電晶體元件來達成。限壓電路160受控制電壓AVBN1所控制，即是控制電晶體的閘極，以達到限定電壓的作用。此控制電壓AVBN1可以獨立由外提供，或是根據輸入電壓訊號AVP經由內部的控制電路提供，其如後述。

圖7繪示依據本發明一實施範例，運算放大器電路加 入限壓電路的電路示意。參閱圖7，其是對應圖5的電路，而限壓電路164以MOS電晶體元件來達成。限壓電路164受控制電壓AVBP1所控制，即是控制電晶體的閘極，以達到限定電壓的作用。此控制電壓AVBP1可以獨立由外提供，或是根據輸入的電壓輸入訊號AVP經由內部的電壓控制電路提供，其如後述。

圖8繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖8，其也是對應圖4的電路，而限壓電路160例如是由MOS電晶體170與電壓控制電路(Voltage Control，VCO)172來達成。電晶體170的閘極受電壓控制電路172輸出的控制電壓AVBP2所控制，電壓控制電路172是受電壓輸入訊號AVP所產生。

電晶體170是連接於電晶體112與電流源132之間。節點A3是電晶體112與電晶體170的連接點來考慮，如此節點A3上的訊號176減少，但是由電流源114產生的電流IP3，最後經過電晶體170在節點A4的訊號178仍維持預定的變化，以推動運算放大電路106。

要注意的是，電晶體110與電晶體112是對稱的，其依照電壓輸入訊號的變化的不同，使其一導通與另其一關閉。因此，限壓電路160也可以是設置在電晶體110與電晶體112的任一路徑上。

圖9繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖9，延續圖8的限壓電路，其限壓電路例如可以同時連接電晶體110與電晶體112。 於此實施範例，可以再加入電晶體170a，連接於電晶體110與電流源126之間，即是標示的節點A1與節點A2。電晶體170a與電晶體170都受電壓控制電路172的相同控制。當輸入電壓訊號148的電壓變化是由低凖位瞬間變化到高準位時，則電晶體112關閉，電晶體110導通，其限壓電路的作用機制相同。也就是說，在節點A2的訊號180以及在節點A1的訊號182是與在圖8的節點A4的訊號176與節點A3的訊號178的機制相同。

圖10繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖10，其也是對應圖5的電路，而限壓電路164例如是由MOS電晶體174與電壓控制電路172來達成。電晶體174的閘極受電壓控制電路172輸出的控制電壓AVBN2所控制，電壓控制電路172是受電壓輸入訊號AVP所產生。

電晶體174是連接於電晶體118與電流源128之間。節點A4’是電晶體118與電晶體174的連接點，節點A3’是電晶體174與電流源128的連接點。雖然在節點A3’上由電流源128的電流IN3所產生的訊號會經由電晶體174的先壓作用，成為在節點A4’上的訊號，其電壓變化幅度減少，因此就相對的電壓變化而言，電流源128與電晶體118都無需採用較高耐跨壓程度的元件。

要注意的是，電晶體116與電晶體118是對稱的，其依照電壓輸入訊號的變化的不同，使其一導通與另其一關閉。因此，限壓電路164也可以是設置在電晶體116與電 晶體118的任一路徑上。

圖11繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。參閱圖11，延續圖10的限壓電路，其限壓電路例如可以同時連接電晶體116與電晶體118。於此實施範例，可以再加入電晶體174a，連接於電晶體116與電流源122之間。電晶體174a與電晶體174都受電壓控制電路172的相同控制。當輸入電壓訊號的電壓變化是由高凖位瞬間變化到低準位時，則電晶體118關閉，電晶體116導通，其限壓電路的作用機制相同。也就是說，在節點A1’的訊號以及在節點A2’的訊號是與在圖10的節點A3’與節點A4’的機制相同。

本發明的限壓電路在運算放大器電路中是配合一些不需要要求高耐跨壓的元件的設計。限壓電路的數量與位置不限定於特定的位置。所舉實施範例是其中的一些方式，而不是僅有的設計。又，所舉實施範例之間也可以有適當組合成另一個實施範例。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧運算放大器

102‧‧‧電壓轉電流電路

104‧‧‧電流運算電路

106‧‧‧運算放大電路

110、112、114、116、118、134、136‧‧‧電晶體

114、120、122、124、126、128、130、132‧‧‧電流源

138、140‧‧‧電容器

142、144、148、150、176、178、180、182‧‧‧訊號

160、164‧‧‧限壓電路(CLAMP)

170、170a、174、174a‧‧‧電晶體

172‧‧‧電壓控制電路(VCO)

圖1A繪示運算放大器的基本電路方塊示意圖。

圖1B繪示依據本發明一實施範例，運算放大器的細 部電路示意圖。

圖2繪示依據本發明一實施範例，針對電晶體110、112的操作機制示意圖。

圖3繪示依據本發明一實施範例，針對電晶體116、118的操作機制示意圖。

圖4繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖5繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖6繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖7繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖8繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖9繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖10繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

圖11繪示依據本發明一實施範例，運算放大器電路加入限壓電路的電路示意。

100‧‧‧運算放大器

110、112、134、136‧‧‧電晶體

114、122、124、126、128、130、132‧‧‧電流源

138、140‧‧‧電容器

148、150、180、182‧‧‧訊號

170、170a‧‧‧電晶體

172‧‧‧電壓控制電路(VCO)

Claims (12)

1. 一種運算放大器電路，包括：一運算主體電路；多個電流源，藉以連接該運算主體電路到一高電壓源或一接地電源；以及至少一個限壓電路，包含第一端耦接於該運算主體電路以及第二端耦接於該些電流源的至少其一，其中在該限壓電路外部而與該限壓電路連接的電晶體元件具有一耐跨壓程度，低於該運算主體電路的一預定耐跨壓程度。
2. 如申請專利範圍第1項所述之運算放大器電路，其中該運算主體電路包括：一電壓轉電流電路，有一第一輸入端與一第二輸入端，該第一輸入端接收由外部輸入的一電壓輸入訊號，該第二輸入端接收一回饋訊號；一電流運算電路，與該電壓轉電流電路連接；以及一運算放大電路，與該電壓轉電流電路連接，輸出一電壓輸出訊號，該電壓輸出訊號也是該回饋訊號。
3. 如申請專利範圍第2項所述之運算放大器電路，其中該電壓轉電流電路包括：一第一P型電晶體，有一第一閘極，一第一源極以及一第一汲極，其中該第一閘極是該第一輸入端，該第一源極連接到該些電流源其中的一第一電流源的一第一端，該第一電流源的一第二端連接到該高電壓源；以及一第二P型電晶體，有一第二閘極，一第二源極以及 一第二汲極，其中該第二閘極是該第二輸入端，該第二源極也連接到該第一源極以及該第一電流源的該第一端，其中該限壓電路連接於該第一汲極與該第二汲極的其一或是兩者。
4. 如申請專利範圍第3項所述之運算放大器電路，其中該限壓電路是P型電晶體，該P型電晶體的一閘極由一控制電壓所控制。
5. 如申請專利範圍第4項所述之運算放大器電路，其中該限壓電路更包括一電壓控制電路也接受該電壓輸入訊號以輸出該控制電壓以控制該限壓電路。
6. 如申請專利範圍第3項所述之運算放大器電路，其中該第一汲極與該第二汲極分別於該些電流源其中的一第二電流源與一第三電流源，該第二電流源與該第三電流源更連接到該接地電源。
7. 如申請專利範圍第3項所述之運算放大器電路，其中該限壓電路有一第一端與一第二端，該第一端連接於該第一汲極與該第二汲極的其一或是兩者，該第二端接到該些電流源的其一，該運算放大電路的一端連接於該第一端或該第二端。
8. 如申請專利範圍第2項所述之運算放大器電路，其中該電壓轉電流電路包括：一第一N型電晶體，有一第一閘極，一第一源極以及一第一汲極，其中該第一閘極是該第一輸入端，該第一源極連接到該些電流源其中的一第一電流源的一第一端，該 第一電流源的一第二端連接到該接地電源；以及一第二N型電晶體，有一第二閘極，一第二源極以及一第二汲極，其中該第二閘極是該第二輸入端，該第二源極也連接到該第一源極以及該第一電流源的該第一端，其中該限壓電路連接於該第一汲極與該第二汲極的其一或是兩者。
9. 如申請專利範圍第8項所述之運算放大器電路，其中該限壓電路是N型電晶體，該N型電晶體的一閘極由一控制電壓所控制。
10. 如申請專利範圍第9項所述之運算放大器電路，其中該限壓電路更包括一電壓控制電路也接受該電壓輸入訊號以輸出該控制電壓以控制該限壓電路。
11. 如申請專利範圍第8項所述之運算放大器電路，其中該第一汲極與該第二汲極分別於該些電流源其中的一第二電流源與一第三電流源，該第二電流源與該第三電流源更連接到該高電壓源。
12. 如申請專利範圍第8項所述之運算放大器電路，其中該限壓電路有一第一端與一第二端，該第一端連接於該第一汲極與該第二汲極的其一或是兩者，該第二端接到該些電流源的其一，該運算放大電路的一端連接於該第一端或該第二端。