TWI518194B - Sputtering method - Google Patents

Description

濺鍍方法

本發明，係有關於用以在處理基板表面上形成特定的薄膜之濺鍍方法，特別是有關於使用有交流電源者。

作為在玻璃或是矽晶圓等的處理基板表面上形成特定的薄膜之方法的其中之一，係有濺鍍法(以下，稱為「濺鍍」)。此濺鍍法，係將電漿氛圍中之離子加速，使其向對應於欲在處理基板表面成膜的薄膜之組成而製作為特定形狀的標靶衝擊，並使濺鍍粒子(標靶原子)飛散，而在基板之表面附著、堆積並形成特定之薄膜者，於近年，在平面面板顯示器(FPD)之製造工程中，係被利用在對於面積為大之處理基板而形成ITO等之薄膜一事中。

作為對於大面積之處理基板而以一定之膜厚來有效率地形成薄膜者，係週知有下述一般之濺鍍裝置。亦即是，此濺鍍裝置，係具備有：在真空處理室內與處理基板相對向並以等間隔而並排設置之複數枚的相同形狀之標靶、和對於並排設置之標靶中的分別成對之標靶而以特定之頻率來交互地改變極性並施加交流電壓的交流電源。而後，一面在真空中導入特定之濺鍍氣體，一面經由交流電源而對成對之標靶投入電力，並將各標靶交互地切換為陽極電極、陰極電極，而在陽極電極以及陰極電極之間使輝光放電產生，並形成電漿氛圍，而對各標靶作濺鍍(例如，專利 文獻1)。

[專利文獻1]日本特開2005－290550號公報

在上述使用有交流電源之濺鍍裝置中，於濺鍍中，滯留在標靶表面處之充電電荷，當被施加有相反之相位電壓時，係會被抵消。因此，就算是在使用氧化物等之標靶的情況中，起因於標靶之充電的異常放電(弧狀放電)的發生亦係被抑制。另一方面，在濺鍍室內之電位性絕緣又或是浮動(floating)狀態下的處理基板，亦會被充電，但是，通常，處理基板表面之充電電荷，係經由例如濺鍍粒子或是電離後之濺鍍氣體離子而被中和並消失。

然而，當為了提高濺鍍速度，而將對於標靶之投入電力增大、或是將標靶表面之磁場強度增強而提昇標靶表面附近之電漿密度的情況時，每單位時間之對於處理基板表面的充電電荷會增加，而成為容易滯留於處理基板表面。又，例如在FPD製造工程中，在被形成有構成電極之金屬膜或是絕緣膜的處理基板表面上形成ITO等之透明導電膜的情況時，在處理基板表面之絕緣膜處，充電電荷係成為容易滯留。

若是在處理基板(又或是被形成於處理基板表面上之絕緣膜)處滯留有充電電荷，則，例如，在處理基板與被配置於此處理基板之周邊部的接地之遮罩平板(mask plate)間的鄰接部處，會有由於電位差而使充電電荷瞬間地移動至遮罩平板處的情況，而起因於此，會產生異常放電(弧狀放電)。若是發生異常放電，則會產生：處理基板表面之膜受到損傷而造成製品不良、或是產生有粒子等之問題，而對良好之薄膜形成造成阻礙。

因此，本發明之課題，係有鑑於上述之點，而提供一種：對起因於處理基板之充電的異常放電之發生作抑制，並對於大面積之處理基板而能夠良好地形成薄膜之濺鍍方法。

為了解決上述課題，申請專利範圍第1項所記載之濺鍍方法，係為一面在濺鍍室內導入製程氣體，一面對於在濺鍍室內而與處理基板相對向且空出有特定之間隔地被並排設置的複數枚標靶中之分別成對的標靶，以特定之頻率來交互地改變極性而投入電力，來將各標靶交互切換為陽極電極、陰極電極，並在陽極電極以及陰極電極之間使輝光放電產生而形成電漿氛圍，而對各標靶作濺鍍，並在處理基板之表面上形成特定之薄膜的濺鍍方法，其特徵為：在濺鍍中，將對於各標靶之投入電力，以特定之間隔來使其減少。

若藉由本發明，則在濺鍍中，就算是在標靶之前方所電離之電子或是藉由濺鍍所產生之二次電子移動至處理基板表面並滯留有充電電荷，亦由於係將對於各標靶之投入 電力以特定之間隔來分別作減少，因此在對各標靶之投入電力的減少狀態下，朝向處理基板而移動之電離電子或是二次電子之量係減少，且處理基板(又或是被形成於處理基板表面處之絕緣膜)之充電電荷係經由濺鍍粒子或是電離後之濺鍍氣體離子而被中和等並消失，故而能夠顯著地抑制對於處理基板表面之充電電荷的滯留。其結果，伴隨於處理基板之充電的異常放電之發生係被防止，就算是在對於在表面上被形成有絕緣膜之處理基板而進而形成另外之薄膜的情況中，亦成為能夠進行良好之薄膜形成。另外就算是在對於各標靶之投入電力的減少狀態下，濺鍍亦係為繼續，而進行有薄膜之形成，因此，為了以特定之膜厚來形成薄膜所需要的濺鍍時間，係不會變得過長。

又，只要將前述減少，設為對於並排設置之所有的標靶而以一定之週期來同時進行即可。藉由此，在濺鍍所致之薄膜形成中，藉由將投入電力減少而定期地製作出使朝向處理基板之電離電子或是二次電子的量變少的狀態，能夠確實地減低處理基板表面之充電電荷的滯留，並確實地防止異常放電之發生。

在本發明中，為了一面繼續濺鍍而維持薄膜形成之進行的狀態，一面有效率地抑制對於處理基板表面之充電電荷的滯留，係以將前述減少時之投入電力，設為通常電力投入時之5~50%的範圍為理想。

又，係以將相對於前述通常電力投入時之濺鍍時間的前述投入電力減少時之濺鍍時間的比，設定為2以下為理 想。若是上述比超過了2，則會有濺鍍時間變得過長之虞。

又，在本發明中，為了有效率地抑制對於處理基板表面之充電電荷的滯留，只要將前述投入電力減少時之濺鍍時間設為0.5秒以上即可。

又，若是作為前述標靶，係使用銦以及錫之氧化物標靶、又或是銦以及錫之合金標靶，而作為導入至處理室內之製程氣體，係包含有H₂ O氣體、又或是H₂ O氣體以及O₂ 氣體，並在處理基板之表面，形成由銦、錫以及氧所構成之透明導電膜，則就算是例如在FPD製造工程中而在被形成有構成電極之金屬膜或是絕緣膜的處理基板表面上而形成ITO等之透明電極的情況時，亦能夠藉由對起因於絕緣膜之充電所致的異常放電之發生作抑制，而提昇製品之良率。又，在對於各標靶之投入電力的間歇減少時，藉由將導入至處理室內之H₂ O氣體(反應性氣體)並不使其被局部性地消耗而涵蓋處理基板背面全體地作供給，能夠防止透明電極局部性地微結晶化，而能夠的到更為安定之非晶質的透明導電膜。

進而，亦可為以下一般之構成：作為前述標靶，係使用銦以及鋅之氧化物標靶、又或是銦以及鋅之合金標靶，作為導入至處理室內之製程氣體，係包含有O₂ 氣體，並在處理基板之表面，形成由銦、鋅以及氧所構成之透明導電膜。

如上述所說明一般，在本發明之濺鍍方法中，係在藉由使用有交流電源之濺鍍來對大面積之處理基板形成薄膜的情況時，對起因於處理基板之充電的異常放電之發生作抑制，而可達到能夠良好地形成薄膜之效果。

參考圖1，1係為本發明之磁控管方式的濺鍍裝置(以下，稱為「濺鍍裝置」)。濺鍍裝置1，例如係為連續(in－line)式，具有經由旋轉式幫浦、渦輪分子幫浦等之真空排氣手段(未圖示)而能保持特定之真空度(例如，10^－5 Pa)的真空處理室11，而構成濺鍍室(處理室)12。於真空處理室11之上部，係設置有基板搬送手段2。此基板搬送手段2，係具有週知的構造，舉例而言，具有以電位性之浮動狀態來將處理基板S作保持之載台21，藉由間歇地驅動未圖示之驅動手段，能依序將處理基板S搬送至與後述標靶相對向的位置。

又，在濺鍍室12中，為了在對於被搬送至與標靶相對向之位置處的處理基板S而形成薄膜時，防止在載體21之表面等處附著有濺鍍粒子，而在基板搬送手段2與標靶之間，安裝被形成有面臨處理基板S之開口13a的接地之遮罩板13。又，於真空處理室11內，係設置有將製程氣體導入至濺鍍室12內之氣體導入手段3。

氣體導入手段3，例如係具備有被一端為被安裝在真 空處理室11之側壁處的氣體管31，氣體管31之另外一端，係經由質量流控制器32而通連於氣體源33。作為製程氣體，係包含有：由Ar等之希有氣體所成之濺鍍氣體、和當藉由反應性濺鍍而形成特定之薄膜的情況時，因應於欲形成於處理基板S之表面上的薄膜之組成而被適宜選擇之O₂ 、N₂ 或是H₂ O等之反應性氣體。進而，於真空處理室11之下側，係被配置有陰極電極C。

陰極電極C，係具備有以能夠對於大面積之基板S而有效率地形成薄膜的方式而與基板S相對向並以等間隔而作配置之複數枚(在本實施形態中，係為8枚)的標靶41a乃至41h。各標靶41a乃至41h，係由A1、Ti、Mo、銦以及錫之氧化物(ITO)、或是銦以及錫之合金等的因應於欲形成在基板S之表面處的薄膜之組成而藉由週知之方法所製作者，並係被形成為例如略直方體(俯視時為長方形)等的相同形狀。各標靶41a乃至41h，係在濺鍍中，藉由銦或是錫等之焊接材料，而被接合與用以將標靶41a乃至41h作冷卻的背板42上。各標靶41a乃至41h，係以使未使用時之濺鍍面411位置於與基板S平行之同一平面上的方式，而經由絕緣構件來安裝於陰極電極C之框架(未圖示)上，在並排設置之標靶41a乃至41h之周圍，係被設置有接地之遮蔽板(shield)43。

又，陰極電極C，係具備有分別位置於標靶41a乃至41h之後方(與濺鍍面411相背向之側)的磁石組裝體5。相同構造之磁石組裝體5，係具備有與各標靶41a乃至 41h平行地被設置之支持板(軛)51。當標靶41a乃至41h由正面視之而為長方形時，支持板51，係以較各標靶41a乃至41h之橫幅為小，而沿標靶41a乃至41h之長度方向朝其兩側延伸出去的方式所形成之長方形狀的平板所構成，而係為可將磁石之吸著力增幅的磁性材料製。在支持板51上，將於其中央部而沿著長度方向來配置為線狀之中央磁石52，和以包圍中央磁石52之周圍的方式而沿著支持板51之外周所配置的周邊磁石53，以對濺鍍面411側之極性作改變的方式而設置。

將中央磁石52換算為同磁化後之體積，例如係被設計為成為和將周邊磁石53之換算為同磁化後的體積之和(周邊磁石：中心磁石：周邊磁石＝1：2：1)成為相同，在各標靶41a乃至41h之濺鍍面411的前方，係分別被形成有相平衡之閉迴圈狀的隧道狀磁束。藉由此，藉由捕捉在各標靶41a乃至41h之前方(濺鍍面411側)所電離的電子及經由濺鍍所產生之二次電子，而能提高在各標靶41a乃至41h的前方之電子密度，並提高電漿密度，而能夠提高濺鍍速率。各磁石組裝體5，係分別被連接於由馬達或是空氣汽缸等所構成之驅動手段D的驅動軸D1處，在沿著標靶41a乃至41h之並排設置方向的兩處位置之間，可以平行且等速地進行一體化之往復運動。藉由此，係能夠對濺鍍速率變高之區域作改變，而涵蓋各標靶41a乃至41h之全面來得到均等的侵蝕區域。

各標靶41a乃至41h，係以相鄰之2枚來構成一對之 標靶(41a與41b、41c與41d、41e與41f、41g與41h)，並對於各個一對之標靶，而分配設置有交流電源E1乃至E4，從交流電源E1乃至E4而來之輸出纜線K1、K2，係被連接於一對的標靶41a、41b(41c以及41d、41e以及41f、41g以及41h)(參考圖2)。藉由此，經由交流電源E1乃至E4，對於各個一對之標靶41a乃至41h而交互地改變極性並施加交流電壓。

交流電源E1乃至E4，係為相同之構造，而由可進行電力之供給的電力供給部6、和以特定之頻率而交互地改變極性並將交流電壓輸出至一對之標靶41a、41b(41c以及41d、41e以及41f、41g以及41h)處的振盪部7所構成。關於對各標靶41a乃至41h所輸出之輸出電壓的波形、係為略正弦波，但是，係並不限定於此，而例如亦可為略方形波。以下，針對交流電源E1之構成，參考圖2來作說明。

電力供給部6，係具備有：對其之動作進行控制之第1CPU電路61、和被輸入有商用之交流電力(3相AC200V又或是400V)的輸入部62、和將所輸入之交流電力作整流並變換為直流電力之6個的二極體63，並經由直流電力線64a、64b來將直流電力輸出至振盪部7處。

又，在電力供給部6處，係被設置有：被設置在直流電力線64a、64之間的切換電晶體65、和被可自由通訊地連接於第1CPU電路61處，並對切換電晶體65之動作進行控制而對輸出至振盪部7處之輸出電壓又或是輸出電流 作控制的第1驅動電路66a以及第1PMW控制電路66b，藉由該輸出電壓又或是輸出電流，而決定在一對之標靶41a、41b間的投入電力。於此情況，係被設置有具備電流檢測器以及電壓檢測變壓器並對直流電力線64a、64b間之電流、電壓作檢測的檢測電路67a、以及AD變換電路67b，並成為經由檢測電路67a以及AD變換電路67b而被輸入至CPU電路61處。

另一方面，在振盪部7處，係被設置有：可自由通訊地被連接於第1CPU電路61處之第2CPU電路71、和被設置在直流電力線64a、64b的構成振盪用切換電路72之4個的第1乃至第4切換電晶體72a、72b、72c、72d，和可自由通訊地被連接於第2CPU電路71，並對各切換電晶體72a、72b、72c、72d之動作進行控制的第2驅動電路73a以及第2PMW控制電路73b。

而後，若是經由第2驅動電路73a以及第2PMw控制電路73b，而例如以使第1以及第4切換電晶體72a、72d和第2以及第3切換電晶體72b、72c之導通．斷路的時機反轉的方式，而對各切換電晶體72a、72b、72c、72d之動作進行控制，則能夠經由從振盪用切換電路72而來之交流電力線74a、74b，來輸出正弦波之交流電力。於此情況，係被設置有檢測出振盪電流之檢測電路75a以及AD變換電路75b，並成為經由檢測電路75a以及AD變換電路75b而被輸入至第2CPU電路71處。

交流電力線74a、74b，係經由串聯或者是並聯又或是 將此些作了組合後之共振用LC電路，而被連接於具備有週知之構造的輸出變壓器76處，而從輸出變壓器76而來之輸出纜線K1、K2，係分別被連接於一對之標靶41、41b處。於此情況，係被設置有具備電流檢測器以及電壓檢測變壓器並對一對之標靶41a、41b間之輸出電流、輸出電壓作檢測的檢測電路77a、以及AD變換電路77b，並成為經由檢測電路77a以及AD變換電路77b而被輸入至第2CPU電路71處。藉由此，在濺鍍中，係可經由交流電源E1乃至E4，而以一定之頻率來交互地改變極性，並對一對之標靶41a、41b而投入任意設定之一定的電力。

另外，各交流電源E1乃至E4之第1CPU電路61，係相互被可自由通訊地作連接，並可藉由從任一者之1個的CPU電路61而來之輸出訊號，來將各交流電源E1乃至E4作同步運轉。

當在處理基板S表面上形成特定之薄膜的情況時，係經由基板搬送手段2來將處理基板S搬送至與各標靶41a乃至41h相對向之位置處，並在濺鍍室12到達了特定之真空壓後，經由氣體導入手段3而導入特定之濺鍍氣體(以及反應性氣體)。接下來，使交流電源E1乃至E4作動，而對各一對之標靶41a乃至41h施加交流電壓，並將各標靶41a乃至41h交互地切換為陽極電極、陰極電極，而在陽極電極以及陰極電極之間使輝光放電產生，並形成電漿氛圍。藉由此，電漿氛圍中之離子，係朝向成為陰極電極之其中一方的標靶41a乃至41h而被加速並衝擊，並使 濺鍍粒子飛散，藉由此，而在處理基板S表面上形成薄膜。

然而，若是如同上述一般地構成濺鍍裝置1，則滯留在標靶41a乃至41h之表面處的充電電荷，係在被施加有相反之相位的電壓時被抵消，而能夠防止起因於標靶41a乃至41h之充電所造成的異常放電之發生。另一方面，由於浮動狀態之處理基板S表面係亦被充電，因此，特別是在FPD製造工程中，當在被形成有構成電極之金屬膜或是絕緣膜的處理基板表面上形成ITO等之透明導電膜的情況時，在此絕緣膜處，充電電荷係成為容易滯留，故而，有必要使其成為不會發生起因於處理基板S之充電所造成的異常放電。

在本實施形態中，係設為在濺鍍中，藉由從任一之一個的第1CPU電路61而來之輸出訊號，而經由各交流電源E1乃至E4之PMW控制電路66b來對切換電晶體65作控制，並從濺鍍開始起，而以一定之週期來將對於各標靶41a乃至41h的電力投入同時地減少(參考圖3)。於此，所謂同時地減少，係指存在有對於所有標靶41a乃至41h之投入電力在一定時間內而被減少的狀態，而並非為要求將投入電力之減少開始時期或是再度之於設定電壓下的電力投入開始時期在各交流電源E1乃至E4處設為相互一致者(亦即是，投入電力之減少開始時期或是再度之於設定電壓下的電力投入開始時期，在各交流電源E1乃至E4處係亦可為不一致)。

藉由此，在濺鍍中，就算是在標靶41a乃至41h之前方所電離之電子或是藉由濺鍍所產生之二次電子被作供給並將處理基板S充電，在定期性的對於所有標靶41a乃至41h之投入電力減少狀態下，由於朝向處理基板S而移動之電離電子或是二次電子之量係減少，且處理基板S表面之充電電荷係經由濺鍍粒子或是電離後之濺鍍氣體離子而被中和並消失，故而能夠顯著地抑制處理基板S表面處之充電電荷的滯留。其結果，伴隨於處理基板S之充電所產生的異常放電之發生係被防止，而成為能夠進行良好的薄膜形成。

於此，減少時之投入電力、使投入電力減少之時間或是週期(在濺鍍中之投入電力減少的次數)，係因應於標靶之種類或是處理基板S之種類而被適宜設定，但是，為了不使在標靶前方所產生之電漿有一旦消失的情況，且同時對處理基板表面之充電電荷的滯留有效率地作抑制，係以將投入電力的減少量，設為通常電力投入時之5~50%的範圍為理想。

另一方面，使投入電量減少之時間，係只要設為0.5秒以上，較理想係設為2.0秒以下即可，又，在濺鍍中之投入電力減少的週期，係只要設定為1.5~4.0秒即可。於此情況，係以將相對於前述通常電力投入時之濺鍍時間的前述投入電力減少時之濺鍍時間的比，設定為2以下為理想。若是上述比超過了2，則會有濺鍍時間變得過長之虞。

於此，若是以：作為標靶41a乃至41h，係使用銦以及錫之氧化物，並在被形成有構成電極之金屬膜或是絕緣膜的處理基板S表面上以500之膜厚形成ITO之透明導電膜的情況為例來作說明，則若是將設定投入電力設為20~30kW，將減少時之投入電力設為2.5~10kw，將使投入電量減少之時間設為0.5~1.5秒，並將週期設為1.5~3.5秒，則直到標靶之壽命結束為止，在處理基板S處之弧狀放電的發生係被抑制，而能夠形成良好之薄膜。

然而，當作為標靶41a乃至41h而使用銦以及錫之氧化物標靶又或是銦以及錫之合金標靶，並作為反應性氣體而使用包含有H₂ O氣體又或是包含有H₂ O氣體以及O₂ 氣體之混合氣體，並藉由反應性濺鍍而形成ITO膜時，若是被導入至濺鍍室12中之H₂ O氣體係局部性地被消耗，則在被形成於處理基板表面上之ITO膜處，係會局部性地產生微結晶化之場所。若是在ITO膜處局部性地產生有微結晶化之場所，則不僅會使導電性降低，在後續工程中，當對ITO膜進行蝕刻時，在處理基板面內，每單位時間之蝕刻速度會有成為不均勻的情況，如此一來，生產性係不佳。

於此情況，若是將對於各標靶41a乃至41h之投入電力間歇性的減少，則當投入電力減少時，被導入至濺鍍室12內之H₂ O氣體係涵蓋處理基板S表面之全體而被供給，其結果，係防止透明導電膜之局部性的微結晶化，而能夠更為安定地得到非晶質之透明導電膜，同時，在後續工 程中，就算是對ITO膜進行蝕刻，亦能夠將每單位時間之蝕刻速度在處理基板面內設為略均等。另一方面，當作為反應性氣體而使用包含有O₂ 氣體之氣體，而形成IZO膜的情況時，亦能夠得到與上述相同之效果。

另外，在本實施形態中，雖係針對使用8枚之標靶，並對每一相鄰之標靶而分配交流電源，來將電力投入者作了說明，但是，係並不限定於此，標靶之枚數或是成對之標靶的組合，係可因應於薄膜形成製程而適宜作設定。

[實施例1]

於本實施例1中，係使用圖1所示之濺鍍裝置，而經由濺鍍來在處理基板S上形成了ITO膜。於此情況，作為標靶41a乃至41h，係使用ITO，而作為處理基板S，係使用玻璃基板，標靶以及處理基板間之距離，係設定為150mm。作為濺鍍條件，以將真空處理室11內的壓力保持為0.7Pa的方式，來控制質量流控制器而將Ar導入，並將從交流電源E1乃至E4而對於標靶之投入電力設定為25kW。

而後，將處理基板S依序搬送至與標靶相對向之位置處，並設定為在各玻璃基板各得到500之膜厚的ITO膜(濺鍍時間，約為14秒)。對於投入電力，在每一秒鐘，將一秒間之投入電力在設定電壓之0~100%的範圍內依序一次減少10%，並進行濺鍍直到對於標靶之積算投入電力達到了30kWh為止。

在上述實施例1中，當減少時之對於標靶的投入電力係較設定投入電力之50%為更高時(15kW以上)，則為了得到上述膜厚之ITO膜所需的濺鍍時間，係僅增加了4秒，但是，若是積算投入電力增加，則在處理基板周邊處之弧狀放電的發生係變多，隨情況之不同，會有由於弧狀放電而無法形成良好之薄膜的情況。

相對於此，當減少時之對於標靶的投入電力係為12.5kW(設定投入電力之50%的電力)時，則為了得到上述膜厚之ITO膜所需的濺鍍時間，係僅增加了6秒，並且，一直到積算投入電力到達了30kWh為止，在處理基板周邊處之弧狀放電係幾乎不會發生，而能夠形成良好之薄膜。另一方面，當減少時之對於標靶的投入電力係為1.2kW(未滿設定投入電力之5%的電力)時，則雖然在處理基板周邊處之弧狀放電係幾乎沒有發生，但是濺鍍電源之控制係成為不安定，而無法對ITO膜之厚度作控制。

[實施例2]

於本實施例2中，與上述實施例1同樣的。使用圖1所示之濺鍍裝置，並藉由相同之濺鍍條件，而經由濺鍍來在處理基板S上形成了ITO膜。但是，係將從交流電源E1乃至E4而對於標靶之投入電力，設定為25kW，同時，在每一特定之時間(0.1~4.0秒)中，在一秒間將投入電力減少至20%(5kW)，並進行濺鍍直到各標靶之積算投入電力達到了30kWh為止。

在上述實施例2中，當上述時間係為3.0秒以下時，在處理基板周邊處之弧狀放電的發生次數係變多，隨著情況之不同，會有由於弧狀放電而無法形成良好之薄膜的情況。相對於此，當上述時間係為0.5秒時，則為了得到上述膜厚之ITO膜所需的濺鍍時間，係增加了16秒，但是，一直到積算投入電力到達了30kWh為止，弧狀放電係幾乎不會發生，而能夠形成良好之薄膜。另一方面，當上述時間係為0.4秒時，則為了得到上述膜厚之ITO膜所需的濺鍍時間，係增加了21秒，若是對生產性作考慮，則係並不希望將上述時間設定為較0.5秒(全體之濺鍍時間係為30秒)更短。

[實施例3]

於本實施例3中，與上述實施例1同樣的。使用圖1所示之濺鍍裝置，並藉由相同之濺鍍條件，而經由上述實施例濺鍍來在處理基板S上形成了ITO膜。但是，係將從交流電源E1乃至E4而對於標靶之投入電力，設定為25kW，同時，在每一特定之時間(0.1~2秒)中，將投入電力減少至20%(5kW)，並進行濺鍍直到各標靶之積算投入電力達到了30kWh為止。

在上述實施例3中，當上述時間係為0.4秒以下時，在處理基板周邊處之弧狀放電的發生次數係變多，隨著情況之不同，會有由於弧狀放電而無法形成良好之薄膜的情況。相對於此，當上述時間係為0.5秒時，則為了得到上 述膜厚之ITO膜所需的濺鍍時間，係增加了3秒，但是，一直到積算投入電力到達了30kWh為止，弧狀放電係幾乎不會發生，而能夠形成良好之薄膜。另一方面，當上述時間係為2秒時，則為了得到上述膜厚之ITO膜所需的濺鍍時間，係增加了16秒，若是對生產性作考慮，則係並不希望將上述時間設定為超過2秒(全體之濺鍍時間係為30秒)。

1‧‧‧濺鍍裝置

12‧‧‧濺鍍室

3‧‧‧氣體導入手段

41a乃至41h‧‧‧標靶

E1乃至E4‧‧‧交流電源

65‧‧‧切換元件

S‧‧‧處理基板

[圖1]將本發明之濺鍍裝置作模式性展示的圖。

[圖2]對在圖1中所示之濺鍍裝置的交流電源作說明之圖。

[圖3]對從交流電源而對於標靶之電力投入的控制作說明之圖。

1‧‧‧濺鍍裝置

2‧‧‧基板搬送手段

3‧‧‧氣體導入手段

5‧‧‧磁石組裝體

11‧‧‧真空處理室

12‧‧‧濺鍍室

13‧‧‧遮罩平板

13a‧‧‧開口

21‧‧‧載台

31‧‧‧氣體管

32‧‧‧質量流控制器

33‧‧‧氣體源

41a~41h‧‧‧標靶

411‧‧‧濺鍍面

42‧‧‧背板

43‧‧‧遮蔽板

51‧‧‧支持板

52‧‧‧中央磁石

53‧‧‧周邊磁石

61‧‧‧第1CPU電路

C‧‧‧陰極電極

D‧‧‧驅動手段

D1‧‧‧驅動軸

E1~E4‧‧‧交流電源

K1‧‧‧輸出纜線

K2‧‧‧輸出纜線

S‧‧‧處理基板

Claims (5)

1. 一種濺鍍方法，係為一面在濺鍍室內導入製程氣體，一面對於在濺鍍室內而與處理基板相對向且空出有特定之間隔地被並排設置的複數枚標靶中之分別成對的標靶，以特定之頻率來交互地改變極性而投入電力，來將各標靶交互切換為陽極電極、陰極電極，並在陽極電極以及陰極電極之間使輝光放電產生而形成電漿氛圍，而對各標靶作濺鍍，並在處理基板之表面上形成特定之薄膜的濺鍍方法，其特徵為：在濺鍍中，將對於各標靶之投入電力，以特定之間隔來使其減少，並將前述投入電力減少時之濺鍍時間，設為0.5秒以上2.0秒以下。
2. 如申請專利範圍第1項所記載之濺鍍方法，其中，將前述減少，對於並排設置之所有的標靶而以一定之週期來同時進行。
3. 如申請專利範圍第1項或第2項所記載之濺鍍方法，其中，將前述減少時之投入電力，設為通常電力投入時之5~50%的範圍內。
4. 如申請專利範圍第1項或第2項所記載之濺鍍方法，其中，作為前述標靶，係使用銦以及錫之氧化物標靶、或是銦以及錫之合金標靶，作為導入至處理室內之製程氣體，係包含有H₂O氣體、或是H₂O氣體以及O₂氣體，並在處理基板之表面，形成由銦、錫以及氧所構成之 透明導電膜。
5. 如申請專利範圍第1項或第2項所記載之濺鍍方法，其中，作為前述標靶，係使用銦以及鋅之氧化物標靶、或是銦以及鋅之合金標靶，作為導入至處理室內之製程氣體，係包含有O₂氣體，並在處理基板之表面，形成由銦、鋅以及氧所構成之透明導電膜。