JP4889280B2 - スパッタリング装置 - Google Patents

スパッタリング装置 Download PDF

Info

Publication number
JP4889280B2
JP4889280B2 JP2005325048A JP2005325048A JP4889280B2 JP 4889280 B2 JP4889280 B2 JP 4889280B2 JP 2005325048 A JP2005325048 A JP 2005325048A JP 2005325048 A JP2005325048 A JP 2005325048A JP 4889280 B2 JP4889280 B2 JP 4889280B2
Authority
JP
Japan
Prior art keywords
switching
targets
oscillation
power
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005325048A
Other languages
English (en)
Other versions
JP2007131896A (ja
Inventor
大士 小林
孝 小松
芳邦 堀下
敦 小野
重光 佐藤
利夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2005325048A priority Critical patent/JP4889280B2/ja
Publication of JP2007131896A publication Critical patent/JP2007131896A/ja
Application granted granted Critical
Publication of JP4889280B2 publication Critical patent/JP4889280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、処理基板表面への成膜を可能とするスパッタリング装置、特に、交流電源を用いたスパッタリング装置に関する。
スパッタリング法では、プラズマ雰囲気中のイオンを、処理基板表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲットに向けて加速させて衝撃させ、ターゲット原子を飛散させ、処理基板表面に薄膜を形成する。この場合、カソード電極であるターゲットに、直流電源または交流電源などのスパッタ電源を介して電圧を印加することでカソード電極と、アノード電極またはアース電極との間にグロー放電を生じさせてプラズマ雰囲気を形成している。
このスパッタリング法を用いた成膜処理では、例えば同種または異種のターゲットの複数枚を、同一または複数の別個の真空チャンバに配置しておき、処理基板を順次搬送して膜厚の厚い薄膜や多層膜を形成することがある(例えば、特許文献1)。
この場合、ターゲット毎にスパッタ電源を設けてもよいが、各ターゲットに対向した位置に処理基板が搬送されてきたときのみ成膜処理を行うようなとき、複数のスパッタ電源が未使用状態となって使用効率が悪く、その上、初期コストが高くなる。
このような問題を解決するため、カソード表面に蓄積する電荷が反対側の位相電圧の印加によって打ち消されることで安定的な放電が得られるように、交流電源を用いたスパッタリング装置では、商用電力ラインに接続され電力の供給を可能とする電力供給部と、発振用スイッチング回路を有する発振部とに分けて交流電源を構成し、ターゲット毎に発振部を設けると共に、1個の電力供給部と各発振部との間の電力供給ラインに機械的な接点を有する切換器を設け、切換器によって電力投入される一対のターゲットが選択できるように構成することが提案される。
特開2002−363745号公報(例えば、請求項1参照)。
しかしながら、上記のものでは、切換器によって電力供給部からの投入電力自体を切換えるため、他の一対のターゲットに電力を投入するのに数秒以上の時間がかかるという問題があった。また、大きな投入電力の切換に用いる切換器は、大型でかつ高価であり、その上、使用条件によっては寿命により早期に作動不良を生じる虞がある。
そこで、本発明の課題は、上記点に鑑み、一対のターゲット相互間でその投入電力を迅速に切換えることができ、十分な耐久性を有し、その上、低コストなスパッタリング装置を提供することにある。
上記課題を解決するために、本発明のスパッタリング装置は、同一または異なる真空チャンバに配置した複数の一対のターゲットと、電力供給部及びこの電力供給部からの電力ラインを分配した分配電力ラインにそれぞれ接続された発振用スイッチ回路を有する複数の発振部から構成され、いずれかの発振部の発振用スイッチ回路を介してこの発振部に接続された一対のターゲットに所定の周波数で交互に極性をかえて電圧を印加できる交流電源とを備え、前記各発振用スイッチ回路の作動を制御する制御手段と、前記複数の一対のターゲット相互間で交流電圧を印加されるものを切り換える切換信号を前記制御手段に入力する切換手段とを設けたことを特徴とする。
本発明によれば、商用電力ラインに接続された電力供給部を作動させると、この電力機供給部を介して各発振部に電力が供給される。この場合、切換手段からの切換信号が入力されている制御手段によって、発振用スイッチ回路を介してこの発振用スイッチ回路に接続された一対のターゲットに所定の周波数で交互に極性をかえて電圧の印加が印加される。他方、切換信号が入力されていない制御手段によってその作動が制御される他の発振部は電力供給部からの電力が供給された状態、つまり、他の発振部は待機状態となる。
そして、処理基板Sを一対のターゲットと対向した位置に搬送し、所定のスパッタガスを導入した状態で、一対のターゲット41a、41bに交流電圧が印加されると、各ターゲットがアノード電極、カソード電極に交互に切替わり、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気が形成され、プラズマ雰囲気中のイオンがカソード電極となった一方のターゲットに向けて加速されて衝撃し、ターゲット原子が飛散されることで、処理基板表面に薄膜が形成される。
成膜処理が終了した後、同種または異種の他の一対のターゲットを用い、さらに成膜処理を行う際、処理基板を搬送すると共に切換手段を切換えて、切換信号を一の制御手段から他の制御手段に入力する。そして、切換信号が入力された制御手段によって発振用スイッチ回路を介してこの発振用スイッチ回路に接続された一対のターゲットに所定の周波数で交互に極性をかえて電圧が印加されることで、上記同様に成膜処理が行われる。先の成膜処理に用いたものは、発振部に電力供給部からの電力が供給された状態、つまり、待機状態に戻る。
この場合、成膜処理に用いない各発振部を、電力供給部からの電力が供給された待機状態とし、この待機状態の発振部の制御手段に切換信号を入力するだけで電力が投入されるものが切換わるため、電力供給部からの投入電力自体を切換えるものと比較して投入電力の切り換えを迅速にできる。また、機械的な接点を有する切換器を設けていないため、低コストであり、その上、機械的な接点を有する切換器と比較して十分な耐久性を有し、メンテナンス頻度を著しく軽減できる。
前記発振用スイッチ回路は、前記分配電力ライン間に設けた複数のスイッチングトランジスタを備え、前記切換手段からの切換信号が入力されない場合、制御手段によって一対のターゲットへの出力ラインが同電位になるように各スイッチングトランジスタを制御し、その発振部からの出力を遮断すればよい。
また、前記切換手段と各発振部の制御手段とを、有線または無線で両方向から通信自在とし、制御手段からの制御信号で切換手段の作動を可能としておけば、例えば、処理基板を順次搬送して成膜する場合に、成膜するものを自動で切換えるようにスパッタリング装置を自動化できてよい。
この場合、前記真空チャンバを別個のものとした場合、各真空チャンバをゲートバルブを設けた搬送チャンバを介して接続すると共に、真空チャンバ相互間で処理基板の搬送を可能とする基板搬送手段を設けるのがよい。
以上説明したように、本発明のスパッタリング装置は、一対のターゲットへの投入電力を迅速に切換えることができ、また、十分な耐久性を有し、その上、低コストにできるという効果を奏する。
図1を参照して、1は、本発明のマグネトロンスパッタリング装置(以下、「スパッタ装置」という)である。スパッタ装置1は、カソード表面に蓄積する電荷が反対側の位相電圧の印加によって打ち消されることで安定的な放電が得られるように交流電源を用いたものであり、相互に隔絶された第1及び第2の各真空チャンバ11a、11bを有する。
各真空チャンバ11a、11bは、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段(図示せず)を介して所定の真空度に保持できる。この場合、各真空チャンバ11a、11b相互を、ゲートバルブを設けた搬送チャンバ(図示せず)によって連結し、処理基板Sが装着されるキャリア2を有する公知の基板搬送手段を設け、駆動手段を間欠駆動させて、各真空チャンバ11a、11bにそれぞれ設けた後述の一対のターゲットに対向した位置に処理基板Sを順次搬送し、膜厚の厚い薄膜や多層膜を形成できる。
第1及び第2の各真空チャンバ11a、11bには、ガス導入手段3が設けられている。ガス導入手段3は、マスフローコントローラ31を設けたガス管32を介してガス源(図示せず)に連通しており、Arなどのスパッタガスや反応性スパッタリングの際に用いるO、HO、H、Nなどの反応ガスが第1及び第2の各真空チャンバ11内に一定の流量で導入できる。第1及び第2の各真空チャンバ11a、11bの下側には、カソード電極Cが配置されている。
カソード電極Cは、処理基板Sに対向するように配置した一対のターゲット41a、41b及び41c、41dを有する。各ターゲット41a、41b及び41c、41dは、Al、Ti、MoやITOなど、処理基板S上に成膜しようする薄膜の組成に応じて公知の方法で作製され、略直方体(上面視において長方形)に形成されている。各ターゲット41a、41b及び41c、41dは、スパッタリング中、ターゲット41a、41b及び41c、41dを冷却するバッキングプレート42に、インジウムやスズなどのボンディング材を介して接合され、図示しない絶縁材を介してカソード電極Cのフレームに取付けられ、各真空チャンバ11a、11b内にフローティング状態に配置されている。
この場合、第1及び第2の各真空チャンバ11a、11b内にそれぞれ配置した一対のターゲット41a、41b及び41c、41dは、その未使時のスパッタ面411が、処理基板Sに平行な同一平面上に位置するように並設され、各ターゲット41a、41b及び41c、41dの向かい合う側面相互の間には、アノードやシールドなどの構成部品を何ら設けていない。各ターゲット41a、41b及び41c、41dの外形寸法は、各ターゲット41a、41b及び41c、41dを並設した際に処理基板Sの外形寸法より大きくなるように設定している。
また、カソード電極Cは、各ターゲット41a、41b及び41c、41dの後方に位置して磁石組立体5を装備している。磁石組立体5は、各ターゲット41a、41b及び41c、41dに平行に設けられた支持板51を有する。この支持板51は、各ターゲット41a、41b及び41c、41dの横幅より小さく、ターゲット41a、41b及び41c、41dの長手方向に沿ってその両側に延出するように形成した長方形状の平板から構成され、磁石の吸着力を増幅する磁性材料製である。
支持板51上には、ターゲット41a、41b及び41c、41dの長手方向に沿った棒状の中央磁石52と、支持板51の外周に沿って設けた周辺磁石53とが交互に極性を変えて設けられている。この場合、中央磁石52の同磁化に換算したときの体積を、例えば周辺磁石52の同磁化に換算したときの体積の和(周辺磁石:中心磁石:周辺磁石=1:2:1)に等しくなるように設計している。
これにより、各ターゲット41a、41b及び41c、41dの前方に、釣り合った閉ループのトンネル状の磁束がそれぞれ形成され、ターゲット41a、41b及び41c、41dの前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲット41a、41b及び41c、41dのそれぞれ前方での電子密度を高くしてプラズマ密度を高くできる。
この場合、磁石組立体5に、図示しないモータなどの駆動手段を設け、この駆動手段によって、ターゲット41a、41b及び41c、41dの水平方向に沿った2箇所の位置の間で平行かつ等速で往復動させるようにし、ターゲット41a、41b及び41c、41d全面に亘って均等に侵食領域が得られるようにしている。
また、一対のターゲット41a、41b及び41c、41dには、交流電源からの出力ケーブルK1、K2がそれぞれ接続され、各真空チャンバ11a、11bにおいて、一対のターゲット41a、41b及び41c、41dに、所定の周波数(1〜400KHz)で交互に極性をかえて電圧が印加できる。この場合、出力電圧の波形については正弦波であるが、これに限定されるものではなく、例えば方形波でもよい。
ここで、一対のターゲット41a、41b及び41c、41d毎に交流電源を設けてもよいが、一対のターゲット41a、41b及び41c、41dに処理基板Sが対向した位置に搬送されてきたときのみ成膜処理を行うようなとき、いずれかの交流電源が未使用状態となって交流電源の使用効率が悪い。
本実施の形態では、商用電力ラインに接続され電力の供給を可能とする1個の電力供給部6と、一対のターゲット41a、41b及び41c、41dの数に一致した第1及び第2の各発振部7a、7bとに分けて交流電源を構成し、電力供給部6からの電力ライン64a、64bを分配器8で二分配し、この分配器8からの分配電力ライン81a、81b、81c、81dを発振部7a、7bにそれぞれ接続することとした。
図2に示すように、電力供給部6は、その作動を制御する第1のCPU回路61と、商用の交流電力(3相AC200V)が入力される入力部62と、入力された交流電力を整流して直流電力に変換する6個のダイオード63とを有し、直流電力ライン64a、64bを分配器8で分配した分配電力ライン81a、81b、81c、81dを介して、直流電力を第1及び第2の各発振部7a、7bに出力する役割を果たす。
また、電力供給部6には、直流電力ライン64a、64b間に設けたスイッチングトランジスタ65と、第1のCPU回路61に通信自在に接続され、スイッチングトランジスタ65のオン、オフを制御する第1のドライバー回路66a及び第1のPMW制御回路66bとが設けられている。この場合、電流検出センサ及び電圧検出トランスを有し、直流電力ライン64a、64b間の電流、電圧を検出する検出回路67a及びAD変換回路67bが設けられ、検出回路67a及びAD変換回路67bを介してCPU回路61に入力されるようになっている。
他方、同一構造の発振部7a(7b)には、第1のCPU回路61に通信自在にそれぞれ接続された第2のCPU回路71と、分配電力ライン81a、81b(81c、81d)間に設けた発振用スイッチ回路72を構成する4個の第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dと、第2のCPU回路71に通信自在に接続され、各スイッチングトランジスタ72a、72b、72c、72dのオン、オフを制御する第2のドライバー回路73a及び第2のPMW制御回路73bとが設けられている。
そして、第2のドライバー回路73a及び第2のPMW制御回路73bによって、例えば第1及び第2のスイッチングトランジスタ72a、72bと、第3及び第4のスイッチングトランジスタ72c、72dとのオン、オフのタイミングが反転するように各スイッチングトランジスタ72a、72b、72c、72dの作動を制御すると、発振用スイッチ回路72からの交流電力ライン74a、74bを介して正弦波の交流電力が出力できる。この場合、発振電圧、発振電流を検出する検出回路75a及びAD変換回路75bが設けられ、検出回路75a及びAD変換回路75bを介して第2のCPU回路71に入力されるようになっている。
交流電力ライン74a、74bは、公知の構造を有する出力トランス76に接続され、出力トランス76からの出力ケーブルK1(K2)が一対のターゲット41a、41b及び41c、41dにそれぞれ接続されている。この場合、電流検出センサ及び電圧検出トランスを有し、一対のターゲット41a、41b及び41c、41dへの出力電圧、出力電流を検出する検出回路77a及びAD変換回路77bが設けられ、検出回路77a及びAD変換回路77bを介して第2のCPU回路71に入力されるようになっている。これにより、スパッタリング中、交流電源を介して一定の周波数で交互に極性をかえて一対のターゲット41a、41b及び41c、41dに一定の電圧が印加できる。
また、検出回路77aからの出力は、出力電圧と出力電流との出力位相及び周波数を検出する検出回路78aに接続され、この検出回路78aに通信自在に接続された出力位相周波数制御回路78bを介して、出力電圧と出力電流の位相及び周波数が第2のCPU回路71に入力されるようになっている。これにより、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、73dのオン、オフを制御し、出力電圧と出力電流の位相が相互に略一致するように制御できる。
ところで、第1及び第2の各真空チャンバ11a、11bに配置した一対のターゲット41a、41b及び41c、41d相互間で投入電力を切換える際、この投入電力が迅速に切換わるようにする必要がある。本実施の形態では、各発振部7a、7bの発振用スイッチ回路72の作動を制御する制御手段である第2のCPU回路71に通信ケーブル9a、9bを介してそれぞれ接続した切換手段9を設けた(図1参照)。この場合、切換手段9は、例えば公知の構造を有するリモコンであり、第1及び第2の各発振部7a、7bに設けた補助電源(図示せず)から補助電源ケーブルK3を介して電力供給を受け、可動接点91aを切換接点91b、91cとの間で切換えるスイッチ回路91を有し、このスイッチ回路91の作動を制御することで第2のCPU回路71に切換信号を出力する。
この場合、可動接点91aは、電力供給部6の第1のCPU回路61に通信ケーブル9cを介して接続され、第1のCPU回路61からの制御信号で接点を切り換える。尚、例えば、切換手段9に設けた操作ボタンなどの操作部を使用者が操作すると、接点が切り換わるようにしてもよい。
次に、本発明のスパッタリング装置1の作動について説明する。先ず、電力供給部6の第1の制御手段61から制御信号を切換手段9に入力し、この切換手段9によって、第1の真空チャンバ11bの一対のターゲット41a、41bに電力投入されるように切換信号を入力しておく。次いで、第1のCPU回路61からの制御信号でスイッチングトランジスタ65をオン制御すると、直流電力ライン64a、64bから分配電力ラインを介して第1及び第2の発振部7a、7bに直流電力が供給される。
次いで、切換信号が入力されている第2のCPU回路71からの制御信号で第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dの作動が制御されて、一対のターゲット41a、41bに交流電圧が印加される。この場合、切換信号が入力されていない第2の発振部7bには電力供給部6から分配電極ライン81c、81dを経て発振用スイッチ回路72に電力が供給された状態、つまり、第2の発振部7bは待機状態となる。
この場合、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、交流電力ライン74a、74b相互の間の電位が同一となるように発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力を遮断している。
そして、所定のスパッタガスを導入した状態で、一対のターゲット41a、41bに交流電圧が印加されると、各ターゲット41a、41bがアノード電極、カソード電極に交互に切替わり、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気が形成され、プラズマ雰囲気中のイオンがカソード電極となった一方のターゲット41a、41bに向けて加速されて衝撃し、ターゲット原子が飛散されることで、処理基板S表面に薄膜が形成される。
成膜処理が終了した後、基板搬送手段によって所定の薄膜が形成された処理基板Sを第2の真空チャンバ11bに搬送すると共に、第1のCPU回路61からの制御信号で切換手段9を操作し、第2の真空チャンバ11b内の一対のターゲット41c、41dに電力投入されるように第2の発振部7bの第2のCPU回路71に切換信号を入力する。そして、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって第2の発振部7bの発振用スイッチ回路72を作動させ、一対のターゲット41c、41dに所定の周波数で交互に極性をかえて電圧の印加を印加することで、上記同様に成膜処理が行われる。この場合、第1の発振部7aは待機状態に戻る。
これにより、発振部7a、7bに電力供給部6からの電力が供給された待機状態とし、
この待機状態の発振部7a、7bの第2の制御手段71に切換信号を入力するだけで、電力が投入されるものが切換わるため、電力供給部6からの投入電力自体を切換えるものと比較してその切り換えを迅速にできる。また、機械的な接点を有する切換器を設けていないため、低コストであり、その上、機械的な接点を有する切換器と比較して十分な耐久性を有し、メンテナンス頻度を著しく軽減できる。
尚、本実施の形態では、2個の真空チャンバ11a、11bにそれぞれ一対のターゲット41a、41b及び41c、41dを設けたものについて説明したが、これに限定されるものではなく、同種または異種のターゲットの複数枚を、同一または複数の別個の真空チャンバに配置したものであれば、本発明を適用できる。
また、交流電源の第1及び第2の各制御手段61、71と切換手段9とを通信ケーブル9a、9b、9cを介して接続したものについて説明したが、これに限定されるものではなく、例えば光を用いた無線通信で切換信号をいずれかの制御手段に出力するようにしてもよく、さらに、各制御手段61、71と切換手段9とを、有線または無線で両方向から通信自在としておき、成膜が終了した後の信号を制御手段61、71から切換手段9に出力し、これにより、切換手段によって電力投入されるものに切換信号を出力するようにしてもよい。
本発明のスパッタリング装置を概略的に説明する図。 交流電源の構成を説明する図。
符号の説明
1 スパッタリング装置
11a、11b 真空チャンバ
41a、41b、41c、41d ターゲット
6 電力供給部
7a、7b 発振部
8 分配器
9 切換手段

Claims (4)

  1. 同一または異なる真空チャンバに配置した複数の一対のターゲットと、電力供給部及びこの電力供給部からの電力ラインを分配した分配電力ラインにそれぞれ接続された発振用スイッチ回路を有する複数の発振部に分けて構成され、いずれかの発振部の発振用スイッチ回路を介してこの発振部に接続された一対のターゲットに所定の周波数で交互に極性をかえて電圧を印加できる交流電源とを備え、前記各発振用スイッチ回路の作動を制御する制御手段と、前記複数の一対のターゲット相互間で交流電圧を印加されるものを切り換える切換信号を前記制御手段に入力する切換手段とを設けたことを特徴とするスパッタリング装置。
  2. 前記発振用スイッチ回路は、前記分配電力ライン間に設けた複数のスイッチングトランジスタを備え、前記切換手段からの切換信号が入力されない場合、制御手段によって一対のターゲットへの出力ラインが同電位になるように各スイッチングトランジスタを制御し、その発振部からの出力を遮断することを特徴とする請求項1記載のスパッタリング装置。
  3. 前記切換手段と各発振部の制御手段とを、有線または無線で両方向から通信自在とし、制御手段からの制御信号で切換手段の作動を可能としたことを特徴とする請求項1または請求項2記載のスパッタリング装置。
  4. 前記真空チャンバを別個のものとした場合、各真空チャンバをゲートバルブを設けた搬送チャンバを介して接続すると共に、真空チャンバ相互間で処理基板の搬送を可能とする基板搬送手段を設けたことを特徴とする請求項1乃至請求項3のいずれかに記載のスパッタリング装置。
JP2005325048A 2005-11-09 2005-11-09 スパッタリング装置 Active JP4889280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005325048A JP4889280B2 (ja) 2005-11-09 2005-11-09 スパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005325048A JP4889280B2 (ja) 2005-11-09 2005-11-09 スパッタリング装置

Publications (2)

Publication Number Publication Date
JP2007131896A JP2007131896A (ja) 2007-05-31
JP4889280B2 true JP4889280B2 (ja) 2012-03-07

Family

ID=38153790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005325048A Active JP4889280B2 (ja) 2005-11-09 2005-11-09 スパッタリング装置

Country Status (1)

Country Link
JP (1) JP4889280B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2613201B2 (ja) * 1987-01-23 1997-05-21 株式会社日立製作所 スパツタリング方法
JPH02258976A (ja) * 1988-09-26 1990-10-19 Tokuda Seisakusho Ltd スパッタ装置
JP2901317B2 (ja) * 1990-07-02 1999-06-07 株式会社日立製作所 スパッタ装置及びそれを用いた成膜方法
JP3047277B2 (ja) * 1993-08-23 2000-05-29 日本電子工業株式会社 グロー放電処理装置におけるアーク放電後の復帰方法
JP3975242B2 (ja) * 1997-05-16 2007-09-12 Hoya株式会社 反射防止膜を有するプラスチック光学部品
US6093293A (en) * 1997-12-17 2000-07-25 Balzers Hochvakuum Ag Magnetron sputtering source
JP4101554B2 (ja) * 2001-08-17 2008-06-18 株式会社神戸製鋼所 スパッタ装置及び方法
JP2004027277A (ja) * 2002-06-25 2004-01-29 Sanyo Shinku Kogyo Kk スパッタリング装置

Also Published As

Publication number Publication date
JP2007131896A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
KR101181875B1 (ko) 바이폴라 펄스 전원 및 이 바이폴라 펄스 전원을 복수대 병렬 접속하여 구성되는 전원 장치
KR101250336B1 (ko) 스퍼터링 방법
JP4963023B2 (ja) スパッタリング方法及びスパッタリング装置
JP4580781B2 (ja) スパッタリング方法及びその装置
JP5322234B2 (ja) スパッタリング方法及びスパッタリング装置
JPWO2008108185A1 (ja) 薄膜形成方法及び薄膜形成装置
KR101050121B1 (ko) 스퍼터링 장치 및 스퍼터링 방법
JP4320019B2 (ja) スパッタリング装置
KR101298166B1 (ko) 전원 장치
JP5016819B2 (ja) スパッタリング方法及びスパッタリング装置
TW200827466A (en) Thin film deposition method and thin film deposition apparatus
CN109957773B (zh) 溅射成膜装置和溅射成膜方法
JP5322235B2 (ja) スパッタリング方法
JP2007186726A5 (ja)
TWI401334B (zh) Sputtering apparatus and sputtering method
JP4889280B2 (ja) スパッタリング装置
JP3829175B2 (ja) レーザ誘導放電によるスイッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4889280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250