TWI514877B - 用於暗電流校正之系統、裝置及方法 - Google Patents

Description

用於暗電流校正之系統、裝置及方法

本發明大體係關於影像俘獲器件，且詳言之(但不排他地)，係關於用於影像俘獲器件之暗電流校正處理。

互補金屬氧化物半導體(「CMOS」)影像感測器(「CIS」)可產生不準確之影像資料，原因在於像素本身中之暗電流及像素之間的暗電流位準之變化。CIS陣列之每一像素提供一輸出電壓，該輸出電壓隨入射於該像素上之光而變化。令人遺憾的，暗電流增加了輸出電壓，並且使由成像系統提供之圖像降級。

可藉由讀取「黑色參考像素」來獲得與「真」黑色相關聯之類比電壓。在先前技術解決方案中，黑色參考像素為通常緊挨著作用中影像陣列排列之單獨結構。黑色參考像素用以產生低計數值或使用者指定之設定點值，其通常將顯示為黑色。

圖1為利用暗像素陣列作為黑色參考像素的先前技術成像系統之說明。成像系統100包括成像像素陣列105、暗像素陣列107、讀出電路110、功能邏輯115及控制電路120。像素陣列105經展示為成像感測器像素(例如，AP1、AP2、......、APn)之二維(「2D」)陣列，且暗像素陣列107經展示為被遮光之像素(例如，BP0、BP1、......、BP9)之單獨陣列。由暗像素陣列107產生之黑色參考信號用以調整、偏移或 以其他方式校準成像感測器之黑色位準設定點，從而考量暗電流之變化。然而，對單獨成像組件產生該黑色參考信號之需求增大了成像系統100之大小。

100‧‧‧成像系統

105‧‧‧成像像素陣列

107‧‧‧暗像素陣列

110‧‧‧讀出電路

115‧‧‧功能邏輯

120‧‧‧控制電路

200‧‧‧成像系統

205‧‧‧像素陣列

210‧‧‧讀出電路

215‧‧‧功能邏輯

220‧‧‧控制電路

230‧‧‧暗電流校準電路

300‧‧‧成像像素

305‧‧‧基板

310‧‧‧金屬堆疊

315‧‧‧感光或光電二極體(「PD」)區域

325‧‧‧像素電路區域

330‧‧‧快門總成

400‧‧‧成像像素

405‧‧‧基板/EPI層

410‧‧‧彩色濾光片

411‧‧‧快門總成

415‧‧‧微透鏡

420‧‧‧PD區域

425‧‧‧互連擴散區域

430‧‧‧像素電路區域

435‧‧‧像素電路層

440‧‧‧金屬堆疊

441‧‧‧金屬間電介質層

443‧‧‧金屬間電介質層

445‧‧‧擴散井

450‧‧‧浮動擴散部

470‧‧‧鈍化或釘紮層

480‧‧‧光

501‧‧‧影像感測器

502‧‧‧不透明/透明快門

503‧‧‧黏著劑

600‧‧‧相機總成

610‧‧‧RS電晶體

611‧‧‧基板

612‧‧‧金屬堆疊

614‧‧‧彩色濾光片

615‧‧‧微透鏡

616‧‧‧黏著膠

617‧‧‧快門總成

630‧‧‧快門單元

631‧‧‧防護玻璃罩

632‧‧‧透明電極

633‧‧‧透明電極

634‧‧‧液晶胞元

640‧‧‧快門單元

641‧‧‧防護玻璃罩

642‧‧‧電極

643‧‧‧液晶胞元

M1‧‧‧金屬層

M2‧‧‧金屬層

參看以下圖描述本發明之非限制性且非窮盡性之實施例，其中除非另有指定，否則各圖中相同參考數字指代相同部件。圖式未必按比例，而重點在於說明所描述之原理。

圖1為利用暗像素陣列作為黑色參考像素的先前技術成像系統之說明。

圖2為說明根據本發明之一實施例的成像系統之功能方塊圖。

圖3說明根據本發明之一實施例的習知前側照明式CMOS成像像素。

圖4為根據本發明之一實施例的背側照明式CMOS成像像素之混合橫截面/電路說明。

圖5為根據本發明之一實施例的影像感測器及快門總成之說明。

圖6A至圖6C為根據本發明之一實施例的相機總成之橫截面圖。

圖7為根據本發明之一實施例的用於為了暗電流校正處理而獲取黑色參考像素之過程之流程圖。

接著為某些細節及實施之描述，包括圖之描述(其可描繪下文描述之一些或所有實施例)，以及論述本文中提出的發明性概念之其他潛在實施例或實施。下文提供本發明之實施例的概述，接著為參看圖式之較詳細描述。

本文描述用於為了對於影像俘獲器件之暗電流校正處理而獲得黑色參考像素之裝置、系統及方法之實施例。在以下描述中，闡述了許多特定細節以提供對實施例之透徹理解。然而，熟習此項技術者將 認識到，可在無該等具體細節中之一或多者之情況下或藉由其他方法、組件、材料等實踐本文中所描述之技術。在其他情況下，未展示或詳細描述熟知結構、材料或操作以免使某些態樣難懂。

貫穿本說明書對「一個實施例」或「一實施例」之提及意謂結合本發明之至少一個實施例中包括的實施例描述之特定特徵、結構、過程、區塊或特性。因而，片語「在一個實施例中」或「在一實施例中」在貫穿本說明書各處之出現未必意謂著該片語皆指代同一實施例。在一或多個實施例中，特定特徵、結構或特性可以用任何合適方式組合。

圖2為說明根據本發明之一實施例的成像系統之功能方塊圖。所說明之實施例成像系統200包括像素陣列205、讀出電路210、功能邏輯215及具有暗電流校準電路230之控制電路220。

像素陣列205為成像感測器胞元或像素胞元(例如，像素P1、P2、......、Pn)之二維(2D)陣列。在一個實施例中，每一像素胞元為互補金屬氧化物半導體(CMOS)成像感測器(CIS)。像素陣列205可經實施為前側照明式(FSI)影像感測器或背側照明式(BSI)影像感測器。如所說明，每一像素胞元佈置成列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取人、地點或物件之影像資料，其可接著用以再現該人、地點或物件之影像。如下文更詳細描述，像素陣列205利用快門總成(例如，金屬層或液晶快門總成)來產生用於暗電流校正及/或固定型樣雜訊減少之黑色參考信號。

在每一像素已獲取其影像資料或影像電荷之後，影像資料由讀出電路210讀出，且經傳送至功能邏輯215。讀出電路210可包括行放大電路、類比/數位(ADC)轉換電路或其他者。功能邏輯215可僅儲存影像資料，或甚至藉由施加後期影像效果(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱影像資料。在一個實施 例中，讀出電路210可沿讀出行線一次讀出一列影像資料，或可使用多種其他技術(未說明)(例如，串行讀出、沿讀出列線之行讀出或同時完全並行讀出所有像素)讀出影像資料。應瞭解，將像素陣列205內的像素胞元之線指定為列或行為任意的，且為旋轉透視圖之指定。因而，使用術語「列」及「行」僅意欲將兩個軸相對於彼此加以區分。

控制電路220耦接至像素陣列205，且包括用於控制像素陣列205之操作特性的邏輯及驅動器電路。舉例而言，控制電路220可產生重設、列選擇及傳送信號。控制電路220可包括列驅動器以及其他控制邏輯。

在此實施例中，暗電流校準電路230接收由像素陣列205產生之黑色參考信號，其最終用以調整、偏移或以其他方式校準成像感測器(即，APS)之黑色位準設定點，從而考量暗電流之變化。在所說明之實施例中，因為每一作用中像素對黑色位準設定點之許多影響具有局部化之變化，所以可能需要分佈黑色參考像素以更好地考量此等局部變化。此等局部化之影響中之一些可包括溫度、寄生電容、結構設計差異、晶格結構缺陷及類似者。因此，像素陣列205可在多種不同型樣下(例如，圍繞陣列之周界、在陣列之角落中、在一或多個行中、在一或多個列中、在一或多個群集中、在棋盤形圖案中、在不規則分佈中或以其他方式)俘獲黑色參考信號。

在操作期間，每一作用中像素獲取兩個狀態(亮及暗)中之影像資料或影像電荷。舉例而言，在利用液晶快門總成之實施例中，該亮狀態對應於在該快門處於透明狀態中時獲取之影像資料，而該暗狀態對應於在該快門處於不透明狀態時獲取之影像資料。該影像資料由讀出電路210讀出，並且經傳送至功能邏輯215。在一個實施例中，在向晶片外輸出影像資料之前，在讀出電路210內執行影像資料之暗電流校準。在一替代實施例中，黑色參考信號與未經校正之影像資料一起被 向晶片外傳送至系統軟體中，或被傳送至晶片外硬體校準邏輯中。在此等替代實施例中之一者中，參照縮放之黑色參考信號使用系統軟體中之後期影像處理在晶片外執行位準校準。在又一替代性實施例中，將溫度信號(來自安置於像素陣列晶粒201上之溫度感測器)及黑色參考信號連同影像資料及後期處理一起讀出，該後期處理用以對黑色參考信號進行溫度縮放及使用黑色參考信號對影像資料進行位準校正。

讀出電路210可包括放大電路、類比/數位轉換電路或其他者。在所說明之實施例中，讀出電路210包括黑色位準校準電路225，用於調整或校準每一作用中像素之黑色位準設定點。在一個實施例中，該黑色位準設定點為自每一作用中像素輸出之信號位準，像素被視為在該信號位準下已俘獲了「真」黑色影像。暗電流校準電路230可參照來自其對應的黑色參考信號之輸出值縮放(例如，偏移、線性縮放、非線性縮放或其一些組合)作用中像素中之每一者的電壓輸出。

儘管圖2將暗電流校準電路230說明為在讀出電路210內部，但應瞭解，暗電流校準電路230可整合至與像素陣列205相同之晶粒上的其他功能區塊中。舉例而言，暗電流校準電路230可經實施為用於執行嵌入邏輯之專用電路，或執行嵌入在晶粒上其他處的韌體之通用處理器。或者，由暗電流校準電路230執行之功能可實施為功能邏輯215內之軟體邏輯並且在晶粒外執行。在一個實施例中，僅韌體/軟體邏輯可儲存在晶粒外，並且在起動時導入至暗電流校準電路230中。

圖3說明根據本發明之一實施例的習知FSI CMOS成像像素。成像像素300為圖2之像素陣列205內的像素P1至Pn之一可能實施。成像像素300之前側為基板305之上面安置有像素電路並且上面形成有用於重新分配信號之金屬堆疊310的側。金屬層(例如，金屬層M1及M2)經按創建入射於成像像素300之前側上的光可經由其到達感光或光電二極體(「PD」)區域315之光學通道的方式圖案化。該前側可進一步包括 一彩色濾光片層，以實施彩色感測器及微透鏡以將光聚焦至PD區域315上。

成像像素300包括安置於鄰近於PD區域315之像素電路區域325內的像素電路。此像素電路提供用於成像像素300之習知操作的多種功能性。舉例而言，像素電路區域325可包括用於以下操作之電路：開始獲取PD區域315內之影像電荷，將在PD區域315內積累之影像電荷重設至用於隨後影像之預備成像像素300，或將由成像像素300獲取之影像資料傳送出去。

在此實施例中，展示成像像素300利用快門總成330俘獲亮及暗狀態中之影像資料或影像電荷。舉例而言，在快門總成330包含液晶材料之實施例中，該亮狀態對應於當快門總成330處在透明狀態中時獲取之影像資料，而該暗狀態對應於當快門總成330處在不透明狀態中時獲取之影像資料。在該暗狀態中俘獲之影像資料可用於如本文中所描述的暗電流校準過程。

圖4為根據本發明之一實施例的BSI CMOS成像像素之混合橫截面/電路說明。成像像素400為圖2之像素陣列205內的像素P1至Pn之一可能實施。成像像素400之所說明之實施例包括一基板/EPI層405、一彩色濾光片410、一微透鏡415、一PD區域420、一互連擴散區域425、一像素電路區域430、一像素電路層435及一金屬堆疊440。像素電路區域430之所說明實施例包括像素(例如，4T像素或任何功能等效物)，以及其他未展示之電路(例如，增益電路、ADC電路、γ控制電路、曝光控制電路等)，其安置於擴散井445上方。浮動擴散部450安置在擴散井445內，且耦接在傳送電晶體TX與SF電晶體T3之閘極之間。金屬堆疊440之所說明之實施例包括由金屬間電介質層441及443分開之兩個金屬層M1及M2。儘管圖4僅說明兩層金屬堆疊，但金屬堆疊440可包括用於在像素陣列205之前側上方導引信號的更多或更少 之層。在一個實施例中，鈍化或釘紮層470安置在互連擴散區域425上方。最後，淺溝槽隔離(「STI」)將成像像素400與鄰近像素(未說明)隔離開來。

如所說明，成像像素400對於入射於其半導體晶粒之背側上的光480感光。藉由使用背側照明式感測器，可將像素電路區域430定位成與光電二極體區域420重疊之配置。藉由非常接近每一PD區域420插入電路，由於PD區域420與額外像素內電路之間的較短電互連，所以可減少電路雜訊並且可改善雜訊抗擾性。此外，背側照明配置提供更大靈活性以在金屬堆疊440內在主體像素陣列之前側上方導引信號，並且不干擾光480。在一個實施例中，在金屬堆疊440內將快門信號導引至該主體像素陣列內之像素。

在此實施例中，展示了像素400利用快門總成411俘獲亮及暗狀態中之影像資料或影像電荷。舉例而言，在快門總成411包含液晶材料之實施例中，該亮狀態對應於當快門總成411處在透明狀態中時獲取之影像資料，而該暗狀態對應於當快門總成411處在不透明狀態中時獲取之影像資料。在該暗狀態中俘獲之影像資料可用於如本文中所描述的暗電流校準過程。

圖5為根據本發明之一實施例的影像感測器及快門總成之說明。圖5展示了不透明/透明快門502(例如，液晶快門)，其藉由使用(例如)黏著劑503黏附在影像感測器501上方。可存在任何數目個其他方式將諸如液晶快門之快門定位在影像拾取元件晶片上方，在影像拾取元件晶片與其光將由影像感測器501俘獲之物件之間。影像感測器501可包含一CMOS固態影像拾取元件，其含有像素電路及讀出電路及其他電路(例如，如圖2中所示)。其亦可包括用於控制快門之電路，但在一些實施例中，此電路可能為更高級別之系統模組的部分，並且並不包含在與影像拾取元件晶片相同之矽基板內。

不透明/透明快門502可操作以用於建立入射至影像感測器501之像素單元的光(即，影像光)之狀態，或將像素單元與光屏蔽之狀態。圖5中將該快門單元說明為液晶快門，其為透明/不透明型液晶快門；在其他實施例中，該快門單元可將金屬層用於將像素單元與光屏蔽。在此實施例中，不透明/透明快門502分別在快門控制單元之控制下經控制為透明或不透明，且與影像感測器501上之像素控制單元協作。快門構造及快門控制單元可允許逐像素、逐線或同時使所有像素曝露於入射光，原因在於具有其自身之對透明性或不透明性的可控制線之陣列，此等線與影像感測器晶片像素陣列線對準。

圖6A至圖6C為根據本發明之一實施例的相機總成之橫截面圖。在此實施例中，相機總成600包括一成像像素陣列。該陣列之每一像素為由基板611及金屬堆疊612形成。舉例而言，該陣列之每一像素可具有形成在基板611中之PD區域，其接收穿過金屬堆疊612之光，類似於圖3中所示之FSI成像像素300。在其他實施例中，相機系統600可包含一BSI像素陣列。

該FSI陣列之每一像素可利用對應的彩色濾光片614及微透鏡615。成像系統610進一步包括黏著膠616及安置在該微透鏡上方之快門總成617。

快門總成可包含如圖6B中所示之總成，其置放在防護玻璃罩631上。在此實例中，將快門單元630展示為包含安置在透明電極632與633之間的液晶胞元634。該透明電極控制該液晶胞元之不透明性。在其他實施例中，快門總成可包含如圖6C中所示之總成。在此實例中，快門單元640利用防護玻璃罩641作為液晶胞元643之一側，藉此消除對除如所展示之電極642之外的透明電極之需求。

圖7為根據本發明之一實施例的用於為了暗電流校正處理而獲取黑色參考像素之過程之流程圖。如本文中所說明之流程圖提供各種過 程動作的序列之實例。儘管按特定順序或次序來展示，但除非另有指定，否則該等動作之次序可修改。因此，所說明之實施應僅被理解為實例，並且所說明之過程可按不同次序來執行，且一些動作可並行地執行。另外，在本發明之各種實施例中，可省略一或多個動作；因此，並非每個實施中皆需要所有動作。其他過程流程係可能的。

過程700包括用於重設成像系統之像素陣列的光電二極體及浮動擴散節點之操作，701。一旦此等元件經重設，在像素系統之快門總成處在透明狀態中時獲取影像資料(即，亮影像資料)，702，及在像素系統之快門總成處在不透明狀態中時獲取影像資料(即，暗影像資料)，703。重要地，注意，在本發明之各種實施例中，獲取亮及暗影像資料可以任何次序進行，且包含獲取亮及暗影像資料任何次數--例如，獲取影像之狀態可包含亮-暗、暗-亮、暗-亮-暗、亮-暗-亮等。

接著將亮及暗影像資料傳送至浮動擴散節點，其分別被展示為操作704及705。在本發明之實施例中，快門單元可允許逐像素、逐線或同時使所有像素曝露於入射光，原因在於具有其自身之對透明性或不透明性的可控制線之陣列，此等線與影像感測器晶片像素陣列線對準；因此，亮及暗影像資料經傳送至浮動擴散節點的方式之次序可取決於快門單元之操作。

執行暗電流校正處理以組合自亮及暗兩個狀態俘獲之信號影像資料，706。該處理利用自暗狀態(亦即，當快門屏蔽一或多個像素之光時)俘獲之信號影像資料，作為對場景影像資料之暗電流分量的可信表示。在亮狀態期間俘獲之對應的影像信號資料可藉由比例因子修改及/或自經處理之場景影像資料移除，以便產生準確的暗電流影像及/或減少固定型樣雜訊。因此，自該暗電流校正處理產生的場景影像資料包含在亮狀態期間俘獲的影像信號資料之一子集，及包括在暗 狀態期間俘獲的影像信號資料之一子集之暗電流分量。

本發明之所說明之實施例的以上描述(包括摘要中描述之內容)並不意欲為詳盡的或將本發明限於所揭示之精確形式。雖然本文中出於說明性目的描述了本發明之特定實施例及實例，但熟習此項技術者將認識到，在本發明之範圍內各種修改係可能的。舉例而言，在一個實施例中，可自像素胞元省略RS電晶體610。省略RS電晶體610將不會影響在環境光偵測模式期間該等像素胞元之操作。在一個實施例中，兩個或兩個以上光電二極體共用像素胞元之像素電路，諸如，重設電晶體、源極隨耦器電晶體或列選擇電晶體。

可按照以上詳細描述對本發明作出修改。在以下申請專利範圍中使用之術語不應被解釋為將本發明限於說明書中揭示之特定實施例。相反地，本發明之範疇應完全由以下申請專利範圍判定，應根據申請專利範圍解釋的建立之原則來解釋以下申請專利範圍。

200‧‧‧成像系統

205‧‧‧像素陣列

210‧‧‧讀出電路

215‧‧‧功能邏輯

220‧‧‧控制電路

230‧‧‧暗電流校準電路

Claims (20)

1. 一種固態影像拾取裝置，其包含：一像素單元，其包含複數個像素；一快門單元，其安置在該像素單元上方並包括與該像素單元之該複數個像素對準之一透明性或不透明性可控制線之陣列；一快門控制單元，其可在逐像素(pixel-by-pixel)或逐像素線(pixel line-by-pixel line)的基礎上控制將入射光曝露於該像素單元之該複數個像素上及將入射光與該像素單元之該複數個像素屏蔽；一像素控制單元，其用於回應於接收到一影像俘獲命令來控制該像素單元之該複數個像素胞元(pixel cells)，包括經由該快門單元建立使該像素單元之每一像素上的入射光曝露之一第一狀態及將入射光與該像素單元之一或多個像素屏蔽之一第二狀態；及一讀出單元，其用於：讀取在該第一狀態及該第二狀態期間俘獲之來自該像素單元之每一像素的影像信號資料；及輸出場景影像資料，該場景影像資料包含在該第一狀態期間俘獲的影像信號資料之一子集，及包括在該第二狀態期間俘獲的影像信號資料之一子集之一暗電流(dark current)分量。
2. 如請求項1之裝置，其中該像素單元包含互補金屬氧化物半導體(CMOS)背側照明式(BSI)像素之一陣列。
3. 如請求項1之裝置，其中該像素單元包含互補金屬氧化物半導體(CMOS)前側照明式(FSI)像素之一陣列。
4. 如請求項1之裝置，其中該快門單元包括用於覆蓋該像素單元之 該等像素的一金屬層。
5. 如請求項1之裝置，其中該快門單元包含一液晶快門單元。
6. 如請求項5之裝置，其中該液晶快門單元包含：一第一透明電極及一第二透明電極；及一液晶胞元，其安置在該等透明電極之間。
7. 如請求項5之裝置，其中該液晶快門單元包含：一透明電極；及一液晶胞元，其安置在該透明電極與安置在該像素單元上方之一防護玻璃罩總成之間。
8. 如請求項1之裝置，其中在該第一狀態期間俘獲之該信號資料係在於該第二狀態期間俘獲之該信號資料後俘獲的。
9. 如請求項1之裝置，其中在該第二狀態期間俘獲之該信號資料係在於該第一狀態期間俘獲之該信號資料後俘獲的。
10. 如請求項1之裝置，該像素單元進一步包含：一彩色濾光片層，其覆蓋該複數個像素；及一陣列之微透鏡，其安置在該彩色濾光片層上方且與該複數個像素對準。
11. 一種影像俘獲方法，其包含：接收一影像俘獲命令；回應於接收到該影像俘獲命令而經由一像素單元之複數個像素胞元俘獲影像信號資料，其中俘獲影像信號資料包括經由安置在該像素單元上方之一快門單元建立使該像素單元之每一像素上的入射光曝露之一第一狀態及將入射光與該像素單元之一或多個像素屏蔽之一第二狀態，其中該快門單元包含與該像素單元之該複數個像素對準之一透明性或不透明性可控制線之陣列，且其經由一快門控制單元控制以在逐像素或逐像素線的基 礎上控制將入射光曝露於該像素單元之該複數個像素上及將入射光與該像素單元之該複數個像素屏蔽；讀取在該第一狀態及該第二狀態期間俘獲之來自該像素單元之每一像素的影像信號資料；及輸出場景影像資料，該場景影像資料包含在該第一狀態期間俘獲的影像信號資料之一子集，及包括在該第二狀態期間俘獲的影像信號資料之一子集之一暗電流分量。
12. 如請求項11之方法，其中該像素單元包含互補金屬氧化物半導體(CMOS)背側照明式(BSI)像素之一陣列。
13. 如請求項11之方法，其中該像素單元包含互補金屬氧化物半導體(CMOS)前側照明式(FSI)像素之一陣列。
14. 如請求項11之方法，其中該快門單元包括用於覆蓋該像素單元之該像素的一金屬層。
15. 如請求項11之方法，其中該快門單元包含一液晶快門單元。
16. 如請求項15之方法，其中該液晶快門單元包含：一第一透明電極及一第二透明電極；及一液晶胞元，其安置在該等透明電極之間。
17. 如請求項15之方法，其中該液晶快門單元包含：一透明電極；及一液晶胞元，其安置在該透明電極與安置在該像素單元上方之一防護玻璃罩總成之間。
18. 如請求項11之方法，其中在該第一狀態期間俘獲之該信號資料係在於該第二狀態期間俘獲之該信號資料後俘獲的。
19. 如請求項11之方法，其中在該第二狀態期間俘獲之該信號資料係在於該第一狀態期間俘獲之該信號資料後俘獲的。
20. 如請求項11之方法，該像素單元進一步包含： 一彩色濾光片層，其覆蓋該複數個像素；及一陣列之微透鏡，其安置在該彩色濾光片層上方且與該複數個像素對準。