TWI508455B - 時脈調整裝置及其相關時脈調整方法 - Google Patents

時脈調整裝置及其相關時脈調整方法 Download PDF

Info

Publication number
TWI508455B
TWI508455B TW103103073A TW103103073A TWI508455B TW I508455 B TWI508455 B TW I508455B TW 103103073 A TW103103073 A TW 103103073A TW 103103073 A TW103103073 A TW 103103073A TW I508455 B TWI508455 B TW I508455B
Authority
TW
Taiwan
Prior art keywords
signal
clock
frequency
reference signal
adjustment
Prior art date
Application number
TW103103073A
Other languages
English (en)
Other versions
TW201515393A (zh
Inventor
Chi Yi Shao
Chi Chang Lin
Yu Hsiung Tsai
Original Assignee
Ememory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ememory Technology Inc filed Critical Ememory Technology Inc
Publication of TW201515393A publication Critical patent/TW201515393A/zh
Application granted granted Critical
Publication of TWI508455B publication Critical patent/TWI508455B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H03K3/02315—Stabilisation of output, e.g. using crystal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

時脈調整裝置及其相關時脈調整方法
本發明是有關於一種時脈調整裝置及其方法，且特別是有關於一種自動時脈調整裝置及其相關時脈調整方法。
一般來說，設計在積體電路中的弛張振盪器(relaxation oscillator)需要進行時脈信號調整動作(clock trimming action)。如此，才可確認弛張振盪器產生準確的時脈信號。
美國專利US 8,058,893揭露一種可降低內部振盪器測試時間的頻率調整(frequency trimming for internal oscillator for test-time reduction)。請參照第1A圖與第1B圖，其所繪示時脈調整系統及其相關信號示意圖。此系統10包括：一測試器(tester)12與一微控制器積體電路(micro controller integrated circuit)11。微控制器積體電路11包括：石英振盪器(crystal oscillator)21、內嵌式振盪器(on-chip oscillator)13、匯流排19、記憶體18、調整暫存器(trimming register)15、處理器(processor)17、內嵌式除錯器(on-chip debugger)22、I/O暫存器16、計數器14、多工器(MUX)20、以及多個端點23~26。
當系統10開始進行時脈調整時，測試器12將內部測試程式28轉換成為串列資料，經由端點26、內嵌式除錯器22以及匯流排19儲存於至記憶體18內。接著，處理器17根據測試程式28，產生一調整數值(trimming value)至調整暫存器15，並且提供邏輯“1”的控制信號(Control)至多工器20。因此，內嵌式振 盪器13即根據調整暫存器15中的調整數值產生時脈信號(CLK)，並經由多工器20傳遞至計數器14。
當測試器12輸出的參考信號為高準位時，經由端點23傳遞至計數器14將使得計數器14被致能(enable)而開始計數時脈信號(CLK)的脈波數目。當參考信號回復為低準位後，計數器14輸出一計數值(Count)經由匯流排19而傳遞至處理器17。再者，處理器17即根據計數值(Count)進一步變更調整數值29，以進行時脈號(CLK)的頻率調整。
利用重複上述的步驟，處理器17可繼續產生不同的調整數值並重複相同的動作，並根據計數器14輸出的計數值(Count)來判斷時脈信號(CLK)。當處理器17接收到的計數值(Count)符合一預設值時，即確認時脈信號(CLK)的頻率到達預設頻率，而其對應的調整數值29即儲存於記憶體18中。最後，處理器17控制I/O暫存器16由端點24產生完成信號(Done)至測試器12，以通知測試器12時脈信號調整動作完成。當然，如果處理器17產生不同的調整數值後，其計數值(Count)仍無法符合此預設值時，則處理器17控制I/O暫存器16由端點25產生失敗信號(Fail)至測試器12，以通知測試器12時脈信號調整動作失敗。
如第1B圖所示，假設系統要將時脈信號(CLK)調整至1000Hz的目標頻率(target frequency)。於參考信號10ms的高準位區間，計數器14產生的計數值為7，則代表內嵌式振盪器13產生的時脈信號(CLK)頻率太慢(約為700Hz)，則內嵌式振盪器13被視為慢振盪器(slow oscillator)。此時，處理器17需要提高調整數值。
再者，於參考信號10ms的高準位區間，計數器14產生的計數值為13(約為1300Hz)，則代表內嵌式振盪器13產生的時脈信號(CLK)頻率太快，則內嵌式振盪器13被視為快振盪器(fast oscillator)。此時，處理器17需要降低調整數值。
最後，於參考信號10ms的高準位區間，計數器14 產生的計數值為10，則代表內嵌式振盪器13產生的時脈信號(CLK)頻率準確(約為1000Hz)，則內嵌式振盪器13被視為準確振盪器(accurate oscillator)。此時，處理器17即將對應的調整數值記錄於記憶體18中，並完成時脈信號調整動作。
然而，在美國專利US 8,058,893中有提到，由於參考信號與時脈信號(CLK)之間無法同步，其誤差(△t)最大可能會到達一個時脈週期(one clock cycle)。
本發明之主要目的在於提出一種時脈調整裝置及其相關時脈調整方法，藉由同步參考信號與時脈信號，使得調整後的時脈信號更準確。
本發明係有關於一種時脈調整裝置，接收由一參考信號，包括：一振盪器，具有一輸入端接收一偏壓信號，具有一輸出端產生一時脈信號，其中，於該參考信號的一特定區間內，該振盪器產生的該時脈信號之頻率比例於該偏壓信號之振幅；一判斷單元，接收該時脈信號與該參考信號，其中，該判斷單元將該時脈信號進行一除頻動作後產生一除頻信號，且當該除頻信號匹配於該參考信號時，動作一通過信號；一拴鎖單元，於該通過信號動作後，動作一調整完成信號；以及一追蹤單元，接收該參考信號以計數該參考信號的脈波數目並產生一調整碼，並且根據該調整碼產生該偏壓信號至該振盪器，其中，當該調整完成信號動作後，該調整碼停止變化。
本發明更提出一種時脈調整方法，包括下列步驟：(a)接收一參考信號；(b)根據初始的一調整碼產生一時脈信號；(c)對該時脈信號進行一除頻動作後，產生一除頻信號；(d)判斷該除頻信號與該參考信號是否符合一特定關係；若否回到步驟(e)；以及，若是，回到步驟(f)；(e)將該調整碼增加一增量並據以產生該時脈信號，回到步驟(c)；以及(f)利用符合該特定關係的該調整碼 控制該時脈信號操作於一目標頻率。。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
10‧‧‧系統
11‧‧‧微控制器積體電路
12‧‧‧測試器
13‧‧‧內嵌式振盪器
14‧‧‧計數器
15‧‧‧調整暫存器
16‧‧‧I/O暫存器
17‧‧‧處理器
18‧‧‧記憶體
19‧‧‧匯流排
20‧‧‧多工器
21‧‧‧石英振盪器
22‧‧‧內嵌式除錯器
23~26‧‧‧端點
28‧‧‧測試程式
29‧‧‧調整數值
200‧‧‧時脈調整裝置
210‧‧‧振盪器
220‧‧‧判斷單元
222‧‧‧反閘
224‧‧‧及閘
226‧‧‧除頻器
230‧‧‧拴鎖單元
232‧‧‧栓鎖器
234‧‧‧累加單元
250‧‧‧追蹤單元
252‧‧‧計數器
254‧‧‧偏壓電流產生電路
第1A、1B圖所繪示為習知電流感測放大器示意圖。
第2A圖至第2D圖所繪示為本發明時脈調整裝置及其相關信號示意圖。
第3圖所繪示為本發明時脈調整方法第一實施例的流程圖。
第4圖所繪示為時脈調整裝置的第二實施例。
第5圖所繪示為本發明時脈調整方法第二實施例的流程圖。
請參照第2A圖至第2D圖，其所繪示為本發明時脈調整裝置及其相關信號示意圖。時脈調整裝置200包括：振盪器210、判斷單元220、拴鎖單元230、追蹤單元(tracking unit)250。
其中，石英振盪器(未繪示)可產生頻率準確的參考信號(REF)並輸入時脈調整裝置200。再者，振盪器210為一電流型持張振盪器(current-mode relaxation oscillator)，當偏壓電流(Iosc)越大時，產生的時脈信號(CLK)頻率越高；當偏壓電流(Iosc)越小時，產生的時脈信號(CLK)頻率越低。亦即，時脈信號的頻率正比於該偏壓電流的振幅。當然，振盪器210也可以是電壓型持張振盪器，並且振盪器210，產生的時脈信號(CLK)比例於偏壓電壓(bias voltage)。換言之，振盪器210係受控於一偏壓信號，該偏壓信號可為偏壓電流者偏壓電壓。
判斷單元220包括：反閘222、及閘224以及除頻器226。除頻器226的重置端(reset)接收參考信號，並且於參考信號(REF)的低準位時重置除頻器226。再者，除頻器226輸入端接收振盪器210輸出的時脈信號(CLK)，並且將時脈信號(CLK)進行 除頻動作以產生除頻信號(D)。
反閘222輸入端接收參考信號(REF)；及閘224之一輸入端連接至反閘222輸出端，及閘224之另一輸入端接收除頻信號(D)，及閘224輸出端產生通過信號(Pass)。基本上，當通過信號(Pass)為高準位時代表通過信號(Pass)動作，當通過信號(Pass)為低準位時代表通過信號(Pass)不動作。
根據本發明的第一實施例，除頻器226係將時脈信號(CLK)的頻率除以32後產生除頻信號(D)，亦即每當時脈信號(CLK)產生16個脈波時，除頻信號(D)將會改變其準位。當然，在此領域的技術人員也可以根據實際的需求，將時脈信號(CLK)的頻率除以一特定值後來產生除頻信號(D)，並進行時脈信號(CLK)的調整。
拴鎖器單元230包括一拴鎖器232，其致能端(EN)受控於致能調整信號(EN_TRIM)。拴鎖器232的輸入端接收通過信號(Pass)，其輸出端產生調整完成信號(TRIM_RDY)。基本上，當致能調整信號(EN_TRIM)致能拴鎖器232時，調整完成信號(TRIM_RDY)為低準位，代表調整完成信號(TRIM_RDY)未動作，並且時脈信號調整動作尚未完成。當通過信號(Pass)動作時，拴鎖器232會產生高準位的調整完成信號(TRIM_RDY)，代表調整完成信號(TRIM_RDY)動作，並且時脈信號調整動作完成。
追蹤單元250包括：計數器252與偏壓電流產生電路(bias current generating unit)254。計數器252，其致能端(EN)接收調整完成信號(TRIM_RDY)，輸入端接收參考信號(REF)，並且輸出端產生一調整碼(Trim_code)。基本上，在調整完成信號(TRIM_RDY)未動作時，計數器252被致能，計數器525開始計數參考信號(REF)的脈波數目，並產生調整碼(Trim_code)。當調整完成信號(TRIM_RDY)動作時，計數器252被禁能(disable)，計數器525停止計數參考信號(REF)的脈波數目，並且不再改變調整碼(Trim_code)。
偏壓電流產生電路254的致能端(EN)接收致能調整信號(EN_TRIM)。再者，於致能調整信號(EN_TRIM)動作時，偏壓電流產生電路254根據調整碼(Trim_code)來產生對應的偏壓電流(Iosc)至振盪器210。再者，如果振盪器210為電壓型持張振盪器，則偏壓電流產生電路254需要由偏壓電壓產生電路所取代。
根據本發明的第一實施例，調整碼(Trim_code)之數值即為參考信號(REF)的脈波數目。而偏壓電流(Iosc)之大小比例(例如正比例)於調整碼(Trim_code)。
請參照第2B圖，其為本發明的一個具體範例，利用時脈調整裝置200將振盪器210的時脈信號(CLK)調整至30MHz的目標頻率。再者，石英振盪器產生的參考信號(REF)，其責任週期為50%，且週期為1.06μs，亦即參考信號(REF)的高低準位各為0.53μs。因此，於時間點t0，致能調整信號(EN_TRIM)動作時，時脈調整裝置開始進行時脈信號調整動作。
如第2B圖所示，參考信號(REF)在時間點t0上升為高準位。此時，計數器252產生初始計數值，亦即初始調整碼(Trim_code)至偏壓電流產生電路254。而偏壓電流產生電路254即對應的產生初始的偏壓電流(Iosc)至振盪器210。而在參考信號(REF)的第一個高準位區間，振盪器210被致能，並根據初始的偏壓電流(Iosc)而開始產生時脈信號(CLK)至除頻器226。
在時間點t0之後，參考信號(REF)的第一個高準位區間(0.53μs)內，時脈信號(CLK)無法產生16個時脈，使得除頻器226輸出的除頻信號(D)無法改變為高準位。因此，調整完成信號(TRIM_RDY)無法動作，維持在低準位。
於時間點t0之後，參考信號(REF)的第二個高準位區間(0.53μs)，由於計數器252的計數值增加1，亦即調整碼(Trim_code)增加1，使得至振盪器210接收的偏壓電流(Iosc)也增加一個增量(△i)。因此，在參考信號(REF)的第二個高準位區間，時脈信號(CLK)的頻率增加一個增量(△f)。由於參考信號(REF) 的第二個高準位區間(0.53μs)內，時脈信號(CLK)仍無法產生16個時脈，使得除頻器226輸出的除頻信號(D)無法改變為高準位。因此，調整完成信號(TRIM_RDY)無法動作，維持在低準位。
同理，於時間點t0至t3的區間，隨著參考時脈(REF)的數目增加，將使得調整碼(Trim_code)、偏壓電流(Iosc)、時脈信號(CLK)的頻率持續遞增。且由於時脈信號(CLK)仍無法在參考信號(REF)的高準位區間產生16個時脈，使得除頻器226輸出的除頻信號(D)無法改變為高準位。因此，調整完成信號(TRIM_RDY)無法動作，維持在低準位。
在時間點t3至t4的區間，時脈信號(CLK)可在參考信號(REF)的高準位區間產生16個時脈，使得除頻器226輸出的除頻信號(D)改變為高準位。因此，及閘224輸出高準位的通過信號(Pass)，並使得拴鎖器232輸出高準位的調整完成信號(TRIM_RDY)動作，代表時脈信號調整動作完成。
由以上的說明可知，本發明係由時間點t0開始控制時脈信號(CLK)頻率持續增加。當時脈信號(CLK)可在0.53μs的時間週期產生16個脈波時，時脈信號(CLK)的頻率即為(16/0.53μs)，約為30MHz。亦即，時間點t4的調整碼(Trim_code)可讓振盪器210產生30MHz的目標頻率。
請參照第2C圖與第2D圖，其所繪示為時間點t1~t2區間以及時間點t3~t4區間，時脈調整裝置中相關信號示意圖。如第2C圖所示，時間點t1~t2之區間，參考信號(REF)為高準位。而在此區間時脈信號(CLK)產生15個脈波，因此除頻信號(D)上無法由低準位改變為高準位。
如第2D圖所示，時間點t3~t4之區間，參考信號(REF)為高準位。相較於時間點t1~t2之區間，時脈信號(CLK)的頻率增加了一個增量(△f)。而在時間點t3~t4之區間，時脈信號(CLK)產生16個脈波，因此除頻信號(D)會在第16個脈波產生時，由低準位改變為高準位。而在時間點t4之後，參考信號(REF)變更為 低準位時，造成通過信號(Pass)動作，並使得拴鎖器232輸出高準位的調整完成信號(TRIM_RDY)動作，代表時脈信號調整動作完成。
再者，由第2C圖與第2D圖可知，當於參考信號(REF)上升緣時，也會致能振盪器210。因此，時脈信號(CLK)的第一個脈波的上升緣對齊(align)參考信號(REF)上升緣，使得經過調整後的時脈信號(CLK)頻率將會更接近目標頻率。亦即，本發明之時脈調整裝置可藉由同步參考信號與時脈信號，使得調整後的時脈信號更準確。
請參照第3圖，其所繪示為本發明時脈調整方法第一實施例的流程圖。首先，接收參考信號(REF)(步驟S301)；根據初始的調整碼(Trim_code)產生時脈信號(CLK)(步驟S303)。其中，時脈信號(CLK)的第一個脈波的上升緣對齊(align)參考信號(REF)上升緣。接著，對時脈信號(CLK)進行除頻動作後產生除頻信號(D)(步驟S305)。
接著，判斷除頻信號(D)與參考信號(REF)是否符合一特定關係(步驟S307)。於確認除頻信號(D)與參考信號(REF)符合特定關係時，利用調整碼(Trim_code)控制時脈信號(CLK)操作於目標頻率(步驟S311)。
反之，當除頻信號(D)與參考信號(REF)沒有符合特定關係時，將調整碼增加一個增量並據以產生時脈信號(步驟S309)，並回到步驟S305。其中，時脈信號(CLK)的第一個脈波的上升緣仍舊會對齊參考信號(REF)上升緣。
根據本發明的第一實施例，步驟S307中，判斷除頻信號(D)與參考信號(REF)之間是否符合特定關係。實際上係在參考信號(REF)所定義一個時間區間中判斷除頻信號(D)能否出現準位的變化。如果除頻信號(D)並未出現準位的變化，則代表除頻信號(D)與參考信號(REF)沒有此特定關係。反之，如果除頻信號(D)出現準位的變化，則代表除頻信號(D)與參考信號(REF)之間具有 此特定關係。
請參照第4圖，其所繪示為時脈調整裝置的第二實施例。第4圖之時脈調整裝置400與第2A圖之差異在於拴鎖單元230中增加了一個累加單元(accumulating unit)234。其主要的目的係為了要防止及閘224受到雜訊干擾而產生突波(glitch)造成拴鎖器230的錯誤拴鎖，誤判時脈信號調整動作完成的情況發生。
根據本發明的第二實施例，累加單元234需要確認拴鎖器232的輸出信號連續動作高準位三次，才可以產生高準位的調整完成信號(TRIM_RDY)，代表時脈信號調整動作完成。換句話說第二實施例的時脈調整裝置，需要確認連續的三個調整碼(Trim_code)皆可以讓拴鎖器232產生高準位的情況下，才可以讓調整完成信號(TRIM_RDY)動作。當然，第二實施例的連續三次也可以根據實際的需要改成特定次數，本發明並未限定於此數目。
反之，如果拴鎖器232未連續產生三次高準位時，累加單元234內的累計值會被清除(clear)，並且重新偵測拴鎖器232的輸出信號準位。因此，就算及閘224受到雜訊干擾而產生突波造成拴鎖器232的錯誤拴鎖，累加單元234也可以經由判斷拴鎖器232是否連續輸出三個高準位而移除此錯誤。
當然，於調整完成信號(TRIM_RDY)動作後，時脈調整裝置可以選擇三個調整碼(Trim_code)中的任一個來控制振盪器210使得時脈信號(CLK)操作於目標頻率。例如，選擇中間值的調整碼(Trim_code)來控制振盪器。
再者，在此技術領域的人員可以根據上述之實施例進行修改而成為其他實施例。例如，省略反閘222與及閘224，並且僅利用除頻器226來產生除頻信號(D)並同時作為通過信號(Pass)。
請參照第5圖，其所繪示為本發明時脈調整方法第二實施例的流程圖。相較於第3圖之第一實施例的時脈信號調整 方法。主要的差異在於先將一累計值設定為0，並且利用如虛線所示的步驟S507~步驟S513，來定義除頻信號與參考信號之間的特定關係。
在第二實施例中，首先，接收參考信號(REF)並將累計值設定為0(步驟S501)；根據初始的調整碼(Trim_code)產生時脈信號(CLK)(步驟S503)。接著，對時脈信號(CLK)進行除頻動作後產生除頻信號(D)(步驟S505)。
接著，判斷除頻信號(D)是否匹配於參考信號(REF)(步驟S507)。當除頻信號(D)不匹配於參考信號(REF)時，清除累計值(步驟S509)，將調整碼增加一個增量並據以產生時脈信號(步驟S517)，並回到步驟S505。其中，時脈信號(CLK)的第一個脈波的上升緣對齊參考信號(REF)上升緣。
當除頻信號(D)匹配於參考信號(REF)時，將累計值加1(步驟S511)，並判斷累計值為3是否成立(步驟S513)。
當步驟S513不成立時，回到步驟517；當步驟S513成立時，利用調整碼(Trim_code)控制時脈信號(CLK)操作於目標頻率(步驟S515)。
根據本發明的第二實施例，於調整完成信號(TRIM_RDY)動作後，時脈調整裝置可以選擇符合特定關係的連續三個調整碼(Trim_code)中的任一個，並運用於步驟S515中來控制振盪器210使得時脈信號(CLK)操作於目標頻率。
綜上所述，本發明提出一種時脈調整裝置及其相關時脈調整方法。於時脈信號調整動作開始後，逐次調高時脈信號(CLK)的頻率，並將時脈信號(CLK)進行除頻動作而獲得除頻信號(D)。經由逐次比較除頻信號(D)以及參考信號(REF)之間的關係，並進而決定時脈信號調整動作是否完成。
由以上的說明可知，本發明於時脈信號調整動作開始後，其時脈信號(CLK)係由最低頻率逐漸往上調整。當然，在此領域的技術人員也可以利用相同的概念，於時脈信號調整動作 開始後，由最高頻率的時脈信號(CLK)逐次遞減其頻率，並進行時脈信號的調整。換句話說，每次的調整碼的增量也可以是一個負值，使得時脈信號(CLK)的頻率逐漸降低。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧時脈調整裝置
210‧‧‧振盪器
220‧‧‧判斷單元
222‧‧‧反閘
224‧‧‧及閘
226‧‧‧除頻器
230‧‧‧拴鎖單元
232‧‧‧栓鎖器
250‧‧‧追蹤單元
252‧‧‧計數器
254‧‧‧偏壓電流產生電路

Claims (16)

  1. 一種時脈調整裝置，接收由一參考信號，該時脈調整裝置包括：一振盪器，具有一輸入端接收一偏壓信號，具有一輸出端產生一時脈信號，其中，於該參考信號的一特定區間內，該振盪器產生的該時脈信號之頻率比例於該偏壓信號之振幅；一判斷單元，接收該時脈信號與該參考信號，其中，該判斷單元將該時脈信號進行一除頻動作後產生一除頻信號，且當該除頻信號匹配於該參考信號時，動作一通過信號；一拴鎖單元，於該通過信號動作後，動作一調整完成信號；以及一追蹤單元，接收該參考信號以計數該參考信號的脈波數目並產生一調整碼，並且根據該調整碼產生該偏壓信號至該振盪器，其中，當該調整完成信號動作後，該調整碼停止變化。
  2. 如申請專利範圍第1項所述之時脈調整裝置，其中該振盪器具有一致能端接收該參考信號，且於該參考信號的一高準位區間內產生該時脈信號，且該時脈信號的第一個脈波之上升緣對準該參考信號之上升緣。
  3. 如申請專利範圍第1項所述之時脈調整裝置，其中該判斷單元包括：一除頻器，具有一重置端接收該參考信號，具有一輸入端接收該時脈信號，具有一輸出端產生該除頻信號，其中該除頻器於該參考信號為一低準位時被重置；一反閘，接收該參考信號；以及一及閘，具有一第一輸入端連接至該反閘輸出端，具有一第二輸入端接收該除頻信號，具有一輸出端產生該通過信號，其中該通過信號動作時，該通過信號為一高準位。
  4. 如申請專利範圍第1項所述之時脈調整裝置，其中該判斷單元包括：一除頻器，具有一重置端接收該參考信號，具有一輸入端接收該時脈信號，具有一輸出端產生該通過信號，其中該除頻器於該參考信號為一低準位時被重置。
  5. 如申請專利範圍第1項所述之時脈調整裝置，其中該拴鎖單元包括：一拴鎖器，於該通過信號動作後，動作一輸出信號；以及一累加單元，接收拴鎖器的該輸出信號，並於該輸出信號連續動作一特定次數時，動作該調整完成信號。
  6. 如申請專利範圍第1項所述之時脈調整裝置，其中追蹤單元包括：一計數器，具有一致能端接收該調整完成信號，具有一輸入端接收該參考信號用以計數該參考信號的脈波數目，具有一輸出端產生該調整碼；以及一偏壓信號產生電路，根據該調整碼產生該偏壓信號至該振盪器，且該偏壓信號為一偏壓電流；其中，當該調整完成信號動作後，該計數器停止計數該參考信號的脈波數目，且停止變化該調整碼。
  7. 如申請專利範圍第1項所述之時脈調整裝置，其中於該參考信號的該特定區間內該除頻信號出現準位變化時，該除頻信號匹配於該參考信號。
  8. 一種時脈調整方法，包括下列步驟：(a)接收一參考信號；(b)根據初始的一調整碼產生一時脈信號； (c)對該時脈信號進行一除頻動作後，產生一除頻信號；(d)判斷該除頻信號與該參考信號是否符合一特定關係；若否回到步驟(e)；以及，若是，回到步驟(f)；(e)將該調整碼增加一增量並據以產生該時脈信號，回到步驟(c)；以及(f)利用符合該特定關係的該調整碼控制該時脈信號操作於一目標頻率。
  9. 如申請專利範圍第8項所述之時脈調整方法，其中產生該時脈信號時，該時脈信號的第一個脈波之上升緣對準該參考信號之上升緣。
  10. 如申請專利範圍第9項所述之時脈調整方法，其中於該參考信號的一特定區間產生該時脈信號。
  11. 如申請專利範圍第8項所述之時脈調整方法，其中該除頻信號與該參考信號符合該特定關係時，於該參考信號的一特定區間內該除頻信號出現準位變化。
  12. 如申請專利範圍第8項所述之時脈調整方法，其中於接收該參考信號時，設定一累計值為0。
  13. 如申請專利範圍第12項所述之時脈調整方法，其中判斷該除頻信號與該參考信號是否符合一特定關係，更包括下列步驟：(d1)判斷該除頻信號是否匹配於該參考信號；(d2)當該除頻信號不匹配於該參考信號時，清除該累計值並回到步驟(e)；以及(d3)當該除頻信號匹配於該參考信號時，累計值加1；並判斷該累計值是否為一特定值；若否，回到步驟(e)；以及，若是， 回到步驟(f)。
  14. 如申請專利範圍第13項所述之時脈調整方法，其中利用符合該特定關係的多個該調整碼其中之一來控制該時脈信號操作於該目標頻率。
  15. 如申請專利範圍第8項所述之時脈調整方法，其中該時脈信號的頻率係由一最低頻率逐漸增加。
  16. 如申請專利範圍第8項所述之時脈調整方法，其中該時脈信號的頻率係由一最高頻率逐漸降低。
TW103103073A 2013-10-04 2014-01-28 時脈調整裝置及其相關時脈調整方法 TWI508455B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/045,883 US8884673B1 (en) 2013-10-04 2013-10-04 Clock trimming apparatus and associated clock trimming method

Publications (2)

Publication Number Publication Date
TW201515393A TW201515393A (zh) 2015-04-16
TWI508455B true TWI508455B (zh) 2015-11-11

Family

ID=51845773

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103073A TWI508455B (zh) 2013-10-04 2014-01-28 時脈調整裝置及其相關時脈調整方法

Country Status (3)

Country Link
US (1) US8884673B1 (zh)
CN (1) CN104518787B (zh)
TW (1) TWI508455B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642273B (zh) * 2017-02-07 2018-11-21 國立中山大學 製程及溫度變異偵測器
US10297558B1 (en) * 2017-12-12 2019-05-21 Novatek Microelectronics Corp. Trimming method, trimming circuity, and trimming system for integrated circuit with memory usage reduction
JP2019176376A (ja) * 2018-03-29 2019-10-10 ローム株式会社 電子回路、半導体集積回路およびそれを搭載した監視回路，電子機器
TWI668962B (zh) * 2018-10-02 2019-08-11 新唐科技股份有限公司 時脈調整裝置及其傳輸系統和方法
TWI675280B (zh) * 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
CN113156799B (zh) * 2021-02-26 2022-11-25 宏晶微电子科技股份有限公司 时钟测试方法、装置、量产测试方法及测试平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259291B1 (en) * 1998-11-27 2001-07-10 Integrated Technology Express, Inc. Self-adjusting apparatus and a self-adjusting method for adjusting an internal oscillating clock signal by using same
US6670852B1 (en) * 2001-10-17 2003-12-30 Cypress Semiconductor Corp. Oscillator tuning method
US20110156821A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Circuit and method for generating a clock signal
TWI401697B (zh) * 2009-01-14 2013-07-11 Novatek Microelectronics Corp 動態調整電路系統之時脈之方法與電路系統

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852099B1 (en) 2007-01-31 2010-12-14 Ixys Ch Gmbh Frequency trimming for internal oscillator for test-time reduction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259291B1 (en) * 1998-11-27 2001-07-10 Integrated Technology Express, Inc. Self-adjusting apparatus and a self-adjusting method for adjusting an internal oscillating clock signal by using same
US6670852B1 (en) * 2001-10-17 2003-12-30 Cypress Semiconductor Corp. Oscillator tuning method
TWI401697B (zh) * 2009-01-14 2013-07-11 Novatek Microelectronics Corp 動態調整電路系統之時脈之方法與電路系統
US20110156821A1 (en) * 2009-12-30 2011-06-30 Stmicroelectronics (Shenzhen) R&D Co. Ltd. Circuit and method for generating a clock signal

Also Published As

Publication number Publication date
TW201515393A (zh) 2015-04-16
CN104518787B (zh) 2017-11-07
CN104518787A (zh) 2015-04-15
US8884673B1 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
TWI508455B (zh) 時脈調整裝置及其相關時脈調整方法
JP4452306B2 (ja) パルス信号遅延回路及びｌｅｄ駆動回路
WO2017222620A1 (en) Supply voltage tracking clock generator in adaptive clock distribution systems
JP2020502949A (ja) クロック発生用の適応発振器
JP2009141722A (ja) Ｏｏｂ検出回路およびシリアルａｔａシステム
KR102105139B1 (ko) 클럭 지연 검출회로 및 이를 이용하는 반도체 장치
TWI534598B (zh) 控制裝置、重置系統及控制方法
JP2017520952A (ja) 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ
US4985640A (en) Apparatus for generating computer clock pulses
US9255950B2 (en) Method and arrangement for frequency determination
US20100008493A1 (en) Methods and apparatus to decode dual-tone signals
US7042267B1 (en) Gated clock circuit with a substantially increased control signal delay
WO2004092751A1 (ja) オートレンジ設定機能つきパルス幅測定装置
JP4819707B2 (ja) 冗長演算システムよび演算部
US11906581B2 (en) Hardware component and a method for implementing a camouflage of current traces generated by a digital system
US8085104B2 (en) Oscillation circuit, driving circuit thereof, and driving method thereof
JP2008252864A (ja) 半導体装置及びその駆動方法
KR101839883B1 (ko) 카운팅 회로, 지연값 양자화 회로 및 레이턴시 조절회로
KR102472946B1 (ko) 신호 복원 회로
KR20120126242A (ko) 반도체 장치의 데이터 출력 타이밍 제어 회로
US8270557B2 (en) Integrated circuit and method for driving the same
TWI461884B (zh) 用來產生輸出時脈訊號的時脈產生電路及相關方法
JP2015173414A (ja) 電子制御装置
JP5007376B2 (ja) ノイズ除去回路
JP2011217244A (ja) 回路シミュレーション装置、回路シミュレーション方法及びプログラム