CN104518787A - 时钟调整装置及其相关时钟调整方法 - Google Patents
时钟调整装置及其相关时钟调整方法 Download PDFInfo
- Publication number
- CN104518787A CN104518787A CN201410050202.7A CN201410050202A CN104518787A CN 104518787 A CN104518787 A CN 104518787A CN 201410050202 A CN201410050202 A CN 201410050202A CN 104518787 A CN104518787 A CN 104518787A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- reference signal
- frequency
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000009966 trimming Methods 0.000 title abstract description 13
- 230000008030 elimination Effects 0.000 claims description 55
- 238000003379 elimination reaction Methods 0.000 claims description 55
- 230000009471 action Effects 0.000 claims description 42
- 230000008859 change Effects 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000004913 activation Effects 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 4
- 230000002596 correlated effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000012556 adjustment buffer Substances 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
- H03K3/02315—Stabilisation of output, e.g. using crystal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种时钟调整装置，接收由一参考信号，包括：一振荡器，具有一输入端接收一偏压信号，具有一输出端产生一时钟信号，其中，于该参考信号的一特定区间内，该振荡器产生的该时钟信号的频率比例于该偏压信号的振幅；一判断单元，接收该时钟信号与该参考信号，其中，该判断单元将该时钟信号进行一除频操作后产生一除频信号，且当该除频信号匹配于该参考信号时，动作一通过信号；一拴锁单元，于该通过信号动作后，动作一调整完成信号；以及一追踪单元，接收该参考信号以计数该参考信号的脉冲数目并产生一调整码，并且根据该调整码产生该偏压信号至该振荡器，其中，当该调整完成信号动作后，该调整码停止变化。
Description
技术领域
本发明是有关于一种时钟调整装置及其方法，且特别是有关于一种自动时钟调整装置及其相关时钟调整方法。
背景技术
一般来说，设计在集成电路中的弛张振荡器(relaxation oscillator)需要进行时钟信号调整动作(clock trimming action)。如此，才可确认弛张振荡器产生准确的时钟信号。
美国专利US8,058,893揭露一种可降低内部振荡器测试时间的频率调整(frequency trimming for internal oscillator for test-time reduction)。请参照图1A与图1B，其所绘示时钟调整系统及其相关信号示意图。此系统10包括：一测试器(tester)12与一微控制器集成电路(micro controller integrated circuit)11。微控制器集成电路11包括：石英振荡器(crystal oscillator)21、内嵌式振荡器(on-chip oscillator)13、总线19、存储器18、调整暂存器(trimming register)15、处理器(processor)17、内嵌式除错器(on-chip debugger)22、I/O暂存器16、计数器14、多工器(MUX)20、以及多个端点23～26。
当系统10开始进行时钟调整时，测试器12将内部测试程序28转换成为串行数据，经由端点26、内嵌式除错器22以及总线19储存于至存储器18内。接着，处理器17根据测试程序28，产生一调整数值(trimming value)至调整暂存器15，并且提供逻辑“1”的控制信号(Control)至多工器20。因此，内嵌式振荡器13即根据调整暂存器15中的调整数值产生时钟信号(CLK)，并经由多工器20传递至计数器14。
当测试器12输出的参考信号为高电平时，经由端点23传递至计数器14将使得计数器14被致能(enable)而开始计数时钟信号(CLK)的脉冲数目。当参考信号回复为低电平后，计数器14输出一计数值(Count)经由总线19而传递至处理器17。再者，处理器17即根据计数值(Count)进一步变更调整数值29，以进行时钟信号(CLK)的频率调整。
利用重复上述的步骤，处理器17可继续产生不同的调整数值并重复相同的动作，并根据计数器14输出的计数值(Count)来判断时钟信号(CLK)。当处理器17接收到的计数值(Count)符合一预设值时，即确认时钟信号(CLK)的频率到达预设频率，而其对应的调整数值29即储存于存储器18中。最后，处理器17控制I/O暂存器16由端点24产生完成信号(Done)至测试器12，以通知测试器12时钟信号调整动作完成。当然，如果处理器17产生不同的调整数值后，其计数值(Count)仍无法符合此预设值时，则处理器17控制I/O暂存器16由端点25产生失败信号(Fail)至测试器12，以通知测试器12时钟信号调整动作失败。
如第1B图所示，假设系统要将时钟信号(CLK)调整至1000Hz的目标频率(target frequency)。于参考信号10ms的高电平区间，计数器14产生的计数值为7，则代表内嵌式振荡器13产生的时钟信号(CLK)频率太慢(约为700Hz)，则内嵌式振荡器13被视为慢振荡器(slow oscillator)。此时，处理器17需要提高调整数值。
再者，于参考信号10ms的高电平区间，计数器14产生的计数值为13(约为1300Hz)，则代表内嵌式振荡器13产生的时钟信号(CLK)频率太快，则内嵌式振荡器13被视为快振荡器(fast oscillator)。此时，处理器17需要降低调整数值。
最后，于参考信号10ms的高电平区间，计数器14产生的计数值为10，则代表内嵌式振荡器13产生的时钟信号(CLK)频率准确(约为1000Hz)，则内嵌式振荡器13被视为准确振荡器(accurate oscillator)。此时，处理器17即将对应的调整数值记录于存储器18中，并完成时钟信号调整动作。
然而，在美国专利US8,058,893中有提到，由于参考信号与时钟信号(CLK)之间无法同步，其误差(Δt)最大可能会到达一个时钟周期(one clock cycle)。
发明内容
本发明的主要目的在于提出一种时钟调整装置及其相关时钟调整方法，通过同步参考信号与时钟信号，使得调整后的时钟信号更准确。
本发明是有关于一种时钟调整装置，接收由一参考信号，包括：一振荡器，具有一输入端接收一偏压信号，具有一输出端产生一时钟信号，其中，于该参考信号的一特定区间内，该振荡器产生的该时钟信号的频率比例于该偏压信号的振幅；一判断单元，接收该时钟信号与该参考信号，其中，该判断单元将该时钟信号进行一除频操作后产生一除频信号，且当该除频信号匹配于该参考信号时，动作一通过信号；一拴锁单元，于该通过信号动作后，动作一调整完成信号；以及一追踪单元，接收该参考信号以计数该参考信号的脉冲数目并产生一调整码，并且根据该调整码产生该偏压信号至该振荡器，其中，当该调整完成信号动作后，该调整码停止变化。
本发明还提出一种时钟调整方法，包括下列步骤：(a)接收一参考信号；(b)根据初始的一调整码产生一时钟信号；(c)对该时钟信号进行一除频操作后，产生一除频信号；(d)判断该除频信号与该参考信号是否符合一特定关系；若否回到步骤(e)；以及，若是，回到步骤(f)；(e)将该调整码增加一增量并据以产生该时钟信号，回到步骤(c)；以及(f)利用符合该特定关系的该调整码控制该时钟信号操作于一目标频率。。
为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1A、1B所绘示为已知电流感测放大器示意图。
图2A至图2D所绘示为本发明时钟调整装置及其相关信号示意图。
图3所绘示为本发明时钟调整方法第一实施例的流程图。
图4所绘示为时钟调整装置的第二实施例。
图5所绘示为本发明时钟调整方法第二实施例的流程图。
[标号说明]
10：系统 11：微控制器集成电路
12：测试器 13：内嵌式振荡器
14：计数器 15：调整暂存器
16：I/O暂存器 17：处理器
18：存储器 19：总线
20：多工器 21：石英振荡器
22：内嵌式除错器 23～26：端点
28：测试程序 29：调整数值
200：时钟调整装置 210：振荡器
220：判断单元 222：非门
224：与门 226：除频器
230：拴锁单元 232：栓锁器
234：累加单元 250：追踪单元
252：计数器 254：偏压电流产生电路
具体实施方式
请参照图2A至图2D，其所绘示为本发明时钟调整装置及其相关信号示意图。时钟调整装置200包括：振荡器210、判断单元220、拴锁单元230、追踪单元(tracking unit)250。
其中，石英振荡器(未绘示)可产生频率准确的参考信号(REF)并输入时钟调整装置200。再者，振荡器210为一电流型持张振荡器(current-moderelaxation oscillator)，当偏压电流(Iosc)越大时，产生的时钟信号(CLK)频率越高；当偏压电流(Iosc)越小时，产生的时钟信号(CLK)频率越低。亦即，时钟信号的频率正比于该偏压电流的振幅。当然，振荡器210也可以是电压型持张振荡器，并且振荡器210，产生的时钟信号(CLK)比例于偏压电压(biasvoltage)。换言之，振荡器210是受控于一偏压信号，该偏压信号可为偏压电流者偏压电压。
判断单元220包括：非门222、与门224以及除频器226。除频器226的重置端(reset)接收参考信号，并且于参考信号(REF)的低电平时重置除频器226。再者，除频器226输入端接收振荡器210输出的时钟信号(CLK)，并且将时钟信号(CLK)进行除频操作以产生除频信号(D)。
非门222输入端接收参考信号(REF)；与门224的一输入端连接至非门222输出端，与门224的另一输入端接收除频信号(D)，与门224输出端产生通过信号(Pass)。基本上，当通过信号(Pass)为高电平时代表通过信号(Pass)动作，当通过信号(Pass)为低电平时代表通过信号(Pass)不动作。
根据本发明的第一实施例，除频器226将时钟信号(CLK)的频率除以32后产生除频信号(D)，亦即每当时钟信号(CLK)产生16个脉冲时，除频信号(D)将会改变其电平。当然，在本领域技术人员也可以根据实际的需求，将时钟信号(CLK)的频率除以一特定值后来产生除频信号(D)，并进行时钟信号(CLK)的调整。
拴锁器单元230包括一拴锁器232，其致能端(EN)受控于致能调整信号(EN_TRIM)。拴锁器232的输入端接收通过信号(Pass)，其输出端产生调整完成信号(TRIM_RDY)。基本上，当致能调整信号(EN_TRIM)致能拴锁器232时，调整完成信号(TRIM_RDY)为低电平，代表调整完成信号(TRIM_RDY)未动作，并且时钟信号调整动作尚未完成。当通过信号(Pass)动作时，拴锁器232会产生高电平的调整完成信号(TRIM_RDY)，代表调整完成信号(TRIM_RDY)动作，并且时钟信号调整动作完成。
追踪单元250包括：计数器252与偏压电流产生电路(bias currentgenerating unit)254。计数器252，其致能端(EN)接收调整完成信号(TRIM_RDY)，输入端接收参考信号(REF)，并且输出端产生一调整码(Trim_code)。基本上，在调整完成信号(TRIM_RDY)未动作时，计数器252被致能，计数器525开始计数参考信号(REF)的脉冲数目，并产生调整码(Trim_code)。当调整完成信号(TRIM_RDY)动作时，计数器252被禁能(disable)，计数器525停止计数参考信号(REF)的脉冲数目，并且不再改变调整码(Trim_code)。
偏压电流产生电路254的致能端(EN)接收致能调整信号(EN_TRIM)。再者，于致能调整信号(EN_TRIM)动作时，偏压电流产生电路254根据调整码(Trim_code)来产生对应的偏压电流(Iosc)至振荡器210。再者，如果振荡器210为电压型持张振荡器，则偏压电流产生电路254需要由偏压电压产生电路所取代。
根据本发明的第一实施例，调整码(Trim_code)的数值即为参考信号(REF)的脉冲数目。而偏压电流(Iosc)的大小比例(例如正比例)于调整码(Trim_code)。
请参照图2B，其为本发明的一个具体范例，利用时钟调整装置200将振荡器210的时钟信号(CLK)调整至30MHz的目标频率。再者，石英振荡器产生的参考信号(REF)，其责任周期为50%，且周期为1.06μs，亦即参考信号(REF)的高低电平各为0.53μs。因此，于时间点t0，致能调整信号(EN_TRIM)动作时，时钟调整装置开始进行时钟信号调整动作。
如图2B所示，参考信号(REF)在时间点t0上升为高电平。此时，计数器252产生初始计数值，亦即初始调整码(Trim_code)至偏压电流产生电路254。而偏压电流产生电路254即对应的产生初始的偏压电流(Iosc)至振荡器210。而在参考信号(REF)的第一个高电平区间，振荡器210被致能，并根据初始的偏压电流(Iosc)而开始产生时钟信号(CLK)至除频器226。
在时间点t0之后，参考信号(REF)的第一个高电平区间(0.53μs)内，时钟信号(CLK)无法产生16个时钟，使得除频器226输出的除频信号(D)无法改变为高电平。因此，调整完成信号(TRIM_RDY)无法动作，维持在低电平。
于时间点t0之后，参考信号(REF)的第二个高电平区间(0.53μs)，由于计数器252的计数值增加1，亦即调整码(Trim_code)增加1，使得至振荡器210接收的偏压电流(Iosc)也增加一个增量(Δi)。因此，在参考信号(REF)的第二个高电平区间，时钟信号(CLK)的频率增加一个增量(Δf)。由于参考信号(REF)的第二个高电平区间(0.53μs)内，时钟信号(CLK)仍无法产生16个频率，使得除频器226输出的除频信号(D)无法改变为高电平。因此，调整完成信号(TRIM_RDY)无法动作，维持在低电平。
同理，于时间点t0至t3的区间，随着参考时钟(REF)的数目增加，将使得调整码(Trim_code)、偏压电流(Iosc)、时钟信号(CLK)的频率持续递增。且由于时钟信号(CLK)仍无法在参考信号(REF)的高电平区间产生16个时钟，使得除频器226输出的除频信号(D)无法改变为高电平。因此，调整完成信号(TRIM_RDY)无法动作，维持在低电平。
在时间点t3至t4的区间，时钟信号(CLK)可在参考信号(REF)的高电平区间产生16个时钟，使得除频器226输出的除频信号(D)改变为高电平。因此，与门224输出高电平的通过信号(Pass)，并使得拴锁器232输出高电平的调整完成信号(TRIM_RDY)动作，代表时钟信号调整动作完成。
由以上的说明可知，本发明是由时间点t0开始控制时钟信号(CLK)频率持续增加。当时钟信号(CLK)可在0.53μs的时间周期产生16个脉冲时，时钟信号(CLK)的频率即为(16/0.53μs)，约为30MHz。亦即，时间点t4的调整码(Trim_code)可让振荡器210产生30MHz的目标频率。
请参照图2C与图2D，其所绘示为时间点t1～t2区间以及时间点t3～t4区间，时钟调整装置中相关信号示意图。如图2C所示，时间点t1～t2之区间，参考信号(REF)为高电平。而在此区间时钟信号(CLK)产生15个脉冲，因此除频信号(D)上无法由低电平改变为高电平。
如图2D所示，时间点t3～t4的区间，参考信号(REF)为高电平。相较于时间点t1～t2的区间，时钟信号(CLK)的频率增加了一个增量(Δf)。而在时间点t3～t4的区间，时钟信号(CLK)产生16个脉冲，因此除频信号(D)会在第16个脉冲产生时，由低电平改变为高电平。而在时间点t4之后，参考信号(REF)变更为低电平时，造成通过信号(Pass)动作，并使得拴锁器232输出高电平的调整完成信号(TRIM_RDY)动作，代表时钟信号调整动作完成。
再者，由图2C与图2D可知，当于参考信号(REF)上升缘时，也会致能振荡器210。因此，时钟信号(CLK)的第一个脉冲的上升缘对齐(align)参考信号(REF)上升缘，使得经过调整后的时钟信号(CLK)频率将会更接近目标频率。亦即，本发明的时钟调整装置可通过同步参考信号与时钟信号，使得调整后的时钟信号更准确。
请参照图3，其所绘示为本发明时钟调整方法第一实施例的流程图。首先，接收参考信号(REF)(步骤S301)；根据初始的调整码(Trim_code)产生时钟信号(CLK)(步骤S303)。其中，时钟信号(CLK)的第一个脉冲的上升缘对齐(align)参考信号(REF)上升缘。接着，对时钟信号(CLK)进行除频操作后产生除频信号(D)(步骤S305)。
接着，判断除频信号(D)与参考信号(REF)是否符合一特定关系(步骤S307)。于确认除频信号(D)与参考信号(REF)符合特定关系时，利用调整码(Trim_code)控制时钟信号(CLK)操作于目标频率(步骤S311)。
反之，当除频信号(D)与参考信号(REF)没有符合特定关系时，将调整码增加一个增量并据以产生时钟信号(步骤S309)，并回到步骤S305。其中，时钟信号(CLK)的第一个脉冲的上升缘仍旧会对齐参考信号(REF)上升缘。
根据本发明的第一实施例，步骤S307中，判断除频信号(D)与参考信号(REF)之间是否符合特定关系。实际上是在参考信号(REF)所定义一个时间区间中判断除频信号(D)能否出现电平的变化。如果除频信号(D)并未出现电平的变化，则代表除频信号(D)与参考信号(REF)没有此特定关系。反之，如果除频信号(D)出现电平的变化，则代表除频信号(D)与参考信号(REF)之间具有此特定关系。
请参照图4，其所绘示为时钟调整装置的第二实施例。图4的时钟调整装置400与图2A的差异在于拴锁单元230中增加了一个累加单元(accumulating unit)234。其主要的目的是为了要防止与门224受到噪声干扰而产生突波(glitch)造成拴锁器230的错误拴锁，误判时钟信号调整动作完成的情况发生。
根据本发明的第二实施例，累加单元234需要确认拴锁器232的输出信号连续动作高电平三次，才可以产生高电平的调整完成信号(TRIM_RDY)，代表时钟信号调整动作完成。换句话说第二实施例的时钟调整装置，需要确认连续的三个调整码(Trim_code)皆可以让拴锁器232产生高电平的情况下，才可以让调整完成信号(TRIM_RDY)动作。当然，第二实施例的连续三次也可以根据实际的需要改成特定次数，本发明并未限定于此数目。
反之，如果拴锁器232未连续产生三次高电平时，累加单元234内的累计值会被清除(clear)，并且重新检测拴锁器232的输出信号电平。因此，就算与门224受到噪声干扰而产生突波造成拴锁器232的错误拴锁，累加单元234也可以经由判断拴锁器232是否连续输出三个高电平而移除此错误。
当然，于调整完成信号(TRIM_RDY)动作后，时钟调整装置可以选择三个调整码(Trim_code)中的任一个来控制振荡器210使得时钟信号(CLK)操作于目标频率。例如，选择中间值的调整码(Trim_code)来控制振荡器。
再者，在本领域技术人员可以根据上述的实施例进行修改而成为其它实施例。例如，省略非门222与与门224，并且仅利用除频器226来产生除频信号(D)并同时作为通过信号(Pass)。
请参照图5，其所绘示为本发明时钟调整方法第二实施例的流程图。相较于图3的第一实施例的时钟信号调整方法。主要的差异在于先将一累计值设定为0，并且利用如虚线所示的步骤S507～步骤S513，来定义除频信号与参考信号之间的特定关系。
在第二实施例中，首先，接收参考信号(REF)并将累计值设定为0(步骤S501)；根据初始的调整码(Trim_code)产生时钟信号(CLK)(步骤S503)。接着，对时钟信号(CLK)进行除频操作后产生除频信号(D)(步骤S505)。
接着，判断除频信号(D)是否匹配于参考信号(REF)(步骤S507)。当除频信号(D)不匹配于参考信号(REF)时，清除累计值(步骤S509)，将调整码增加一个增量并据以产生时钟信号(步骤S517)，并回到步骤S505。其中，时钟信号(CLK)的第一个脉冲的上升缘对齐参考信号(REF)上升缘。
当除频信号(D)匹配于参考信号(REF)时，将累计值加1(步骤S511)，并判断累计值为3是否成立(步骤S513)。
当步骤S513不成立时，回到步骤517；当步骤S513成立时，利用调整码(Trim_code)控制时钟信号(CLK)操作于目标频率(步骤S515)。
根据本发明的第二实施例，于调整完成信号(TRIM_RDY)动作后，时钟调整装置可以选择符合特定关系的连续三个调整码(Trim_code)中的任一个，并运用于步骤S515中来控制振荡器210使得时钟信号(CLK)操作于目标频率。
综上所述，本发明提出一种时钟调整装置及其相关时钟调整方法。于时钟信号调整动作开始后，逐次调高时钟信号(CLK)的频率，并将时钟信号(CLK)进行除频操作而获得除频信号(D)。经由逐次比较除频信号(D)以及参考信号(REF)之间的关系，并进而决定时钟信号调整动作是否完成。
由以上的说明可知，本发明于时钟信号调整动作开始后，其时钟信号(CLK)系由最低频率逐渐往上调整。当然，在本领域技术人员也可以利用相同的概念，于时钟信号调整动作开始后，由最高频率的时钟信号(CLK)逐次递减其频率，并进行时钟信号的调整。换句话说，每次的调整码的增量也可以是一个负值，使得时钟信号(CLK)的频率逐渐降低。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。
Claims (16)
1.一种时钟调整装置，接收由一参考信号，该时钟调整装置包括：
一振荡器，具有一输入端接收一偏压信号，具有一输出端产生一时钟信号，其中，于该参考信号的一特定区间内，该振荡器产生的该时钟信号的频率比例于该偏压信号的振幅；
一判断单元，接收该时钟信号与该参考信号，其中，该判断单元将该时钟信号进行一除频操作后产生一除频信号，且当该除频信号匹配于该参考信号时，动作一通过信号；
一拴锁单元，于该通过信号动作后，动作一调整完成信号；以及
一追踪单元，接收该参考信号以计数该参考信号的脉冲数目并产生一调整码，并且根据该调整码产生该偏压信号至该振荡器，其中，当该调整完成信号动作后，该调整码停止变化。
2.根据权利要求1所述的时钟调整装置，其中该振荡器具有一致能端接收该参考信号，且于该参考信号的一高电平区间内产生该时钟信号，且该时钟信号的第一个脉冲的上升缘对准该参考信号的上升缘。
3.根据权利要求1所述的时钟调整装置，其中该判断单元包括：
一除频器，具有一重置端接收该参考信号，具有一输入端接收该时钟信号，具有一输出端产生该除频信号，其中该除频器于该参考信号为一低电平时被重置；
一非门，接收该参考信号；以及
一与门，具有一第一输入端连接至该非门输出端，具有一第二输入端接收该除频信号，具有一输出端产生该通过信号，其中该通过信号动作时，该通过信号为一高电平。
4.根据权利要求1所述的时钟调整装置，其中该判断单元包括：
一除频器，具有一重置端接收该参考信号，具有一输入端接收该时钟信号，具有一输出端产生该通过信号，其中该除频器于该参考信号为一低电平时被重置。
5.根据权利要求1所述的时钟调整装置，其中该拴锁单元包括：
一拴锁器，于该通过信号动作后，动作一输出信号；以及
一累加单元，接收拴锁器的该输出信号，并于该输出信号连续动作一特定次数时，动作该调整完成信号。
6.根据权利要求1所述的时钟调整装置，其中追踪单元包括：
一计数器，具有一致能端接收该调整完成信号，具有一输入端接收该参考信号用以计数该参考信号的脉冲数目，具有一输出端产生该调整码；以及
一偏压信号产生电路，根据该调整码产生该偏压信号至该振荡器，且该偏压信号为一偏压电流；
其中，当该调整完成信号动作后，该计数器停止计数该参考信号的脉冲数目，且停止变化该调整码。
7.根据权利要求1所述的时钟调整装置，其中于该参考信号的该特定区间内该除频信号出现电平变化时，该除频信号匹配于该参考信号。
8.一种时钟调整方法，包括下列步骤：
(a)接收一参考信号；
(b)根据初始的一调整码产生一时钟信号；
(c)对该时钟信号进行一除频操作后，产生一除频信号；
(d)判断该除频信号与该参考信号是否符合一特定关系；若否回到步骤(e)；以及，若是，回到步骤(f)；
(e)将该调整码增加一增量并据以产生该时钟信号，回到步骤(c)；以及
(f)利用符合该特定关系的该调整码控制该时钟信号操作于一目标频率。
9.根据权利要求8所述的时钟调整方法，其中产生该时钟信号时，该时钟信号的第一个脉冲的上升缘对准该参考信号的上升缘。
10.根据权利要求9所述的时钟调整方法，其中于该参考信号的一特定区间产生该时钟信号。
11.根据权利要求8所述的时钟调整方法，其中该除频信号与该参考信号符合该特定关系时，于该参考信号的一特定区间内该除频信号出现电平变化。
12.根据权利要求8所述的时钟调整方法，其中于接收该参考信号时，设定一累计值为0。
13.根据权利要求12所述的时钟调整方法，其中判断该除频信号与该参考信号是否符合一特定关系，还包括下列步骤：
(d1)判断该除频信号是否匹配于该参考信号；
(d2)当该除频信号不匹配于该参考信号时，清除该累计值并回到步骤(e)；以及
(d3)当该除频信号匹配于该参考信号时，累计值加1；并判断该累计值是否为一特定值；若否，回到步骤(e)；以及，若是，回到步骤(f)。
14.根据权利要求13所述的时钟调整方法，其中利用符合该特定关系的多个该调整码其中之一来控制该时钟信号操作于该目标频率。
15.根据权利要求8所述的时钟调整方法，其中该时钟信号的频率是由一最低频率逐渐增加。
16.根据权利要求8所述的时钟调整方法，其中该时钟信号的频率是由一最高频率逐渐降低。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/045,883 | 2013-10-04 | ||
| US14/045,883 US8884673B1 (en) | 2013-10-04 | 2013-10-04 | Clock trimming apparatus and associated clock trimming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104518787A true CN104518787A (zh) | 2015-04-15 |
| CN104518787B CN104518787B (zh) | 2017-11-07 |
Family
ID=51845773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410050202.7A Active CN104518787B (zh) | 2013-10-04 | 2014-02-13 | 时钟调整装置及其相关时钟调整方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8884673B1 (zh) |
| CN (1) | CN104518787B (zh) |
| TW (1) | TWI508455B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110990322A (zh) * | 2018-10-02 | 2020-04-10 | 新唐科技股份有限公司 | 时钟调整装置及其传输系统和方法 |
| CN113156799A (zh) * | 2021-02-26 | 2021-07-23 | 合肥宏晶微电子科技股份有限公司 | 时钟测试方法、装置、量产测试方法及测试平台 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI642273B (zh) * | 2017-02-07 | 2018-11-21 | 國立中山大學 | 製程及溫度變異偵測器 |
| US10297558B1 (en) * | 2017-12-12 | 2019-05-21 | Novatek Microelectronics Corp. | Trimming method, trimming circuity, and trimming system for integrated circuit with memory usage reduction |
| JP2019176376A (ja) * | 2018-03-29 | 2019-10-10 | ローム株式会社 | 電子回路、半導体集積回路およびそれを搭載した監視回路，電子機器 |
| TWI675280B (zh) | 2018-10-25 | 2019-10-21 | 新唐科技股份有限公司 | 時脈產生電路及其時脈調整方法 |
| US20230104134A1 (en) * | 2021-10-01 | 2023-04-06 | Schneider Electric USA, Inc. | Randomly jittered under-sampling and phase sampling for time-frequency and frequency analyses in afci, gfci, metering, and load recognition and disaggregation applications |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259291B1 (en) * | 1998-11-27 | 2001-07-10 | Integrated Technology Express, Inc. | Self-adjusting apparatus and a self-adjusting method for adjusting an internal oscillating clock signal by using same |
| US6670852B1 (en) * | 2001-10-17 | 2003-12-30 | Cypress Semiconductor Corp. | Oscillator tuning method |
| CN102118159A (zh) * | 2009-12-30 | 2011-07-06 | 意法半导体研发(深圳)有限公司 | 产生时钟信号的电路和方法 |
| US8058893B1 (en) * | 2007-01-31 | 2011-11-15 | Ixys Ch Gmbh | Frequency trimming for internal oscillator for test-time reduction |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI401697B (zh) * | 2009-01-14 | 2013-07-11 | Novatek Microelectronics Corp | 動態調整電路系統之時脈之方法與電路系統 |
-
2013
- 2013-10-04 US US14/045,883 patent/US8884673B1/en active Active
-
2014
- 2014-01-28 TW TW103103073A patent/TWI508455B/zh active
- 2014-02-13 CN CN201410050202.7A patent/CN104518787B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259291B1 (en) * | 1998-11-27 | 2001-07-10 | Integrated Technology Express, Inc. | Self-adjusting apparatus and a self-adjusting method for adjusting an internal oscillating clock signal by using same |
| US6670852B1 (en) * | 2001-10-17 | 2003-12-30 | Cypress Semiconductor Corp. | Oscillator tuning method |
| US8058893B1 (en) * | 2007-01-31 | 2011-11-15 | Ixys Ch Gmbh | Frequency trimming for internal oscillator for test-time reduction |
| CN102118159A (zh) * | 2009-12-30 | 2011-07-06 | 意法半导体研发(深圳)有限公司 | 产生时钟信号的电路和方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110990322A (zh) * | 2018-10-02 | 2020-04-10 | 新唐科技股份有限公司 | 时钟调整装置及其传输系统和方法 |
| CN110990322B (zh) * | 2018-10-02 | 2021-03-19 | 新唐科技股份有限公司 | 时钟调整装置及其传输系统和方法 |
| CN113156799A (zh) * | 2021-02-26 | 2021-07-23 | 合肥宏晶微电子科技股份有限公司 | 时钟测试方法、装置、量产测试方法及测试平台 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI508455B (zh) | 2015-11-11 |
| CN104518787B (zh) | 2017-11-07 |
| TW201515393A (zh) | 2015-04-16 |
| US8884673B1 (en) | 2014-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104518787A (zh) | 时钟调整装置及其相关时钟调整方法 | |
| US9628089B1 (en) | Supply voltage tracking clock generator in adaptive clock distribution systems | |
| US7120215B2 (en) | Apparatus and method for on-chip jitter measurement | |
| EP2002271A1 (en) | Apparatus for detecting clock failure and method therefor | |
| CN104135332A (zh) | 一种用于大功率电磁发射机的gps时间同步装置 | |
| CN104283556B (zh) | 时钟延迟检测电路及利用时钟延迟检测电路的半导体装置 | |
| US11888480B2 (en) | Method and apparatus for synchronizing two systems | |
| US7969216B2 (en) | System and method for improved timing synchronization | |
| CN103487649A (zh) | 一种兼容连续波和脉冲调制载波频率测量的方法及装置 | |
| CN110887992A (zh) | 一种时钟频率检测电路 | |
| US8228763B2 (en) | Method and device for measuring time intervals | |
| CN208353312U (zh) | 时钟同步电路和异步数据同步电路 | |
| CN116054798A (zh) | 一种多电压域上下电复位中时序亚稳态消除方法及装置 | |
| US8509370B2 (en) | Phase locked loop device and method thereof | |
| CN108988832A (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
| CN204836104U (zh) | 一种基于逻辑延时锁定的抗干扰电路 | |
| US20100308793A1 (en) | Phase locked loop device and method thereof | |
| CN101093403B (zh) | 减小时钟电路和时钟管理电路中的电磁干扰的方法 | |
| CN101521500B (zh) | 应用相位选择器的数据锁存电路 | |
| US9171596B2 (en) | Short asynchronous glitch | |
| US8638149B1 (en) | Equalized rise and fall slew rates for a buffer | |
| US20150019898A1 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
| US20130346022A1 (en) | Physical quantity measuring apparatus and physical quantity measuring method | |
| US8212597B2 (en) | Method for detecting the locking of a phase-locked loop and associated device | |
| CN104917497A (zh) | 一种基于逻辑延时锁定的抗干扰电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |