TWI534598B - 控制裝置、重置系統及控制方法 - Google Patents
控制裝置、重置系統及控制方法 Download PDFInfo
- Publication number
- TWI534598B TWI534598B TW103129301A TW103129301A TWI534598B TW I534598 B TWI534598 B TW I534598B TW 103129301 A TW103129301 A TW 103129301A TW 103129301 A TW103129301 A TW 103129301A TW I534598 B TWI534598 B TW I534598B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- level
- reset
- control
- counting
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
- H02H3/247—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage having timing means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Description
本發明實施例係有關於一種控制裝置,特別是有關於一種可產生重置信號的控制裝置。
一般電路裡的電子元件係根據一電源端的位準而動作。當電源端接收到電源後,一重置電路先發出一重置信號,用以重置電子元件。在重置模式下,電子元件進行初始值設定。完成設定後,電子元件再開始動作。然而,在電子元件開始正常動作後,若電源端的位準發生微小變化,習知的重置電路將再次發出重置信號,使得電子元件再次進入重置模式。此時,電子元件將暫時失去功效。若此重置方式係安裝在一車輛中,則在電子元件失去功效時,可能造成車輛突然非正常行駛,進而造成危險。
本發明實施例提供一種控制裝置,包括一時脈控制器、一第一計數單元、一第二計數單元以及一判斷單元。時脈控制器用以產生一第一控制信號以及一第二控制信號。第一計數單元根據第一控制信號開始計數,並產生一第一輸出信號。當第一計數單元計數到一第一預設值時,第一輸出信號為一第一位準。當第一計數單元未計數到第一預設值時,第一輸出信
號為一第二位準。第二計數單元根據第二控制信號開始計數,並產生一第二輸出信號。當第二計數單元計數到一第二預設值時,第二輸出信號為第二位準。當第二計數單元未計數到第二預設值時,第二輸出信號為第一位準。判斷單元根據第一及第二輸出信號的位準,產生一重置信號。
本發明實施例另提供一種重置系統,包括一電壓偵測裝置以及一控制裝置。電壓偵測裝置根據一電源信號產生一預重置信號。控制裝置,包括一時脈控制器、一第一計數單元、一第二計數單元以及一判斷單元。時脈控制器根據預重置信號的位準以及當電源信號的位準大於一預設電壓位準時,產生一第一控制信號以及一第二控制信號。第一計數單元根據第一控制信號開始計數,並產生一第一輸出信號。當第一計數單元計數到一第一預設值時,第一輸出信號為一第一位準。當第一計數單元未計數到第一預設值時,第一輸出信號為一第二位準。第二計數單元根據第二控制信號開始計數,並產生一第二輸出信號。當第二計數單元計數到一第二預設值時,第二輸出信號為第二位準。當第二計數單元未計數到第二預設值時,第二輸出信號為第一位準。判斷單元根據第一及第二輸出信號的位準,產生一重置信號。
本發明實施例更提供一種控制方法,包括產生一第一控制信號以及一第二控制信號;根據第一控制信號開始進行一第一計數動作,並根據計數結果產生一第一輸出信號,其中在計數到一第一預設值時,第一輸出信號為一第一位準,在未計數到第一預設值時,第一輸出信號為一第二位準;根據第
二控制信號開始進行一第二計數動作,並根據計數結果產生一第二輸出信號,其中在計數到一第二預設值時,第二輸出信號為第二位準,在未計數到第二預設值時,第二輸出信號為第一位準;以及根據第一及第二輸出信號的位準,產生一重置信號。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
100‧‧‧重置系統
110‧‧‧電壓偵測裝置
120‧‧‧控制裝置
121‧‧‧時脈控制器
122、123‧‧‧計數單元
124‧‧‧判斷單元
PW‧‧‧電源信號
E_POR‧‧‧預重置信號
Cnt1_CLK、Cnt2_CLK‧‧‧控制信號
F_POR、D_POR‧‧‧輸出信號
SR‧‧‧重置信號
211~215、216‧‧‧邏輯閘
210‧‧‧振盪單元
220‧‧‧除頻器
230‧‧‧控制單元
OSC_CLK‧‧‧振盪信號
V1~V5‧‧‧電壓位準
T1‧‧‧時間
310、320、321、330、340、341‧‧‧期間
S410、S411、S412、S420、S430、S440‧‧‧步驟
第1圖係為本發明實施例重置系統之示意圖。
第2圖係為本發明實施例之控制裝置之示意圖。
第3A及3B圖為本發明實施例之控制時序示意圖。
第4A及4B圖為本發明實施例控制方法之可能實施例。
第1圖係為本發明實施例重置系統之示意圖。如圖所示,重置系統100包括一電壓偵測裝置110以及一控制裝置120。在本實施例中,重置系統100係根據一電源信號PW的位準,產生一重置信號SR,用以重置後端的電子元件(未顯示)。
舉例而言,當電源信號PW的位準達到一預設電壓位準時,重置系統100令重置信號SR為一重置狀態,用以重置後端電子元件。在重置後,後端電子元件便可正常工作。然而,當毛刺(glitch)現象發生在電源端時,將造成電源端的電源信號PW的位準發生擾動。因此,在本實施例中,當電源信號PW的位準小於預設電壓位準時,重置系統100根據一預設條件,令
重置信號SR為一非重置狀態或是一重置狀態,用以不重置或重置後端的元件。
在一可能實施例中,重置系統100可選擇性地濾除不同程度的毛刺現象。舉例而言,當一毛刺現象小於一預設值時,表示電源信號的位準擾動並不足以影響後端元件,因此,重置系統100忽略此毛刺現象,並不重置後端的電子元件。然而,當另一毛刺現象大於預設值時,表示電源信號PW的位準擾動將會影響後端元件,因此,重置系統100透過重置信號SR重置後端的電子元件。
電壓偵測裝置110偵測電源信號PW的位準,用以判斷電源信號PW的位準是否發生擾動,並根據偵測結果產生一預重置信號E_POR。請參考第3A圖,尚未供電予電源端時(即時間點T1之前),電源信號PW及預重置信號E_POR的位準為一未知狀態(unknown)。
在時間點T1,開始供電。電源信號PW的位準逐漸上升,並且預重置信號E_POR的位準從未知狀態轉變成一低位準。當電源信號PW的位準大於電壓位準V2時,預重置信號E_POR的位準由低位準變化至高位準。
在期間310,電源信號PW的位準維持在電壓位準V3,並且預重置信號E_POR的位準持續在高位準。然而,在期間320,毛刺現象發生,故電源信號PW的位準發生擾動,不再維持在電壓位準V3。當電源信號PW的位準小於電壓位準V4時,預重置信號E_POR的位準由高位準變化至低位準。當電源信號PW的位準大於電壓位準V5時,預重置信號E_POR的位準再由
低位準變化至高位準。
在本實施例中,電壓位準V2、V4、V5均相等。在另一可能實施例中,電壓位準V4大於電壓位準V2。在期間330,電源信號PW的位準再度維持在電壓位準V3。因此,預重置信號E_POR也維持在高位準。
請回到第1圖,控制裝置120根據預重置信號E_POR產生重置信號SR。在一可能實施例中,控制裝置120判斷第3圖的期間321的持續時間,並根據判斷結果控制重置信號SR的狀態(非重置狀態或重置狀態)。舉例而言,當預重置信號E_POR為低位準,並且持續達到一預設時間時,表示發生一大毛刺現象。因此,控制裝置120令重置信號SR為一重置狀態(如低位準),用以重置後端的電子元件。
然而,大部分的毛刺現象係屬於短暫雜訊,並且不應影響後端的電子元件,故當預重置信號E_POR因毛刺現象而為低位準,並且未持續達到一預設時間時,控制裝置120令重置信號SR為一非重置狀態(如高位準)。因此,後端的電子元件並不進行重置動作,以確保整個操作系統可正常運行。
舉例而言,在行車的過程中,當晶片的電源信號受到非預期的干擾,如毛刺現象時,若控制裝置120重置後端的系統時,很有可能造成車輛瞬間失能,因而造成人員的生命危險。因此,在一可能實施例中,控制裝置120係根據毛刺現象的程度,忽略所有或部分毛刺現象。
本實施例中,控制裝置120包括一時脈控制器121、計數單元122、123以及一判斷單元124。當預重置信號E_POR
為低位準且電源信號PW的位準大於一電壓位準(例如第3A圖中的電壓位準V1)時,時脈控制器121以及計數單元122、123皆被致能,其中時脈控制器121開始產生控制信號Cnt1_CLK及Cnt2_CLK。在一可能實施例中,控制信號Cnt1_CLK及Cnt2_CLK均為時脈信號。
計數單元122根據控制信號Cnt1_CLK開始進行一第一計數動作,用以產生一第一計數值,再將第一計數值與一第一預設值進行比較,用以產生一輸出信號F_POR。在本實施例中,計數單元122用以判斷預重置信號E_POR為低位準的持續時間。另外,第一預設值可事先寫入計數單元122之中,或是由外部提供予計數單元122。
當第一計數值等於第一預設值時,表示預重置信號E_POR為低位準的持續時間達到一預設時間,故計數單元122令輸出信號F_POR為一第一位準,如低位準,使得重置信號SR為一重置狀態。當第一計數值不等於第一預設值時,表示預重置信號E_POR為低位準的持續時間未達預設時間,故計數單元122令輸出信號F_POR為一第二位準,如高位準。
計數單元123根據控制信號Cnt2_CLK開始進行一第二計數動作,用以產生一第二計數值,再將第二計數值與一第二預設值進行比較,用以產生一輸出信號D_POR。在本實施例中,計數單元123係用以判斷電源信號PW的位準是否快速地達到一預設電壓位準。
舉例而言,當第二計數值等於第二預設值時,輸出信號D_POR為第二位準。當第二計數值不等於第二預設值時,
輸出信號D_POR為第一位準。
判斷單元124根據輸出信號F_POR及D_POR的位準,產生並設定重置信號SR的位準。在本實施例中,當輸出信號F_POR及D_POR之至少一者為第一位準(如低位準)時,判斷單元124令重置信號SR為一重置狀態,如低位準,用以重置後端元件。當輸出信號F_POR及D_POR均為第二位準(如高位準)時,判斷單元124令重置信號SR為一非重置狀態,如高位準。
在本實施例中,時脈控制器121根據重置信號SR的狀態或位準,禁能或致能計數單元122及123。舉例而言,當重置信號SR為第一位準時,時脈控制器121致能計數單元122及123。在另一可能實施例中,時脈控制器121根據輸出信號F_POR及D_POR的位準,禁能或致能計數單元122及123。舉例而言,當輸出信號F_POR及D_POR的位準均為第二位準時,時脈控制器121禁能計數單元122及123,用以停止計數動作,以節省功率損耗。
本發明並不限定第一及第二位準的大小。在一可能實施例中,第一位準係為一低位準,而第二位準係為一高位準,其中高位準大於低位準。在另一可能實施例中,第一位準係為一高位準,而第二位準係為一低位準。
第2圖為本發明實施例之時脈控制器121之一可能實施例。如圖所示,時脈控制器121包括一振盪單元210、一除頻器220、一控制單元230。在其它實施例中,控制單元230可獨立在時脈控制器121之外。
振盪單元210根據控制單元230的輸出,產生一振
盪信號OSC_CLK。除頻器220改變振盪信號OSC_CLK的頻率。控制單元230再根據除頻器220的輸出,產生控制信號Cnt1_CLK與Cnt2_CLK,用以得到輸出信號F_POR以及D_POR。在其它實施例中,若振盪單元210可產生適當的振盪信號時,則可省略除頻器220。
控制單元230根據輸出信號F_POR及除頻器220的輸出,產生控制信號Cnt1_CLK,並根據輸出信號D_POR及除頻器220的輸出,產生控制信號Cnt2_CLK。當預重置信號E_POR為低位準且電源信號的位準大於一電壓位準(例如第3A圖中的電壓位準V1)時,控制單元230致能振盪單元210及計數單元122及123,用以判斷電源信號PW上的擾動是否過大以及電源信號PW是否快速地達到一預設電壓位準。當輸出信號D_POR及F_POR均為高位準時,控制單元230禁能振盪單元210、計數單元122及123之至少一者,以節省功率損耗。
在本實施例中,控制單元230包括邏輯閘211~215,用以禁能或致能振盪單元210、計數單元122及123。本發明並不限定控制單元230的電路架構。在其它實施例中,只要能夠達到上述功能的邏輯電路,均可作為控制單元230。另外,在本實施例中,判斷單元124係為一AND閘216,但並非用以限制本發明。在其它實施例中,可利用其它邏輯組合電路實現判斷單元240。
第3A圖為本發明實施例之控制裝置120的控制時序圖。在時間點T1前,尚未供電,故電源信號PW、預重置信號E_POR、振盪信號OCK_CLK、控制信號Cnt1_CLK、Cnt2_CLK、
輸出信號F_POR、D_POR及重置信號SR的位準皆為一未知狀態。
在時間點T1後,開始供電予電源端,因此,電源信號PW的位準逐漸上升,故預重置信號E_POR為低位準。當電源信號PW的位準達電壓位準V1時,振盪單元210開始產生振盪信號OSC_CLK,並且控制單元230根據振盪信號OSC_CLK提供控制信號Cnt1_CLK及Cnt2_CLK。因此,計數單元122及123開始計數。
當計數單元122尚未計數到第一預設值時,輸出信號F_POR為高位準。由於計數單元123尚未計數到第二預設值,故輸出信號D_POR為低位準。此時,由於輸出信號F_POR為高位準,並且輸出信號D_POR為低位準,因此,重置信號SR為低位準。
當計數單元123計數到第二預設值時,輸出信號D_POR為高位準。此時,由於輸出信號D_POR及F_POR均為高位準,故重置信號SR為高位準。在本實施例中,控制單元230禁能振盪單元210、計數單元122及123,故振盪信號OSC_CLK、控制信號Cnt1_POR及Cnt2_POR均為高位準。
在期間320,由於發生毛刺現象,故電源信號PW的位準發生擾動。在期間321,電源信號PW小於電壓位準V4,故預重置信號E_POR為低位準。此時,控制單元230致能振盪單元210,用以產生振盪信號OSC_CLK。控制單元230根據振盪信號OSC_CLK產生控制信號Cnt1_CLK及Cnt2_CLK。
在本實施例中,計數單元123係用以判斷電源信號
PW的位準是否快速地達到一預設電壓位準。在期間321,電源信號PW並未低至0V,計數單元123並不會作動,故輸出信號D_POR仍保持在高位準。此時,計數單元122根據控制信號Cnt1_CLK開始計數,用以判斷期間320的持續時間。由於計數單元122的計數值不等於第一預設值,故輸出信號F_POR為高位準。由於輸出信號F_POR及D_POR均為高位準,故重置信號SR也為高位準,不重置後端元件。在期間330,由於重置信號SR為高位準,故禁能振盪單元210、計數單元122及123之至少一者。
第3B圖為本發明實施例之控制裝置的另一控制時序圖。第3B圖不同於第3A圖之處在於,因第3A圖的期間320所發生的毛刺現象的持續時間不長,故忽略期間320所發生的毛刺現象。因此,在期間321,重置信號SR為高位準,但在第3B圖中,由於期間340所發生的毛刺現象較大,故在期間341,重置信號SR為低位準。
如圖所示,在期間341,電源信號PW的位準小於電壓位準V4,故預重置信號E_POR為低位準,因此,計數單元122開始計數。由於期間341的時間大於預設值,故計數單元122計數到第一預設值,故令輸出信號F_POR為低位準。在本實施例中,計數單元123係用以判斷電源信號PW的位準是否快速地達到一預設電壓位準。在期間341,電源信號PW並未低至0V,計數單元123並不會作動,故輸出信號D_POR仍保持在高位準。此時,重置信號SR為低位準,用以重置後端的電子元件。
第4A圖為本發明實施例之控制方法之一可能流程
示意圖。首先,根據一電源信號,產生一第一控制信號以及一第二控制信號(步驟S410)。在本實施例中,步驟S410係用以判斷是否供電予電源端,以及電源端的電源信號是否發生毛刺現象。
在一可能實施例中,步驟S410包括步驟S411及S412。步驟S411係偵測電源信號的位準,用以產生一預重置信號。當電源信號的位準大於第一電壓位準(例如在第3A圖中之電壓位準V2)時,預重置信號為第二位準。當電源信號的位準小於第一電壓位準時,預重置信號為第一位準。在其它實施例中,當電源信號的位準小於一第二電壓位準(例如在第3A圖中之電壓位準V4)時,預重置信號為第一位準。第二電壓位準等於第一電壓位準。在另一可能實施例中,第二電壓位準大於第一電壓位準。
步驟S412係根據預重置信號以及一振盪信號,產生第一及第二控制信號。在一可能實施例中,步驟S412係先根據預重置信號的位準,並在電源信號的位準大於一第三電壓位準(例如在第3A圖中之電壓位準V1)時,致能一振盪電路,用以產生振盪信號,其中第一電壓位準大於第三電壓位準。之後,再根據振盪信號,產生第一及第二控制信號。第一及第二控制信號係為時脈信號。
根據第一及第二控制信號開始進行第一及第二計數動作,並根據計數結果產生第一及第二輸出信號(步驟S420)。在本實施例中,第一計數動作係用以判斷毛刺現象的程度。在計數到一第一預設值時,第一輸出信號為一第一位準。在未計
數到第一預設值時,第一輸出信號為一第二位準。在另一可能實施例中,當預重置信號為第一位準時,便開始第一計數動作。
在另一可能實施例中,第二計數動作係用以判斷電源端的電源信號是否在短時間內快速地達到一預設電壓位準。在計數到一第二預設值時,第二輸出信號為第二位準。在未計數到該第二預設值時,第二輸出信號為第一位準。在其它實施例中,當電源信號的位準係由0V逐漸上升時,則開始第二計數動作。在其他實施例中,當電源信號的位準並未低於至0V,則不會開始第二計數動作。
根據第一及第二輸出信號的位準,產生重置信號(步驟S430)。在一可能實施例中,當第一及第二輸出信號的位準均為第二位準時,重置信號也為第二位準。當第一及第二輸出信號之至少一者的位準為第一位準時,重置信號也為第一位準,用以重置電路元件。
在產生重置信號後,回到步驟S410。在一可能實施例中,步驟S410係根據電源信號,產生第一及第二控制信號。
第4B圖為本發明實施例控制方法之另一可能實施例。第4B圖相似第4A圖,不同之處在於第4B圖多了步驟S440。步驟S440係根據重置信號,停止產生振盪信號或是停止第一及第二計數動作。在另一可能實施例中,步驟S440也可根據第一及第二輸出信號,停止產生振盪信號或是停止第一及第二計數動作。
舉例而言,當重置信號為一非重置狀態時,如第二位準,表示不需重置後端元件,故步驟S440停止第一及第二計數動作。在一可能實施例中,步驟S440停止振盪信號的產生。在另一實施例中,步驟S440僅停止產生振盪信號,並不停止第一及第二計數動作。
由上述內容可知,根據第一及第二計數動作,便可得知電源信號的擾動程度。因此,在擾動程度較低時,忽略該擾動,即令重置信號為一非重置狀態,用以避免後端的電子元件進入重置模式。當擾動程度較高時,令重置信號為一重置狀態,用以重置後端的電子元件。再者,當重置信號為一非重置狀態時,停止計數動作,進而節省功率損耗。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧重置系統
110‧‧‧電壓偵測裝置
120‧‧‧控制裝置
121‧‧‧時脈控制器
122、123‧‧‧計數單元
124‧‧‧判斷單元
PW‧‧‧電源信號
E_POR‧‧‧預重置信號
Cnt1_CLK、Cnt2_CLK‧‧‧控制信號
F_POR、D_POR‧‧‧輸出信號
SR‧‧‧重置信號
Claims (18)
- 一種控制裝置,包括:一時脈控制器,用以產生一第一控制信號以及一第二控制信號;一第一計數單元,根據該第一控制信號開始計數,並產生一第一輸出信號,當該第一計數單元計數到一第一預設值時,該第一輸出信號為一第一位準,當該第一計數單元未計數到該第一預設值時,該第一輸出信號為一第二位準;一第二計數單元,根據該第二控制信號開始計數,並產生一第二輸出信號,當該第二計數單元計數到一第二預設值時,該第二輸出信號為該第二位準,當該第二計數單元未計數到該第二預設值時,該第二輸出信號為該第一位準;以及一判斷單元,根據該第一及第二輸出信號的位準,產生一重置信號。
- 如申請專利範圍第1項所述之控制裝置,其中當該第一及第二輸出信號之至少一者為該第一位準時,該重置信號為該第一位準。
- 如申請專利範圍第1項所述之控制裝置,其中當該重置信號為該第二位準時,該第一及第二計數單元停止計數。
- 如申請專利範圍第3項所述之控制裝置,更包括:一控制單元,根據該第一輸出信號及一時脈信號,產生該第一控制信號,並根據該第二輸出信號及該時脈信號,產生該第二控制信號。
- 如申請專利範圍第4項所述之控制裝置,其中該時脈控制器包括:一振盪單元,用以產生一振盪信號;以及一除頻器,處理該振盪信號,用以產生該時脈信號。
- 一種重置系統,包括:一電壓偵測裝置,根據一電源信號產生一預重置信號;一控制裝置,包括:一時脈控制器,根據該預重置信號的位準以及當該電源信號的位準大於一預設電壓位準時,產生一第一控制信號以及一第二控制信號;一第一計數單元,根據該第一控制信號開始計數,並產生一第一輸出信號,當該第一計數單元計數到一第一預設值時,該第一輸出信號為一第一位準,當該第一計數單元未計數到該第一預設值時,該第一輸出信號為一第二位準;一第二計數單元,根據該第二控制信號開始計數,並產生一第二輸出信號,當該第二計數單元計數到一第二預設值時,該第二輸出信號為該第二位準,當該第二計數單元未計數到該第二預設值時,該第二輸出信號為該第一位準;以及一判斷單元,根據該第一及第二輸出信號的位準,產生該重置信號。
- 如申請專利範圍第6項所述之重置系統,其中當該第一及第二輸出信號之至少一者為該第一位準時,該重置信號為該第一位準。
- 如申請專利範圍第6項所述之重置系統,其中當該重置信號為該第二位準時,該第一及第二計數單元停止計數。
- 如申請專利範圍第6項所述之重置系統,更包括:一控制單元,根據該第一輸出信號及一時脈信號,產生該第一控制信號,並根據該第二輸出信號及該時脈信號,產生該第二控制信號。
- 如申請專利範圍第6項所述之重置系統,其中當該電源信號的位準小於一第一電壓位準時,該預重置信號為該第一位準,當該電源信號的位準大於該第一電壓位準時,該預重置信號為該第二位準。
- 如申請專利範圍第10項所述之重置系統,其中當該電源信號的位準小於一第二電壓位準時,該預重置信號為該第一位準,該第二電壓位準大於該第一電壓位準。
- 如申請專利範圍第6項所述之重置系統,其中當該預重置信號由該第一位準變化至該第二位準,再由該第二位準變化至該第一位準時,該控制單元透過該第一控制信號,致能該第一計數單元,當該預重置信號為該第二位準時,該控制單元禁能該第一計數單元。
- 如申請專利範圍第9項所述之重置系統,其中該時脈控制器包括:一振盪單元,用以產生一振盪信號;以及一除頻器,處理該振盪信號,用以產生該時脈信號。
- 一種控制方法,包括:產生一第一控制信號以及一第二控制信號; 根據該第一控制信號開始進行一第一計數動作,並根據計數結果產生一第一輸出信號,其中在計數到一第一預設值時,該第一輸出信號為一第一位準,在未計數到該第一預設值時,該第一輸出信號為一第二位準;根據該第二控制信號開始進行一第二計數動作,並根據計數結果產生一第二輸出信號,其中在計數到一第二預設值時,該第二輸出信號為該第二位準,在未計數到該第二預設值時,該第二輸出信號為該第一位準;以及根據該第一及第二輸出信號的位準,產生一重置信號。
- 如申請專利範圍第14項所述之控制方法,其中產生該第一及第二控制信號的步驟係包括:偵測一電源信號的位準,用以產生一預重置信號,其中當該預重置信號為該第一位準且該電源信號的位準大於一預設電壓位準時,開始該第一計數動作。
- 如申請專利範圍第15項所述之控制方法,其中當該電源信號的位準小於一第一電壓位準時,該預重置信號為該第一位準,當該電源信號的位準大於該第一電壓位準時,該預重置信號為該第二位準。
- 如申請專利範圍第16項所述之控制方法,其中當該電源信號的位準小於一第二電壓位準時,該預重置信號為該第一位準,該第二電壓位準大於該第一電壓位準。
- 如申請專利範圍第15項所述之控制方法,其中當該第一及第二輸出信號的位準之一者為該第一位準時,該重置信號為該第一位準,當該第一及第二輸出信號的位準均為該第 二位準時,該重置信號為該第二位準。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103129301A TWI534598B (zh) | 2014-08-26 | 2014-08-26 | 控制裝置、重置系統及控制方法 |
CN201410775027.8A CN105759638B (zh) | 2014-08-26 | 2014-12-15 | 控制装置、重置系统及控制方法 |
US14/709,056 US9778711B2 (en) | 2014-08-26 | 2015-05-11 | Control device and reset system utilizing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103129301A TWI534598B (zh) | 2014-08-26 | 2014-08-26 | 控制裝置、重置系統及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201608366A TW201608366A (zh) | 2016-03-01 |
TWI534598B true TWI534598B (zh) | 2016-05-21 |
Family
ID=55402405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103129301A TWI534598B (zh) | 2014-08-26 | 2014-08-26 | 控制裝置、重置系統及控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9778711B2 (zh) |
CN (1) | CN105759638B (zh) |
TW (1) | TWI534598B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659178B1 (en) | 2013-10-22 | 2017-05-23 | Square, Inc. | Device blanking |
US10475034B2 (en) | 2016-02-12 | 2019-11-12 | Square, Inc. | Physical and logical detections for fraud and tampering |
FR3066050B1 (fr) * | 2017-05-04 | 2019-06-21 | Stmicroelectronics (Rousset) Sas | Procede et dispositif de controle de l'alimentation d'une unite de traitement |
US10255603B1 (en) * | 2017-08-31 | 2019-04-09 | Sqaure, Inc. | Processor power supply glitch mitigation |
US11257072B1 (en) | 2018-03-29 | 2022-02-22 | Square, Inc. | Detecting unauthorized devices |
US11182794B1 (en) | 2018-03-29 | 2021-11-23 | Square, Inc. | Detecting unauthorized devices using proximity sensor(s) |
US10733291B1 (en) | 2018-06-11 | 2020-08-04 | Square, Inc. | Bi-directional communication protocol based device security |
US11099602B2 (en) * | 2019-04-30 | 2021-08-24 | International Business Machines Corporation | Fault-tolerant clock gating |
TWI789190B (zh) * | 2021-12-29 | 2023-01-01 | 新唐科技股份有限公司 | 控制裝置及其操作方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253076B1 (ko) | 1997-05-02 | 2000-05-01 | 윤종용 | 순차 로직들을 위한 파워-온 리셋 회로(power-on reset circuit for sequential logics) |
US6085327A (en) * | 1998-04-10 | 2000-07-04 | Tritech Microelectronics, Ltd. | Area-efficient integrated self-timing power start-up reset circuit with delay of the start-up reset until the system clock is stabilized |
US6198318B1 (en) * | 1999-01-28 | 2001-03-06 | Legerity, Inc. | Power-on-reset circuit |
US7015732B1 (en) * | 2004-01-05 | 2006-03-21 | National Semiconductor Corporation | Power-on reset circuit with low standby current and self-adaptive reset pulse width |
US7057427B2 (en) * | 2004-07-15 | 2006-06-06 | Freescale Semiconductor, Inc | Power on reset circuit |
US7403051B1 (en) * | 2006-01-26 | 2008-07-22 | Xilinx, Inc. | Determining voltage level validity for a power-on reset condition |
US7388414B1 (en) * | 2007-03-30 | 2008-06-17 | National Semiconductor Corporation | Wideband power-on reset circuit with glitch-free output |
CN101437339A (zh) * | 2007-11-15 | 2009-05-20 | 硕颉科技股份有限公司 | 脉宽调变驱动装置 |
CN101751097B (zh) * | 2008-12-02 | 2011-12-14 | 盛群半导体股份有限公司 | 电源开启重置控制电路及其操作方法 |
US8198925B1 (en) * | 2008-12-12 | 2012-06-12 | Marvell International Ltd. | Digital power on reset |
CN101938269B (zh) * | 2009-06-30 | 2012-12-12 | 瑞昱半导体股份有限公司 | 开机重置电路 |
-
2014
- 2014-08-26 TW TW103129301A patent/TWI534598B/zh active
- 2014-12-15 CN CN201410775027.8A patent/CN105759638B/zh active Active
-
2015
- 2015-05-11 US US14/709,056 patent/US9778711B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9778711B2 (en) | 2017-10-03 |
CN105759638A (zh) | 2016-07-13 |
TW201608366A (zh) | 2016-03-01 |
US20160062389A1 (en) | 2016-03-03 |
CN105759638B (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI534598B (zh) | 控制裝置、重置系統及控制方法 | |
US9714966B2 (en) | Circuit aging sensor | |
US10651827B2 (en) | Apparatus and method for activating circuits | |
JP5975720B2 (ja) | 半導体装置及びこれを備える半導体システム並びにその動作方法 | |
JP2009141722A (ja) | Oob検出回路およびシリアルataシステム | |
JP5610409B2 (ja) | クロック入力バッファの制御 | |
TW201515393A (zh) | 時脈調整裝置及其相關時脈調整方法 | |
US20150115856A1 (en) | Motor drive controller and motor drive control method | |
JP2008219294A (ja) | 電圧制御回路 | |
TW201813303A (zh) | 用於產生時脈之電子電路及其方法 | |
TWI627421B (zh) | 漏電流偵測裝置及其偵測方法 | |
US20190064245A1 (en) | Leakage current detection apparatus and detection method thereof | |
TW201941540A (zh) | 電源開啟重置電路 | |
US20080309368A1 (en) | Circuit for generating on-die termination control signal | |
JP4445677B2 (ja) | 半導体集積回路 | |
TWI674752B (zh) | 驅動保護電路及操作電路 | |
JP2007306421A (ja) | 発振回路およびその制御方法 | |
US11099600B2 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
JP5620718B2 (ja) | 電圧レギュレータを有する集積回路装置 | |
TWI434495B (zh) | 可動態校準致能其系統之致能時間的電壓產生系統及其方法 | |
TWI749979B (zh) | 控制電路及操作系統 | |
TWI692200B (zh) | 載帶芯片用開機關機重置電路及其工作方法 | |
US20100019821A1 (en) | Method for generating a output clock signal having a output cycle and a device having a clock signal generating capabilities | |
JP2008047990A (ja) | 短時間信号検出回路 | |
KR101005139B1 (ko) | 반도체 소자의 파워 업 회로 |