TWI506624B - 使用系統熱感測資料之記憶體操作 - Google Patents

使用系統熱感測資料之記憶體操作 Download PDF

Info

Publication number
TWI506624B
TWI506624B TW101147195A TW101147195A TWI506624B TW I506624 B TWI506624 B TW I506624B TW 101147195 A TW101147195 A TW 101147195A TW 101147195 A TW101147195 A TW 101147195A TW I506624 B TWI506624 B TW I506624B
Authority
TW
Taiwan
Prior art keywords
memory
thermal
stack
rate
memory stack
Prior art date
Application number
TW101147195A
Other languages
English (en)
Other versions
TW201346902A (zh
Inventor
Kenneth Shoemaker
Paul Fahey
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201346902A publication Critical patent/TW201346902A/zh
Application granted granted Critical
Publication of TWI506624B publication Critical patent/TWI506624B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

使用系統熱感測資料之記憶體操作
大致地，本發明之實施例有關電子裝置之領域，且更特別地，有關使用系統熱感測資料之記憶體操作。
為了要提供更密集的記憶體以供計算操作之用。已發展出包含具有複數個緊密耦接的記憶體元件之記憶體裝置(其可稱為3D堆疊記憶體，或堆疊記憶體)的概念。3D堆疊記憶體可包含DRAM(動態隨機存取記憶體)記憶體元件之耦接層或封裝，其可稱為記憶體堆疊。堆疊記憶體可被使用以在單一裝置或封裝中提供大量的電腦記憶體，其中該裝置或封裝亦可包含諸如記憶體控制器及CPU(中央處理單元)之某些系統組件。
當3D堆疊記憶體裝置係在尺寸上增大時，則具有因記憶體堆疊之不同的溫度。通常，3D記憶體堆疊的內部部件將比外部部分更熱，因為僅外部部分係暴露至冷卻，且更大的堆疊將大致地產生更高的溫度差異於內部與外部部分之間。
當記憶體被加熱時，則記憶體的操作將改變。尤其，記憶體通常在較高的溫度處需要更頻繁的再新循環。
然而，較低成本的記憶體並不包含熱感測器，或不提供熱資料。因此，當不具備熱感測時，將難以決定整個記憶體裝置中之熱如何散佈，以及再新操作如何適當操縱。
【發明內容及實施方式】
本發明之實施例大致地針對使用熱資料之3D堆疊記憶體的動態操作。
當使用於本文之中時：“3D堆疊記憶體”(其中3D指示三維)或“堆疊記憶體”意指包含一或多個耦接之記憶體層、記憶體封裝、或其他記憶體元件之電腦記憶體。該記憶體可係垂直堆疊的或水平(諸如並排地)堆疊的，或包含其係耦接在一起的記憶體元件。例如，該記憶體可包含第8A圖及第8B圖中所描繪的實施。特別地，堆疊記憶體DRAM裝置或系統可包含具有複數個DRAM層之記憶體裝置。堆疊記憶體裝置亦可包含系統元件於該裝置中，其中系統元件可包含邏輯晶片。邏輯晶片可包含系統單晶片(SoC)，且可包含諸如CPU(中央處理單元)、記憶體控制器、及其他相關聯之系統元件的元件。在若干實施例中，該邏輯晶片可係應用處理器或繪圖處理單元(GPU)。
DRAM將在不同的溫度處不同地操作。特別地，DRAM晶片會根據溫度而展現可變的保持時間，因而，影響DRAM所需的再新頻率。低功率DRAM晶片可使用此性質於稱為“溫度補償之自行再新”的特性中。例如，此特性可被使用以降低再新頻率至所需的位準，而非使記憶體再新以符合記憶體之最壞情況的設想情況。因而，此特性可被使用以降低記憶體的待命功率消耗。
堆疊記憶體裝置可包含可以比其他區域更溫暖的區域。在記憶體堆疊內之該等熱梯度的決定可被使用以界定記憶體再新需求。
然而，包含以較低成本所製造之記憶體元件在內的某些記憶體元件並不包含熱感測器於記憶體之內，或者若熱感測器存在時，該等感測器並不接達至記憶體控制器或其他處理元件以供堆疊記憶體裝置之操作中的使用之用。例如，除了指示很高的溫度幅度之外，DRAM裝置中的熱感測器並不會被暴露在DRAM的外面。典型地，當DRAM販售商並不想要保證其溫度感測器的準確性時，則該等販售商不會打算要暴露低溫指示。
在若干實施例中，設置在包含系統單晶片之邏輯晶片中的熱感測器係使用以提供熱資訊至DRAM控制器或其他處理元件，其中該資訊係由記憶體控制器或記憶體元件所使用，用以降低自動再新頻率至更有效率的位準，並藉以增進性能且降低主動功率消耗。在若干實施例中，該邏輯晶片係與DRAM記憶體元件緊密地封裝在一起，以致使自熱感測器所獲得的熱資訊可被使用以推斷記憶體元件的熱狀態。
在若干實施例中，記憶體功率及性能最佳化功能係設置於堆疊晶片裝置中，其中記憶體晶粒層及邏輯晶片(諸如處理器或SoC邏輯晶片)係在各自的晶片上，但十分緊密地耦接。當邏輯晶片及DRAM晶粒層的堆疊記憶體係堆疊以製造諸如具有寬IO記憶體互連PoP封裝的堆疊記 憶體裝置時，則在記憶體堆疊與邏輯晶片之間具有很小的熱梯度。在若干實施例中，可使用存在於邏輯晶片中的熱感測器以估計記憶體晶粒層之中的熱情形。
在若干實施例中，所估計的熱情形可被使用以決定包含用於記憶體堆疊之部分的再新循環頻率之用於記憶體的性能設定。邏輯晶片可包含多重熱感測器，其係使用以監視邏輯晶片的各種部件之上的溫度。在若干實施例中，因為記憶體堆疊與邏輯晶片之間的熱耦接，所以邏輯晶片之熱感測器亦可被使用以估計DRAM晶片的溫度。在若干實施例中，邏輯晶片的熱感測器提供熱資訊至DRAM控制器，其中該控制器可使用此資訊以降低自動再新頻率，而藉以增進性能且降低主動功率。在若干實施例中，設備或系統亦可使用該熱資訊以確保當溫度增加時之足夠的再新，並藉以允許在更高溫度處之堆疊記憶體裝置的操作。
在若干實施例中，記憶體裝置包含記憶體堆疊及邏輯晶片，記憶體堆疊包含一或多個耦接之記憶體元件以及邏輯元件包含一或多個熱感測器，其中該一或多個熱感測器包含在邏輯元件之第一區域中的第一熱感測器。在若干實施例中，邏輯元件決定該一或多個熱感測器的熱值，其中邏輯元件使用在該等熱感測器值而估計用於記憶體堆疊之熱情形。在若干實施例中，用於記憶體堆疊之估計的熱情形之決定係至少一部分根據該一或多個熱感測器之各者的位置，包含在邏輯元件的第一區域中之第一熱感測器的位置，且用於記憶體堆疊之一或多個部分的再新速率係至少 一部分根據用於該記憶體堆疊之估計的熱情形，而予以修正。
在若干實施例中，方法包含自邏輯晶片中之一或多個熱感測器收集溫度資料，該邏輯晶片係與記憶體堆疊耦接；根據收集的溫度資料及該一或多個熱感測器之各者的位置，而估計記憶體堆疊的熱情形；決定一建議再新速率以供記憶體堆疊之一或各個部分的各者之用；以及當決定記憶體堆疊之一部分的再新速率係與建議再新速率不同時，則調整用於記憶體堆疊之該部分的再新速率。
第1圖係堆疊記憶體裝置之實施例的圖解。在若干實施例中，堆疊記憶體裝置100包含與邏輯晶片110緊密耦接之記憶體堆疊，記憶體堆疊包含多於一個的DRAM晶粒層120，該邏輯晶片110可係SoC或其他系統元件。在若實施例中，邏輯晶片110可包含用於記憶體堆疊120之熱子系統，熱子系統包含可使用以估計記憶體堆疊120中之熱情形的一或多個熱感測器。
在若干實施例中，邏輯晶片110或DRAM晶粒層可使用記憶體堆疊120之估計的熱情形以決定用於該記憶體堆疊120之部分所需的再新速率。在若干實施例中，邏輯晶片或DRAM晶粒層可使用估計的熱情形以避免比必要者更頻繁地執行再新操作，且可藉以使邏輯操作以降低記憶體裝置100的功率消耗。在若干實施例中，設備或系統亦可使用估計的熱情形以確保當溫度增加時之足夠的再新速率，且藉以允許在更高溫度處之堆疊記憶體裝置100的 操作。
第2圖描繪3D堆疊記憶體的實施例。在此圖解中，諸如寬IO記憶體裝置之3D堆疊記憶體裝置200包含邏輯晶片系統元件210，其係與在此亦被稱作記憶體堆疊之一或多個DRAM記憶體晶粒層220耦接。在若干實施例中，邏輯晶片210可係系統單晶片(SoC)或其他相似的元件。此圖式及隨後圖式之元件係為說明而呈現，且並未以一定的比例繪製。各晶粒層可包含一或多個切片或部分，且可具有一或多個不同的通道。各晶粒層可包含溫度補償自行再新(TCSR)電路，用以解決熱問題，其中TCSR及模式暫存器(MR)可係裝置之管理邏輯的一部分，且其中MC可包含熱偏置位元，用於藉由TCSR之再新速率的調整。該等晶粒層及該系統元件可被耦接在一起。
雖然第2圖描繪其中邏輯晶片210係耦接在一或多個記憶體晶粒層220之記憶體堆疊的下面，但實施例並未受限於此配置。例如，在若干實施例中，系統元件210可鄰接於記憶體堆疊220而被設置，且因此，可以與記憶體堆疊220並排配置予以耦接。
在此圖解中，DRAM記憶體晶粒層包含四個記憶體晶粒層，該等層係第一記憶體晶粒層230、第二記憶體晶粒層240、第三記憶體晶粒層250、及第四記憶體晶粒層260。然而，實施例並未受限於在記憶體堆疊210中之任何特殊數目的記憶體晶粒層，且可包含更大或更小數目的記憶體晶粒層。在其他元件之中，系統元件210可包含用 於記憶體堆疊220之記憶體控制器212。在若干實施例中，各記憶體晶粒層(可除了諸如在此圖解中之第四記憶體晶粒層260的頂部或最外面的記憶體晶粒層之外)包含複數個矽貫穿通孔(TSV)205，用以提供穿過記憶體晶粒層之矽基板的路徑。
記憶體200包含多於一個的溫度梯度，其中溫度梯度可包含垂直梯度270，例如，較靠近冷卻片或其他冷卻元件之較冷的區域，以及水平梯度275，例如，在記憶體堆疊220的較熱內核與較冷外面部分之間的差異。
在若干實施例中，邏輯晶片210可包含一或多個熱感測器280，其可被使用以估計記憶體堆疊220之中的熱情形，其中記憶體控制器212或記憶體晶粒層220可使用估計的熱情形以決定用於記憶體堆疊220之部分的再新速率。在若干實施例中，記憶體晶粒層220可使用估計的熱情形以調諧由記憶體晶粒層的熱感測器所產生之溫度值。
第3圖係記憶體裝置的實施例中之熱感測器的圖解。在若干實施例中，記憶體裝置300可包含與邏輯晶片310緊密耦接之一或多個記憶體晶片330。在若干實施例中，該等記憶體晶片可不包含熱感測器，或者若熱感測器335存在時，除非極端的溫度存在，否則未自該等熱感測器的資料通常並非在記憶體晶片330的外部可用。
在若干實施例中，邏輯晶片包含一或多個熱感測器380，且邏輯晶片使用該等感測器以估計記憶體晶片330中的熱情形。在若干實施例中，邏輯晶片310知道熱感測 器380之各者的位置，且該知識可在記憶體晶片之不同區域中的溫度估計中被使用。
第4圖係流程圖，描繪用以使用系統熱資料以建立記憶體再新之方法的實施例。在若干實施例中，包含堆疊記憶體的設備或系統可在操作中(410)。在若干實施例中，堆疊記憶體可包含與一或多個記憶體晶粒層之記憶體堆疊熱耦接的邏輯晶片。在若干實施例中，堆疊記憶體的控制器可自邏輯晶片中之系統熱感測器收集資料(415)。
在若干實施例中，該控制器可根據來自熱感測器及熱感測器的位置之所收集的熱資料，而估計記憶體堆疊之不同區域的熱情形(420)。在若干實施例中，控制器可根據所估計之熱情形及記憶體堆疊之性能特徵，而決定一建議再新速率，例如，關於在某些溫度處用於記憶體元件之必要再新速率的資料，以供記憶體堆疊之多重部分的各者之用(425)。
在若干實施例中，若用於記憶體堆疊之估計的熱情形指示用於該記憶體堆疊之任何部分的再新速率與該建議再新速率不同時(430)，則控制器可單獨地改變用於該記憶體堆疊之該部分的再新速率(435)。然後，處理可隨著來自系統熱感測器之熱資料的收集而持續(410)。
第5圖描繪包含用以估計記憶體熱情形之熱子系統的邏輯晶片之實施例。在若干實施例中，記憶體裝置的邏輯晶片500(諸如例如，第2圖中所描繪之堆疊記憶體200的邏輯晶片210)可包含記憶體控制器512，以供記憶體堆 疊之記憶體的控制之用，其中邏輯晶片500係與記憶體堆疊緊密耦接，以致使邏輯晶片中的溫度表示記憶體堆疊中的溫度。在若干實施例中，邏輯晶片包含一或多個熱感測器580，用以收集系統熱資料582。
在若干實施例中，邏輯晶片可使用系統熱資料582以產生估計的記憶體熱情形584。在若干實施例中，可使用估計的記憶體熱情形584及記憶體裝置性能特徵資料590，包含說明用於某些溫度之必要再新速率的資料，以建立用於記憶體堆疊之一或多個部分的再新速率592。在若干實施例中，記憶體控制器512可調整用於記憶體堆疊之部分的再新速率。在若干實施例中，記憶體控制器可提供關於估計的熱情形之資料至記憶體堆疊的記憶體元件，而允許該等記憶體元件調整用於記憶體元件的再新速率。
第6圖係流程圖，描繪包含堆疊記憶體裝置之設備或系統的實施例。計算裝置600表示包含諸如膝上型或筆記型電腦、小筆電、平板電腦(包含具有觸控螢幕而無各自鍵盤的裝置；具有觸控螢幕及鍵盤二者的裝置；具有所謂“立即開啟”之快速開始的裝置；以及所謂“始終連接”之在操作中通常被連接至網路的裝置)、行動電話或智慧型手機、無線致能之電子書閱讀器、或其他無線行動裝置之行動計算裝置的計算裝置。將瞭解的是，若干組件係概括地顯示，且並非該裝置之所有組件被顯示於裝置600中。該等組件可藉由一或多個滙流排或其他的連接605，而予以連接。
裝置600包含處理器610，其執行裝置600的主要處理操作。處理器610可包含諸如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其他處理裝置之一或多個實體裝置。藉由處理器610所執行的處理操作包含其中應用、裝置功能、或二者被執行於上之操作平台或操作系統的執行。處理操作包含與透過人之使用者或透過其他之裝置的I/O(輸入/輸出)相關聯之操作，與連接裝置600至另一裝置相關聯之電力管理、操作、或二者有關之操作。處理操作亦可包含與聲頻I/O、顯示I/O、或二者相關聯之操作。
在一實施例中，裝置600包含聲頻子系統620，其表示與提供聲頻功能至計算裝置相關聯之硬體(諸如聲頻硬體及聲頻電路)和軟體(諸如驅動器及編碼解碼器)組件。聲頻功能可包含揚聲器、頭戴式耳機、或該二者的聲頻輸出，以及微音器輸入。用於該等功能之裝置可被整合至裝置600內，或被連接至裝置600。在一實施例中，使用者藉由提供由處理器610所接收及處理的聲頻命令而與裝置600互動。
顯示子系統630表示硬體(諸如顯示裝置)及軟體(諸如驅動器)組件，其提供具有視覺、觸覺、或二者之元件的顯示，以供使用者與計算裝置互動之用。顯示子系統630包含顯示介面632，其包含使用以提供對使用者之顯示的特殊螢幕或硬體裝置。在一實施例中，顯示介面632包含與處理器610分離之邏輯，用以執行與顯示相關聯之 至少一些處理。在一實施例中，顯示子系統630包含觸控螢幕裝置，其提供輸出及輸入二者至使用者。
I/O控制器640表示與使用者之互動相關聯的硬體裝置及軟體組件。I/O控制器640可操作以管理硬體，亦即，聲頻子系統620、顯示子系統630、或該等子系統二者的一部分。此外，I/O控制器640描繪用於連接至裝置600之額外裝置的連接點，使用者可透過其而與該裝置互動。例如，可被附加至裝置600的裝置可包含微音器裝置、揚聲器或立體系統、視頻系統或其他顯示裝置、鍵盤或按鍵裝置、或伴隨諸如讀卡機或其他裝置之特定應用使用的I/O裝置。
如上述，I/O控制器640可與聲頻子系統620、顯示子系統630、或該等子系統二者相互作用。例如，透過微音器或其他聲頻裝置的輸入可提供用於裝置600之一或多個應用或功能的輸入或命令。此外，聲頻輸出可被提供以取代顯示輸出，或加上顯示輸出。在另一實施例中，若顯示子系統包含觸控螢幕時，則顯示裝置亦扮演輸入裝置的角色，其可藉由I/O控制器640而予以至少部分地管理。而且，可具有額外的按鈕或開關於裝置600上，用以提供由I/O控制器640所管理的I/O功能。
在一實施例中，I/O控制器640管理諸如加速度計、相機、光感測器或其他環境感測器、或可包含於裝置600中的其他硬體之裝置。該輸入可係直接使用者互動的一部分，且可提供環境輸入至裝置而影響其操作(例如，用於 雜訊之濾波、針對亮度偵測之顯示調整、施加用於相機之閃光、或其他特性)。
在一實施例中，裝置600包含電力管理650，其管理電池電力的使用、電池的充電、及與省電操作相關聯的特性。
在若干實施例中，記憶體子系統660包含記憶體裝置，用以儲存裝置600中之資訊。處理器610可對記憶體子系統660的元件讀取及寫入資料。記憶體裝置可包含非揮發性(若中斷對記憶體裝置的電力時，具有不會改變的狀態)、揮發性(若中斷對記憶體裝置的電力時，具有不確定的狀態)記憶體裝置、或該等記憶體裝置二者。記憶體子系統660可儲存應用資料、使用者資料、音樂、相片、文件、或其他資料，以及與裝置600之應用及功能的執行相關聯的裝置資料(無論是否長期性的抑或暫時性的)。
在若干實施例中，記憶體子系統660可包含包括多於一個的記憶體晶粒層之記憶體堆疊的堆疊記憶體裝置662，其中堆疊記憶體裝置包含熱子系統664，用以使用一或多個系統熱感測器以估計堆疊記憶體裝置中之熱情形，該等系統熱感測器係位於與記憶體堆疊緊密耦接的邏輯晶片中。在若干實施例中，由熱子系統所產生之資訊可被使用以建立用於記憶體堆疊之有效率的再新速率，而藉以使裝置的功率消耗降低。
連接性670包含硬體裝置(例如，連接器及用於無線通訊、有線通訊、或該二者之通訊硬體)以及軟體組件(例 如，驅動器、協議堆疊)，用以使裝置600能與外部裝置通訊。該裝置可係諸如其他計算裝置、無線存取點、或基地台之分離的裝置，以及諸如頭戴式耳機、印表機、或其他裝置之周邊。
連接性670可包含多重不同類型的連接性。概括地，裝置600係以蜂巢式連接性672及無線式連接性674予以描繪。蜂巢式連接性672通常意指由無線載波所提供的蜂巢式網路連接性，例如，經由4G/LTE(長程演進)、GSM(用於行動通訊之全球系統)或其變化例或衍生例、CDMA(分碼多重存取)或其變化例或衍生例、TDM(分時多工)或其變化例或衍生例、或其他蜂巢式服務標準所提供。無線式連接性674意指並非蜂巢式之無線式連接性，且可包含個人區域網路(諸如藍牙)、局部區域網路(諸如Wi-Fi)、寬頻區域網路(諸如WiMax)、及其他無線式通訊。連接性可包含一或多個全向或方向性天線676。
周邊連接680包含硬體介面及連接器，以及軟體組件(例如，驅動器、協議堆疊)，用以做成周邊連接。將瞭解的是，裝置600可係至其他計算裝置的周邊裝置(“至”682)，以及具有連接至其的周邊裝置(“自”684)。通常，裝置600可包含“對接”連接器，用以連接至其他計算裝置，以供諸如管理(諸如下載、上傳、改變、或使同步化)裝置600上之內容。此外，對接連接器可允許裝置600連接至某些周邊，而允許裝置600控制例如，對視聽或其他系統的內容輸出。
除了專有的對接連接器或其他專有的連接硬體之外，裝置600可經由一般或標準為主的連接器而做成週邊連接680。一般類型可包含通用序列滙流排(USB)連接器(其可包含若干不同硬體介面的任一者)、包含迷你顯示埠(MDP)之顯示埠、高清晰度多媒體介面(HDMI)、火線、或其他類型。
第7圖描繪包含用以估計記憶體熱情形的熱子系統之計算系統的實施例。該計算系統可包含電腦、伺服器、遊戲控制台、或其他計算設備。在此圖解中，對本說明並不適切之某些標準的及熟知的組件並未被顯示。在若干實施例之下，計算系統700包含互連或交叉開關矩陣705，或其他通訊裝置，以供資料傳輸之用。計算系統700可包含諸如一或多個處理器710之與互連705耦接的處理裝置，用以處理資訊。處理器710可包含一或多個實體處理器及一或多個邏輯處理器。為簡明之緣故，雖然互連705係描繪為單一互連，但可表示多重不同的互連或滙流排，且對該等互連之組件連接可變化。在第7圖中所示之互連705係抽象概念，其表示藉由適當的橋接器、轉接器、或控制器所連接之任一或多個個別的實體滙流排、點對點連接、或該二者。
在若干實施例中，計算系統700進一步包含隨機存取記憶體(RAM)或其他的動態儲存裝置或元件，當做用以儲存資訊及將由處理器710所執行之指令的主記憶體712。RAM記憶體包含動態隨機存取記憶體(DRAM)，其需要 記憶體內容的再新；以及靜態隨機存取記憶體(SRAM)，其不需要再新內容，但成本增加。在若干實施例中，主記憶體可包含應用的主動儲存，該等應用包含瀏覽器應用，用以由計算系統的使用者在網路瀏覽活動中使用。DRAM記憶體可包含同步動態隨機存取記憶體(SDRAM)，其包含時脈信號以控制信號；以及擴充資料輸出動態隨機存取記憶體(EDO DRAM)。在若干實施例中，該系統之記憶體可包含若干暫存器或其他的特別目的記憶體。
在若干實施例中，主記憶體712包含堆疊記憶體714，其中堆疊記憶體裝置包含熱子系統715，用以使用一或多個系統熱感測器以估計堆疊記憶體裝置中之熱情形，該等系統熱感測器係位於與記憶體堆疊緊密耦接的邏輯晶片中。在若干實施例中，由熱子系統所產生之資訊可被使用以建立用於記憶體堆疊之有效率的再新速率，而藉以使裝置的功率消耗降低。
計算系統700亦可包含唯讀記憶體(ROM)716或其他的靜態儲存裝置，用以儲存靜態資訊及用於處理器710的指令。計算系統700可包含一或多個非揮發性記憶體元件718，以供某些元件的儲存之用。
在若干實施例中，計算系統700包含一或多個輸入裝置730，其中該等輸入裝置包含鍵盤、滑鼠、觸控墊、語音命令辨識、手勢辨識、或用以提供輸入至計算系統之其他裝置的其中一者或多者。
計算系統700亦可經由互連705而被耦接至輸出顯示 器740。在若干實施例中，顯示器740可包含液晶顯示器(LCD)或任何其他的顯示技術，以供顯示資訊或內容至使用者之用。在若干實施例中，顯示器740亦可包含觸控螢幕，其亦係使用做為至少一輸入裝置之部件。在若干實施例中，顯示器740可係，或可包含諸如用以提供聲頻資訊之揚聲器的聲頻裝置。
一或多個發射器或接收器745亦可被耦接至互連705。在若干實施例中，計算系統700可包含一或多個埠750，用於資料的接收或傳輸。計算系統700可包含一或多個全向或方向性天線755，以供經由射頻信號之資料的接收。
計算系統700亦可包含電力裝置或系統760，其可包含電源供應器、電池、太陽能電池、燃料電池、或用以提供或產生電力之其他的系統或裝置。由電力裝置或系統760所提供之電力可視需要地被分佈至計算系統700的元件。
第8A及8B圖描繪包含用以估計堆疊記憶體裝置中之熱情形的熱子系統之記憶體裝置的實施例。在第8A圖中所提供的圖解中，堆疊記憶體裝置800包含記憶體堆疊815，其中在此圖解中之記憶體堆疊具有四個記憶體晶粒層，第一記憶體晶粒層820、第二記憶體晶粒層830、第三記憶體晶粒層840、及第四記憶體晶粒層850。在此圖解中，記憶體堆疊815係藉由若干互連870而被耦接至邏輯晶片或其他系統元件810，其中邏輯晶片係與記憶體堆 疊熱耦接。在若干實施例中，邏輯晶片810包含記憶體控制器814及一或多個熱感測器880。在若干實施例中，記憶體控制器814使用該一或多個系統熱感測器880而估計記憶體堆疊815之中的熱情形。在若干實施例中，所估計的熱情形可被使用以建立用於記憶體堆疊815之有效率的再新速率，而藉以使裝置的功率消耗降低。
在第8B圖中所提供的圖解中，堆疊記憶體裝置802包含經由封裝基板875所連接之記憶體堆疊817及邏輯晶片812或其他系統元件，其中封裝基板可係例如，與非矽基板894耦接之矽插入件892，或可係矽基板(未描繪於此)。在此圖解中，記憶體堆疊817包含兩個記憶體晶粒層，第一記憶體晶粒層822及第二記憶體晶粒層832，但實施例並未受限於任何特殊數目之記憶體晶粒層。在此圖解中，記憶體堆疊817及邏輯晶片812係藉由互連872及874而與基板875連接，其中邏輯晶片812係與記憶體堆疊熱耦接。在若干實施例中，邏輯晶片812包含記憶體控制器816及一或多個熱感測器882。在若干實施例中，記憶體控制器816使用該一或多個系統熱感測器882而估計記憶體堆疊817之中的熱情形。在若干實施例中，所估計的熱情形可被使用以建立用於記憶體堆疊817之有效率的再新速率。
在上述說明中，為解說之目的，許多特定的細節被陳明以便提供本發明之完全的瞭解。然而，對於熟習本項技藝之人士將呈明顯的是，本發明可予以實行而無需某些該 等特定的細節。在其他情況中，熟知的結構及裝置係以方塊圖形式予以顯示。在所描繪的組件之間可具有中間結構。在此所敘述或描繪的組件可具有並未被描繪或敘述之額外的輸入或輸出。
各種實施例可具有各式各樣的處理。該等處理可藉由硬體組件而予以執行，或可以以電腦程式或機器可執行指令予以實施，而該等指令可被使用以致使編程有該等指令之一般目的或特別目的之處理器或邏輯電路執行該等處理。選擇性地，該等處理可藉由硬體及軟體的組合而予以執行。
各種實施例之一部分可被提供做為電腦程式產物，其可包含具有電腦程式被儲存於上之非暫態之電腦可讀取儲存媒體，其可被使用以編程電腦(或其他電子裝置)以供藉由一或多個處理器的執行之用，而執行依據若干實施例之處理。電腦可讀取媒體可包含，但未受限之磁盤、光碟、小型碟片唯讀記憶體(CD-ROM)、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可拭除之可編程唯讀記憶體(EPROM)、可電拭除之可編程唯讀記憶體(EEPROM)、磁性或光學卡片、快閃記憶體、或適用以儲存電子指令之其他類型的電腦可讀取媒體。此外，實施例亦可被下載做為電腦程式產物，其中程式可自遠端電腦轉移至請求電腦。
許多方法係以其最基本的形式予以敘述，但處理可被添加至任一方法或自任一方法刪除，且資訊可被添加或自 任一所敘述之信息予以去除，而不會背離本發明的基本範疇。對於熟習本項技藝之該等人士將呈明顯的是，可做成許多進一步的修正及改造。特殊之實施例係提供以描繪本發明，而非限制本發明。本發明之實施例的範疇並非藉由上文所提供之特定實例，而是藉由下文之申請專利範圍予以決定。
若稱元件“A”係耦接至元件“B”或與元件“B”耦接時，則元件A可直接耦接至元件B或可透過例如，元件C而被間接地耦接至元件B。當說明書或申請專利範圍陳述組件、特性、結構、處理、或特徴A“產生”組件、特性、結構、處理、或特徵B時，則意指“A”係“B”之至少部分的成因，且亦可具有可協助產生“B”之至少一其他的組件、特性、結構、處理、或特徵。若說明書指示“可”、“可能”、或“能”包含一組件、特性、結構、處理、或特徵時，則無需包含特殊的組件、特性、結構、處理、或特徵。若說明書或申請專利範圍表示“一”或“一個”元件時，則此並非意指僅具有一個所述之元件。
實施例係本發明之實施或實例。在說明書中對於“實施例”、“一實施例”、“若干實施例”、或“其他實施例”之引用意指的是，與該實施例相關聯所敘述之特殊的特性、結構、或特徵係包含於至少某些實施例中，但無需一定係所有的實施例。“實施例”、“一實施例”、或“若干實施例”之各式各樣的出現無需一定要均意指相同 的實施例。應理解的是，在本發明之代表性實施例的上述說明中，為使本發明流暢且協助瞭解一或更多個各種發明觀點之目的，各種特性係偶而聚集在單一的實施例、圖式、或其說明中。然而，此揭示之方法不應被解讀成反映所主張專利範圍之發明需要比各自申請專利範圍中所明示之特性更多的特性之發明。而是，當下文之申請專利範圍反映時，發明性觀點係處於比上文所揭示之單一實施例的所有特性更少的特性中。因此，申請專利範圍係以各自申請專利範圍基於其本身為本發明之個別的實施例，而被明確地結合於此說明書之內。
100,662,800,802‧‧‧堆疊記憶體裝置
110,310,500,812‧‧‧邏輯晶片
120,220,592,815‧‧‧記憶體堆疊
200‧‧‧3D堆疊記憶體裝置
210‧‧‧邏輯晶片系統元件
230,820,822‧‧‧第一記憶體晶粒層
240,830,832‧‧‧第二記憶體晶粒層
250,840‧‧‧第三記憶體晶粒層
260,850‧‧‧第四記憶體晶粒層
270‧‧‧垂直梯度
275‧‧‧水平梯度
205‧‧‧貫穿矽通孔
212,512,814,816‧‧‧記憶體控制器
300‧‧‧記憶體裝置
330‧‧‧記憶體晶片
335,380,580,880‧‧‧熱感測器
410-435‧‧‧步驟
582‧‧‧系統熱資料
584‧‧‧熱情形
600‧‧‧計算裝置
605‧‧‧匯流排
610,710‧‧‧處理器
620‧‧‧聲頻子系統
630‧‧‧顯示子系統
632‧‧‧顯示介面
640‧‧‧I/O控制器
650‧‧‧電力管理
660‧‧‧記憶體子系統
664‧‧‧熱子系統
670‧‧‧連接性
672‧‧‧蜂巢式連接性
674‧‧‧無線式連接性
676,755‧‧‧天線
680‧‧‧周邊裝置
700‧‧‧計算系統
712‧‧‧主記憶體
705,870,872,874‧‧‧互連
740‧‧‧顯示器
875‧‧‧基板
760‧‧‧電力裝置或系統
本發明之實施例係在附圖的圖式中描繪做為實例，且非當做限制，其中相同的參考符號指示相似之元件。
第1圖描繪堆疊記憶體裝置的實施例；第2圖描繪3D堆疊記憶體的實施例；第3圖係記憶體裝置的實施例中之熱感測器的圖解；第4圖係流程圖，描繪用以使用系統熱資料以建立記憶體再新之方法的實施例；第5圖描繪包含用以估計記憶體熱情形的熱子系統之邏輯晶片的實施例；第6圖係方塊圖，描繪包含堆疊記憶體裝置之設備或系統的實施例；第7圖描繪包含用以估計記憶體熱情形的熱子系統之 計算系統的實施例；以及第8A及8B圖描繪包含用於堆疊記憶體裝置中之熱情形估計的熱子系統之記憶體裝置的實施例。
500‧‧‧邏輯晶片
592‧‧‧記憶體堆疊
512‧‧‧記憶體控制器
580‧‧‧熱感測器
582‧‧‧系統熱資料
584‧‧‧熱情形
590‧‧‧記憶體裝置性能特徵資料

Claims (27)

  1. 一種記憶體裝置，包含：記憶體堆疊，包括一或多個耦接之記憶體元件；以及邏輯晶片，係與該記憶體堆疊耦接，該邏輯晶片包括記憶體控制器及一或多個熱感測器，其中該一或多個熱感測器包括第一熱感測器，該第一熱感測器係位在該邏輯晶片的第一區域中；其中該記憶體控制器獲得該一或多個熱感測器的熱值，該邏輯晶片使用該等熱值而估計用於該記憶體堆疊之熱情形，用於該記憶體堆疊之所估計的熱情形之決定係至少一部分根據該邏輯晶片的該第一區域中之該第一熱感測器的位置；且其中用於該記憶體堆疊之一或多個部分的再新速率係至少一部分根據用於該記憶體堆疊之該等估計的熱情形，而予以修正。
  2. 如申請專利範圍第1項之記憶體裝置，其中該記憶體控制器係至少一部分根據用於該記憶體堆疊之該等估計的熱情形，而修正用於該記憶體堆疊之該一或多個部分的該再新速率。
  3. 如申請專利範圍第2項之記憶體裝置，其中該記憶體控制器係藉由指示記憶體元件有關用於該記憶體元件之再新速率，而修正該再新速率。
  4. 如申請專利範圍第2項之記憶體裝置，其中該記憶體控制器係當該記憶體元件並未自行運轉再新循環時， 藉由運轉用於該記憶體元件之一或多個再新循環，而修正該再新速率。
  5. 如申請專利範圍第1項之記憶體裝置，其中該記憶體裝置係提供有關用於該記憶體堆疊之該等估計的熱情形之資料至該記憶體堆疊的記憶體元件，該記憶體元件使用該等估計的熱情形而修正用於該記憶體元件的該再新速率。
  6. 如申請專利範圍第1項之記憶體裝置，其中該再新速率的設定係進一步根據用於該記憶體堆疊的記憶體性能資料。
  7. 如申請專利範圍第1項之記憶體裝置，其中該邏輯晶片係系統單晶片(SoC)。
  8. 如申請專利範圍第1項之記憶體裝置，其中該一或多個記憶體元件係動態隨機存取記憶體(DRAM)元件。
  9. 如申請專利範圍第1項之記憶體裝置，其中該一或多個記憶體元件不包括熱感測器。
  10. 如申請專利範圍第1項之記憶體裝置，其中該一或多個記憶體元件包括對該記憶體控制器無法存取的熱感測器。
  11. 如申請專利範圍第1項之記憶體裝置，其中該一或多個記憶體元件包括熱感測器，且其中該等記憶體元件使用該等估計的熱情形以調諧藉由該等記憶體元件之該等熱感測器所產生的溫度值。
  12. 如申請專利範圍第1項之記憶體裝置，其中該等 記憶體元件包括複數個記憶體晶粒層或複數個記憶體封裝之其中一者。
  13. 一種使用系統熱感測資料之記憶體操作方法，包含：自邏輯晶片中之一或多個熱感測器收集溫度資料，該邏輯晶片係與記憶體堆疊耦接；根據該等收集的溫度資料及該一或多個熱感測器之各者的位置，而估計該記憶體堆疊的熱情形；決定一建議再新速率以供該記憶體堆疊之一或多個部分的各者之用；以及當決定該記憶體堆疊之一部分的再新速率係與該建議再新速率不同時，則調整用於該記憶體堆疊之該部分的該再新速率。
  14. 如申請專利範圍第13項之方法，其中調整該再新速率包括記憶體控制器至少一部分根據用於該記憶體堆疊之該等估計的熱情形，而調整用於該記憶體堆疊之該一或多個部分的該再新速率。
  15. 如申請專利範圍第14項之方法，其中該記憶體控制器係藉由指示記憶體元件有關用於該記憶體元件之再新速率，而調整該再新速率。
  16. 如申請專利範圍第14項之方法，其中該記憶體控制器係當該記憶體堆疊之記憶體元件並未自行運轉再新循環時，藉由運轉用於該記憶體元件之一或多個再新循環，而修正該再新速率。
  17. 如申請專利範圍第13項之方法，進一步包含藉由記憶體裝置而提供有關該等估計的熱情形之資料至該記憶體堆疊的記憶體元件，其中調整該再新速率包括該記憶體元件使用該等估計的熱情形而調整用於該記憶體元件的該再新速率。
  18. 如申請專利範圍第13項之方法，其中該再新速率的設定係進一步根據用於該記憶體堆疊的記憶體性能資料。
  19. 如申請專利範圍第13項之方法，其中該記憶體堆疊之一或多個記憶體元件不包括熱感測器。
  20. 如申請專利範圍第13項之方法，其中該記憶體堆疊之一或多個記憶體元件包括對記憶體控制器無法存取的熱感測器。
  21. 如申請專利範圍第13項之方法，其中該記憶體堆疊之一或多個記憶體元件包括熱感測器，且進一步包含該等記憶體元件使用該等估計的熱情形以調諧藉由該等記憶體元件之該等熱感測器所產生的溫度值。
  22. 一種使用系統熱感測資料之記憶體操作系統，包含：處理器，用以處理該系統之資料；與一全向天線耦接之發射器、接收器或二者，用以發射資料、接收資料或二者；以及記憶體，用以儲存資料，該記憶體包括堆疊式記憶體裝置，該堆疊式記憶體裝置包括： 記憶體堆疊，包括一或多個耦接之記憶體元件；以及邏輯晶片，係與該記憶體堆疊耦接，該邏輯晶片包括記憶體控制器及一或多個熱感測器，其中該一或多個熱感測器包括第一熱感測器，該第一熱感測器係位在該邏輯晶片的第一區域中；其中該記憶體控制器獲得該一或多個熱感測器的熱值，該邏輯晶片使用該等熱值而估計用於該記憶體堆疊之熱情形，用於該記憶體堆疊之所估計的熱情形之決定係至少一部分根據該邏輯晶片的該第一區域中之該第一熱感測器的位置；且其中用於該記憶體堆疊之一或多個部分的再新速率係至少一部分根據用於該記憶體堆疊之該等估計的熱情形，而予以修正。
  23. 如申請專利範圍第22項之系統，其中該記憶體控制器係至少一部分根據用於該記憶體堆疊之該等估計的熱情形，而修正用於該記憶體堆疊之該一或多個部分的該再新速率。
  24. 如申請專利範圍第23項之系統，其中該記憶體控制器係藉由指示記憶體元件有關用於該記憶體元件之再新速率，而修正該再新速率。
  25. 如申請專利範圍第23項之系統，其中該記憶體控制器係當該記憶體元件並未自行運轉再新循環時，藉由運轉用於該記憶體元件之一或多個再新循環，而修正該再 新速率。
  26. 如申請專利範圍第22項之系統，其中該記憶體裝置係提供有關用於該記憶體堆疊之該等估計的熱情形之資料至該記憶體堆疊的記憶體元件，該記憶體元件使用該等估計的熱情形而修正用於該記憶體元件的該再新速率。
  27. 一種非暫態之電腦可讀取儲存媒體，已儲存表示指示之順序的資料於其上，當藉由處理器所執行時，致使該處理器執行包含以下之操作：自邏輯晶片中之一或多個熱感測器收集溫度資料，該邏輯晶片係與記憶體堆疊耦接；根據該等收集的溫度資料及該一或多個熱感測器之各者的位置，而估計該記憶體堆疊的熱情形；決定一建議再新速率以供該記憶體堆疊之一或多個部分的各者之用；以及當決定該記憶體堆疊之一部分的再新速率係與該建議再新速率不同時，則調整該記憶體堆疊之該部分的該再新速率。
TW101147195A 2011-12-23 2012-12-13 使用系統熱感測資料之記憶體操作 TWI506624B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/067284 WO2013095674A1 (en) 2011-12-23 2011-12-23 Memory operations using system thermal sensor data

Publications (2)

Publication Number Publication Date
TW201346902A TW201346902A (zh) 2013-11-16
TWI506624B true TWI506624B (zh) 2015-11-01

Family

ID=48669313

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104126530A TWI567738B (zh) 2011-12-23 2012-12-13 使用系統熱感測資料之記憶體操作
TW101147195A TWI506624B (zh) 2011-12-23 2012-12-13 使用系統熱感測資料之記憶體操作

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104126530A TWI567738B (zh) 2011-12-23 2012-12-13 使用系統熱感測資料之記憶體操作

Country Status (5)

Country Link
US (1) US9396787B2 (zh)
CN (1) CN104115227B (zh)
DE (1) DE112011105998T5 (zh)
TW (2) TWI567738B (zh)
WO (1) WO2013095674A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755970B (zh) * 2020-04-27 2022-02-21 日商鎧俠股份有限公司 記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
CN103890850B (zh) * 2011-09-30 2016-11-09 英特尔公司 使用热数据对3d栈式存储器的动态操作
WO2013095674A1 (en) 2011-12-23 2013-06-27 Intel Corporation Memory operations using system thermal sensor data
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9342443B2 (en) 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
JP2015041395A (ja) * 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US20150089961A1 (en) * 2013-09-30 2015-04-02 Yacov Duzly Temperature-Controlled Storage Module
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102276374B1 (ko) 2015-01-09 2021-07-14 삼성전자주식회사 PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법
KR102445662B1 (ko) 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
US9639128B2 (en) * 2015-08-04 2017-05-02 Qualcomm Incorporated System and method for thermoelectric memory temperature control
KR102386476B1 (ko) * 2015-10-28 2022-04-15 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US9640242B1 (en) * 2015-12-02 2017-05-02 Qualcomm Incorporated System and method for temperature compensated refresh of dynamic random access memory
US9734887B1 (en) * 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
US10467134B2 (en) 2016-08-25 2019-11-05 Sandisk Technologies Llc Dynamic anneal characteristics for annealing non-volatile memory
US9761290B1 (en) * 2016-08-25 2017-09-12 Sandisk Technologies Llc Overheat prevention for annealing non-volatile memory
US20180108642A1 (en) * 2016-10-13 2018-04-19 Globalfoundries Inc. Interposer heater for high bandwidth memory applications
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
TWI652571B (zh) 2017-08-09 2019-03-01 旺宏電子股份有限公司 記憶體裝置之管理系統及管理方法
US10671296B2 (en) 2017-08-09 2020-06-02 Macronix International Co., Ltd. Management system for managing memory device and management method for managing the same
KR20190036893A (ko) 2017-09-28 2019-04-05 삼성전자주식회사 메모리 장치 및 그것의 제어 방법
US10534545B2 (en) 2017-12-20 2020-01-14 International Business Machines Corporation Three-dimensional stacked memory optimizations for latency and power
US10276228B1 (en) * 2017-12-22 2019-04-30 Nanya Technology Corporation DRAM and method of operating the same
CN110609805B (zh) * 2018-06-14 2024-04-12 格科微电子（上海）有限公司 系统级芯片的实现方法
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
US11164847B2 (en) 2019-12-03 2021-11-02 Intel Corporation Methods and apparatus for managing thermal behavior in multichip packages
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
CN114902331A (zh) * 2020-02-24 2022-08-12 华为技术有限公司 一种存储装置、带宽调整方法及电子设备
EP3961633A4 (en) * 2020-06-30 2022-08-17 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
CN113870916B (zh) * 2020-06-30 2024-03-26 长鑫存储技术有限公司 半导体装置
CN113945293B (zh) * 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
US20220019375A1 (en) * 2020-07-14 2022-01-20 Micron Technology, Inc. Abnormal condition detection based on temperature monitoring of memory dies of a memory sub-system
US20220188208A1 (en) * 2020-12-10 2022-06-16 Advanced Micro Devices, Inc. Methods for configuring span of control under varying temperature
US20220300049A1 (en) * 2021-03-16 2022-09-22 Intel Corporation Thermal management in horizontally or vertically stacked dies
US11721685B2 (en) * 2021-05-26 2023-08-08 Avago Technologies International Sales Pte. Limited Copper-bonded memory stacks with copper-bonded interconnection memory systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248524B2 (en) * 2004-06-30 2007-07-24 Thin Film Electronics Asa Operating temperature optimization in a ferroelectric or electret memory
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
US7768857B2 (en) * 2007-12-03 2010-08-03 Qimonda Ag Method of refreshing data in a storage location based on heat dissipation level and system thereof
US7965571B2 (en) * 2006-09-28 2011-06-21 Hynix Semiconductor Inc. On die thermal sensor
US20110194369A1 (en) * 2008-12-30 2011-08-11 Jeddeloh Joe M Variable memory refresh devices and methods

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502838A (en) 1994-04-28 1996-03-26 Consilium Overseas Limited Temperature management for integrated circuits
US5902044A (en) 1997-06-27 1999-05-11 International Business Machines Corporation Integrated hot spot detector for design, analysis, and control
US6789037B2 (en) 1999-03-30 2004-09-07 Intel Corporation Methods and apparatus for thermal management of an integrated circuit die
US6488405B1 (en) 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
US6662136B2 (en) 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6557072B2 (en) 2001-05-10 2003-04-29 Palm, Inc. Predictive temperature compensation for memory devices systems and method
US20030158683A1 (en) 2002-02-19 2003-08-21 Claude Gauthier Temperature calibration using on-chip electrical fuses
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
KR100577560B1 (ko) 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7099735B2 (en) 2004-06-30 2006-08-29 Intel Corporation Method and apparatus to control the temperature of a memory device
US8122187B2 (en) * 2004-07-02 2012-02-21 Qualcomm Incorporated Refreshing dynamic volatile memory
US7347621B2 (en) 2004-07-16 2008-03-25 International Business Machines Corporation Method and system for real-time estimation and prediction of the thermal state of a microprocessor unit
JP4479453B2 (ja) 2004-10-01 2010-06-09 三菱電機株式会社 電力半導体装置
KR100611505B1 (ko) 2004-12-17 2006-08-11 삼성전자주식회사 동적 온도 모니터링이 가능한 메모리 모듈 및 메모리모듈의 동작 방법
US7413342B2 (en) 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
US7400945B2 (en) 2005-03-23 2008-07-15 Intel Corporation On-die temperature monitoring in semiconductor devices to limit activity overload
US7260007B2 (en) 2005-03-30 2007-08-21 Intel Corporation Temperature determination and communication for multiple devices of a memory module
US20060236027A1 (en) * 2005-03-30 2006-10-19 Sandeep Jain Variable memory array self-refresh rates in suspend and standby modes
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7535020B2 (en) 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US8330476B2 (en) 2005-08-31 2012-12-11 Ati Technologies Ulc Dynamic voltage and power management by temperature monitoring
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US7441949B2 (en) 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US7510323B2 (en) 2006-03-14 2009-03-31 International Business Machines Corporation Multi-layered thermal sensor for integrated circuits and other layered structures
CN100390750C (zh) * 2006-04-04 2008-05-28 威盛电子股份有限公司 存储器刷新速度的控制装置及方法
JP5065618B2 (ja) 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7532021B2 (en) 2006-06-06 2009-05-12 Advanced Inquiry Systems, Inc. Apparatus for translated wafer stand-in tester
US8118483B2 (en) 2006-06-21 2012-02-21 Intel Corporation Thermal sensor having toggle control
US20080005591A1 (en) 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7549795B2 (en) 2006-06-30 2009-06-23 Intel Corporation Analog thermal sensor array
US8272781B2 (en) 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8762097B2 (en) 2006-08-04 2014-06-24 Apple Inc. Method and apparatus for a thermal control system based on virtual temperature sensor
KR101257912B1 (ko) 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
US20080239852A1 (en) * 2007-03-28 2008-10-02 Reza Jazayeri Test feature to improve DRAM charge retention yield
KR100949877B1 (ko) 2007-04-10 2010-03-25 주식회사 하이닉스반도체 반도체 패키지
JP5669338B2 (ja) 2007-04-26 2015-02-12 株式会社日立製作所 半導体装置
US7621671B2 (en) 2007-05-16 2009-11-24 Infineon Technologies Ag Method and apparatus for thermal protection in an integrated circuit
US7771115B2 (en) 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
US7852138B2 (en) 2007-12-24 2010-12-14 Nokia Corporation Thermal sensors for stacked dies
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
US7984250B2 (en) 2008-12-31 2011-07-19 Intel Corporation Dynamic updating of thresholds in accordance with operating conditons
US8032804B2 (en) 2009-01-12 2011-10-04 Micron Technology, Inc. Systems and methods for monitoring a memory system
US8624527B1 (en) 2009-03-27 2014-01-07 Oree, Inc. Independently controllable illumination device
US8527113B2 (en) 2009-08-07 2013-09-03 Irobot Corporation Remote vehicle
US20110093132A1 (en) 2009-10-19 2011-04-21 Apple Inc. Platform-independent thermal management of components in electronic devices
US8796863B2 (en) 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
KR101817156B1 (ko) 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
DE112011106009T5 (de) 2011-12-23 2014-12-18 Intel Corp. Getrennte Mikrokanal-Spannungsdomänen in Stapelspeicherarchitektur
DE112011106030B4 (de) 2011-12-23 2019-10-02 Intel Corporation Selbstreparaturlogik für eine Stapelspeicherarchitektur
WO2013095674A1 (en) 2011-12-23 2013-06-27 Intel Corporation Memory operations using system thermal sensor data
CN104115229B (zh) 2011-12-23 2017-03-08 英特尔公司 动态存储器性能调节
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8892269B2 (en) 2012-03-30 2014-11-18 Intel Corporation Power down and quick start of thermal sensor
US9016939B2 (en) 2012-10-01 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal sensor with second-order temperature curvature correction
JP6101047B2 (ja) 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7248524B2 (en) * 2004-06-30 2007-07-24 Thin Film Electronics Asa Operating temperature optimization in a ferroelectric or electret memory
US7965571B2 (en) * 2006-09-28 2011-06-21 Hynix Semiconductor Inc. On die thermal sensor
US7768857B2 (en) * 2007-12-03 2010-08-03 Qimonda Ag Method of refreshing data in a storage location based on heat dissipation level and system thereof
US20100142291A1 (en) * 2008-12-08 2010-06-10 Jae Hoon Joo Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
US20110194369A1 (en) * 2008-12-30 2011-08-11 Jeddeloh Joe M Variable memory refresh devices and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755970B (zh) * 2020-04-27 2022-02-21 日商鎧俠股份有限公司 記憶體裝置、記憶體裝置之控制方法、及記憶體裝置之製造方法

Also Published As

Publication number Publication date
TW201346902A (zh) 2013-11-16
TW201543481A (zh) 2015-11-16
US20140140156A1 (en) 2014-05-22
DE112011105998T5 (de) 2014-09-18
CN104115227A (zh) 2014-10-22
US9396787B2 (en) 2016-07-19
TWI567738B (zh) 2017-01-21
WO2013095674A1 (en) 2013-06-27
CN104115227B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI506624B (zh) 使用系統熱感測資料之記憶體操作
TWI598876B (zh) 在堆疊的記憶體架構中之分離的微通道電壓域
TWI517171B (zh) 堆疊記憶體之邊界掃瞄鏈
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
US9236143B2 (en) Generic address scrambler for memory circuit test engine
TWI525632B (zh) 具有堆疊記憶體架構之內建自我測試的記憶體裝置與系統及其方法與儲存媒體
KR101642208B1 (ko) 동적 메모리 성능 스로틀링
US10514305B2 (en) Induced thermal gradients
TWI537719B (zh) 容忍半導體裝置中的感應熱梯度之設備、系統和方法
TWI525638B (zh) 用於記憶體輸入輸出(i/o)介面之測試的設備、方法與系統及電腦可讀儲存媒體
US20140136827A1 (en) Mobile device and data communication method of semiconductor integrated circuit of mobile device
TWI574160B (zh) 電子系統以及半導體裝置
KR20150035078A (ko) 반도체 장치 및 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees