TWI525638B - 用於記憶體輸入輸出(i/o)介面之測試的設備、方法與系統及電腦可讀儲存媒體 - Google Patents
用於記憶體輸入輸出(i/o)介面之測試的設備、方法與系統及電腦可讀儲存媒體 Download PDFInfo
- Publication number
- TWI525638B TWI525638B TW102119926A TW102119926A TWI525638B TW I525638 B TWI525638 B TW I525638B TW 102119926 A TW102119926 A TW 102119926A TW 102119926 A TW102119926 A TW 102119926A TW I525638 B TWI525638 B TW I525638B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- interface
- test
- path
- setting
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 213
- 238000012360 testing method Methods 0.000 title claims description 191
- 238000000034 method Methods 0.000 title claims description 30
- 230000001934 delay Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 12
- 238000012512 characterization method Methods 0.000 claims description 7
- 238000010998 test method Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009662 stress testing Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
本發明之實施例一般係有關電子裝置之領域，而更特別是，記憶體I/O介面之非接觸式壓力測試技術。
為提供計算操作更密集的記憶體，已發展出包含具有多個緊密耦合的記憶體元件之記憶體裝置(其可參照為3D堆疊記憶體、或堆疊記憶體)的觀點。一3D堆疊記憶體可包括DRAM(動態隨機存取記憶體)記憶體元件之耦合層或封裝體，其可參照為一記憶體堆疊之階層。堆疊記憶體可用來在一單一裝置或封裝體中提供一大量的電腦記憶體，其中該裝置或封裝體亦可包括某些系統構件，諸如一記憶體控制器與CPU(中央處理單元)。
堆疊記憶體與其他類似的記憶體架構之發展需要該類裝置之測試，而該測試可包括記憶體之測試與I/O(輸入/輸出)鏈接之測試。
然而，堆疊記憶體裝置的架構對有效的測試會有挑戰性。特別是，該堆疊記憶體裝置架構包含無法供該記憶體介面之測試接取的微凸塊連接，而因此習知的測試無法供該類裝置使用。
依據本發明之一實施例，係特地提出一種設備，包含有：與一動態隨機存取記憶體(DRAM)耦合之一系統元件，該系統元件包括：用來與該DRAM連接之一記憶體輸入/輸出(I/O)介面，該介面包括一驅動器與一接收器；用於該DRAM之控制的一記憶體控制器；以及用於該記憶體I/O介面之測試的一時序壓力測試邏輯。
100‧‧‧組合式記憶體裝置
105‧‧‧記憶體堆疊
110、215‧‧‧SoC
115、270‧‧‧封裝體
120、220、225‧‧‧TSV
125、340‧‧‧TSV微凸塊
130‧‧‧I/O緩衝器
200‧‧‧組合式記憶體
205‧‧‧DRAM層
230‧‧‧微凸塊
240‧‧‧通道
250‧‧‧I/O介面緩衝器
260‧‧‧記憶體控制器
265、300‧‧‧時序壓力測試邏輯
302‧‧‧功能路徑
304‧‧‧I/O測試路徑
306‧‧‧多工器
308‧‧‧閂鎖
310‧‧‧測試構件
312‧‧‧I/O型樣引擎
314‧‧‧I/O型樣比較器
316‧‧‧第一有限狀態機器
318‧‧‧自動時序構件
320‧‧‧第二有限狀態機器
322‧‧‧抗扭斜邏輯
324‧‧‧第一數位延遲鎖相迴路
326‧‧‧第二數位延遲鎖相迴路
330‧‧‧驅動器
332‧‧‧接收器
405、410、415、420、425、430、435、440、445、505、510、515、520、525、530、535、540、545‧‧‧方塊
600‧‧‧計算裝置
610、710‧‧‧處理器
620‧‧‧聲響子系統
630‧‧‧顯示器子系統
632‧‧‧顯示器介面
640‧‧‧I/O控制器
650‧‧‧電力管理
660‧‧‧記憶體子系統
662‧‧‧堆疊記憶體裝置
670‧‧‧連接
672‧‧‧蜂巢式連接
674‧‧‧無線連接
676、747‧‧‧全向或定向天線
680‧‧‧周邊連接
682‧‧‧至
684‧‧‧來自
700‧‧‧計算系統
705‧‧‧互連體或交叉開關
715‧‧‧主記憶體
717‧‧‧堆疊記憶體
720‧‧‧唯讀記憶體
725‧‧‧非依電性記憶體元件
740‧‧‧發射器或接收器
745‧‧‧埠
750‧‧‧輸入裝置
755‧‧‧輸出顯示器
760‧‧‧電力裝置或系統
本發明之實施例係藉由範例、而非藉由限制來繪示，該等附圖之圖形中相同參考數字參照為類似元件。
圖1繪示一包括SoC與附加堆疊記憶體之一組合式記憶體裝置的實施例；圖2為一組合式記憶體裝置架構之一實施例；圖3為一用於一記憶體I/O介面之時序壓力邏輯的一實施例之圖形；圖4為一繪示用於一記憶體I/O介面之搜尋測試的一方法之一實施例的流程圖；圖5為一繪示用於一記憶體I/O介面之不通過限制測試的一方法之一實施例的流程圖；圖6為一包括記憶體I/O介面之時序壓力測試的元件之
一裝置或系統的一實施例之圖形；以及圖7為一包括具有記憶體I/O介面之時序壓力測試的元件之堆疊記憶體的一計算系統之實施例。
本發明之實施例一般係針對記憶體I/O介面之非接觸式壓力測試技術。
如本文所使用：“3D堆疊記憶體”(其中3D表示三維度)或“堆疊記憶體”表示包括一或多個耦合記憶體晶粒層、記憶體封裝、或其他記憶體元件之一電腦記憶體。該記憶體可垂直堆疊或水平(諸如並肩地)堆疊、或另外包含耦合一起之記憶體元件。特別是，一堆疊記憶體DRAM裝置或系統可包括具有多個DRAM晶粒層(或階層)之一記憶體裝置。一組合式記憶體裝置亦可包括該裝置中之系統元件，本文中其可參照為一系統層或元件，而該系統層可包括諸如一CPU(中央處理單元)、一記憶體控制器之元件、以及其他相關系統元件。該系統層可包括一晶片上之系統(SoC)。某些實施例中，該系統層可為一應用處理器或圖形處理單元(GPU)。
由於該堆疊DRAM標準(諸如WideIO標準)的到來，該等DRAM晶粒可以一系統元件，諸如與一記憶體堆疊相同的封裝體中之一SoC晶粒來堆疊，以形成一組合式記憶體裝置。該堆疊記憶體與SoC可使用貫穿矽通孔(TSV)製造技術，其中通孔可透過矽晶粒產生以提供信號路徑通過
該記憶體堆疊。該組合式記憶體裝置可具有一或多個DRAM晶片或諸如快取或SRAM裝置之其他記憶體裝置，形成記憶體階層或層次之該等晶片與該系統晶片耦合。每一記憶體階層可包括多個記憶體區塊(或部分)。該堆疊記憶體裝置可包括多個通道，其中一通道可包括一區塊直行，諸如該記憶體堆疊之每一階層中的區塊。
然而，一裝置製造時會產生缺陷，而因此需要該記憶體I/O介面之有效測試。特別是，該WideIO TSV驅動器與接收器於高容量製造期間需要測試以確定該類元件針對建立與保持時序兩者皆符合規格說明。
對照於該外部DRAM(其以2X至4X資料速率運作)，該WideIO TSV驅動器與接收器可以一1X速度運作。某些實施例中，為了測試與確定該驅動器與接收器符合規格說明的要求，可設置包括提供型樣以執行該I/O驅動器與接收器之一I/O型樣產生器的一裝置或系統。
某些實施例中，該裝置或系統針對建立與保持可使用自動時序的方法來賦能測試該1X TSV 3D堆疊記憶體介面。該測試於高容量製造期間可用來節省時間，而測試可包括附加一記憶體堆疊前一記憶體I/O介面之測試、以及具有附加記憶體之該類介面的測試。此外，該TSV微凸塊無法被測試器探針接觸，而在不需要該測試器來接觸該微凸塊的情況下，時序壓力測試可賦能待完成的測試。某些實施例中，初始部分可被特徵化來產生該建立與保持時序的分配以縮小該自動時序邏輯之搜尋。
圖1繪示一包括一SoC與附加堆疊記憶體之一組合式記憶體裝置的實施例。某些實施例中，可為一WideIO相容裝置之一組合式記憶體裝置100可包括一記憶體堆疊105，其中許多包含任何數量的記憶體階層。該組合式記憶體裝置100更可包括一系統層，諸如SoC 110，該SoC可由多個TSV微凸塊125與該記憶體堆疊105耦合。
如圖所示，該SoC可包括多個TSV 120，其中該等TSV 120可提供連接至該記憶體堆疊105。針對該等每一TSV，SoC 110可包括I/O緩衝器，該等I/O緩衝器使用一驅動器來將資料驅動至該記憶體，以及使用一接收器來從該記憶體經由與該記憶體堆疊105之TSV微凸塊連接來接收資料。該SoC 110更連接至一封裝體115以形成具有SoC以及附加記憶體堆疊105之該組合式記憶體裝置。
然而，針對裝置之特徵化、以及針對個別單元之不通過測試兩者，該SoC內部之I/O緩衝器130皆需要測試。該等微凸塊太小而無法提供實體接取該I/O作測試。某些實施例中，該SoC可從該SoC 115提供該I/O介面之非接觸式測試。某些實施例中，該非接觸式測試包括提供測試型樣來對該等I/O元件加壓，該測試包括該記憶體I/O介面之特性測試以決定一特定類型記憶體介面的特性，以及不通過測試來決定個別的記憶體介面是否符合臨界需求。
圖2為一組合式記憶體裝置架構之一實施例。該圖形(其未按照標度描繪)中，一組合式記憶體200包括與一SoC 215耦合之一或多個DRAM層205，其中該SoC可進一步
與一封裝體270耦合。該等DRAM層205可由若干TSV 220連接，並可分為多個通道240。該SoC可進一步包括多個TSV 225，其中該SoC 215之TSV 225可由若干微凸塊230與該DRAM層205耦合。該SoC包括I/O介面緩衝器250來將資料信號驅動至該DRAM層205之記憶體以及從該記憶體接收資料信號。
該SoC 215更包括一記憶體控制器260。某些實施例中，該SoC亦可包括時序壓力測試邏輯265(某些實施態樣中其可為該記憶體控制器260之一部分)以執行該SoC之介面的該I/O介面緩衝器250之壓力測試以便連接至該等DRAM記憶體層205，其中該測試邏輯265允許該I/O介面緩衝器250之非接觸式測試而不需外部接取該微凸塊連接230。某些實施例中，該測試邏輯265允許該I/O驅動器之壓力測試來特徵化記憶體I/O介面之類型或分類，以及允許不通過測試以決定一製造的記憶體裝置介面是否符合一臨界操作。
圖3為一用於一記憶體I/O介面之時序壓力測試邏輯的一實施例之圖形。圖3繪示一組合式記憶體裝置之一SoC的某些構件，諸如圖2繪示之SoC 215。某些實施例中，該SoC包括時序壓力測試邏輯300以提供記憶體I/O介面緩衝器之時序壓力測試，如圖示驅動器330與接收器332，其可與一TSV微凸塊340耦合。
某些實施例中，該測試邏輯包括一多工器(mux)306來選擇一信號路徑，其中該信號路徑可為正常接
取該I/O緩衝器之一功能路徑以及連接至測試構件310之一I/O型樣引擎312的一I/O測試路徑304。該多工器306之一輸出與一閂鎖308耦合。某些實施例中，該閂鎖308之一輸出與與該驅動器330耦合之一第一數位延遲鎖相迴路(DLL1)324耦合。該對應接收器332與一第二數位延遲鎖相迴路(DLL2)326耦合。DLL2更進一步與抗扭斜邏輯322耦合，其將一輸出提供至I/O型樣比較器314。
某些實施例中，該多工器306可根據接收一信號來切換以便將該I/O測試路徑304選擇在一測試狀態。某些實施例中，該I/O型樣引擎312提供該驅動器330與接收器332之測試一測試型樣，其中該I/O型樣引擎可被規畫來提供任何需要的測試型樣。某些實施例中，該閂鎖308保持的測試型樣資料可接受DLL1324之延遲，而DLL1之延遲量可由一第一有限狀態機器(FSM_1)316來決定。某些實施例中，該等延遲信號可由驅動器330與接收器332驅動。某些實施例中，接收器332提供之信號可接受DLL2 326之延遲，而延遲量可由一第二有限狀態機器(FSM_2)320來決定。
某些實施例中，DLL1 324可用來提供該I/O緩衝器之建立與保持時序壓力，而DLL2 326可在該接收路徑中提供額外的時序壓力。某些實施例中，該抗扭斜邏輯322用來將經由DLL2 326接收之輸出信號抗扭斜，其中該抗扭斜輸出之後提供至該I/O型樣比較器314。該I/O型樣比較器操作來比較該接收輸出與該I/O型樣引擎312提供之測試型樣，並根據該類比較來決定該I/O介面通過或不通過。
某些實施例中，於建立組合式記憶體裝置之一特徵的一搜尋測試中，一自動時序構件318可導引FSM_1 316與FSM_2 320來透過延遲值個別地增加或位移該DLL1與DLL2以對該驅動器330與接收器332加壓直到一不通過達到為止，其中於若干個別單元中之該類不通過可用來建立該組合式記憶體裝置之不通過值，諸如於FSM值之一曲線中。某些實施例中，該自動時序構件318操作來將該FSM值設定為適當值以測試該驅動器與接收器之不通過測試中的建立/保持。
某些實施例中，一記憶體I/O介面之測試可包括一記憶體I/O介面之搜尋測試來藉由決定該記憶體I/O介面之一不通過臨界值以便將該介面特徵化、或者包括一記憶體I/O介面之不通過測試以決定一個別單元之通過或不通過。某些實施例中，測試可包括與SoC以及附加記憶體之一組合式裝置的測試、或者附加記憶體之前或無附加記憶體的情況下之一SoC的測試。
圖4為一繪示用於一記憶體I/O介面之搜尋測試的一方法之一實施例的流程圖。某些實施例中，搜尋測試可於一記憶體SoC之一記憶體I/O介面上進行而不需記憶體附加至該記憶體SoC。某些實施例中，在於405處開始一記憶體I/O介面之一搜尋測試程序以及於410處識別非接觸式壓力測試之該I/O驅動器與接收器後，於415處一測試型樣可產生來行使該I/O驅動器與接收器。某些實施例中，於420處從一功能路徑至一I/O測試路徑存有一切換，諸如藉由將
一信號提供至一多工器以選擇該測試路徑。
某些實施例中，用於時序壓力測試之DLL，諸如於至該I/O驅動器之一路徑的一第一DLL以及來自該I/O接收器之一路徑的一第二DLL，於425處可針對該時序壓力測試設定為一初始設定，其中該初始設定可為該等DLL之一最小延遲。某些實施例中，於430處該測試型樣可施加至該測試路徑，並針對測試來檢測來自該測試路徑之返回輸出。
某些實施例中，於435處若於該結果輸出與該測試型樣的一比較中之一不通過未達到該目前DLL設定，則於440處該等DLL可被增加以便在該記憶體I/O介面上提供更大的時序壓力。該DLL設定可重複地增加直到該結果輸出與該測試型樣間的比較有一不通過為止。某些實施例中，於445處該程序可提供記錄特徵化該記憶體I/O介面之通過與不通過的DLL時序延遲，以決定該組合式記憶體裝置之一不通過臨界值。
圖5為一繪示用於一記憶體I/O介面之不通過測試的一方法之一實施例的流程圖。某些實施例中，於505處在開始一記憶體I/O介面之一不通過測試程序以及於510處賦能非接觸式壓力測試之該I/O驅動器與接收器之後，於515處一測試型樣可產生來行使該I/O驅動器與接收器。某些實施例中，於520處從一功能路徑至一I/O測試路徑存有一切換，諸如藉由將一信號提供至一多工器以選擇該測試路徑。
某些實施例中，用於時序壓力測試之DLL，諸如
於至該I/O驅動器之一路徑的一第一DLL以及來自該I/O接收器之一路徑的一第二DLL，於525處可針對該時序壓力測試設定為一不通過臨界值設定，其中該不通過臨界值可使用該記憶體I/O介面之一特徵化來建立，其可包括圖4繪示之程序。某些實施例中，於530處該測試型樣可施加至該測試路徑，並針對測試來檢測來自該測試路徑之返回輸出。
某些實施例中，於535處若於該結果輸出與該測試型樣的一比較中之一不通過未達到該不通過臨界值DLL設定，於545處則該I/O介面通過該時序壓力測試，而該組合式記憶體裝置單元之測試可以任何其他測試來繼續。某些實施例中，於535處若於該結果輸出與該測試型樣的一比較中之一不通過達到該不通過臨界值DLL設定，於540處則該時序壓力測試程序中該記憶體裝置不通過。
圖6為一包括用於記憶體之時序壓力測試的元件之一計算裝置實施例的圖形。計算裝置600代表包括一行動計算裝置，諸如一膝上型電腦、一平板電腦(包括具有一觸控螢幕不具有一獨立鍵盤之一裝置；具有一觸控螢幕與鍵盤兩者之一裝置；具有參照為“即時開機”操作之快速啟動的一裝置；以及操作上一般連接至一網路，參照為“一直連接”的一裝置)、一行動電話或智慧型手機、一啟用無線電子閱讀器、或其他無線的行動裝置之一計算裝置。應了解該等某些構件一般未顯示，而非該類裝置之所有構件皆於裝置600中顯示。該等構件可由一或多個匯流排或其他連接來連接。
裝置600包括處理器610，其執行裝置600之主要處理操作。處理器610可包括一或多個實體裝置，諸如微處理器、應用處理器、微控制器、可規畫邏輯裝置、或其他處理裝置。處理器610執行之處理操作包括應用程式、裝置功能、或兩者皆可執行的一操作平台或操作系統之執行。該處理操作包括有關與一使用人或與其他裝置之I/O(輸入/輸出)的操作、有關關於將裝置600連接至另一裝置之電力管理、操作、或兩者的操作。該等處理操作亦可包括有關聲響I/O、顯示I/O、或兩者的操作。
某些實施例中，記憶體子系統660包括用於儲存裝置600中之資訊的記憶體裝置。該處理器610可讀取與寫入資料至該記憶體子系統660之元件。記憶體可包括非依電性(具有若至該記憶體裝置之電力中斷而不改變的一狀態)、依電性(具有若至該記憶體裝置之電力中斷而不確定的一狀態)記憶體裝置，或兩者該類記憶體。記憶體子系統660可儲存應用資料、使用者資料、音樂、照片、文件、或其他資料、以及有關系統600之應用與功能的執行之系統資料(不論長期或暫時)。
某些實施例中，該記憶體子系統660可包括一堆疊記憶體裝置662，其中該堆疊記憶體裝置包括一時序壓力測試的架構，其包括，例如，圖3所示之該時序壓力邏輯。
於一實施例中，裝置600包括聲響子系統620，其代表與將聲響功能提供至該計算裝置相關聯之硬體(諸如一聲響硬體與聲響電路)與軟體(諸如驅動程式與編解碼器)
構件。聲響功能可包括揚聲器、耳機、或兩者該類聲響輸出、以及麥克風輸入。針對該類功能之裝置可與裝置600整合、或連接至裝置600。於一實施例中，一使用者可藉由提供處理器610接收與處理之聲響命令來與裝置600互動。
顯示器子系統630代表提供一使用者具有視覺、觸覺、或兩者元件的一顯示器來與該計算裝置互動之硬體(諸如顯示器裝置)與軟體(諸如驅動程式)構件。顯示器子系統630包括顯示器介面632，其包括用來將一顯示器提供至一使用者之特別螢幕或硬體裝置。於一實施例中，顯示器介面632包括與處理器610獨立之邏輯以執行有關該顯示器之至少某些處理。於一實施例中，顯示器子系統630包括將輸出與輸入兩者提供至一使用者之一觸控螢幕裝置。
I/O控制器640代表有關與一使用者互動之硬體裝置與軟體構件。I/O控制器640可操作來管理聲響子系統620、一顯示器子系統630、或兩者該類子系統之一部分的硬體。此外，I/O控制器640繪示透過一使用者可與該系統互動以連接至裝置600之額外裝置的一連接點。例如，可附加至裝置600之裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示器裝置、鍵盤或小鍵盤裝置、或與諸如讀卡機或其他裝置之特定應用使用的其他I/O裝置。
如上所述，I/O控制器640可與聲響子系統620、顯示器子系統630、或兩者該類子系統互動。例如，透過一麥克風或其他聲響裝置的輸入可提供裝置600之一或多個應用程式或功能輸入或命令。再者，替代顯示器輸出或除
了顯示器輸出外，亦可提供聲響輸出。另一範例中，若顯示器子系統包括一觸控螢幕，則該顯示器裝置亦可作為可至少部分由I/O控制器640管理之一輸入裝置。裝置600上亦可有額外按鈕或開關以提供由I/O控制器640管理之I/O功能。
於一實施例中，I/O控制器640可管理諸如加速計、鏡頭、光感測器或其他的環境感測器之裝置、或可包括於裝置600中之其他硬體。該輸入可為直接使用者互動的一部分、以及將環境輸入提供至該系統以影響其操作(諸如過濾雜訊、針對亮度檢測來調整顯示器、鏡頭施加一閃光燈、或其他特徵)。
於一實施例中，裝置600包括管理電池電力使用、該電池之充電、以及有關省電操作之特徵的電力管理650。
連接670包括硬體裝置(例如，針對無線通訊之連接器與通訊硬體、有線通訊、或兩者)與軟體構件(例如，驅動程式、協定堆疊)來賦能裝置600與外部裝置通訊。該裝置可為獨立的裝置，諸如其他計算裝置、無線接取點或基地站、以及諸如耳機、印表機、或其他裝置的周邊設備。
連接670可包括多個不同類型的連接。總括而言，裝置600以蜂巢式連接672與無線連接674來繪示。蜂巢式連接672一般參照為由無線載體提供之蜂巢式網路連接，該等無線載體諸如經由4G/LTE(長期演進技術)、GSM(全球行動通信系統)或變化型態或衍生元件、
CDMA(碼分多重存取)或變化型態或衍生元件、TDM(時分多工)或變化型態或衍生元件、或其他蜂巢式服務標準來提供。無線連接674參照為非蜂巢式無線連接，並可包括個人區域網路(諸如藍芽)、局部區域網路(諸如Wi-Fi)、廣域網路(諸如WiMAX)、以及其他無線通訊。連接可包括一或多個全向或定向天線676。
周邊連接680包括硬體介面與連接器、以及軟體構件(例如，驅動程式、協定堆疊)以完成周邊連接。應了解裝置600可為至其他計算裝置之一周邊裝置(“至”682)、以及具有與其連接之周邊裝置(“來自”684)。為了諸如管理(諸如下載、上載、改變、或同步)裝置600之內容，裝置600共同具有一“對接”連接器以連接至其他計算裝置。此外，一對接連接器可允許裝置600連接至允許裝置600來控制內容輸出，例如，至視聽或其他系統之某些周邊裝置。
除了一專屬對接連接器或其他專屬連接硬體之外，裝置600可經由共同或標準式連接器來完成周邊連接680。共同的類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同硬體介面的任一個)、包括迷你顯示埠(MDP)之顯示埠、高畫質多媒體介面(HDMI)、火線、或其他類型。
圖7為一包括用於記憶體之時序壓力測試的元件之一計算系統的實施例。該計算系統可包括一電腦、伺服器、遊戲機、或其它計算設備。該圖形中，與本說明無關之某些標準與已知的構件未顯示。某些實施例中，該計算
系統700包含一互連體或交叉開關705或用以傳輸資料之其他通訊裝置。該計算系統700可包括一處理裝置，諸如與該互連體705耦合以處理資訊之一或多個處理器710。該等處理器710可包含一或多個實體處理器以及一或多個邏輯處理器。為簡化說明該互連體705繪示為一單一互連體，但可代表多個不同的互連體或匯流排，而至該類互連體之構件連接可加以變化。圖7所示之該互連體705為一抽象元件，其代表由適當的橋接器、配接器、或控制器連接之任何一或多個獨立的實體匯流排、點對點連接、或兩者。
某些實施例中，該計算系統700更包含一隨機存取記憶體(RAM)或其他動態儲存裝置或元件來作為一主記憶體715以儲存該處理器710執行之資訊與指令。RAM記憶體包括動態隨機存取記憶體(DRAM)，其需要記憶體內容的刷新，以及靜態隨機存取記憶體(SRAM)，其不需要刷新內容，但會增加成本。某些實施例中，主記憶體可包括作用中應用程式儲存器，該等應用程式包括該計算系統之一使用者用於網路瀏覽活動的一瀏覽器應用程式。DRAM記憶體可包括同步動態隨機存取記憶體(SDRAM)，其包括用於控制信號之一時鐘信號，以及延伸資料輸出動態隨機存取記憶體(EDO DRAM)。某些實施例中，該系統之記憶體可包括某些暫存器或其他專用記憶體。
某些實施例中，該主記憶體715包括堆疊記憶體717，其中該堆疊記憶體裝置包括一時序壓力測試架構，包括，例如，圖3所示之該時序壓力邏輯。
該計算系統700亦可包含一唯讀記憶體(ROM)720或用以儲存該處理器710之靜態資訊與指令的其他靜態儲存裝置。該計算系統700可包括用於某些元件的儲存之一或多個非依電性記憶體元件725。
一或多個發射器或接收器740亦可耦合至該互連體705。某些實施例中，該計算系統700可包括用於資料接收與發射之一或多個埠745。該計算系統700可進一步包括用於經由無線電信號來接收資料之一或多個全向或定向天線747。
某些實施例中，該計算系統700包括一或多個輸入裝置750，而該等輸入裝置包括一鍵盤、滑鼠、觸控板、語音命令辨識、手勢辨識、或將一輸入提供至一計算系統之其他裝置的其中之一或多個。
該計算系統700亦可經由該互連體705耦合至一輸出顯示器755。某些實施例中，該顯示器755可包括一液晶顯示器(LCD)或任何其他顯示器技術，來將資訊或內容顯示給一使用者。某些環境中，該顯示器755可包括亦可用來作為一輸入裝置之至少一部分的一觸控螢幕。某些環境中，該顯示器755可為或可包括一聲響裝置，諸如用於提供聲響資訊之一揚聲器。
該計算系統700亦可包含一電力裝置或系統760，其可包含一電源供應器、一電池、一太陽能電池、一燃料電池、或者用於提供或產生電力之其他系統或裝置。該電力裝置或系統760提供之電力若有需要可分配至該計
算系統700之元件。
上述說明中，為了解釋目的，其提出若干特定細節以提供對本發明之一完整了解。然而，很明顯地對業界熟於此技者而言本發明在無該等某些特定細節的情況下仍可加以實作。其他實例中，已知的結構與裝置以方塊圖型式來顯示。所繪示的構件間可有中間結構。本文說明或繪示之構件可具有未繪示或說明之額外輸入或輸出。
各種不同實施例可包括各種不同程序。該等程序可由硬體構件來執行或可以電腦程式或機器可執行指令來加以具體化，其可用來使一通用或專用處理器或邏輯電路以該等指令來規畫以執行該等程序。或者，該等程序可以硬體與軟體的一組合來執行。
各種不同實施例的一部分可提供來作為一電腦程式產品，其可包括儲存有電腦程式指令的一非暫態電腦可讀儲存媒體，該等指令可用來規畫一電腦(或其它電子裝置)由一或多個處理器來執行以根據某些實施例執行一程序。該電腦可讀媒體可包括，但不侷限於，軟碟、光碟、唯讀式光碟(CD-ROM)、與磁性光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹除可程式化唯讀記憶體(EPROM)、電子可抹除可程式化唯讀記憶體(EEPROM)、磁性或光學卡、快取記憶體、或適合儲存電子指令之其他類型的電腦可讀媒體。此外，該等實施例亦可下載來作為一電腦程式產品，其中程式可從一遠端電腦轉移至一要求電腦。
許多該等方法可以其最基本的型式來說明，但在不違背本發明之基本範疇的情況下，程序可從任何該等方法中被加入或刪除，而資訊可從任何該等說明訊息中被加入或扣除。很明顯地對業界熟於此技者而言，其可作許多額外的修改與調適。該等特別實施例並非提供來限制本發明而是舉例解說。本發明之實施例的範疇並不由上文提供的特定實施例來決定，而是僅由下文申請專利範圍來決定。
若提及一元件“A”耦合至元件“B”或與其連接時，元件A可直接耦合至元件B或透過，例如，元件C來間接耦合。當該規格說明或申請專利範圍陳述一構件、特徵、結構、程序、或特性A“形成”一構件、特徵、結構、程序、或特性B時，其表示“A”至少是“B”的一部分因素，但亦可有至少一個其他構件、特徵、結構、程序、或特性來協助形成“B”。若該規格說明指出一構件、特徵、結構、程序、或特性“可”、“可能”、或“能夠”被包括在內，則特定構件、特徵、結構、程序、或特性並不需被包括在內。若該規格說明或申請專利範圍參照為“一”或“一個”元件，則不表示該等說明元件僅有一個。
一實施例為本發明之一實施態樣或範例。規格說明中參照為“一實施例”、“某一實施例”、“某些實施例”、或“其他實施例”表示，與該等實施例相關說明之一特別的特徵、結構、或特性包括於至少某些實施例中，但不需包括於所有實施例中。出現各種不同的“一實施例”、“某一實施例”、或“某些實施例”不需全參照至該等相同的實施例。應
體認上述本發明之示範實施例的說明中，各種不同特徵有時可於一單一實施例、圖形、或其說明中聚集一起，以簡化該揭示內容以及協助對本發明之各種不同觀點的其中之一或多個觀點的了解。然而，該揭示內容的方法並不闡述為反映出其意欲該請求發明需要比每一申請專利範圍中明確敘述的還多特徵。而是，如下列申請專利範圍所反映，發明觀點會少於一單一上述揭示的實施例之所有特徵。因此，該等申請專利範圍因而可明確地併入該說明中，而每一申請專利範圍各自獨立來作為本發明之一獨立實施例。
某些實施例中，一裝置包括與一DRAM耦合之一系統元件，該系統元件包括與該DRAM連接之一記憶體I/O介面，該介面包括一驅動器與一接收器、用於該DRAM之控制的一記憶體控制器、以及用於該記憶體I/O介面之測試的一時序壓力測試邏輯。
某些實施例中，該裝置之時序壓力測試邏輯包括用於在一功能路徑與一測試路徑間選擇之一多工器、用於產生一測試型樣之一型樣產生器、在該測試路徑中提供延遲之一或多個DLL、以及一I/O型樣比較器，其用於比較從該記憶體I/O介面至該測試型樣之結果信號以決定該記憶體I/O介面之通過或不通過。
某些實施例中，該裝置之該一或多個DLL包括與該驅動器耦合之一第一DLL以及與該接收器耦合之一第二DLL。某些實施例中，該裝置更包括用來設定該第一DLL之一延遲的一第一有限狀態機器以及用來設定該第二DLL
之一延遲的一第二有限狀態機器。
某些實施例中，該裝置更包括用來控制該第一有限狀態機器與該第二有限狀態機器之操作的一自動時序構件。某些實施例中，該自動時序構件操作來透過該記憶體裝置之一特性測試的多個增加延遲數值以增加該第一有限狀態機器與該第二有限狀態機器。某些實施例中，該自動時序構件操作來將該第一有限狀態機器與該第二有限狀態機器設定在該記憶體I/O介面之一不通過測試的一臨界準位。
某些實施例中，該驅動器與接收器於該記憶體I/O介面與一微凸塊連接耦合。某些實施例中，該裝置之系統元件包括多個貫穿矽通孔(TSV)，其包括與該微凸塊耦合之一第一TSV。
某些實施例中，該記憶體控制器與時序壓力測試邏輯為該系統元件之獨立元件。某些實施例中，該時序壓力測試邏輯為該系統元件之一部分。某些實施例中，該系統元件為一SoC。
某些實施例中，該裝置更包括與該系統元件耦合之一記憶體堆疊，該記憶體堆疊包括一或多個DRAM層。
某些實施例中，一種方法包括開始一記憶體I/O介面之一測試程序；產生該記憶體I/O介面之一測試型樣；將一信號路徑切換至一I/O介面測試路徑，其中該信號路徑可切換至該I/O介面測試路徑或一功能路徑；設定該信號路徑之一或多個延遲；將該測試型樣施加至該記憶體I/O介面
並檢測來自該記憶體I/O介面之一輸出；以及比較來自該記憶體I/O介面之輸出以及該測試型樣。
某些實施例中，該測試為將該記憶體I/O介面特徵化之一搜尋測試。某些實施例中，設定該一或多個延遲包括將該一或多個延遲設定在一初始設定。某些實施例中，該方法更包括若該輸出與該測試型樣間之比較未指出一不通過時增加一隨後比較之該一或多個延遲。某些實施例中，該方法更包括根據該記憶體I/O介面之輸出與該測試型樣間之一或多個比較來特徵化該記憶體I/O介面。
某些實施例中，該測試為包括該記憶體I/O介面之一單元的一不通過測試。某些實施例中，設定該信號路徑之該一或多個延遲包括將該等延遲設定在一不通過臨界設定。某些實施例中，該不通過臨界設定由該記憶體I/O介面之一特徵化測試來建立。
某些實施例中，該測試程序出現而不需將記憶體附加至該記憶體I/O介面。
某些實施例中，一種系統包括用來處理該系統之資料的一處理器；與一全向天線耦合來發送資料、接收資料、或兩者之一發送器、接收器、或兩者；以及一組合式記憶體裝置，其包括一SoC與包括一或多個DRAM層之一記憶體堆疊，該記憶體堆疊由一微凸塊連接來耦合至SoC，該系統元件包括多個貫穿矽通孔(TSV)，其包括與一第一微凸塊耦合之一第一TSV。某些實施例中，該SoC包括一記憶體I/O介面，該介面包括一驅動器與一接收器、用於該DRAM
之控制的一記憶體控制器、以及用於該記憶體I/O介面之測試的一時序壓力測試邏輯。
某些實施例中，該系統之時序壓力測試邏輯包括用於在一功能路徑與一測試路徑間選擇之一多工器、用於產生一測試型樣之一型樣產生器、用於在該測試路徑中提供延遲之一或多個DLL、以及一I/O型樣比較器，其用於比較從該記憶體I/O介面至該測試型樣之結果信號以決定該記憶體I/O介面之通過或不通過。
某些實施例中，該系統之該一或多個DLL包括與該驅動器耦合之一第一DLL以及與該接收器耦合之一第二DLL。某些實施例中，該系統更包括用來設定該第一DLL之一延遲的一第一有限狀態機器以及用來設定該第二DLL之一延遲的一第二有限狀態機器。某些實施例中，該系統更包括用來控制該第一有限狀態機器與該第二有限狀態機器之操作的一自動時序構件。
某些實施例中，一種儲存有代表一序列指令之資料的非暫態電腦可讀儲存媒體，該等指令由一處理器執行時，可使該處理器來執行包括下列步驟之操作：開始一記憶體I/O介面之一測試程序；產生該記憶體I/O介面之一測試型樣；將一信號路徑切換至一I/O介面測試路徑，其中該信號路徑可切換至該I/O介面測試路徑或一功能路徑；設定該信號路徑之一或多個延遲；將該測試型樣施加至該記憶體I/O介面並檢測來自該記憶體I/O介面之一輸出；以及比較來自該記憶體I/O介面之輸出以及該測試型樣。
100‧‧‧組合式記憶體裝置
105‧‧‧記憶體堆疊
110‧‧‧SoC
115‧‧‧封裝體
120‧‧‧TSV
125‧‧‧TSV微凸塊
130‧‧‧I/O緩衝器
Claims (26)
- 一種用於記憶體輸入/輸出(I/O)介面之測試的設備，包含有：用以與一動態隨機存取記憶體(DRAM)耦合之一系統元件，該系統元件包括：用來與該DRAM連接之一記憶體輸入/輸出(I/O)介面，該介面包括一驅動器與一接收器；用於該DRAM之控制的一記憶體控制器；以及用於該記憶體I/O介面之測試的一時序壓力測試邏輯，其中該時序壓力測試邏輯提供用於特性測試來對該記憶體I/O介面建立臨界準位，以及不通過測試以判定一記憶體I/O介面是否符合臨界準位需求。
- 如請求項1之設備，其中該時序壓力測試邏輯包括：用於在一功能路徑與一測試路徑間選擇之一多工器；用於產生一測試型樣之一型樣產生器；用於在該測試路徑中提供延遲之一或多個數位延遲鎖相迴路(DLL)；一自動時序構件，該自動時序構件用以透過用於該記憶體I/O介面之該特性測試之延遲值來增加一或多個DLL，以及用以設定用於該記憶體I/O介面之該不通過測試之該一或多個DLL於臨界準位；以及 一I/O型樣比較器，其用以比較來自該記憶體I/O介面之結果信號與該測試型樣以判定該記憶體I/O介面之通過(passing)或不通過(failing)。
- 如請求項2之設備，其中該一或多個DLL包括與該驅動器耦合之一第一DLL以及與該接收器耦合之一第二DLL。
- 如請求項3之設備，更包含用來設定該第一DLL之一延遲的一第一有限狀態機器以及用來設定該第二DLL之一延遲的一第二有限狀態機器。
- 如請求項4之設備，其中該自動時序構件係用以控制該第一有限狀態機器與該第二有限狀態機器之操作以用於該記憶體I/O介面的該特性測試以及用於該記憶體I/O介面的該不通過測試。
- 如請求項5之設備，其中該自動時序構件係操作來透過針對該記憶體裝置之該特性測試的多個增加延遲數值以增加該第一有限狀態機器與該第二有限狀態機器。
- 如請求項5之設備，其中該自動時序構件係可操作來將該第一有限狀態機器與該第二有限狀態機器設定在用於該記憶體I/O介面之該不通過測試的該臨界準位。
- 如請求項2之設備，其中該驅動器與接收器以一微凸塊連接而耦合於該記憶體I/O介面。
- 如請求項8之設備，其中該系統元件包括多個貫穿矽通孔(TSV)，其包括與該微凸塊耦合之一第一TSV。
- 如請求項1之設備，其中該記憶體控制器與時序壓力測 試邏輯為該系統元件之獨立元件。
- 如請求項1之設備，其中該時序壓力測試邏輯為該系統元件之一部分。
- 如請求項1之設備，其中該系統元件為一晶片上之系統(SoC)。
- 如請求項1之設備，更包含與該系統元件耦合之一記憶體堆疊，該記憶體堆疊包括一或多個DRAM層。
- 一種用於記憶體輸入/輸出(I/O)介面之測試的方法，包含下列步驟：選擇用於記憶體I/O介面的一測試程序，其中該測試程序是下列中之一者：用以對該記憶體I/O介面建立臨界準位的一特性測試，或用於包括該記憶體I/O介面的一單元的一不通過測試以判定該單元是否符合臨界準位需求；開始用於該記憶體I/O介面之該選擇程序；產生用於該記憶體I/O介面之一測試型樣；將一信號路徑切換至一I/O介面測試路徑，其中該信號路徑可切換至該I/O介面測試路徑或一功能路徑任一者；設定用於該信號路徑之一或多個延遲；將該測試型樣施加至該記憶體I/O介面並檢測來自該記憶體I/O介面之一輸出；以及比較來自該記憶體I/O介面之輸出與該測試型樣；對於特性測試，基於自該記憶體I/O介面的該輸出 與該測試型樣之該比較來建立臨界準位；以及對於不通過測試，基於該記憶體I/O介面的該輸出與該測試型樣之該比較來判定該單元是否包括符合臨界準位之該記憶體I/O介面。
- 如請求項14之方法，其中該記憶體I/O介面的該特性測試與該記憶體I/O介面的該不通過測試使用一相同時序壓力測試邏輯。
- 如請求項15之方法，其中對於該記憶體I/O介面的該特性測試，設定該一或多個延遲包括將該一或多個延遲設定在一初始設定。
- 如請求項15之方法，其中該記憶體I/O介面的該特性測試更包括若該輸出與該測試型樣間之比較未指示一不通過時，增加用於一隨後比較之該一或多個延遲。
- 如請求項15之方法，其中對於包括該記憶體I/O介面的該單元之該不通過測試，設定用於該信號路徑之該一或多個延遲的步驟包括將該等延遲設定在一不通過臨界設定。
- 如請求項18之方法，其中該不通過臨界設定係由該記憶體I/O介面之一特徵化測試來建立。
- 如請求項14之方法，其中該測試程序出現而不需將記憶體附加至該記憶體I/O介面。
- 一種用於記憶體輸入/輸出(I/O)介面之測試的系統，包含有：用來處理用於該系統之資料的一處理器； 一發送器、接收器、或兩者，其與一全向天線耦合，以發送資料、接收資料、或兩者；以及一組合式記憶體裝置，其包括一晶片上之系統(SoC)與包括有一或多個DRAM層之一記憶體堆疊，該記憶體堆疊由一微凸塊連接而耦合至SoC，該系統元件包括多個貫穿矽通孔(TSV)，其包括與一第一微凸塊耦合之一第一TSV；其中該SoC包括：一記憶體輸入/輸出(I/O)介面，該介面包括一驅動器與一接收器；用於該DRAM之控制的一記憶體控制器；以及用於該記憶體I/O介面之測試的一時序壓力測試邏輯，其中該時序壓力測試邏輯提供用於特性測試來對記憶體I/O介面建立臨界準位以及不通過測試以判定一記憶體I/O介面是否符合臨界準位需求。
- 如請求項21之系統，其中該時序壓力測試邏輯包括：用於在一功能路徑與一測試路徑間選擇之一多工器；用於產生一測試型樣之一型樣產生器；用於在該測試路徑中提供延遲之一或多個數位延遲鎖相迴路(DLL)；一自動時序構件，該自動時序構件用以透過用於該記憶體I/O介面之該特性測試之延遲值來增加一或多個 DLL，以及用以設定用於該記憶體I/O介面之該不通過測試之該一或多個DLL於臨界準位；以及一I/O型樣比較器，其用於比較來自該記憶體I/O介面之結果信號與該測試型樣，以判定該記憶體I/O介面之通過或不通過。
- 如請求項22之系統，其中該一或多個DLL包括與該驅動器耦合之一第一DLL以及與該接收器耦合之一第二DLL。
- 如請求項23之系統，更包含用來設定該第一DLL之一延遲的一第一有限狀態機器以及用來設定該第二DLL之一延遲的一第二有限狀態機器。
- 如請求項24之系統，其中該自動時序構件係用來控制該第一有限狀態機器與該第二有限狀態機器之操作以用於該記憶體I/O介面之該特性測試，以及用於該記憶體I/O介面之該不通過測試。
- 一種儲存有代表一序列指令之資料的非暫態電腦可讀儲存媒體，該等指令由一處理器執行時，可使該處理器來執行包含下列步驟之操作：選擇用於一記憶體I/O介面的一測試程序，其中該測試程序係係下列中之一者：用以對該記憶體I/O介面建立臨界準位的一特性測試，或用於包括該記憶體I/O介面的一單元的不通過測試以判定該單元是否符合臨界準位需求；開始用於該記憶體I/O介面之一測試程序，其中該 測試程序係下列中之一者：用以對該記憶體I/O介面建立臨界準位的一特性測試，或用於包括該記憶體I/O介面的一單元的不通過測試以判定該單元是否符合臨界準位需求；開始用於該記憶體I/O介面之該選擇之測試程序；將一信號路徑切換至一I/O介面測試路徑，其中該信號路徑可切換至該I/O介面測試路徑或一功能路徑任一者；設定用於該信號路徑之一或多個延遲；將該測試型樣施加至該記憶體I/O介面並檢測來自該記憶體I/O介面之一輸出；比較來自該記憶體I/O介面之輸出以及該測試型樣；對於特性測試，基於自該記憶體I/O介面的該輸出與該測試型樣之該比較以建立臨界準位；以及對於不通過測試，基於自該記憶體I/O介面的該輸出與該測試型樣之該比較來判定該單元是否包括符合臨界準位要求之該記憶體I/O介面。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/536,372 US8924786B2 (en) | 2012-06-28 | 2012-06-28 | No-touch stress testing of memory I/O interfaces |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201407632A TW201407632A (zh) | 2014-02-16 |
| TWI525638B true TWI525638B (zh) | 2016-03-11 |
Family
ID=49779546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102119926A TWI525638B (zh) | 2012-06-28 | 2013-06-05 | 用於記憶體輸入輸出(i/o)介面之測試的設備、方法與系統及電腦可讀儲存媒體 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8924786B2 (zh) |
| CN (1) | CN104321824B (zh) |
| DE (1) | DE112013003250B4 (zh) |
| TW (1) | TWI525638B (zh) |
| WO (1) | WO2014003966A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140067727A (ko) * | 2012-11-27 | 2014-06-05 | 삼성전자주식회사 | 멀티칩 패키지 및 이의 제조 방법 |
| US9753487B2 (en) * | 2013-03-14 | 2017-09-05 | Micron Technology, Inc. | Serial peripheral interface and methods of operating same |
| US9767868B2 (en) * | 2014-01-24 | 2017-09-19 | Qualcomm Incorporated | Providing memory training of dynamic random access memory (DRAM) systems using port-to-port loopbacks, and related methods, systems, and apparatuses |
| US10049763B2 (en) * | 2014-05-13 | 2018-08-14 | SK Hynix Inc. | Semiconductor memory apparatus |
| JP6341795B2 (ja) * | 2014-08-05 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ及びマイクロコンピュータシステム |
| US9412682B2 (en) * | 2014-09-04 | 2016-08-09 | International Business Machines Corporation | Through-silicon via access device for integrated circuits |
| US10740116B2 (en) * | 2015-09-01 | 2020-08-11 | International Business Machines Corporation | Three-dimensional chip-based regular expression scanner |
| KR20170034178A (ko) * | 2015-09-18 | 2017-03-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 장치 |
| US10261878B2 (en) | 2017-03-14 | 2019-04-16 | International Business Machines Corporation | Stress testing a processor memory with a link stack |
| TWI640777B (zh) * | 2017-08-04 | 2018-11-11 | 錞鐿科技股份有限公司 | 具有光閃爍功能之電表裝置 |
| US11073553B2 (en) * | 2017-12-29 | 2021-07-27 | Texas Instruments Incorporated | Dynamic generation of ATPG mode signals for testing multipath memory circuit |
| US11294763B2 (en) * | 2018-08-28 | 2022-04-05 | Hewlett Packard Enterprise Development Lp | Determining significance levels of error values in processes that include multiple layers |
| US10984860B2 (en) | 2019-03-26 | 2021-04-20 | Hewlett Packard Enterprise Development Lp | Self-healing dot-product engine |
| CN113238934B (zh) * | 2021-04-30 | 2024-04-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 自动判定测试系统采集数据结果的方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10034899C1 (de) * | 2000-07-18 | 2002-07-04 | Infineon Technologies Ag | System zum Test schneller synchroner Halbleiterschaltungen |
| US7333908B2 (en) | 2005-09-01 | 2008-02-19 | Micron Technology, Inc. | Techniques for generating test patterns in high speed memory devices |
| WO2008014827A1 (en) | 2006-08-04 | 2008-02-07 | Verigy (Singapore) Pte. Ltd. | Test module with blocks of universal and specific resources |
| US8521979B2 (en) * | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
| US7979757B2 (en) * | 2008-06-03 | 2011-07-12 | Micron Technology, Inc. | Method and apparatus for testing high capacity/high bandwidth memory devices |
| US8756486B2 (en) * | 2008-07-02 | 2014-06-17 | Micron Technology, Inc. | Method and apparatus for repairing high capacity/high bandwidth memory devices |
| US7925949B2 (en) * | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Embedded processor |
| JP5416200B2 (ja) * | 2009-02-27 | 2014-02-12 | 株式会社日立製作所 | 半導体装置 |
| KR101087182B1 (ko) | 2009-04-16 | 2011-11-25 | (주) 제노맥스 | 스토리지 테스터 및 ｓｓｄ 디바이스 |
| US8330489B2 (en) * | 2009-04-28 | 2012-12-11 | International Business Machines Corporation | Universal inter-layer interconnect for multi-layer semiconductor stacks |
| US20100332177A1 (en) * | 2009-06-30 | 2010-12-30 | National Tsing Hua University | Test access control apparatus and method thereof |
| EP2302403A1 (en) * | 2009-09-28 | 2011-03-30 | Imec | Method and device for testing TSVs in a 3D chip stack |
| US8438432B2 (en) * | 2010-08-25 | 2013-05-07 | Vixs Systems, Inc. | DRAM memory controller with built-in self test and methods for use therewith |
| US8607104B2 (en) * | 2010-12-20 | 2013-12-10 | Advanced Micro Devices, Inc. | Memory diagnostics system and method with hardware-based read/write patterns |
-
2012
- 2012-06-28 US US13/536,372 patent/US8924786B2/en active Active
-
2013
- 2013-05-30 DE DE112013003250.3T patent/DE112013003250B4/de active Active
- 2013-05-30 WO PCT/US2013/043483 patent/WO2014003966A1/en active Application Filing
- 2013-05-30 CN CN201380028175.7A patent/CN104321824B/zh active Active
- 2013-06-05 TW TW102119926A patent/TWI525638B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN104321824B (zh) | 2017-08-25 |
| DE112013003250B4 (de) | 2021-08-12 |
| US20140006864A1 (en) | 2014-01-02 |
| TW201407632A (zh) | 2014-02-16 |
| US8924786B2 (en) | 2014-12-30 |
| CN104321824A (zh) | 2015-01-28 |
| WO2014003966A1 (en) | 2014-01-03 |
| DE112013003250T5 (de) | 2015-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI525638B (zh) | 用於記憶體輸入輸出(i/o)介面之測試的設備、方法與系統及電腦可讀儲存媒體 | |
| US10347354B2 (en) | Boundary scan chain for stacked memory | |
| US9396787B2 (en) | Memory operations using system thermal sensor data | |
| US9298573B2 (en) | Built-in self-test for stacked memory architecture | |
| US9190173B2 (en) | Generic data scrambler for memory circuit test engine | |
| US9236143B2 (en) | Generic address scrambler for memory circuit test engine | |
| TWI598876B (zh) | 在堆疊的記憶體架構中之分離的微通道電壓域 | |
| KR101642208B1 (ko) | 동적 메모리 성능 스로틀링 | |
| US9110134B2 (en) | Input/output delay testing for devices utilizing on-chip delay generation | |
| KR101757995B1 (ko) | 메모리 감지 증폭기 전압 변조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |