TWI505396B - 製造及定位半導體晶圓之方法、定位半導體晶圓之方法以及製造及定位半導體晶圓之系統 - Google Patents
製造及定位半導體晶圓之方法、定位半導體晶圓之方法以及製造及定位半導體晶圓之系統 Download PDFInfo
- Publication number
- TWI505396B TWI505396B TW101123179A TW101123179A TWI505396B TW I505396 B TWI505396 B TW I505396B TW 101123179 A TW101123179 A TW 101123179A TW 101123179 A TW101123179 A TW 101123179A TW I505396 B TWI505396 B TW I505396B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- subsurface
- region
- wafer
- light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 95
- 238000000034 method Methods 0.000 title claims description 28
- 230000008569 process Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005286 illumination Methods 0.000 claims description 10
- 230000007717 exclusion Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000007689 inspection Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 152
- 239000003550 marker Substances 0.000 description 35
- 238000001514 detection method Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 230000003449 preventive effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010309 melting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本發明是有關於一種半導體製造,特別是有關於一種製造半導體晶圓之方法。
半導體晶圓傳統上是被成型具有一凹口,以定位晶圓及提供對於晶圓處理機器之參考。成型凹口之過程傳統上包含研磨晶圓或錠塊之表面的步驟。這些過程會不利地影響半導體處理性能。舉例來說,跨過晶圓表面之光阻塗佈厚度的均勻度或化學機械研磨(CMP)膜厚度會因凹口的存在而被降低。用於蝕刻製程之電漿密度以及化學分佈亦會被凹口所不利地影響。額外的成本是關聯於補償這些在處理性能上的降低。凹口亦是一微粒源,其會導致晶圓污染(特別是在高真空製程過程中)、設備損壞以及避免設備損壞之額外的預防維護需求。
本發明基本上採用如下所詳述之特徵以為了要解決上述之問題。
本發明之一實施例提供一種製造及定位半導體晶圓之方法,其包括:定位一半導體晶圓於一晶圓固持裝置之中或之上;以及照射最近於該半導體晶圓之一周緣之該半導體晶圓之一預定的第一區域,以改變該半導體晶圓之至少部分的該第一區域之一結晶結構而形成一表面下標記,其中,該表面下標記係為利用光線而可偵測的。
根據上述之實施例,該照射之步驟包括:導引一雷射
於該半導體晶圓之該第一區域處。
根據上述之實施例,該照射之步驟包括:導引及對焦該雷射於該半導體晶圓之該至少部分的該第一區域處。
根據上述之實施例,該製造及定位半導體晶圓之方法更包括:維持該半導體晶圓之該第一區域之至少一第二部分之該結晶結構,其中,該第一區域包括該半導體晶圓之一表面,以及該半導體晶圓之該第一區域係沿著一照射軸被設置。
根據上述之實施例,該至少部分的該第一區域係小於整個該第一區域。
根據上述之實施例,該改變之步驟包括:熔化該半導體晶圓之該至少部分的該第一區域。
根據上述之實施例,該表面下標記係為利用具有一預定波長之光線而可偵測的。
根據上述之實施例,該表面下標記係為利用紅外線而可偵測的。
根據上述之實施例,該表面下標記係為利用具有至少1.1毫米之波長之紅外線而可偵測的。
根據上述之實施例,該表面下標記係為利用具有介於1.1毫米與1.5毫米間之波長之紅外線而可偵測的。
根據上述之實施例,該表面下標記係為利用x射線檢視而可偵測的。
根據上述之實施例,該晶圓固持裝置包括一靜電夾頭。
根據上述之實施例,該半導體晶圓之該第一區域係設置於該半導體晶圓之一邊緣排除區域之中。
本發明之另一實施例提供一種定位半導體晶圓之方法,其包括:使一半導體晶圓繞著一中心軸轉動;使轉動之該半導體晶圓之至少一邊緣部暴露於具有一預定波長之一光線中,其中,該光線係來自於一或多個光源;偵測位於轉動之該半導體晶圓之該至少一邊緣部中之一表面下標記;以及利用被偵測到之該表面下標記做為一參考來定位該半導體晶圓。
根據上述之實施例,該定位步驟包括:利用該表面下標記做為一參考點來在一半導體製程中校直該半導體晶圓。
根據上述之實施例,該定位步驟包括:利用該表面下標記做為一參考點來對於在該半導體晶圓之一功能部分上之一標記之分析校直該半導體晶圓。
根據上述之實施例,該預定波長係為一紅外光波長。
根據上述之實施例,該預定波長係介於1.1毫米與1.5毫米之間。
根據上述之實施例,該預定波長係為一x射線波長。
本發明之又一實施例提供一種製造及定位半導體晶圓之系統,其包括一晶圓固持裝置,係固持一半導體晶圓;一光源,係朝該半導體晶圓發出一光線;以及一透鏡,係導引及對焦該光線於該半導體晶圓之一表面下區域處,以使得該半導體晶圓之該表面下區域之一結晶結構被改變而形成一表面下標記,其中,該表面下標記係為利用具有一預定波長之光線而可偵測的。
為使本發明之上述目的、特徵和優點能更明顯易懂,
下文特舉較佳實施例並配合所附圖式做詳細說明。
茲配合圖式說明本發明之較佳實施例。
關於圖式,相同之元件均標示以相同之符號。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之一較佳實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本發明。
用於製造半導體晶圓及定位半導體晶圓之改良製程是由本發明所提供。發明人已觀察到藉由形成一表面下標記於一半導體晶圓之中,一可偵測之標誌就能被提供,其可允許晶圓定位被精確與有效地完成,以使得在半導體製程上之效應最小化。發明人已觀察到形成一表面下標記於一半導體晶圓之中可允許定位晶圓,以避免橫跨一晶圓表面之不均勻性,舉例來說,在光阻塗佈厚度、化學機械研磨(CMP)膜厚度、用於蝕刻製程之電漿密度以及用於蝕刻製程之化學分佈的不均勻性。發明人已確定於此所描述之方法可改善產量及避免關聯於額外製程之成本,其中,此額外製程乃是被設計去排除這些橫跨一晶圓表面之不均勻性。發明人已進一步確定於此所描述之方法將可避免晶圓污染、設備損壞以及避免設備損壞之額外的預防維護需求,其乃係關聯於提供一參考凹口以定位晶圓。
第1圖係顯示根據本發明之實施例之一方法100之流程圖。於方塊110,一半導體晶圓是被定位於一晶圓固持
裝置之中。在各種實施例之中,晶圓固持裝置是一夾頭。在一些實施例之中,晶圓固持裝置是一靜電夾頭。舉例來說,一半導體晶圓可以被一座台(例如,一平台)或其他支撐平台(例如,圓盤傳送帶)所支撐,其可提供對於一半導體晶圓之一支撐表面。在各種實施例之中,晶圓是利用一夾頭(例如,一靜電夾頭)來被固持於座台。
於方塊120,最近於晶圓之周緣之晶圓之一預定的第一區域是被照射以改變晶圓之至少部分的第一區域之一結晶結構而形成一表面下標記於結晶結構之中,其中,表面下標記係為利用光線而可偵測的。在各種實施例之中,一光源係照射晶圓之預定的第一區域。舉例來說,一Nd-YAG雷射能被使用去照射晶圓之預定的第一區域。光源能被固定於一鐵軌上以及能被一線性促動器所移動。舉例來說,朝向或遠離於晶圓之一中心軸去容納不同的晶圓尺寸。舉例來說,半導體晶圓之尺寸能夠是,但不限定於,1英吋(25mm)、2英吋(51mm)、3英吋(76mm)、4英吋(100mm)、5英吋(130mm)、125mm、150mm、200mm、300mm或450mm之一尺寸。在各種實施例之中,預定的第一區域是設置於晶圓之功能性區域之外。如在此被使用的,晶圓之一功能性區域乃是積體電路(IC)晶粒要被成型之一區域。在各種實施例之中,預定的第一區域是設置於晶圓之一邊緣排除區域之中。舉例來說,對於一150mm之晶圓而言,一邊緣排除區域能是從晶圓之邊緣以及繞著晶圓之圓周被設置2mm徑向朝內之一圓周區域,其乃是IC晶粒不會存在之處。
在各種實施例之中,一雷射是被導引於晶圓之第一區域處。在一些實施例之中,第一區域能包括晶圓之一表面。在一些實施例之中,一雷射是被導引及聚焦於晶圓之第一區域之部分處,以改變其結晶結構。在各種實施例之中,一透鏡是被使用去聚焦來自光源之光線於晶圓之第一區域之部分處。任何適當之透鏡能被使用去聚焦來自光源之光線。舉例來說,一雷射光源能被開啟以及雷射光能被一透鏡所聚焦以及沿著一照射軸被導引於晶圓之第一區域之部分,以形成一表面下標記。在各種實施例之中,晶圓之第一區域之部分之結晶結構是藉由熔化晶圓之第一區域之部分而被改變。在一些實施例之中,一熔化區域是被成型於晶圓之第一區域之中。一熔化區域能夠是晶圓之第一區域之一部分,其中,結晶結構是被一熔化製程所改變。一表面下標記能夠被成型於晶圓之熔化區域處。
在各種實施例之中,晶圓之第一區域之至少一第二部分之結晶結構是被維持。在一些實施例之中,晶圓之至少部分的第一區域是小於整個第一區域,如此一來,一聚焦的雷射光會改變整個第一區域之一部分之結晶結構。舉例來說,晶圓之第一區域是沿著一照射軸被設置並且能包括晶圓之一表面,以及第一區域之一部分之結晶結構能被照射過程所改變。
在各種實施例之中,表面下標記係為利用光線而可偵測的。一或多個表面下標記搜尋單元能提供光線去偵測表面下標記。在一些實施例之中,複數個表面下標記搜尋單元是被定位或可移動地定位去偵測最近於晶圓之一周緣之
表面下標記。舉例來說,兩個表面下標記搜尋單元能被定位或可移動地定位直接沿著通過一軸之一線段。每一個表面下標記搜尋單元能包括一光源、一透鏡及一感測器。在一些實施例之中,感測器可以是一CMOS或一CCD影像感測器,以偵測表面下標記。
在各種實施例之中,一表面下標記係為利用具有一預定波長之光線而被偵測。在一些實施例之中,表面下標記係為利用紅外線而可偵測的。舉例來說,表面下標記係為利用具有至少1.1毫米之波長之紅外線而可偵測的。在一些實施例之中,表面下標記係為利用具有介於1.1毫米與1.5毫米間之波長之紅外線而可偵測的。在各種實施例之中,光源是一紅外光源,其可以一預定波長發出紅外光。在一些實施例之中,位於一表面下標記搜尋單元中之一感測器是一紅外光感測器。在一些實施例之中,表面下標記係為利用x射線檢視而可偵測的。舉例來說,光源能夠是一x射線源,其可以一預定波長發出x射線。在一些實施例之中,位於一表面下標記搜尋單元中之一感測器是一x射線感測器。發明人已確定藉由利用照射形成最近於一晶圓之一周緣之表面下標記,一參考是被提供去定位晶圓,以避免晶圓污染、設備損壞以及避免設備損壞之額外的預防維護需求,其乃係關聯於使用一凹口,用於提供一參考去定位晶圓。
請參閱第2圖,根據本發明之一些實施例之一方法200之流程圖是被提供。於方塊210,一半導體晶圓是被定位於如以上方塊110所述之一晶圓固持裝置之中。於方塊
220,一雷射是被導引及聚焦於晶圓之一表面下部分處。在各種實施例之中,雷射能利用一透鏡被導引及聚焦於晶圓之一表面下部分處。於方塊230,晶圓之表面下部分之一結晶結構是被改變以形成一表面下標記。在各種實施例之中,晶圓之表面下部分之結晶結構是藉由熔化晶圓之表面下部分而被改變。在一些實施例之中,一熔化區域是被成型於晶圓之表面下部分處,其中,結晶結構是藉由一熔化製程而被改變。一表面下標記能被成型於晶圓之熔化區域處。
請參閱第3A圖,根據本發明之一些實施例之一半導體晶圓之一例子之平面示意圖是被提供。如第3A圖所示,一表面下標記330是被成型於晶圓300之一區域中,其中,表面下標記330是位於晶圓300之功能性區域之一圓周邊界310與晶圓300之一周緣320之間。在本實施例之中,虛線表示晶圓300之各種區域,其中,晶粒能在一表面下標記330形成後被成型。在各種實施例之中,介於圓周邊界310與周緣320間之區域是晶圓300之一邊緣排除區域。晶粒的形成是排除於邊緣排除區域。請參閱第3B圖,根據本發明之一些實施例之一半導體晶圓之一例子之立體示意圖是被提供。表面下標記330是被顯示為具有一實質上矩形的形狀於本實施例之中。然而,表面下標記330能夠具有任何形狀,其是藉由照射改變晶圓300之一表面下部分之結晶結構被成型。
第4A圖及第4B圖係顯示根據本發明之實施例之一半導體晶圓表面下標記形成裝置400之一例子之立體示意
圖。一光源442是被提供。在一些實施例之中,光源442是一雷射源。在一些實施例之中,光源442是沿著一固持裝置472之一軸被定位,以用來固持半導體晶圓。在其他實施例之中,光源442是定位或從用來固持半導體晶圓之固持裝置(未顯示)之軸以一共同徑向距離可移動被定位之複數個光源之一。在各種實施例之中,光源442能包括一光發射器,例如,一雷射或一發光二極體(LED)。在一些實施例之中,光源442以一預定波長發出光線。在其他實施例之中,一濾光器能被使用去過濾由光源發出之光線的波長成一預定波長。裝置400能夠包括用於聚焦來自光源442之光線的一透鏡444。任何適當的透鏡能被使用去聚焦來自於光源之光線於半導體晶圓之一預定區域上,以形成一表面下標記430。在一些實施例之中,晶圓之預定區域是晶圓之邊緣排除區域之一部分。舉例來說,來自於一雷射光源442之光線能被透鏡444聚焦以及被導引沿著一照射軸於位在一圓周邊界420與一周緣410間之晶圓之一部分處,以形成一表面下標記430。在各種實施例之中,一控制器450係控制裝置去照射晶圓之一部分,以形成一表面下標記。在一些實施例之中,控制器450係一內嵌之微處理器。在各種實施例之中,控制器450係植入於應用特定積體電路(ASIC)中之一數位訊號處理器。在一些實施例之中,控制器450能夠是一網路電腦或一程式控制邏輯控制器。
第5圖係顯示一表面下標記偵測裝置500之一例子之側視示意圖。表面下標記偵測裝置500包括至少一表面下
標記偵測單元560a。在一些實施例之中,表面下標記偵測裝置500包括複數個表面下標記偵測單元560a、560b。第5圖係示意顯示兩個表面下標記偵測單元560a、560b。表面下標記偵測裝置500能包括用於支撐及/或固持一半導體晶圓510之一夾頭572。在一些實施例之中,夾頭572是一靜電夾頭。夾頭572可以繞著一中心軸574轉動。在各種實施例之中,表面下標記偵測單元560a、560b是被定位或可移動地定位用於偵測最近於晶圓510之一周緣之一表面下標記520。如第5圖所示,複數個表面下標記偵測單元能包括兩個表面下標記偵測單元560a、560b,其乃是沿著通過中心軸574之一線段被定位或可移動地定位相對於彼此。
每一個表面下標記偵測單元560a、560b能夠包括一光源562a、562b、一透鏡564a、564b以及一感測器566a、566b,在此,感測器566a、566b能夠包括CCD或CMOS影像感測器。在一些實施例之中,表面下標記偵測單元560a、560b能夠包括一濾光器,例如,一紅外線濾光器。在一些實施例之中,一或多個表面下標記偵測單元560a、560b能夠固定於一鐵軌上,並且能夠被朝向或遠離於中心軸574之一線性促動器所移動,以容納不同尺寸之晶圓。基於定位晶圓510於夾頭572之上,表面下標記偵測單元560a、560b能夠被促動朝向中心軸574,直到感測器566a、566b偵測到最近於晶圓510之一周緣之一表面下標記。在各種實施例之中,表面下標記偵測單元560a、560b是利用來自於光源562a、562b之一預定波長之光線偵測表面下標
記520。舉例來說,具有可見光譜中之一波長的光線(例如,在大約390nm與790nm間之波長)不能傳送透過半導體晶圓510。然而,發明人已確定具有一預定波長之光線與透過半導體晶圓510之一已知的穿透率能夠被使用去偵測一表面下標記520。在各種實施例之中,表面下標記520能夠具有一改變之結晶結構,當位在表面下標記520外之結晶結構能被維持時。表面下標記偵測單元560a、560b能被使用去偵測具有一預定波長及最近於晶圓510之一周緣之光線穿透率之變化,其中,一表面下標記520能被形成於晶圓510處。
在各種實施例之中,光源562a、562b是一紅外光源,其可發出具有一預定波長之紅外光。在各種實施例之中,從光源562a、562b發出之光線是紅外光。舉例來說,從光源562a、562b發出之光線能夠具有至少1.1毫米之波長,以偵測表面下標記520。在一些實施例之中,從光源562a、562b發出之光線能夠具有介於大約1.1毫米與1.5毫米間之波長(例如,1.05至1.55毫米),以偵測表面下標記520。舉例來說,具有1.1毫米波長之光線能夠具有穿透大約70%半導體晶圓之穿透率。一被成型之表面下標記520能夠藉由監視最近於被偵測晶圓510之一周緣之光線穿透率的變化而被偵測。在一些實施例之中,位於表面下標記偵測單元560a、560b中之感測器566a、566b是紅外光感測器。在各種實施例之中,光源562a、562b能夠是以一預定波長發出x射線之一x射線源。舉例來說,從光源562a、562b發出之光線能夠具有介於0.01奈米與10奈米間之波長。
在一些實施例之中,位於表面下標記偵測單元560a、560b中之感測器566a、566b是x射線感測器。在各種實施例之中,控制器550係控制裝置去偵測表面下標記520。在一些實施例之中,控制器550係一內嵌之微處理器。在各種實施例之中,控制器550係植入於應用特定積體電路(ASIC)中之一數位訊號處理器。在一些實施例之中,控制器550能夠是一網路電腦或一程式控制邏輯控制器。
第6圖係顯示一表面下標記偵測裝置600之一例子之側視示意圖。表面下標記偵測裝置600包括至少一表面下標記偵測單元660a。在本實施例之中,兩個表面下標記偵測單元660a、660b是被提供。如同以上之表面下標記偵測裝置500所述,表面下標記偵測裝置600能包括用於支撐及/或固持一半導體晶圓610之一夾頭672,其中,半導體晶圓610能繞著一中心軸674轉動。在各種實施例之中,表面下標記偵測單元660a、660b是被定位或可移動地定位用於偵測最近於晶圓610之一周緣之一表面下標記620。如第6圖所示,複數個表面下標記偵測單元能包括兩個表面下標記偵測單元660a、660b,其乃是被定位或可移動地定位於晶圓610之相對側上,以照射晶圓610之一部分於相對於中心軸674之一預定傳送角度。在各種實施例之中,一薄膜能夠被沉積於一表面上,例如,晶圓610之上表面。在各種實施例之中,表面下標記偵測單元660a、660b能夠被定位、或可移動地定位,相對於具有一薄膜沉積於其上之晶圓610表面。
在本實施例之中,每一個表面下標記偵測單元660a、
660b包括一光源662a、662b、一透鏡664a、664b以及一感測器666a、666b。感測器666a、666b是被定位或可移動地定位於晶圓610之相對側上去接收反射光於一預定反射角度處,該預定反射角度係相對於中心軸674於表面下標記620之預期反射點處。光源662a、662b之預定定位以及感測器是以一光線反射係數演算法為基礎,如此一來,相對於中心軸674之照射光線之傳送的角度(□T
)是等於相對於中心軸674之反射係數的角度(□R
)以及被接收於感測器666a、666b之反射光線(□T
=□R
)。在一些實施例之中,光源662a、662b能夠是一點型式或區域型式的光源。在一些實施例之中,表面下標記偵測單元660a、660b能夠包括一濾光器(未顯示),例如,一紅外線濾光器。在各種實施例之中,表面下標記偵測單元660a、660b係利用來自於具有一預定波長以及以相對於中心軸674之預定的傳送角度(□T
)與反射係數角度(□R
)之光源662a、662b之光線來偵測表面下標記620。在各種實施例之中,表面下標記620能夠具有一改變的結晶結構,當位於表面下標記620外之結晶結構能被維持時。表面下標記偵測單元660a、660b能被使用去偵測反射光線於一預定波長、於相對於中心軸674之預定的傳送角度(□T
)與反射係數角度(□R
)以及相對於最近於晶圓610之一周緣之一預期的反射點,其中,一表面下標記620能夠被形成於晶圓610之一周緣。
在各種實施例之中,光源662a、662b是一紅外光源,其可發出具有一預定波長之紅外光。在一些實施例之中,位於表面下標記偵測單元660a、660b中之感測器666a、
666b是紅外光感測器。在各種實施例之中,光源662a、662b能夠是以一預定波長發出x射線之一x射線源。在一些實施例之中,位於表面下標記偵測單元660a、660b中之感測器666a、666b是x射線感測器。如同以上對於控制器550之敘述,控制器650係控制裝置去偵測表面下標記620。
第7圖係顯示根據各種實施例之定位一半導體晶圓之一方法700之流程圖。於方塊710,一半導體晶圓是繞著一中心軸旋轉。於方塊720,轉動之晶圓之複數個邊緣部是暴露於來自一或多個光源之具有一預定波長之光線。在各種實施例之中,一或多個照射光源能被開啟去開始暴露來自於個別光源之旋轉光線之複數個邊緣部,以偵測一表面下標記。舉例來說,轉動之晶圓之一邊緣部能夠是一轉動之晶圓之一邊緣排除區域之一部分。在各種實施例之中,預定的波長是一紅外線波長。舉例來說,預定的波長能夠是介於大約1.1毫米與1.5毫米間之波長(例如,1.05至1.55毫米)。在一些實施例之中,預定波長是一x射線波長。於方塊730,一表面下標記是被偵測於轉動晶圓之一個邊緣部之中。在各種實施例之中,一表面下標記能藉由監視光線穿透率於轉動晶圓之複數個邊緣部之變化而被偵測。舉例來說,在顯示於第5圖之實施例之中,在感測器566a、566b之每一個畫素處之被偵測的光線程度能夠被決定,以精確地確認標記520之位置。於方塊740,半導體晶圓是利用被偵測之表面下標記做為一參考而被定位。在一些實施例之中,表面下標記能夠被使用做為一參考點,以用於一半導體製程之晶圓的校直。在一些實施例之中,
表面下標記能夠對於晶圓處理機器被使用做為一參考。在各種實施例之中,表面下標記能夠被使用做為一參考點,以用於對位在晶圓之功能性部分上之一標記之分析之晶圓之校直。
如繪示於第1-7圖中之各種構造與實施例所示,用於製造及定位半導體晶圓之各種改良方法已被敘述。
雖然本發明已以較佳實施例揭露於上,然其並非用以限定本發明,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
300‧‧‧晶圓
310、420‧‧‧圓周邊界
320、410‧‧‧周緣
330、430、520、620‧‧‧表面下標記
400‧‧‧半導體晶圓表面下標記形成裝置
442‧‧‧光源、雷射光源
444‧‧‧透鏡
450‧‧‧控制器
472‧‧‧固持裝置
500、600‧‧‧表面下標記偵測裝置
510、610‧‧‧半導體晶圓
560a、560b、660a、660b‧‧‧表面下標記偵測單元
562a、562b、662a、662b‧‧‧光源
564a、564b、664a、664b‧‧‧透鏡
566a、566b、666a、666b‧‧‧感測器
572、672‧‧‧夾頭
574、674‧‧‧中心軸
第1圖係顯示根據本發明之實施例之一方法之流程圖;第2圖係顯示根據本發明之一些實施例之一方法之流程圖;第3A圖係顯示根據本發明之一些實施例之一半導體晶圓之一例子之平面示意圖;第3B圖係顯示根據本發明之一些實施例之一半導體晶圓之一例子之立體示意圖;第4A圖係顯示根據本發明之實施例之一表面下標記形成裝置之一例子之立體示意圖;第4B圖係顯示根據本發明之實施例之一表面下標記形成裝置之一例子之立體示意圖;第5圖係顯示根據本發明之實施例之一表面下標記偵測裝置之側視示意圖;
第6圖係顯示根據本發明之實施例之另一表面下標記偵測裝置之側視示意圖;以及第7圖係顯示根據本發明之實施例之定位一半導體晶圓之一方法之流程圖。
Claims (10)
- 一種製造及定位半導體晶圓之方法,包括:定位一半導體晶圓於一晶圓固持裝置之中或之上;以及照射最近於該半導體晶圓之一邊緣排除區之一預定的第一區域,以改變該半導體晶圓之該第一區域之一表面下之一第一部分之一結晶結構而形成一表面下標記,其中,該表面下標記係為利用光線而可偵測的。
- 如申請專利範圍第1項所述之製造及定位半導體晶圓之方法,其中,該照射之步驟包括:導引及對焦一雷射於該半導體晶圓之該第一區域之該表面下之該第一部分。
- 如申請專利範圍第1項所述之製造及定位半導體晶圓之方法,更包括:維持該半導體晶圓之該第一區域之至少一第二部分之該結晶結構,其中,該第一區域包括該半導體晶圓之該表面,以及該半導體晶圓之該第一區域係沿著一照射軸被設置。
- 如申請專利範圍第1項所述之製造及定位半導體晶圓之方法,其中,該第一區域之該表面下之該第一部分係小於整個該第一區域。
- 如申請專利範圍第1項所述之製造及定位半導體晶圓之方法,其中,該改變之步驟包括:熔化該半導體晶圓之該第一區域之該表面下之該第一部分。
- 如申請專利範圍第1項所述之製造及定位半導體晶圓之方法,其中,該表面下標記係為利用紅外線或x射線檢視而可偵測的。
- 一種定位半導體晶圓之方法,包括:使一半導體晶圓繞著一中心軸轉動;使轉動之該半導體晶圓之一功能性區域外之至少一邊緣部暴露於具有一預定波長之一光線中,其中,該光線係來自於一或多個光源;偵測位於轉動之該半導體晶圓之該至少一邊緣部之一表面下之一表面下標記;以及利用被偵測到之該表面下標記做為一參考來定位該半導體晶圓。
- 如申請專利範圍第7項所述之定位半導體晶圓之方法,其中,該定位步驟包括:利用該表面下標記做為一參考點來在一半導體製程中校直該半導體晶圓。
- 如申請專利範圍第7項所述之定位半導體晶圓之方法,其中,該預定波長係為一紅外光波長或一x射線波長。
- 一種製造及定位半導體晶圓之系統,包括:一晶圓固持裝置,係固持一半導體晶圓;一光源,係朝該半導體晶圓發出一光線;以及一透鏡,係導引及對焦該光線於該半導體晶圓之一表面下區域處,以使得該半導體晶圓之該表面下區域之一結晶結構被改變而形成一表面下標記,其中,該表面下標記係為利用具有一預定波長之光線而可偵測的。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/449,721 US8871605B2 (en) | 2012-04-18 | 2012-04-18 | Methods for fabricating and orienting semiconductor wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201344834A TW201344834A (zh) | 2013-11-01 |
TWI505396B true TWI505396B (zh) | 2015-10-21 |
Family
ID=49380494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101123179A TWI505396B (zh) | 2012-04-18 | 2012-06-28 | 製造及定位半導體晶圓之方法、定位半導體晶圓之方法以及製造及定位半導體晶圓之系統 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8871605B2 (zh) |
KR (2) | KR20130117623A (zh) |
CN (1) | CN103377890B (zh) |
TW (1) | TWI505396B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9476701B2 (en) * | 2013-07-05 | 2016-10-25 | Infineon Technologies Ag | Apparatus for detecting a pre-aligning element at a wafer |
TWI588932B (zh) * | 2015-05-29 | 2017-06-21 | Wafer positioning identification device and method thereof | |
US10186438B2 (en) * | 2015-11-05 | 2019-01-22 | Infineon Technologies Ag | Method and apparatus for use in wafer processing |
JP6654435B2 (ja) * | 2016-01-07 | 2020-02-26 | 株式会社ディスコ | ウエーハ生成方法 |
US10577907B2 (en) | 2016-09-26 | 2020-03-03 | International Business Machines Corporation | Multi-level modeling of steam assisted gravity drainage wells |
US10267130B2 (en) | 2016-09-26 | 2019-04-23 | International Business Machines Corporation | Controlling operation of a steam-assisted gravity drainage oil well system by adjusting controls to reduce model uncertainty |
US10378324B2 (en) | 2016-09-26 | 2019-08-13 | International Business Machines Corporation | Controlling operation of a steam-assisted gravity drainage oil well system by adjusting controls based on forecast emulsion production |
US10352142B2 (en) | 2016-09-26 | 2019-07-16 | International Business Machines Corporation | Controlling operation of a stem-assisted gravity drainage oil well system by adjusting multiple time step controls |
US10614378B2 (en) | 2016-09-26 | 2020-04-07 | International Business Machines Corporation | Cross-well allocation optimization in steam assisted gravity drainage wells |
US10570717B2 (en) | 2016-09-26 | 2020-02-25 | International Business Machines Corporation | Controlling operation of a steam-assisted gravity drainage oil well system utilizing continuous and discrete control parameters |
JP6849468B2 (ja) * | 2017-02-13 | 2021-03-24 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
US11043437B2 (en) | 2019-01-07 | 2021-06-22 | Applied Materials, Inc. | Transparent substrate with light blocking edge exclusion zone |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057259B2 (en) * | 2001-03-21 | 2006-06-06 | Kabushiki Kaisha Toshiba | Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them |
US20060269851A1 (en) * | 2004-02-17 | 2006-11-30 | Frisa Larry E | Photomask and method for conveying information associated with a photomask substrate |
US7672502B2 (en) * | 2005-03-30 | 2010-03-02 | Tokyo Electron Limited | Substrate positioning device, substrate positioning method and program |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5194743A (en) * | 1990-04-06 | 1993-03-16 | Nikon Corporation | Device for positioning circular semiconductor wafers |
US5876819A (en) | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
JPH08339946A (ja) | 1995-02-17 | 1996-12-24 | Mitsubishi Electric Corp | 半導体基板およびその製造方法ならびにその使用方法 |
US6420792B1 (en) * | 1999-09-24 | 2002-07-16 | Texas Instruments Incorporated | Semiconductor wafer edge marking |
WO2002035443A1 (en) * | 2000-10-23 | 2002-05-02 | International Pipe Technology & Management (Ireland) Limited | A method and an apparatus for providing an identity marking on an object |
JP2003090803A (ja) * | 2001-09-19 | 2003-03-28 | Mitsubishi Electric Corp | 被処理基板欠陥検査装置、これを用いた半導体製造装置、及び被処理基板欠陥検査方法 |
JP2007067018A (ja) | 2005-08-29 | 2007-03-15 | Sharp Corp | 露光装置の露光動作評価方法および半導体デバイスの製造方法 |
US7842442B2 (en) | 2006-08-31 | 2010-11-30 | Advanced Micro Devices, Inc. | Method and system for reducing overlay errors within exposure fields by APC control strategies |
US8175831B2 (en) | 2007-04-23 | 2012-05-08 | Kla-Tencor Corp. | Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers |
US7751067B1 (en) * | 2007-05-24 | 2010-07-06 | Ultratech, Inc. | Substrate-alignment using detector of substrate material |
US8389099B1 (en) * | 2007-06-01 | 2013-03-05 | Rubicon Technology, Inc. | Asymmetrical wafer configurations and method for creating the same |
JP5190666B2 (ja) * | 2007-07-25 | 2013-04-24 | 信越半導体株式会社 | 貼り合わせウェーハの回転角度の測定方法 |
-
2012
- 2012-04-18 US US13/449,721 patent/US8871605B2/en active Active
- 2012-06-28 TW TW101123179A patent/TWI505396B/zh active
- 2012-07-12 KR KR1020120075975A patent/KR20130117623A/ko active Application Filing
- 2012-08-27 CN CN201210309438.9A patent/CN103377890B/zh active Active
-
2014
- 2014-09-24 US US14/494,621 patent/US9449864B2/en active Active
- 2014-12-31 KR KR1020140194609A patent/KR101565717B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057259B2 (en) * | 2001-03-21 | 2006-06-06 | Kabushiki Kaisha Toshiba | Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them |
US20060269851A1 (en) * | 2004-02-17 | 2006-11-30 | Frisa Larry E | Photomask and method for conveying information associated with a photomask substrate |
US7672502B2 (en) * | 2005-03-30 | 2010-03-02 | Tokyo Electron Limited | Substrate positioning device, substrate positioning method and program |
Also Published As
Publication number | Publication date |
---|---|
KR20130117623A (ko) | 2013-10-28 |
US8871605B2 (en) | 2014-10-28 |
KR101565717B1 (ko) | 2015-11-03 |
US20150009499A1 (en) | 2015-01-08 |
US20130280922A1 (en) | 2013-10-24 |
TW201344834A (zh) | 2013-11-01 |
KR20150008835A (ko) | 2015-01-23 |
US9449864B2 (en) | 2016-09-20 |
CN103377890A (zh) | 2013-10-30 |
CN103377890B (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505396B (zh) | 製造及定位半導體晶圓之方法、定位半導體晶圓之方法以及製造及定位半導體晶圓之系統 | |
JP5324231B2 (ja) | 半導体ウエハのアライメント装置 | |
US9418908B2 (en) | Wafer processing method | |
JP2009123790A (ja) | 研削装置 | |
JP2019040919A (ja) | 切削装置及び溝検出方法 | |
TWI751354B (zh) | 切割裝置及晶圓的加工方法 | |
US10658218B2 (en) | Cutting method of workpiece | |
KR20160016409A (ko) | 웨이퍼 정렬 장치 및 방법 | |
WO2015178109A1 (ja) | ウエハの位置検出装置、ウエハの位置検出方法、及び記憶媒体 | |
JP6590599B2 (ja) | 位置決定装置、位置決定方法、リソグラフィ装置、および物品の製造方法 | |
KR102012538B1 (ko) | 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법 | |
JP5991890B2 (ja) | ウエーハの加工方法 | |
JP2019046923A (ja) | ウエーハの加工方法 | |
JP7200413B2 (ja) | 貼り合せ基板の測定方法および加工方法並びにそれらに用いる装置 | |
JP2019174262A (ja) | 貼り合せ基板の測定方法および加工方法並びにそれらに用いる装置 | |
KR102358688B1 (ko) | 웨이퍼 가공 방법 | |
KR102358687B1 (ko) | 웨이퍼 가공 방법 및 시스템 | |
JP2011233743A (ja) | 切削溝のエッジ検出方法 | |
KR20220048965A (ko) | 웨이퍼 가공 방법 | |
KR20230165183A (ko) | 웨이퍼 가공 장치 및 시스템 | |
TW202339073A (zh) | 被加工物之處理方法 | |
TW202333258A (zh) | 測量方法及測量裝置 | |
KR20100073541A (ko) | 웨이퍼 박막 두께 측정장치 |