TWI505283B - 利用電容耦合實現動態參考電壓之感測放大器 - Google Patents
利用電容耦合實現動態參考電壓之感測放大器 Download PDFInfo
- Publication number
- TWI505283B TWI505283B TW102103033A TW102103033A TWI505283B TW I505283 B TWI505283 B TW I505283B TW 102103033 A TW102103033 A TW 102103033A TW 102103033 A TW102103033 A TW 102103033A TW I505283 B TWI505283 B TW I505283B
- Authority
- TW
- Taiwan
- Prior art keywords
- mos transistor
- drain
- gate
- source
- reference voltage
- Prior art date
Links
Description
本發明是有關於一種利用電容耦合實現動態參考電壓之感測放大器,尤指一種可有效提升感測放大器電路之感測邊際(Sensing Margin),除可加快讀取速度之外,更可使感測放大器易於判斷獲得正確之儲存資料數值,進而使感測放大器可高速度處理存儲單元所存儲之數據位之問題,以達到提升資料感測正確性之功效者。
按,隨著科技發展日新月異的現今時代中,非揮發性(Non-volatile)記憶體,例如是快閃記憶體(flash)係以廣泛地應用在各種電子產品中。傳統上,當欲讀取快閃記憶體中一記憶胞(Memory Cell)中記錄之儲存資料時,係透過欄解碼器(Column Decoder)及列解碼器(Row Decoder)來對此記憶胞偏壓,使此記憶胞產生感測電流。之後透過感測放大器電路(Sense Amplifier)來對此感測電流與參考電流進行比較,並據以判斷儲存資料之數值。
且由於半導體記憶裝置漸漸高積體化,在更先進的製程技術中,快閃記憶體之電源電壓之大小係隨之降低,使快閃記憶體能具有
更低之耗電量與更高之存取速度。
然而,由於此降低的電源電壓將導致感測放大器電路具有較小之感測邊界(SensingMargin),使得感測放大器電路容易判斷得到錯誤之儲存資料數值;對此,傳統感測放大器電路處理存儲單元所存儲之數據位之問題,假設感測邊際是80mV,當讀取0時,其位元線(BL)需要下降到160mV才能確保成功的感應,惟其感測時間太長,存有感測過於耗時之缺點,且感測邊際下降亦造成讀取可靠度下降;另外,當讀取0時,資料線(DL)下降因而使mos N1變弱,並最終使VREF上升,雖然該技術通過其回授系統,當讀取O時,DL僅需下降至80mV即能確保成功的感應,惟其處理速度慢,無法滿足高速讀取之需求。因此,欲使這種錯誤動作減少,以高速度且能有效地提升感測放大器電路之資料感測正確性之技術,就是今天高密度半導體記憶裝置所應解決之問題。
有鑑於此,本案之發明人特針對前述習用發明問題深入探討,並藉由多年從事相關產業之研發與製造經驗,積極尋求解決之道,經過長期努力之研究與發展,終於成功之開發出本發明「利用電容耦合實現動態參考電壓之感測放大器」,藉以改善習用之種種問題。
本發明之主要目之係在於,可有效提升感測放大器電路之感測邊際(Sensing Margin),除可加快讀取速度之外,更可使感測放大器易於判斷獲得正確之儲存資料數值,進而使感測放大器可高速度處理存儲單元所存儲之數據位之問題,以達到提升資料感測正確性之功效。
為達上述之目之,本發明係一種利用電容耦合實現動態參考電壓之感測放大器,其包含有:一用以接收充電及放電訊號之位元線;一與位元線連接之感測放大器,係用以接收位元線與參考電壓然進行比較,而拉開高點與低點之電壓差;以及一與感測放大器連接之參考電壓產生器,係用以產生所需之參考電壓,以提供感測放大器然進行比較判斷。
於本發明之一實施例中,該感測放大器係包含有相互連接之第一P-MOS電晶體、第二P-MOS電晶體、第三P-MOS電晶體、第四P-MOS電晶體、第五P-MOS電晶體、第六P-MOS電晶體、第一N-MOS電晶體、第二N-MOS電晶體及第三N-MOS電晶體。
於本發明之一實施例中,該參考電壓產生器係包含有相互連接之第七P-MOS電晶體、第八P-MOS電晶體、第九P-MOS電晶體、第十P-MOS電晶體、電容及反向器。
1‧‧‧位元線
2‧‧‧感測放大器
20‧‧‧第一P-MOS電晶體
21‧‧‧第二P-MOS電晶體
22‧‧‧第三P-MOS電晶體
23‧‧‧第四P-MOS電晶體
24‧‧‧第五P-MOS電晶體
25‧‧‧第六P-MOS電晶體
26‧‧‧第一N-MOS電晶體
27‧‧‧第二N-MOS電晶體
28‧‧‧第三N-MOS電晶體
3‧‧‧參考電壓產生器
30‧‧‧第七P-MOS電晶體
31‧‧‧第八P-MOS電晶體
32‧‧‧第九P-MOS電晶體
33‧‧‧第十P-MOS電晶體
34‧‧‧電容
35‧‧‧反向器
第1圖,係本發明之方塊示意圖。
第2圖,係本發明之參考電路示意圖。
第3圖,係本發明操作階段之訊號波形示意圖。
第4圖,係本發明之另一參考電路示意圖。
請參閱『第1、2、3及第4圖』所示,係分別為本發明之方塊示意圖、本發明之參考電路示意圖、本發明操作階段之訊號波形示意圖及本發明之另一參考電路示意圖。如圖所示:本發明係一種利用電容耦合實現動態參考電壓之感測放大器,其至少包含有
一位元線1、一感測放大器2以一參考電壓產生器3所構成。
上述所提之位元線1係為記憶體電路裡數組列(array column)方向之位元線,用以接收充電及放電訊號,當讀取儲存單元(memory cell)時,會對選到的位元線進行充電或是放電,正向讀取(forward read)為放電,逆向讀取(reverse read)為充電,正向讀取是讓位元線從VDD往下掉;而逆向讀取是讓位元線從gnd往上升。
該感測放大器2係與位元線1連接,而該感測放大器2係包含有相互連接之第一P-MOS電晶體20、第二P-MOS電晶體21、第三P-MOS電晶體22、第四P-MOS電晶體23、第五P-MOS電晶體24、第六P-MOS電晶體25、第一N-MOS電晶體26、第二N-MOS電晶體27及第三N-MOS電晶體28,係用以接收位元線1與參考電壓然進行比較,而拉開高點與低點之電壓差;當電壓節點Q、QB有足夠電壓差時(一高一低),感測放大器2即可將節點Q和節點QB拉開,原本較高的那一點拉到VDD,而原本較低的那一點拉到gnd,且位元線1與參考電壓會輸入到感測放大器2進行比較,若位元線1比參考電壓高,就是read 1;若位元線1比參考電壓低,就是read 0。
該參考電壓產生器3係與感測放大器1連接,而該參考電壓產生器3係包含有相互連接之第七P-MOS電晶體30、第八P-MOS電晶體31、第九P-MOS電晶體32、第十P-MOS電晶體33、電容34及反向器35,係用以產生所需之參考電壓,以提供感測放大器2然進行比較判斷。
當本發明於運用時,係利用位元線1、感測放大器2以及參考電壓產生器3間之相互配合進行相關之動作,而其作動之詳細說明如下:第2圖中位元線電壓-參考電壓(VBL-VREF)被儲存在電容34中,於在預充電階段節點Q將被預充至VDD,而節點QB將被預充至參考電壓(VREF);而於運作時:當所讀取之數值為1時,位元線1是VDD,而節點Q是VDD,而當第九P-MOS電晶體32被導通,節點BLi仍是VDD,且節點QB仍是VREF;若當讀取之數值0,該位元線1則下降至參考電壓(VREF)時,節點Q為參考電壓(VREF),且第九P-MOS電晶體32被導通,而該節點BLi將被耦合至VDD,同時使節點QB也被耦合至VDD,因此,當讀取之數值為0時,該位元線1僅需下降至80mV即可獲取正確感測資料。藉此,透過使用電容耦合實現動態VREF系統,可應用於例如:一次性可程式記憶體(One Time Programmable,OTP),具有較大的感測邊際,可達到高速與高精度的感測性能;另本發明之本發明之參考電路亦可以第4圖之方式為之,如此,亦可達到相同之功效。
綜上所述,本發明利用電容耦合實現動態參考電壓之感測放大器可有效改善習用之種種缺點,可有效提升感測放大器電路之感測邊際(Sensing Margin),除可加快讀取速度之外,更可使感測放大器易於判斷獲得正確之儲存資料數值,進而使感測放大器可高速度處理存儲單元所存儲之數據位之問題,以達到提升資料感測正確性之功效;進而使本發明之產生能更進步、更實用、更符合消費者使用之所須,確已符合發明專利申請之要件,爰依法提出專利申請。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單之等效變化與修飾,皆應仍屬本發明專利涵蓋之範圍內。
1‧‧‧位元線
2‧‧‧感測放大器
20‧‧‧第一P-MOS電晶體
21‧‧‧第二P-MOS電晶體
22‧‧‧第三P-MOS電晶體
23‧‧‧第四P-MOS電晶體
24‧‧‧第五P-MOS電晶體
25‧‧‧第六P-MOS電晶體
26‧‧‧第一N-MOS電晶體
27‧‧‧第二N-MOS電晶體
28‧‧‧第三N-MOS電晶體
3‧‧‧參考電壓產生器
30‧‧‧第七P-MOS電晶體
31‧‧‧第八P-MOS電晶體
32‧‧‧第九P-MOS電晶體
33‧‧‧第十P-MOS電晶體
34‧‧‧電容
35‧‧‧反向器
Claims (3)
- 一種感測放大器電路,其包括有:一位元線對,具有一位元線及一反相位元線;一感測放大器,係分別與該位元線及該反相位元線連接,係用以接收位元線之一電壓與該反相位元線之一參考電壓進行比較,而拉開高點與低點之電壓差;以及一參考電壓產生器,係與該位元線及該反相位元線連接,用以產生該參考電壓於該反相位元線,以提供感測放大器進行比較判斷,其中該位元線係用以接收充電及放電訊號,並經由一第一切換開關連接至一電容之第一端,該電容之該第一端同時經由一第二切換開關連接至一供應電壓,該電容之第二端同時經由一第三切換開關連接至一參考電壓,該第一切換開關及該第三切換開關受控於一控制訊號,且該第二切換開關受控於該控制訊號之反相訊號。
- 依申請專利範圍第1項所述之感測放大器電路,其中,該感測放大器係包含:一第一P-MOS電晶體;一第二P-MOS電晶體;一第三P-MOS電晶體,其汲極係與該第一P-MOS電晶體之汲極相連接,且該第三P-MOS電晶體之源極係與該第二P-MOS電晶體之汲極連接;一第四P-MOS電晶體,其汲極係與該第三P-MOS電晶體之源極連接;一第五P-MOS電晶體;一第六P-MOS電晶體,其閘極係與該第三P-MOS電晶體之閘極相連接,且該第六P-MOS電晶體之汲極係與該第五P-MOS電晶體之汲極連接;一第一N-MOS電晶體,其閘極係與 該第四P-MOS電晶體之閘極相連接,且該第一N-MOS電晶體之汲極係與該四P-MOS電晶體之汲極連接;一第二N-MOS電晶體,其閘極係與該第三P-MOS電晶體之閘極相連接,且該第二N-MOS電晶體之汲極係與該第一N-MOS電晶體之源極連接,該第二N-MOS電晶體之源極係接地;以及一第三N-MOS電晶體,其閘極係與該第五P-MOS電晶體之閘極相連接,且該第三N-MOS電晶體之源極係與該第一N-MOS電晶體之源極連接,該第三N-MOS電晶體之汲極係與第五P-MOS電晶體之汲極連接。
- 依申請專利範圍第1項所述之感測放大器電路,其中,該參考電壓產生器係包含:一第七P-MOS電晶體,其閘極係與一第二P-MOS電晶體之閘極相連接,且該第七P-MOS電晶體之源極係與一參考電壓連接,該第七P-MOS電晶體之汲極係與一第六P-MOS電晶體之汲極連接;一第八P-MOS電晶體,其源極係與該第七P-MOS電晶體之源極連接,且該第八P-MOS電晶體之閘極係連接VC,該第八P-MOS電晶體之汲極係與該第六P-MOS電晶體之源極連接;一第九P-MOS電晶體,其源極係連接VDD,其汲極係與第十P-MOS電晶體之源極連接;一第十P-MOS電晶體,其閘極係連接VC,且該第十P-MOS電晶體之汲極係與一第一P-MOS電晶體之汲極連接;一電容耦合參考電壓到位元線之電容,該電容並與該第十P-MOS電晶體之源極連接;以及一反向器,其係與該第九P-MOS電晶體之閘極相連接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102103033A TWI505283B (zh) | 2013-01-25 | 2013-01-25 | 利用電容耦合實現動態參考電壓之感測放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102103033A TWI505283B (zh) | 2013-01-25 | 2013-01-25 | 利用電容耦合實現動態參考電壓之感測放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201430851A TW201430851A (zh) | 2014-08-01 |
TWI505283B true TWI505283B (zh) | 2015-10-21 |
Family
ID=51796985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102103033A TWI505283B (zh) | 2013-01-25 | 2013-01-25 | 利用電容耦合實現動態參考電壓之感測放大器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI505283B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646900A (en) * | 1995-01-12 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Sense amplifier including MOS transistors having threshold voltages controlled dynamically in a semiconductor memory device |
WO2004077659A2 (en) * | 2003-02-25 | 2004-09-10 | Micron Technology Inc. | Low-voltage sense amplifier and method |
WO2009157489A1 (ja) * | 2008-06-25 | 2009-12-30 | 日本電気株式会社 | 半導体記憶装置のセンスアンプ回路 |
US7821859B1 (en) * | 2006-10-24 | 2010-10-26 | Cypress Semiconductor Corporation | Adaptive current sense amplifier with direct array access capability |
US20110090745A1 (en) * | 2009-10-20 | 2011-04-21 | Stmicroelectronics (Rousset) Sas | Sense amplifier with fast bitline precharge means |
WO2011116316A2 (en) * | 2010-03-19 | 2011-09-22 | Qualcomm Incorporated | Method and apparatus for suppressing bitline coupling through miller capacitance to a sense amplifier interstitial node |
WO2011119643A1 (en) * | 2010-03-25 | 2011-09-29 | Qualcomm Incorporated | Dual sensing current latched sense amplifier |
TW201301293A (zh) * | 2011-04-26 | 2013-01-01 | Soitec Silicon On Insulator | 不具專用預充電電晶體之差動感測放大器 |
-
2013
- 2013-01-25 TW TW102103033A patent/TWI505283B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646900A (en) * | 1995-01-12 | 1997-07-08 | Mitsubishi Denki Kabushiki Kaisha | Sense amplifier including MOS transistors having threshold voltages controlled dynamically in a semiconductor memory device |
WO2004077659A2 (en) * | 2003-02-25 | 2004-09-10 | Micron Technology Inc. | Low-voltage sense amplifier and method |
US7821859B1 (en) * | 2006-10-24 | 2010-10-26 | Cypress Semiconductor Corporation | Adaptive current sense amplifier with direct array access capability |
WO2009157489A1 (ja) * | 2008-06-25 | 2009-12-30 | 日本電気株式会社 | 半導体記憶装置のセンスアンプ回路 |
US20110090745A1 (en) * | 2009-10-20 | 2011-04-21 | Stmicroelectronics (Rousset) Sas | Sense amplifier with fast bitline precharge means |
WO2011116316A2 (en) * | 2010-03-19 | 2011-09-22 | Qualcomm Incorporated | Method and apparatus for suppressing bitline coupling through miller capacitance to a sense amplifier interstitial node |
WO2011119643A1 (en) * | 2010-03-25 | 2011-09-29 | Qualcomm Incorporated | Dual sensing current latched sense amplifier |
TW201301293A (zh) * | 2011-04-26 | 2013-01-01 | Soitec Silicon On Insulator | 不具專用預充電電晶體之差動感測放大器 |
Also Published As
Publication number | Publication date |
---|---|
TW201430851A (zh) | 2014-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6142788B2 (ja) | 半導体記憶装置 | |
TW201727634A (zh) | 非揮發性記憶體 | |
US11200926B2 (en) | Dual rail memory, memory macro and associated hybrid power supply method | |
US20150323971A1 (en) | Semiconductor memory device including output buffer | |
US9263115B2 (en) | Semiconductor device | |
KR100800145B1 (ko) | 셀프 리프레쉬 주기 제어 회로 및 그 방법 | |
US9053806B2 (en) | Semiconductor device | |
US20190304516A1 (en) | Apparatuses and methods for coupling data lines in memory devices | |
JP2018041515A (ja) | フラッシュメモリ | |
US9959916B2 (en) | Dual rail memory, memory macro and associated hybrid power supply method | |
JP2021034066A (ja) | センスアンプ回路及び半導体メモリ装置 | |
JP2010015650A (ja) | 半導体記憶装置 | |
TWI505283B (zh) | 利用電容耦合實現動態參考電壓之感測放大器 | |
US9691451B1 (en) | Write assist circuit and method therefor | |
JP2005209304A (ja) | 半導体記憶装置 | |
CN213519272U (zh) | 存储器的读取电路 | |
US8854083B2 (en) | Sensing amplifier using capacitive coupling to realize dynamic reference voltage | |
US9412425B2 (en) | Device and method for improving reading speed of memory | |
JP2016051489A (ja) | 半導体装置 | |
TWI489481B (zh) | 具有二階段位元線預充電的記憶體陣列 | |
WO2014192542A1 (ja) | 半導体装置 | |
TWI381380B (zh) | 靜態隨機存取記憶體及其形成與控制方法 | |
JP6069544B1 (ja) | ラッチ回路及び半導体記憶装置 | |
US9070425B2 (en) | Data line control for sense amplifiers | |
JPS6254891A (ja) | ライトリカバリ回路 |