TWI503836B - 具有電力分享之半導體積體電路裝置及其電力分享方法 - Google Patents

具有電力分享之半導體積體電路裝置及其電力分享方法 Download PDF

Info

Publication number
TWI503836B
TWI503836B TW098101735A TW98101735A TWI503836B TW I503836 B TWI503836 B TW I503836B TW 098101735 A TW098101735 A TW 098101735A TW 98101735 A TW98101735 A TW 98101735A TW I503836 B TWI503836 B TW I503836B
Authority
TW
Taiwan
Prior art keywords
power
signal
power line
semiconductor
control signal
Prior art date
Application number
TW098101735A
Other languages
English (en)
Other versions
TW201007754A (en
Inventor
Hyung-Soo Kim
Yong-Ju Kim
Sung-Woo Han
Hee-Woong Song
Ic-Su Oh
Tae-Jin Hwang
Hae-Rang Choi
Ji-Wang Lee
Jae-Min Jang
Chang-Kun Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201007754A publication Critical patent/TW201007754A/zh
Application granted granted Critical
Publication of TWI503836B publication Critical patent/TWI503836B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

具有電力分享之半導體積體電路裝置及其電力分享方法
本發明係關於一種半導體積體電路(IC,“integrated circuit”)裝置，特別是可電力分享之半導體IC裝置及其電力分享方法。
一電力分配網(PDN,“power distribution network”)係在一半導體IC裝置及一晶片組間提供，其中該半導體IC裝置係經由該PDN自一外部單元被供應電力。
具有不同雜訊特性之電路(例如：類比及數位電路)係佈置於該半導體IC裝置中。順便一提，甚至數位電路都依照該等目標具有不同之雜訊特性。因此，具有不同之雜訊特性的該等電路係被提供以分別之PDN以免受彼此之交叉雜訊影響。
第一圖係具一電力分配網之一習知半導體IC裝置的一示意方塊圖。在第一圖中，一第一電路區塊11及一第二電路區塊12係分別與一第一電力分配網20及一第二電力分配網30連接，且該第一電力分配網20及該第二電力分配網30之電力/接地線係彼此分離。在此，該半導體IC裝置使用分開之電力供應。然而，電力效率係下降且電力雜訊負面地影響該個別之電力分配網。
在此描述可分享經由不同之電力分配網供應之電力的一種半導體IC裝置，以及其電力分享方法。
在一態樣中，一種可電力分享之半導體IC裝置包括：配置以被供應一第一電力之一第一電力線；配置以被供應一第二電力之一第二電力線；配置來連接該第一電力線及該第二電力線之一切換區塊以回應一第一控制訊號；及配置來依照複數個操作命令訊號以產生該控制訊號的一電力分享控制區塊。
在另一態樣中，一種一半導體IC裝置之電力分享的方法係經由一第一電力線及一第二電力線被供應不同之電力，其包括：當輸入操作命令中之一第一群組的操作命令時連接該第一電力線及該第二電力線，以及當輸入操作命令中之一第二群組的操作命令時分離該第一電力線及該第二電力線。
以下在該章節「實施方式」中描述該等及其它特徵、態樣、及實施例。
第二圖係根據一實施例之可電力分享之一示範性半導體IC裝置的一示意方塊圖。在第二圖中，一半導體IC裝置之操作命令可分為一第一群組及一第二群組。例如，定義適用於分享及使用經由一第一電力分配網20供應之一第一電力及經由一第二電力分配網30供應之一第二電力之該半導體IC裝置之操作的操作命令可分類至該第一群組。此外，定義不適用於分享第一電力及第二電力之該半導體IC裝置之操作的操作命令可分類至該第二群組。同樣地，一更新命令可分類到該第一群組，且讀命令及寫命令可分類至該第二群組。例如，一更新訊號「REF」、一讀欄位址選通訊號「CAS_RD」及一寫欄位址選通訊號「CAS_WT」可用來判定該更新命令、該讀命令及該寫命令是否提供作為輸入訊號。
在第二圖中，一種可電力分享之半導體積體電路100可配置來包括：一第一電路區塊110、一第一電力線111、一第一接地線112、一第二電路區塊120、一第二電力線121、一第二接地線122、一切換區塊130、及一電力分享控制區塊140。
該第一電力線111及該第一接地線112可與該第一電力分配網20連接，其中該第一電路區塊110可在該第一電力線111及該第一接地線112之間連接。
該第二電力線121及該第二接地線122可與該第二電力分配網30連接，其中該第二電路區塊120可在該第二電力線121及該第二接地線122之間連接。
該切換區塊130可將該第一電力線111連接該第二電力線121以回應一第一控制訊號「VDD_SHORT」，且該切換區塊130可連接該第一接地線112及該第二接地線122以回應一第二控制訊號「VSS_SHORT」。例如，該切換區塊130可包括一第一切換元件M1及一第二切換元件M2，其中該第一切換元件M1可在該第一電力線111及該第二電力線121間連接，且該第二切換元件M2可在該第一接地線112及該第二接地線122間連接。
該電力分享控制區塊140可產生該第一控制訊號「VDD_SHORT」及該第二控制訊號「VSS_SHORT」以回應該更新訊號「REF」、該讀欄位址選通訊號「CAS_RD」、該寫欄位址選通訊號「CAS_WT」及一時脈訊號「CLK」。
第三圖係根據一實施例之一示範性電力分享控制區塊的一示意電路圖，其可在第二圖之該裝置中執行。在第三圖中，該電力分享控制區塊140可包括一訊號產生單元141及一閂鎖單元142。
該訊號產生單元141可配置來包括一「反或(NOR)」閘NR1、一「反及(NAND)」閘ND1、及第一至第四反相器IV1至IV4。在此，該訊號產生單元141可藉由在一反向更新訊號「REF」及在該讀欄位址選通訊號「CAS_RD」與該寫欄位址選通訊號「CAS_WT」上之一邏輯「或(OR)」操作的該結果上執行一邏輯「及(AND)」操作來產生一第一控制前訊號「VDD_SHORT_PRE」。此外，該訊號產生單元141可藉由反轉該第一控制前訊號「VDD_SHORT_PRE」來產生一第二控制前訊號「VSS_SHORT_PRE」。
該閂鎖單元142可配置來包括一第一閂鎖LT1及一第二閂鎖LT2。在此，該閂鎖單元142可藉由鎖存該第一控制前訊號「VDD_SHORT_PRE」及該第二控制前訊號「VSS_SHORT_PRE」來輸出該第一控制訊號「VDD_SHORT」及該第二控制訊號「VSS_SHORT」以回應該時脈訊號「CLK」。
以下將參考第二圖、第三圖及第四圖描述使用可電力分享之一半導體IC裝置的一示範性方法。第四圖係根據一實施例展示示範性時序順序的一時序圖。
在第四圖中，當以一讀命令訊號啟動該讀欄位址選通訊號「CAS_RD」時，該電力分享控制區塊140可輸出在一高位準上之該第一控制訊號「VDD_SHORT」，並可輸出在一低位準上之該第二控制訊號「VSS_SHORT」。由於該第一控制訊號「VDD_SHORT」係在一高位準且該第二控制訊號「VSS_SHORT」係在一低位準，可「關閉(OFF)」該切換區塊130之該第一切換元件M1及該第二切換元件M2(第二圖)。此外，該第一電力線111及該第二電力線121可相應地分離，且該第一接地線112及該第二接地線122也可分離。
因此，在該半導體IC裝置之一讀操作期間，該第一電路區塊110及該第二電路區塊120(第二圖)可獨立地操作，其係使用來自該第一電力分配網20及該第二電力分配網30之電力。此外，當啟動該更新訊號「REF」時，該電力分享控制區塊140(第三圖)可輸出在一低位準上之該第一控制訊號「VDD_SHORT」及在一高位準上之該第二控制訊號「VSS_SHORT」，如第四圖所示。由於該第一控制訊號「VDD_SHORT」係在一低位準且該第二控制訊號「VSS_SHORT」係在一高位準，可「關閉(OFF)」該切換區塊130之該第一切換元件M1及該第二切換元件M2(第二圖)，且該第一電力線111及該第二電力線121可相應地連接，且該第一接地線112也可與該第二接地線122連接。因此，在該半導體IC裝置之一更新操作中，該第一電路區塊110及該第二電路區塊120可在分享該第一電力分配網20及該第二電力分配網30之該電力時操作。
此外，當以一寫命令訊號啟動該寫欄位址選通訊號「CAS_WT」時，該電力分享控制區塊140(第三圖)可輸出在一高位準上之該第一控制訊號「VDD_SHORT」及在一低位準上之該第二控制訊號「VSS_SHORT」，如第四圖所示。由於該第一控制訊號「VDD_SHORT」係在一高位準且該第二控制訊號「VSS_SHORT」係在一低位準，可關閉(OFF)該切換區塊130之該第一切換元件M1及該第二切換元件M2(第二圖)，且該第一電力線111及該第二電力線121可相應地分離，且該第一接地線112及該第二接地線122也可分離。因此，在該半導體IC裝置之一寫操作中，該第一電路區塊110及該第二電路區塊120(第二圖)可獨立地操作，其係使用來自該第一電力分配網20及該第二電力分配網30之該電力。
儘管以上已描述某些實施例，吾人應了解所述之該等實施例僅作為範例之用。因此，在此描述之該裝置及方法不應受限於該等描述之實施例。而是，在此描述之該等裝置及方法應僅受限於在配合該以上發明說明及隨附圖式下之其後的該等申請專利範圍。
11．．．第一電路區塊
12．．．第二電路區塊
20．．．第一電力分配網
30．．．第二電力分配網
100．．．半導體積體電路
110．．．第一電路區塊
111．．．第一電力線
112．．．第一接地線
120．．．第二電路區塊
121．．．第二電力線
122．．．第二接地線
130．．．切換區塊
140．．．電力分享控制區塊
141．．．訊號產生單元
142．．．閂鎖單元
M1．．．第一切換元件
M2．．．第二切換元件
IV1~4．．．第一至第四反相器
LT1．．．第一閂鎖
LT2．．．第二閂鎖
NR1．．．「反或(NOR)」閘
ND1．．．「反及(NAND)」閘
第一圖係具一電力分配網之一習知半導體IC裝置的一示意方塊圖。
第二圖係根據一實施例可電力分享之一示範性半導體IC裝置的一示意方塊圖。
第三圖係根據一實施例之一示範性電力分享控制區塊的一示意電路圖，其可在第二圖之該裝置中執行。
第四圖係根據一實施例展示示範性時序順序的一時序圖。
20．．．第一電力分配網
30．．．第二電力分配網
100．．．半導體積體電路
110．．．第一電路區塊
111．．．第一電力線
112．．．第一接地線
120．．．第二電路區塊
121．．．第二電力線
122．．．第二接地線
130．．．切換區塊
140．．．電力分享控制區塊
M1．．．第一切換元件
M2．．．第二切換元件

Claims (6)

  1. 一種可電力分享之半導體IC裝置，其包含：一第一電路區塊，其配置來經由一第一電力線及一第一接地線而被供應一第一電力；一第二電路區塊，其配置來經由一第二電力線及一第二接地線而被供應一第二電力；一切換區塊，其配置來連接該第一電力線至該第二電力線，以及連接該第一接地線至該第二接地線以回應一控制訊號；及一電力分享控制區塊，其配置來依照複數個操作命令訊號以產生該控制訊號，其中該等複數個操作命令訊號包括一讀命令訊號、一寫命令訊號、及一更新命令訊號。
  2. 如申請專利範圍第1項之半導體IC裝置，其中該切換區塊包含在該第一電力線及該第二電力線間連接之一切換元件。
  3. 如申請專利範圍第1項之半導體IC裝置，其中該電力分享控制區塊係配置來當啟動該讀命令訊號及該寫命令訊號之一時，輸出在一位準之該控制訊號以分離該第一電力線及該第二電力線。
  4. 如申請專利範圍第1項之半導體IC裝置，其中該電力分享控制區塊係配置來當啟動該更新命令訊號時，輸出在一位準之該控制訊號以連接該第一電力線及該第二電力線。
  5. 如申請專利範圍第1項之半導體IC裝置，其中該電力分享控制區塊包括： 一訊號產生單元，其係配置來藉由結合由該讀命令訊號所產生之一欄位址選通訊號、由該寫命令訊號所產生之一欄位址選通訊號及由該更新命令訊號所產生之一更新訊號以產生用來連接該第一電力線及該第二電力線之該控制訊號，及一閂鎖單元，其係配置來鎖存該控制訊號以回應一時脈訊號。
  6. 如申請專利範圍第5項之半導體IC裝置，其中該訊號產生單元包括：一第一邏輯元件，其係配置來在由該讀命令訊號所產生之一欄位址選通訊號及由該寫命令訊號所產生之一欄位址選通訊號上執行一邏輯「或(OR)」操作；一第二邏輯元件，其係配置來反轉該更新命令訊號；一第三邏輯元件，其係配置來藉由在該第一邏輯元件之一輸出訊號及該第二邏輯元件之一輸出訊號上執行一邏輯「及(AND)」操作以產生該第一控制訊號；及一第四邏輯元件，其係配置來藉由反轉該第一控制訊號以產生該第二控制訊號。
TW098101735A 2008-08-11 2009-01-16 具有電力分享之半導體積體電路裝置及其電力分享方法 TWI503836B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080078395A KR20100019702A (ko) 2008-08-11 2008-08-11 전원 공유가 가능한 반도체 집적회로 및 그 전원 공유 방법

Publications (2)

Publication Number Publication Date
TW201007754A TW201007754A (en) 2010-02-16
TWI503836B true TWI503836B (zh) 2015-10-11

Family

ID=41652830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098101735A TWI503836B (zh) 2008-08-11 2009-01-16 具有電力分享之半導體積體電路裝置及其電力分享方法

Country Status (3)

Country Link
US (1) US8283804B2 (zh)
KR (1) KR20100019702A (zh)
TW (1) TWI503836B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9317094B2 (en) * 2012-12-28 2016-04-19 Nvidia Corporation Distributed power delivery to a processing unit
GB2551393A (en) * 2016-06-17 2017-12-20 Upside Energy Ltd A system and method for controlling devices in a power distribution network
US10528292B2 (en) * 2018-05-22 2020-01-07 Luca De Santis Power down/power-loss memory controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266838A (en) * 1991-12-05 1993-11-30 Thinking Machines Corporation Power supply system including power sharing control arrangement
US5635772A (en) * 1995-10-25 1997-06-03 Eaton Corporation Method and apparatus for transferring between electrical power sources which adaptively blocks transfer until load voltage decays to safe value
US6144115A (en) * 1998-10-27 2000-11-07 Intel Corporation Power share distribution system and method
US6212118B1 (en) * 1997-12-12 2001-04-03 Nec Corporation Semiconductor memory
US6462434B1 (en) * 2000-12-15 2002-10-08 Hewlett-Packard Company Power supply isolation circuit and method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707142A (en) * 1986-12-05 1987-11-17 Westinghouse Electric Corp. Master clock system for a parallel variable speed constant frequency power system
FR2650410B1 (fr) * 1989-07-28 1991-10-11 Bull Sa Dispositif convertisseur d'energie a sorties multiples
JPH0653322A (ja) 1992-08-03 1994-02-25 Nec Corp 半導体集積回路装置
US5428524A (en) * 1994-01-21 1995-06-27 Intel Corporation Method and apparatus for current sharing among multiple power supplies
US5808378A (en) * 1996-12-19 1998-09-15 S & C Electric Company Control arrangement and method for high-speed source transfer switching system
GB0031057D0 (en) * 2000-12-20 2001-01-31 Lucas Industries Ltd Power transfer system
JP2004146674A (ja) 2002-10-25 2004-05-20 Kawasaki Microelectronics Kk 半導体集積回路
US7042260B2 (en) * 2004-06-14 2006-05-09 Micron Technology, Inc. Low power and low timing jitter phase-lock loop and method
US7248511B2 (en) * 2005-02-24 2007-07-24 Infineon Technologies Ag Random access memory including selective activation of select line
US7177208B2 (en) * 2005-03-11 2007-02-13 Micron Technology, Inc. Circuit and method for operating a delay-lock loop in a power saving manner
US7541693B2 (en) * 2005-06-13 2009-06-02 Intel Corporation Power distribution network for computer systems and other low-power applications
JP5013895B2 (ja) 2006-04-27 2012-08-29 パナソニック株式会社 半導体集積回路装置
US8076797B2 (en) * 2008-05-15 2011-12-13 Indy Power Systems Llc Energy transfer circuit and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266838A (en) * 1991-12-05 1993-11-30 Thinking Machines Corporation Power supply system including power sharing control arrangement
US5635772A (en) * 1995-10-25 1997-06-03 Eaton Corporation Method and apparatus for transferring between electrical power sources which adaptively blocks transfer until load voltage decays to safe value
US6212118B1 (en) * 1997-12-12 2001-04-03 Nec Corporation Semiconductor memory
US6144115A (en) * 1998-10-27 2000-11-07 Intel Corporation Power share distribution system and method
US6462434B1 (en) * 2000-12-15 2002-10-08 Hewlett-Packard Company Power supply isolation circuit and method

Also Published As

Publication number Publication date
KR20100019702A (ko) 2010-02-19
US20100034043A1 (en) 2010-02-11
US8283804B2 (en) 2012-10-09
TW201007754A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
JP5246123B2 (ja) 半導体記憶装置、半導体装置及び電子機器
US7602660B2 (en) Redundancy circuit semiconductor memory device
TW200837753A (en) Semiconductor memory device
US8325539B2 (en) Semiconductor memory device having physically shared data path and test device for the same
JP2011507141A (ja) 二重機能対応の不揮発性メモリ素子
CN107527658B (zh) 半导体装置
JP5099674B2 (ja) 半導体集積回路
TWI503836B (zh) 具有電力分享之半導體積體電路裝置及其電力分享方法
US20110128039A1 (en) Semiconductor circuit
JP2008011446A (ja) 半導体集積回路
US8238180B2 (en) Semiconductor memory apparatus
TWI509618B (zh) 封裝的串列週邊介面反及閘快閃記憶體裝置及快閃記憶體裝置與其配置方法
US9082470B2 (en) Semiconductor memory apparatus and method of operating using the same
US8514643B2 (en) Test mode initialization device and method
KR100894489B1 (ko) 반도체 장치 및 반도체 메모리장치
JP2016005075A (ja) 半導体装置
TWI426519B (zh) 記憶體晶片以及其控制方法
US7379358B2 (en) Repair I/O fuse circuit of semiconductor memory device
JP2010267355A (ja) スタティックランダムアクセスメモリ
JP2014170605A (ja) 半導体装置
US9240246B2 (en) Semiconductor device having fuse circuit
US20060221699A1 (en) Nonvolatile semiconductor memory
US8385145B2 (en) Semiconductor memory apparatus
JP2011091708A (ja) 半導体装置
JP2004259341A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees