TWI502300B - 電源控制裝置與方法 - Google Patents

電源控制裝置與方法 Download PDF

Info

Publication number
TWI502300B
TWI502300B TW100119600A TW100119600A TWI502300B TW I502300 B TWI502300 B TW I502300B TW 100119600 A TW100119600 A TW 100119600A TW 100119600 A TW100119600 A TW 100119600A TW I502300 B TWI502300 B TW I502300B
Authority
TW
Taiwan
Prior art keywords
voltage
terminal
power
control
switching device
Prior art date
Application number
TW100119600A
Other languages
English (en)
Other versions
TW201222182A (en
Inventor
Sanjay Bhagwan Patil
Jr Marlin Wayne Frederick
Valentina Gomez
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201222182A publication Critical patent/TW201222182A/zh
Application granted granted Critical
Publication of TWI502300B publication Critical patent/TWI502300B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Description

電源控制裝置與方法
本發明係關於資料處理的領域。更特定而言,本發明關於一種電源控制裝置,該電源控制裝置控制用於一相關聯電路的一供應電壓。
一處理電路可具有一或更多省電狀態,該等省電狀態係當處理硬體不作用時使用。此一低功率狀態的一實例可藉由使用與處理電路串聯連接的一電源閘控電晶體提供。該電源閘控電晶體接通或斷開至處理電路的電源供應。當電源閘控電晶體接通時則全供應電壓被提供至處理電路,而當斷開電源閘控電晶體時則電源供應從處理電路關閉且失去處理電路中的任何狀態。
另一省電方案可由一保持開關提供,該保持開關用於以一保持電壓供應處理電路,該保持電壓不同於供應電壓且導致處理電路中的較低電流洩漏,然而對處理電路來說仍足以維持在其觸發及鎖存中之狀態。
在先前已知裝置中,一處理電路可設有一電源閘控開關,及與該電源閘控開關分開之一保持開關。可用該電源閘控開關來開啟且關閉至處理電路的電源供應,而可用保持開關將一保持電壓供應至處理電路。典型地,一處理電路需要數以千計的此等開關,且所以電源閘控及保持開關佔用裝置之電路面積的一大部分。例如,開關可佔用晶片的總面積之10及30%之間。此外,電源開關導致大量的靜態洩漏。本發明尋求減少與提供不同省電模式相關聯的額外負擔。
本發明之一態樣提供一種電源控制裝置,該電源控制裝置用於控制一相關聯電路的一供應電壓,該電源控制裝置包含:一功率輸入,該功率輸入用於接收一輸入電壓;一功率輸出,該功率輸出用於將該供應電壓供應至該相關聯電路;一切換器件,該切換器件包含耦合至該功率輸入的一第一終端,耦合至該功率輸出的一第二終端,及用於接收一睡眠選擇信號的一控制終端;一控制器件,該控制器件用於選擇性地連接該切換器件的該第二終端至該切換器件的該控制終端;其中當該第二終端及該控制終端係不藉由該控制器件連接時,該切換器件回應於該睡眠選擇信號以選擇是否將該輸入電壓供應至該功率輸出;以及當該第二終端及該控制終端係藉由該控制器件連接時,一電壓差在該功率輸入與該功率輸出之間形成,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓。
本技術認知該電源閘控模式(其中一關聯一電源控制裝置的電路經選擇地獲供應或未獲供應一輸入電壓)及一保持模式(其中該相關聯電路獲供應一保持電壓位準,該位準不同於輸入電壓)係相互排斥。即,在任何給定情況下,相同電路硬體係根據電源閘控模式而電源啟動或切斷電源,或在保持模式中獲供應保持電壓。因此,本技術認知可避免關聯提供如先前已知系統之分離保持開關及電源閘控開關的處理額外負擔,且電源控制裝置之面積成本,且由電源控制裝置消耗的洩漏功率可藉由提供一切換器件減少,該切換器件可控制電源閘控模式及保持模式兩者。
因此,本技術提供一種電源控制裝置,該電源控制裝置包含用於接收一輸入電壓之一功率輸入,及一用於將一供應電壓供應至一相關聯電路的功率輸出。相關聯電路可為一資料處理裝置的任何部分,該資料處理裝置例如為一處理器、記憶體、快取記憶體或記憶體控制器。所提供的一切換器件包含與功率輸入耦合的一第一終端,耦合至功率輸出的一第二終端,及用於接收一睡眠選擇信號的一控制終端。
可將一控制器件提供用於選擇性地將切換器件的第二終端連接至切換器件的控制終端。當切換器件的第二終端及控制終端未藉由控制器件連接時,則切換器件回應於睡眠選擇信號以選擇是否將輸入電壓供應至功率輸出,且因此將輸入電壓供應至相關聯電路。因此,當未連接第二終端及控制終端時,切換器件充當一電源閘控開關,該電源閘控開關可回應於睡眠選擇信號而開啟或關閉至相關聯電路的輸入電壓。
當切換器件之第二終端及控制終端未由控制器件連接時,則在功率輸入與功率輸出之間形成一電壓差,使得切換器件將一保持電壓施加至功率輸出,該保持電壓不同於輸入電壓。因此,當第二終端及控制終端連接時則切換器件作用為一保持開關,用於切換至相關聯電路的一保持電壓。
因此,該控制器件可動態地再組態該切換器件成為一電源閘控開關或一保持開關。與一具有分開的電源閘控及保持開關之系統比較,藉由提供一具有此兩功能之單一開關,可將關聯電源控制裝置的電路面積減少,且可減少與電源控制裝置關聯的靜態洩漏。
該切換器件可具有複數操作模式,該等操作模式包括:
(i)一作用模式,其中該第二終端及該控制終端係不藉由該控制器件連接且該睡眠選擇信號控制該切換器件以將該輸入電壓供應至該功率輸出;
(ii)一睡眠模式,其中該第二終端及該控制終端係不藉由該控制器件連接且該睡眠選擇信號控制該切換器件以將該功率輸出與該輸入電壓隔離;
(iii)一保持模式,其中該第二終端及該控制終端係藉由該控制器件連接且該切換器件將該保持電壓供應至該功率輸出。
該電源控制裝置具有用於控制供應至相關聯電路之功率的不同模式。在一作用模式中,由控制器件控制切換器件以將輸入電壓供應至功率輸出及至相關聯電路上。例如當處理電路有作用地處理或記憶體操作時可使用作用模式。在一睡眠模式中,控制該切換器件以隔離功率輸出與輸入電壓,使得可關閉處理電路以省電。可將作用及睡眠模式一起稱作電源閘控模式。
在一保持模式中,控制器件連接切換器件的第二終端及控制終端,因此切換器件將保持電壓供應至功率輸出。當相關聯電路目前不作用時可用保持模式來減少功率洩漏而仍保持處理狀態。睡眠選擇信號及控制器件一起控制切換器件的目前操作模式。
電源控制裝置可包含耦合至切換器件的控制終端的一三態緩衝器,且該三態緩衝器經組態以:當該第二終端藉由該控制器件連接至該控制終端時,將該切換器件的該控制終端與該睡眠選擇信號隔離;以及當該第二終端未藉由該控制器件連接至該控制終端時,容許將該睡眠選擇信號供應至該切換器件的該控制終端。
該三態緩衝器及控制器件可以互斥的方式操作,使得三態緩衝器及控制器件之一於任何時間導電。當該切換器件的第二終端及控制終端未藉由該控制器件連接時,則三態緩衝器容許將睡眠選擇信號供應至切換器件的控制終端,來控制切換器件是否在作用模式或睡眠模式中。相反地,當該切換器件的第二終端及控制終端藉由該控制器件連接在一起時,則切換器件變得回應於來自第二終端的電壓輸出,且因此防止睡眠選擇信號影響切換器件的操作,三態緩衝器可將切換器件的控制終端與睡眠選擇信號隔離。三態緩衝器及控制器件的相互排斥操作防止一短路電流路徑經由三態緩衝器及控制器件形成在功率輸入與功率輸出之間。
該控制器件可回應於保持選擇信號以選擇是否將第二終端連接至控制終端,且該三態緩衝器可回應於保持選擇信號以選擇是否容許將睡眠選擇信號供應至切換器件的控制終端。
藉由使用相同保持選擇信號來控制三態緩衝器及控制器件,可確保三態緩衝器及控制器件將同時切換狀態,使得切換器件始終在作用、保持及睡眠模式中之一明確模式中。當從一模式轉變至另一模式時,切換器件直接在諸模式之間移動,而無其中切換器件在不明確狀態中之「死區」。因此,可減少相關聯電路中狀態訛誤的可能性。
當該切換器件的第二終端及控制終端未藉由該控制器件連接時,功率輸入與功率輸出之間的電壓差可取決於切換器件的一臨限電壓。
連接該切換器件的第二終端及控制終端再組態切換器件成為一二極體連接器件。此造成第二終端及控制終端處的信號穩定至一值,該值取決於臨限電壓,及造成橫跨切換器件的一電壓差,該電壓差取決於臨限電壓。因此,不同於輸入電壓的一保持電壓可在功率輸出處形成及提供至處理電路。
該電源控制裝置可為一標頭(Header)電路。因此,可在用於相關聯電路之主供應軌及一虛擬供應軌之間提供電源控制裝置,使得電源控制裝置調節在虛擬供應軌上提供的電壓位準。
雖然可提供n型標頭電路,典型地該標頭電路的切換器件係一p型電晶體。
在標頭電路中,保持電壓可比輸入電壓低。在此情況下,保持模式期間橫跨切換器件的電壓差係一電壓降。
電源控制裝置可為一標尾(Footer)電路。例如,可在相關聯電路之主接地供應軌及一虛擬接地供應軌之間提供標尾電路,使得標尾電路調節透過虛擬供應軌向相關聯電路供應的接地供應位準。
雖然一標尾器件的p型具體實施例可由熟習此項技術者設計,典型地標尾電路的切換器件係一n型電晶體。
在標尾器件中,保持電壓可高於輸入電壓。因此,在標尾器件中,橫跨切換器件的電壓差係一電壓增加。
本發明的另一態樣提供一種資料處理裝置,該資料處理裝置包含:一相關聯電路;以及如上述的至少一電源控制裝置,該電源控制裝置用於控制用於該處理電路之一供應電壓。
例如一處理器或一記憶體的一相關聯電路可設有至少如上述類型的一電源控制裝置,該電源控制裝置用於控制一用於處理電路的一供應電壓。當作為一資料處理裝置的部分實施時,上述電源控制裝置可減少關聯電源控制的電路面積及靜態洩漏額外負擔大約50%,此係因為一單一切換器件提供先前使用兩個分開的切換器件提供的電源閘控及保持功能。
在資料處理裝置中,當由至少一電源控制裝置將保持電壓供應至相關聯電路時,橫跨相關聯電路的一電壓差可能比當輸入電壓由至少一電源控制裝置供應至相關聯電路時更小。
若例如電源控制裝置係一標頭電路時,則藉由減少透過主電源供應軌之電源供應,橫跨相關聯電路的電壓差變較小,所以減少靜態洩漏。同樣地,若電源控制裝置係一標尾器件,則供應至相關聯電路的接地供應電壓可在與作用模式相關的保持模式中增加,從而減少橫跨相關聯電路的電壓差。
資料處理裝置可包含複數電源控制裝置;以及一睡眠選擇供應網路,該睡眠選擇供應網路用於將該睡眠選擇信號供應至該複數電源控制裝置;其中該睡眠選擇供應網路包含至少一延遲元件,該至少一延遲元件用於相對於該等電源控制裝置之一者的該睡眠選擇信號延遲該等電源控制裝置之另一者的該睡眠選擇信號。
一資料處理裝置典型可包含複數電源控制裝置,該電源控制裝置用於供應電力至相關聯電路。當睡眠選擇信號控制介於睡眠(電源切斷)模式及作用(電源啟動)模式之間的一轉變時,若同時切換所有複數電源控制裝置,則此可透過電源控制裝置抽取一大量的急湧入(in-rush)電流,該電源控制裝置可在橫跨相關聯電路的電壓差中產生瞬時下落。此能影響相關聯電路的正常操作。為避免一大的急湧入電流,可將一睡眠選擇供應網路提供用於以睡眠選擇信號供應該等電源控制裝置,該睡眠選擇信號控制睡眠模式及作用模式之間的轉變。睡眠選擇供應網路可包含至少一延遲元件,該至少一延遲元件用於相對於該電源控制裝置之一者的該睡眠選擇信號延遲該電源控制裝置之另一者的該睡眠選擇信號。藉由依此方法交錯睡眠選擇供應信號至各種電源控制裝置的分佈,可減少在睡眠模式及作用模式之間切換時產生的急湧入電流。
該控制器件可回應於一保持選擇信號以選擇是否將該第二終端連接至該控制終端;以及該資料處理裝置可能包含複數個該電源控制裝置及一保持選擇供應網路,該保持選擇供應網路用於將該保持選擇信號供應至該複數電源控制裝置;其中該保持選擇供應網路包含至少一延遲元件,該至少一延遲元件用於相對於該電源控制裝置之一者的該保持選擇信號來延遲該電源控制裝置之另一者的該保持選擇信號。
依對於睡眠及作用模式之間的轉變之一類似方法,在保持模式及作用模式之間的一轉變方面,一急湧入電流可在處理裝置中產生。因此,可依一類似上述之睡眠選擇信號供應網路的方法,將一保持選擇供應網路提供用於以不同電源控制裝置之間的各別延遲分佈保持選擇信號至各種電源控制裝置。
在睡眠選擇供應網路及保持選擇供應網路中,延遲元件可包含提供一信號傳播延遲的任何電路元件。例如,延遲元件可包含緩衝器、佈線或閘控器。可在各別電源控制裝置之間提供延遲元件。另外,電源控制裝置本身內的元件可提供一延遲。例如,在電源控制電路的某些具體實施例中提供的三態緩衝器可具有一與其關聯的固有延遲。此可能有用是因為由電源控制電路本身的組件提供的延遲越大,該等電源控制電路之間需要的延遲元件越少,且處理裝置的總閘控器計數因此越低。
該保持選擇供應網路可包含一延遲元件鏈,用於以各別延遲量延遲用於各別電源控制裝置之該等保持選擇信號;該延遲元件鏈包含一開始輸入,該開始輸入用於在該鏈之一開始處輸入該保持選擇信號;以及一旁路輸入,該旁路輸入用於在該鏈的一中間點處輸入該保持選擇信號;其中該保持選擇信號是當該電源控制裝置的該切換器件從供應該保持電壓轉變至供應該輸入電壓時在該旁路輸入處的輸入。
典型地,該保持選擇供應網路包含一延遲元件鏈,使得當保持選擇信號係在該鏈之開始處輸入時,保持選擇信號則透過該鏈緩慢移動及在橫跨該鏈的各別點處輸入至各別電源控制裝置。然而,可能有用的是提供一旁路輸入,藉以該保持選擇信號可在該鏈之一中間點處輸入,用在自保持模式(供應保持電壓)轉變至作用模式(供應輸入電壓)。此係因為介於保持電壓與輸入電壓之間的電壓差比介於睡眠供應電壓與輸入電壓之間的電壓差更小,且所以自保持模式至作用模式的轉變不會如同自睡眠模式至作用模式轉變時產生的急湧入電流一般大。因此,當從保持模式轉變至作用模式時不需要用於保持選擇供應網路的全鏈,且所以保持選擇信號可在該鏈之一中間點處輸入以減少關聯模式切換的等待時間。該鏈之一中間點處的旁路輸入無須是沿著該鏈的確切一半處及可為不在開始處的該鏈的任何點。
本發明之另一態樣提供一種電源控制裝置,該電源控制裝置用於控制用於一相關聯電路之一供應電壓,該電源控制裝置包含:功率輸入構件,該功率輸入構件用於接收一輸入電壓;功率輸出構件,該功率輸出構件用於將供應電壓供應至該相關聯電路;用於切換該供應電壓之切換構件,該切換構件包含用於耦合至該功率輸入構件之一第一終端構件,用於耦合至該功率輸出構件之一第二終端構件,及用於接收一睡眠選擇信號的一控制終端構件;控制構件用於選擇性地將該切換構件的該第二終端構件連接至該切換構件的該控制終端構件;其中當該第二終端構件及該控制終端構件不藉由該控制構件連接時,該切換構件回應於該睡眠選擇信號以選擇是否將該輸入電壓供應至該功率輸出構件;以及當該第二終端構件及該控制終端構件係藉由該控制構件連接時,一電壓差在該功率輸入構件與該功率輸出構件之間形成,且該切換構件將一保持電壓供應至該功率輸出構件,該保持電壓不同於該輸入電壓。
本發明的另一組態提供一種控制方法,該方法使用一切換器件控制用於一相關聯電路之一供應電壓,該切換器件包含一控制終端;耦合至一功率輸入之一第一終端;以及耦合至一功率輸出的一第二終端,該功率輸出用於將該供應電壓供應至該相關聯電路,該方法包含:在該功率輸入處接收一輸入電壓;將該切換器件之該第二終端選擇性的連接至該切換器件的該控制終端;當該第二終端及該控制終端不連接時,根據在該控制終端處接收到的一睡眠選擇信號來選擇是否將該輸入電壓供應至該功率輸出;當該第二終端及該控制終端連接時,在該功率輸入與該功率輸出之間形成一電壓差,且將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓。
本發明之另一態樣提供一種控制用於一相關聯電路之一供應電壓的電源控制裝置,該電源控制裝置包含:一功率輸入,該功率輸入用於接收一輸入電壓;一功率輸出,該功率輸出用於將該供應電壓供應至該相關聯電路;一用於控制該供應電壓的切換器件,該切換器件包含耦合至該功率輸入的一第一終端,耦合至該功率輸出的一第二終端,及用於接收一控制信號的一控制終端;其中:該切換器件回應於具有一第一電壓位準之該控制信號以在一作用模式中操作,在該作用模式中該切換器件將該輸入電壓供應至該功率輸出;該切換器件回應於具有一第二電壓位準之該控制信號以在一保持模式中操作,在該保持模式中一電壓差是在該功率輸入與該功率輸出之間形成,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;以及該切換器件回應於具有一第三電壓位準之該控制信號以在一睡眠模式中操作,在該睡眠模式中該切換器件將該功率輸出與該輸入電壓隔離。
該切換器件有一第一終端及一第二終端,第一終端及第二終端係位在控制裝置的功率輸入與功率輸出之間。切換器件亦具有一控制終端,該控制終端用於接收控制切換器件之模式的控制信號。切換器件的控制終端回應於控制信號的三不同電壓位準以選擇切換器件的目前操作模式。一第一電壓位準控制該切換器件以在一作用模式中操作,在該作用模式中切換器件耦合功率輸入及功率輸出,使得輸入電壓被供應至功率輸出及至相關聯電路上。控制信號的一第二電壓位準控制該切換器件以在一保持模式中操作,在該保持模式中一電壓差在該功率輸入與該功率輸出之間形成,且將一不同於該輸入電壓之保持電壓供應至該功率輸出。一第三電壓位準控制該切換器件以在一睡眠模式中操作,在該睡眠模式中切換器件隔離功率輸出與輸入電壓使得相關聯電路可關閉。藉由控制控制信號的電壓位準,切換器件可視需要在作用模式、保持模式及睡眠模式之間轉變。因此,切換器件提供控制對一相關聯電路之電壓供應的一有效率方法。
本發明之另一態樣提供一種電源控制裝置,該電源控制裝置控制用於一相關聯電路之一供應電壓,該電源控制裝置包含:功率輸入構件,該功率輸入構件用於接收一輸入電壓;功率輸出構件,該功率輸出構件用於將該供應電壓供應至該相關聯電路;用於控制該供應電壓的切換構件,該切換構件包含用於耦合至該功率輸入構件的一第一終端構件,用於耦合至該功率輸出構件的一第二終端構件,及用於接收一控制信號的一控制終端構件;該切換器件構件回應於具有一第一電壓位準之該控制信號以在一作用模式中操作,在該作用模式中該切換器件構件將該輸入電壓供應至該功率輸出構件;該切換器件構件回應於具有一第二電壓位準之該控制信號以在一保持模式中操作,在該保持模式中一電壓差形成在該功率輸入構件及該功率輸出構件之間,且該切換器件將一保持電壓供應至該功率輸出構件,該保持電壓不同於該輸入電壓;以及該切換器件構件回應於具有一第三電壓位準之該控制信號以在一睡眠模式中操作,在該睡眠模式中該切換器件構件將該功率輸出構件與該輸入電壓隔離。
本發明的另一態樣提供一種控制方法,該方法使用一切換器件控制用於一相關聯電路之一供應電壓,該切換器件包含一控制終端;耦合至一功率輸入之一第一終端;以及耦合至一功率輸出的一第二終端,該功率輸出用於將該供應電壓供應至該相關聯電路,該方法包含:在該第一終端處接收一輸入電壓;在該控制終端處接收一控制信號;當該控制信號具有一第一電壓位準時,在一作用模式中操作該切換器件,在該作用模式中該切換器件將該輸入電壓供應至該功率輸出;當該控制信號具有一第二電壓位準時,在一保持模式中操作該切換器件,在該保持模式中一電壓差形成在該功率輸入與該功率輸出之間,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;以及當該控制信號具有一第三電壓位準時,在一睡眠模式中操作該切換器件,在該睡眠模式中該切換器件將該功率輸出與該輸入電壓隔離。
本發明之以上及其他目的、特徵與優點將會自以下參考附圖讀取之詳細實施方式瞭解。
第1圖示意地說明用於控制至一相關聯電路之電源供應的一電源控制裝置2。相關聯電路可為(例如)一處理器、記憶體器件、記憶體控制器或一處理裝置的任何其他元件,但在以下描述的實例具體實施例中將係一處理電路。裝置2具有用於接收一輸入電壓位準VDDG之一電源輸入4;以及用於將一供應電壓VDD輸出至處理電路之一功率輸出6。在此實例中,裝置2係用於控制處理電路的主供應電壓的一標頭電路,且所以功率輸入4接收一高電壓位準。
電源控制裝置2包含一切換器件8、一控制器件10及一三態緩衝器12。切換器件8係在功率輸入4與功率輸出6之間耦合的一p型電晶體。切換器件8調節供應至功率輸出6的電壓位準。切換器件8具有三終端;一耦合至功率輸入4的源極終端,一耦合至功率輸出6之汲極終端及一用於接收一控制信號的閘極(控制)終端。
控制器件10係在切換器件8的汲極與源極間耦合的一p型電晶體。控制器件10接收一保持選擇信號14且控制切換器件8是否操作為一電源閘控開關或作為一保持開關。當切換器件8係作用為一電源閘控開關時,三態緩衝器12耦合至切換器件8閘極及控制一作用模式及一睡眠模式之間的轉變。三態緩衝器12接收一睡眠選擇信號16,用於控制在睡眠與作用模式間的轉變。
第2圖說明一表,該表顯示如何可將切換器件8置於一用於將全輸入電壓VDDG供應至處理電路的作用模式,一用於將一保持電壓VDDG-|Vtp|-dV供應至處理電路的保持模式,及一用於將處理電路與電壓供應隔離的睡眠模式。可將作用及睡眠模式一起稱作為電源閘控模式。保持選擇信號14及睡眠選擇信號16一起決定在標頭電路2之一信號節點Gt處的一控制信號的值。將節點Gt處的控制信號施加於切換器件8的控制終端以選擇切換器件的操作模式。
在作用模式中,保持選擇信號14係高,且因此控制器件10係關閉,斷開切換器件8的汲極及閘極終端。保持選擇信號14控制三態緩衝器12導電因此容許睡眠選擇信號16經由信號節點Gt供應至切換器件8的閘極終端。睡眠選擇信號16具有一低值且因此切換器件8開啟,從而耦合功率輸入4至功率輸出6及導致全輸入功率位準VDDG經由功率輸出6供應至處理電路。因為向處理電路供應全功率,故保持儲存在處理電路之鎖存或觸發器中的任何狀態。
在睡眠模式中,保持選擇信號14具有一高邏輯位準,且因此控制器件10係關閉且未連接切換器件8的汲極及閘極。在睡眠模式中,睡眠選擇信號具有一高值,該高值經由三態緩衝器12供應至切換器件8的閘極,且信號節點Gt將切換器件8關閉。因此,切換器件8將功率輸出6與電源輸入4處的輸入電壓VDDG隔離。因此,功率輸出6放電至一接地電壓位準,且因此處理電路與電源供應隔離。任何儲存於處理電路4內的觸發或鎖存器內之狀態失去。
在保持模式中,保持賦能信號14被切換至一低值。此造成將三態緩衝器12置於一高阻抗狀態,因此切換器件8的閘極與睡眠選擇信號16隔離。因此,切換器件8於保持狀態中不回應於睡眠選擇信號16。同時,控制器件10開啟,控制器件10耦合切換器件8的汲極及閘極終端,因此將切換器件8置於一二極體連接狀態。此造成在切換器件8的汲極及閘極處的信號穩定至一保持電壓VDDG-|Vtp|-dV,其中Vtp係切換器件8的臨限電壓(應注意對於一PMOS電晶體,臨限電壓係一負電壓,但在方程式中臨限電壓將被寫為一絕對電壓|Vtp|),且dV係切換器件8供應足夠電流以匹配在保持模式期間藉由相關聯電路抽取之靜態洩漏電流所需的超過Vtp之閘極過驅動(參見以下第3圖的說明)。保持電壓低於輸入電壓且經由功率輸出6供應至處理電路。保持電壓賦能相對於作用模式減少在處理電路中的靜態洩漏但仍足以保持處理電路內的任何處理狀態。
因此,控制器件10根據是否需求保持模式或電源閘控(作用或睡眠)模式之一,而選擇性地將切換器件8放置在一二極體連接或非二極體連接狀態中。
三態緩衝器12及控制器件10係彼此互斥的,使得當三態緩衝器容許睡眠選擇信號16通過至切換器件8時,控制器件10係關閉;而當三態緩衝器12係在高阻抗狀態時,控制器件10係開啟。此有用係因為一短電路路徑否則能經由三態緩衝器的電源供應、三態緩衝器12、信號節點Gt及控制器件10在功率輸入4與功率輸出6間產生(雖然未說明,三態緩衝器可能從與VDDG功率輸入4相同的來源供能)。短路路徑藉由配置三態緩衝器12及控制器件10之一而在任何時間皆非導電而阻擋。
另外,藉由用相同保持選擇信號14組態三態緩衝器12及控制器件10二者,切換器件8係在作用、或保持或睡眠狀態中的一明確狀態中及不能置於一不明確狀態中。此減少處理電路內之狀態訛誤的可能性。
第3圖顯示一信號圖,該圖描述第1圖中的電源控制裝置2內之各種狀態轉變。第3圖顯示當每一次轉變時保持選擇信號14、睡眠選擇信號16、信號節點Gt處的控制電壓位準及電源輸出6處的供應電壓VDD如何變化。
在第3圖的轉變A處,裝置2從睡眠狀態切換至作用狀態。當保持選擇信號14在一高邏輯位準時,睡眠選擇信號16從一高邏輯位準切換至一低邏輯位準,造成信號節點Gt下落至一低邏輯位準。此造成切換器件8開啟,因此功率輸出6逐漸提升至輸入電壓位準VDDG。
在轉變B處,當保持選擇信號14從一高位準切換至一低位準時,該器件切換為保持模式。此造成三態緩衝器12將切換器件8與睡眠選擇信號隔離,且同時將控制器件10開啟,因而連接切換器件8的閘極及汲極,以致將切換器件8置於一二極體連接狀態中。
VDD電壓位準在轉變B處時係高。藉由連接切換器件8的閘極及汲極,將此VDD電壓位準施加於閘極及此造成切換器件8關閉。因此,VDD電壓開始下落。當VDD電壓(及因此切換器件8的閘極電壓)下落至VDDG-|Vtp|時(其中Vtp係切換器件的臨限電壓),則切換器件開始再次開啟,但尚未傳遞足夠電流以克服由相關聯電路抽取的靜態洩漏電流(儘管相關聯電路之洩漏電流在保持模式中減少,但仍有一洩漏電流)。隨著VDD位準更下落,由切換器件8供應的電流增加直至達到一平衡狀態,在平衡狀態中由切換器件8供應的電流匹配由相關聯電路抽取的保持洩漏電流。
當VDD位準達到VDDG-|Vtp|-dV時會達到平衡(其中dV係開關供應足夠電流來匹配保持模式所需的超過Vtp之閘極過驅動)。因此,在保持模式中,(|Vtp|+dV)的一電壓降橫跨切換器件8形成,使得節點Gt處的電壓位準及輸出供應電壓VDD兩者穩定至一電壓位準,該電壓位準係低於輸入電壓位準達到一取決於切換器件8的臨限電壓Vtp的數量。保持狀態中的減少輸出電壓足以維持在處理電路內之狀態值。
數學方面,可從用於通過切換器件8的汲極-源極電流Ids的方程式導出dV的量值,方程式係給定如下:
其中Vgs係汲極-源極電壓差,Vtp係切換器件的臨限電壓,且β係切換器件8的增益。
重新整理方程式1給出:
在保持模式的平衡狀態中,汲極-源極電流Ids等於當用保持電壓Vret供應時由相關聯電路抽取的保持洩漏電流I1eak@Vret 。另外,在保持模式期間,切換器件8的閘極及汲極耦合在一起,且因此汲極-源極電壓差Vds等於閘極-源極電壓差Vgs。因此:
保持電壓Vret等於VDDG-Vds。因此:
因此,Vret=VDDG-|Vtp|-dV,其中
因為已在保持模式期間保持狀態值,則在轉變C後當器件回至作用狀態時,該狀態值將繼續在處理電路的任何觸發及鎖存器內有效。在轉變C中,睡眠選擇信號16保持其低值,而保持選擇信號14切換至一高值,從而關閉控制器件10及容許三態緩衝器12將睡眠選擇值16傳遞至切換器件8。因此,切換器件8再次將全輸入電壓VDDG傳給電源輸出6且信號節點Gt下降至一低邏輯位準。
在轉變D中,睡眠選擇信號16轉變至一高值以將切換器件8切換至睡眠模式,以致可將處理電路電源關閉。因此,功率輸出6與功率輸入4處的輸入電壓隔離且功率輸出6處之電壓位準VDD放電至接地。處理電路內的任何狀態則會失去。
在第3圖的轉變E處,切換器件或繼續於睡眠模式中或返回至保持模式(第3圖顯示保持選擇信號14、及節點Gt及輸出電壓VDD 6的不同值,諸值表示其中選擇睡眠模式或保持模式之替代情況)。
因為該器件前不久係在睡眠模式中則在轉變至保持模式時處理電路內之狀態最初將無效直至處理電路內之觸發或鎖存器用有效值更新時。然而,從睡眠模式切換為保持模式可能有用,以致當將器件其後切換為作用模式時可減少轉變等待時間。可將保持模式依此方法用作為以低轉變等待時間切換至作用模式之一「預作用」模式。
在轉變F處,則該器件再次回至作用狀態。
因此,第3圖顯示電源控制裝置2如何可根據處理電路之需要在作用、保持及睡眠模式之任何者中控制至處理電路的電源供應。例如,若處理電路係一行動電話的部分,則當一電話通話發生或玩一遊戲時可用作用模式中之電源供應該電路,但若電話不作用達到一段時間時可下落至保持模式,以省電在同時維持處理狀態。若接著接收到一電話,則保持模式賦能以比在睡眠模式中低的等待時間切換至作用模式。當使用者關閉電話時則可將該電話切換為睡眠模式。
第4圖顯示包含複數個如第1圖所示的電源控制裝置2的一實例處理裝置。處理裝置100包含一相關聯電路110,該相關聯電路110可係任何種類之電子電路,如一處理器、一記憶體、一快取記憶體、一暫存器排、一記憶體控制器或快取記憶體控制器,或一處理裝置的其他組件,但在此特定實例中係一處理電路。處理電路110在電源軌120、130之間耦合。電源軌120將一主供應電壓VDD供應至處理電路110,而電源軌130供應一接地供應電壓VSS。
類似第1圖所示電路的一些標頭電路2耦合在主供應電壓軌120與一外部供應電壓軌140間。標頭電路如上述依據作用、睡眠及保持模式調節經由供應軌120供應至處理電路110的電壓位準。
睡眠選擇信號16經由一睡眠選擇供應網路150分佈至不同標頭電路2。睡眠選擇供應網路150包含一延遲元件160鏈,延遲元件160連接各種標頭電路2因此在不同時間將睡眠選擇信號供應至各別標頭電路2。此實例中的延遲元件160包含緩衝器,但在其他具體實施例中可包含增加一信號延遲的任何其他電路元件。睡眠選擇信號在睡眠信號選擇網路150的開始165處輸入而後透過各別標頭電路2傳播,使得取決於各電路間所提供的延遲在不同時間將睡眠選擇信號傳遞至標頭電路2。
同樣地,提供一保持選擇供應網路170以分佈保持賦能信號14至各別標頭電路2。再次,保持選擇供應網路包含一延遲元件175鏈,該鏈確保保持賦能信號係於不同時間供應至各別標頭電路2。藉由交錯至一標頭電路2的睡眠選擇信號及保持選擇信號的供應,可避免一高的急湧入電流及減少處理電路110中的一電壓降。
保持選擇供應網路170可包含一旁路輸入180,該旁路輸入180用於在保持選擇供應鏈170的一中點處輸入保持選擇信號14。當急湧入電流因為保持電壓及作用供應電壓間的減少電壓差而不如從睡眠模式至作用模式之轉變一般大時,旁路輸入可用在從保持模式至作用模式之轉變上。因此,藉由在供應鏈之一中點(以及視需要在供應鏈的初始輸入185)處輸入保持選擇信號,關聯供應保持及賦能信號至包含錘擊(最後標頭電路2)的所有標頭電路2之等待時間係減少。
儘管為了清晰及簡明在第4圖中僅說明三標頭電路2,應瞭解到,可在處理裝置100中提供更多或更少的標頭電路2。保持選擇供應網路170中的旁路輸入180無須在供應鏈的確切中點及亦可在任何中間點處。
因此,藉由在處理裝置100中提供標頭電路2,則可實行各種省電模式以減少橫跨處理電路110的電壓差及因此減少靜態洩漏。此可在行動裝置中有用,例如用以延長電池壽命。
第5圖說明一種用於使用上述類型之一標頭電路控制對於一處理電路110的電源供應之方法。在步驟200處,輸入電壓在標頭電路2的功率輸入4處接收到。在步驟202處,接收到睡眠選擇信號16及保持選擇信號14。
在步驟204處,決定保持選擇信號的值。若保持選擇信號具有電源閘控狀態(在實例第2圖中的高電壓狀態)則該方法前進至步驟206以決定睡眠選擇信號的值。若睡眠選擇信號係於作用狀態中(在第2圖中之低電壓狀態),則在步驟208開啟切換器件8以向功率輸出6供應輸入電壓。若睡眠選擇信號16於睡眠狀態中(在第2圖中之高電壓狀態)則在步驟210關閉切換器件8以將功率輸出6與輸入電壓隔離。
若在步驟204處保持選擇信號於保持狀態中(在第2圖中之低電壓位準狀態),則在第5圖中的步驟212控制器件10開啟以致連接切換器件8的汲極及閘極。此造成切換器件8於一二極體連接模式中操作,其中取決於切換器件8的臨限電壓的一電壓降橫跨切換器件8產生,使得低於輸入電壓的保持電壓在步驟214處供應至功率輸出6。
接著第5圖的方法繼續回至步驟202,在該步驟處再次接收到睡眠選擇信號16及保持選擇信號14的值。藉由調整該等信號的位準則可調整至處理電路之電源供應電壓以在作用、保持或睡眠狀態中。
第6圖說明蒙特卡羅(Monte Carlo)模擬(其模擬在保持模式期間橫跨切換器件8的預期電壓降)的一些結果。第6圖的圖形及表顯示用於不同程序角落及橫跨多通道切換以mV計的預期保持電壓。可從第6圖所示的圖形及表中看到在大多數情況下預期保持電壓在550mV以上停留,相信此電壓係足以在一處理電路內保持處理狀態。
第7圖顯示一電源控制裝置的一替代具體實施例。在第7圖中,提供一標尾裝置300用於控制至處理電路的接地供應電壓VSS。標尾電路是依一類似第1圖中的標頭電路2之方法構造,除了標尾電路300使用n型電晶體而非p型電晶體構造。一切換器件250在一功率輸入252及一功率輸出254之間耦合用於將接地供應電壓VSS供應至處理電路。一控制器件260及三態緩衝器262回應於一保持選擇信號及睡眠選擇信號控制切換器件250的操作模式。第8圖顯示當保持賦能信號及睡眠選擇信號的不同值提供至標尾電路300時標尾電路300內的信號如何變化。可依一與第1圖的標頭電路類似方法控制將標尾電路300的切換器件250放置在作用、保持及睡眠模式中。在保持模式中,切換器件250係經二極體連接,因此橫跨切換器件產生的一電壓形成以增加供應至處理電路的接地供應電壓。當用標尾電路300來將一接地供應電壓供應至一處理電路110時(如在第9圖的實例中所示),則保持模式致使橫跨處理電路110的電壓差隨著接地供應電壓VSS提升更接近主供應電壓VDD而減少。
如在第4圖的標頭具體實施例中,第9圖的標尾具體實施例包含一保持選擇供應網路310及一睡眠選擇供應網路320,用於使保持選擇信號及睡眠選擇信號緩慢移動至處理裝置內之各種標尾電路300。再次,保持選擇供應網路210包含一旁路輸入330,該旁路輸入330可用來當從保持模式轉變至作用模式時在供應鏈的一中點處供應保持選擇信號。
應瞭解到,上述具體實施例僅係說明性具體實施例且可提供電源控制裝置的替代配置。例如,可由具技術人士設計一p型標尾電路或一n型標頭電路。
另外,儘管第1圖及第7圖顯示控制電壓(VDDG-|Vtp|-dV)或(VSSG+Vtn+dV)用於藉由耦合切換器件的閘極及汲極而選擇施加於控制終端之切換器件的保持模式,切換器件亦可藉由設計一將此控制電壓施加於控制終端的一不同電路而置於保持模式中。
雖然已在此參考附圖詳細描述本發明的說明性具體實施例,但應理解本發明不受限於該等精確具體實施例,且各種改變及修改可藉由熟習此項技術者實現而不脫離由隨附申請專利範圍界定之本發明範疇及精神。
2...電源控制裝置
4...功率輸入
6...功率輸出
8...切換器件
10...控制器件
12...三態緩衝器
14...保持賦能信號
16...睡眠選擇信號
100...處理裝置
110...處理電路
120...電源軌
130...電源軌
140...外部供應電壓軌
150...睡眠選擇供應網路
160...延遲元件
165...開始
170...保持選擇供應網路
175...延遲元件
180...旁路輸入
185...初始輸入
250...切換器件
252...功率輸入
254...功率輸出
260...控制器件
262...三態緩衝器
300...標尾電路
310...保持選擇供應網路
320...睡眠選擇供應網路
Gt...信號節點
VDD...主供應電壓
VDDG...輸入電壓
VSS...接地供應電壓
第1圖示意地說明用於控制一處理電路之一主供應電壓的一電源控制裝置;
第2圖說明用於控制第1圖的電源控制裝置之操作模式的實例控制信號;
第3圖係說明第1圖及第2圖之實例具體實施例中的電壓位準隨著時間變化的一信號圖;
第4圖說明包含一標頭電路之一處理裝置,該標頭電路控制用於一處理電路之供應電壓;
第5圖說明一種控制至一處理電路之電源供應的方法;
第6圖說明在保持模式期間模擬橫跨切換器件的電壓降之結果;
第7圖顯示一種一電源控制裝置之一具體實施例,該電源控制裝置用於控制至一處理電路之接地供應電壓;
第8圖顯示用於控制第7圖之裝置的各種操作模式的實例控制信號;以及
第9圖顯示具有一標尾電路之一處理裝置,該標尾電路控制用於一處理電路之接地供應位準。
2...電源控制裝置
4...功率輸入
6...功率輸出
8...切換器件
10...控制器件
12...三態緩衝器
14...保持賦能信號
16...睡眠選擇信號
VDD...主供應電壓
VDDG...輸入電壓
VSS...接地供應電壓

Claims (20)

  1. 一種電源控制裝置,該電源控制裝置控制用於一相關聯電路的一供應電壓,該電源控制裝置包含:一功率輸入,該功率輸入用於接收一輸入電壓;一功率輸出,該功率輸出用於將該供應電壓供應至該相關聯電路;一切換器件,該切換器件包含耦合至該功率輸入的一第一終端,耦合至該功率輸出的一第二終端,及用於接收一睡眠選擇信號的一控制終端;一控制器件,該控制器件用於選擇性地連接該切換器件的該第二終端至該切換器件的該控制終端;其中當該第二終端及該控制終端不藉由該控制器件連接時,該切換器件回應於該睡眠選擇信號以選擇是否將該輸入電壓供應至該功率輸出;以及當該第二終端及該控制終端係藉由該控制器件連接時,一電壓差在該功率輸入與該功率輸出之間形成,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;及一三態緩衝器,該三態緩衝器耦合至該切換器件的該控制終端,且該三態緩衝器經組態以:當該第二終端藉由該控制器件連接至該控制終端時,將該切換器件的該控制終端與該睡眠選擇信號隔離;以及 當該第二終端未藉由該控制器件連接至該控制終端時,容許將該睡眠選擇信號供應至該切換器件的該控制終端。
  2. 如請求項1之電源控制裝置,其中該切換器件具有複數個操作模式,該等操作模式包括:(i)一作用模式,其中該第二終端及該控制終端係不藉由該控制器件連接且該睡眠選擇信號控制該切換器件以將該輸入電壓供應至該功率輸出;(ii)一睡眠模式,其中該第二終端及該控制終端係不藉由該控制器件連接且該睡眠選擇信號控制該切換器件以將該功率輸出與該輸入電壓隔離;(iii)一保持模式,其中該第二終端及該控制終端係藉由該控制器件連接且該切換器件將該保持電壓供應至該功率輸出。
  3. 如請求項1之電源控制裝置,其中該控制器件回應於一保持選擇信號以選擇是否將該第二終端連接至該控制終端;以及該三態緩衝器回應於該保持選擇信號以選擇是否容許將該睡眠選擇信號供應至該切換器件的該控制終端。
  4. 如請求項1之電源控制裝置,其中當該切換器件的該第二終端及該控制終端藉由該控制器件連接時,該電壓差取決於該切換器件的一臨限電壓。
  5. 如請求項1之電源控制裝置,其中該電源控制裝置係 一標頭(Header)電路。
  6. 如請求項5之電源控制裝置,其中該切換器件係一p型電晶體。
  7. 如請求項5之電源控制裝置,其中該保持電壓係低於該輸入電壓。
  8. 如請求項1之電源控制裝置,其中該電源控制裝置係一標尾(Footer)電路。
  9. 如請求項8之電源控制裝置,其中該切換器件係一n型電晶體。
  10. 如請求項8之電源控制裝置,其中該保持電壓係高於該輸入電壓。
  11. 一種資料處理裝置,該資料處理裝置包含:一相關聯電路;以及至少一如請求項1之電源控制裝置,該至少一電源控制裝置控制用於該相關聯電路之一供應電壓。
  12. 如請求項11之資料處理裝置,其中當藉由該至少一電源控制裝置將該保持電壓供應至該相關聯電路時,橫跨該相關聯電路的一電壓差係比當該輸入電壓藉由該至少一電源控制裝置供應至該相關聯電路時更小。
  13. 如請求項11之資料處理裝置,該資料處理裝置包含複數個該電源控制裝置;以及一睡眠選擇供應網路,該睡眠選擇供應網路用於將該睡眠選擇信號供應至該複數個電源控制裝置;其中該睡眠選擇供應網路包含至少一延遲元件, 該至少一延遲元件用於相對於該等電源控制裝置之一者的該睡眠選擇信號來延遲該等電源控制裝置之另一者的該睡眠選擇信號。
  14. 如請求項11之資料處理裝置,其中該控制器件回應於一保持選擇信號以選擇是否將該第二終端連接至該控制終端;以及該資料處理裝置包含複數個該電源控制裝置及一保持選擇供應網路,該保持選擇供應網路用於將該保持選擇信號供應至該複數個電源控制裝置;其中該保持選擇供應網路包含至少一延遲元件,該至少一延遲元件用於相對於該等電源控制裝置之一者的該保持選擇信號來延遲該電源控制裝置之另一者的該保持選擇信號。
  15. 如請求項14之資料處理裝置,其中該保持選擇供應網路包含一鏈的該等延遲元件,用於以各別延遲量來延遲用於各別電源控制裝置之該等保持選擇信號;該鏈的延遲元件包含一開始輸入,該開始輸入用於在該鏈之一開始處輸入該保持選擇信號;及一旁路輸入,該旁路輸入用於在該鏈的一中間點處輸入該保持選擇信號;其中該保持選擇信號是當該等電源控制裝置的該等切換器件從供應該保持電壓轉變至供應該輸入電壓時在該旁路輸入處輸入。
  16. 一種電源控制裝置,該電源控制裝置控制用於一相關 聯電路之一供應電壓,該電源控制裝置包含:功率輸入構件,該功率輸入構件用於接收一輸入電壓;功率輸出構件,該功率輸出構件用於將該供應電壓供應至該相關聯電路;切換構件,該切換構件用於切換該供應電壓,該切換構件包含用於耦合至該功率輸入構件之一第一終端構件,用於耦合至該功率輸出構件之一第二終端構件,及用於接收一睡眠選擇信號的一控制終端構件;控制構件,該控制構件用於選擇性地將該切換構件的該第二終端構件連接至該切換構件的該控制終端構件;其中當該第二終端構件及該控制終端構件不藉由該控制構件連接時,該切換構件回應於該睡眠選擇信號以選擇是否將該輸入電壓供應至該功率輸出構件;以及當該第二終端構件及該控制終端構件係藉由該控制構件連接時,一電壓差在該功率輸入構件與該功率輸出構件之間形成,且該切換構件將一保持電壓供應至該功率輸出構件,該保持電壓不同於該輸入電壓;及三態緩衝器構件,該三態緩衝器構件耦合至該切換構件的該控制終端構件,用以:當該第二終端構件藉由該控制構件連接至該控制終端構件時,將該切換構件的該控制終端構件與該睡 眠選擇信號隔離;以及當該第二終端構件未藉由該控制構件連接至該控制終端構件時,容許將該睡眠選擇信號供應至該切換構件的該控制終端構件。
  17. 一種使用一切換器件控制用於一相關聯電路之一供應電壓的方法,該切換器件包含一控制終端、一第一終端、一第二終端及一三態緩衝器,該第一終端耦合至一功率輸入,該第二終端耦合至一功率輸出,該功率輸出用於將該供應電壓供應至該相關聯電路,該三態緩衝器耦合至該切換器件的該控制終端,該方法包含以下步驟:在該功率輸入處接收一輸入電壓;將該切換器件之該第二終端選擇性的連接至該切換器件的該控制終端;當該第二終端及該控制終端不連接時,根據在該控制終端處接收到的一睡眠選擇信號來選擇是否將該輸入電壓供應至該功率輸出;當該第二終端及該控制終端連接時,在該功率輸入與該功率輸出之間形成一電壓差,且將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;當該第二終端藉由該控制器件連接至該控制終端時,將該切換器件的該控制終端與該睡眠選擇信號隔離;以及當該第二終端未藉由該控制器件連接至該控制終 端時,容許將該睡眠選擇信號供應至該切換器件的該控制終端。
  18. 一種控制用於一相關聯電路之一供應電壓的電源控制裝置,該電源控制裝置包含:一功率輸入,該功率輸入用於接收一輸入電壓;一功率輸出,該功率輸出用於將該供應電壓供應至該相關聯電路;一切換器件,該切換器件用於控制該供應電壓,該切換器件包含耦合至該功率輸入的一第一終端,耦合至該功率輸出的一第二終端,及用於接收一控制信號的一控制終端;其中該切換器件回應於具有一第一電壓位準之該控制信號以在一作用模式中操作,在該作用模式中該切換器件將該輸入電壓供應至該功率輸出;該切換器件回應於具有一第二電壓位準之該控制信號以在一保持模式中操作,在該保持模式中一電壓差形成在該功率輸入與該功率輸出之間,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;以及該切換器件回應於具有一第三電壓位準之該控制信號以在一睡眠模式中操作,在該睡眠模式中該切換器件將該功率輸出與該輸入電壓隔離。
  19. 一種電源控制裝置,該電源控制裝置控制用於一相關聯電路之一供應電壓,該電源控制裝置包含: 功率輸入構件,該功率輸入構件用於接收一輸入電壓;功率輸出構件,該功率輸出構件用於將該供應電壓供應至該相關聯電路;切換構件,該切換構件用於控制該供應電壓,該切換構件包含用於耦合至該功率輸入構件的一第一終端構件,用於耦合至該功率輸出構件的一第二終端構件,及用於接收一控制信號的一控制終端構件;其中該切換器件構件回應於具有一第一電壓位準之該控制信號以在一作用模式中操作,在該作用模式中該切換器件構件將該輸入電壓供應至該功率輸出構件;該切換器件構件回應於具有一第二電壓位準之該控制信號以在一保持模式中操作,在該保持模式中一電壓差形成在該功率輸入構件與該功率輸出構件之間,且該切換器件將一保持電壓供應至該功率輸出構件,該保持電壓不同於該輸入電壓;以及該切換器件構件回應於具有一第三電壓位準之該控制信號以在一睡眠模式中操作,在該睡眠模式中該切換器件構件將該功率輸出構件與該輸入電壓隔離。
  20. 一種控制方法,該方法使用一切換器件控制用於一相關聯電路之一供應電壓,該切換器件包含一控制終端,耦合至一功率輸入之一第一終端,及耦合至一功率輸出的一第二終端,該功率輸出用於將該供應電壓供應至該相關聯電路,該方法包含以下步驟: 在該第一終端處接收一輸入電壓;在該控制終端處接收一控制信號;當該控制信號具有一第一電壓位準時,在一作用模式中操作該切換器件,在該作用模式中該切換器件將該輸入電壓供應至該功率輸出;當該控制信號具有一第二電壓位準時,在一保持模式中操作該切換器件,在該保持模式中一電壓差形成在該功率輸入與該功率輸出之間,且該切換器件將一保持電壓供應至該功率輸出,該保持電壓不同於該輸入電壓;以及當該控制信號具有一第三電壓位準時,在一睡眠模式中操作該切換器件,在該睡眠模式中該切換器件將該功率輸出與該輸入電壓隔離。
TW100119600A 2010-07-14 2011-06-03 電源控制裝置與方法 TWI502300B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/805,146 US8456140B2 (en) 2010-07-14 2010-07-14 Power control apparatus and method for controlling a supply voltage for an associated circuit

Publications (2)

Publication Number Publication Date
TW201222182A TW201222182A (en) 2012-06-01
TWI502300B true TWI502300B (zh) 2015-10-01

Family

ID=45466449

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119600A TWI502300B (zh) 2010-07-14 2011-06-03 電源控制裝置與方法

Country Status (2)

Country Link
US (1) US8456140B2 (zh)
TW (1) TWI502300B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102785391A (zh) * 2012-08-29 2012-11-21 太仓奥科机械设备有限公司 一种高度调整装置
JP2015015072A (ja) * 2013-07-09 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置
KR20150112148A (ko) 2014-03-27 2015-10-07 삼성전자주식회사 파워 게이팅 회로 및 집적 회로
JP6308018B2 (ja) * 2014-05-22 2018-04-11 コニカミノルタ株式会社 放射線画像撮影装置
JP6392082B2 (ja) * 2014-10-31 2018-09-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9766827B1 (en) * 2016-05-10 2017-09-19 Intel Corporation Apparatus for data retention and supply noise mitigation using clamps
US10691195B2 (en) 2018-02-28 2020-06-23 Qualcomm Incorporated Selective coupling of memory to voltage rails based on operating mode of processor
US10777250B2 (en) * 2018-09-27 2020-09-15 Intel Corporation Save-restore circuitry with metal-ferroelectric-metal devices
US11133039B2 (en) * 2018-10-12 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch control in a memory device
DE102018133392A1 (de) 2018-12-21 2020-06-25 Infineon Technologies Ag Speicherzelleneinrichtung und Verfahren zum Betreiben einer Speicherzelleneinrichtung
US10971218B2 (en) * 2019-05-28 2021-04-06 Synopsys, Inc. Method and apparatus for memory noise-free wake-up protocol from power-down

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200615731A (en) * 2004-03-30 2006-05-16 Rohm Co Ltd Voltage regulating apparatus supplying a drive voltage to a plurality of loads
US20080191971A1 (en) * 2007-02-13 2008-08-14 Seung-Min Kim Plasma display and driving method thereof
TW200840175A (en) * 2007-03-19 2008-10-01 Semiconductor Components Ind Power supply controller and method therefor
TW200840174A (en) * 2007-03-19 2008-10-01 Semiconductor Components Ind Method of forming a power supply controller and structure therefor
US7486108B2 (en) * 2004-06-29 2009-02-03 International Business Machines Corporation Charge recycling power gate
TW200935714A (en) * 2008-02-01 2009-08-16 Chil Semiconductor Corp Power supply circuit and dynamic switch voltage control
US7643357B2 (en) * 2008-02-18 2010-01-05 International Business Machines Corporation System and method for integrating dynamic leakage reduction with write-assisted SRAM architecture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3826415A1 (de) 1987-09-30 1989-04-20 Shin Shirasuna Electric Corp Schaltungsanordnung zur verhinderung von stoersignalen bei einer digitalen audioschaltung
US5124595A (en) 1991-06-10 1992-06-23 Josh Mandelcorn Gate drive bias circuit for MOSFET power switches
US5440277A (en) 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
JPH08222967A (ja) 1995-02-15 1996-08-30 Fujitsu Ltd Fetゲートバイアス回路
DE69632098T2 (de) 1995-04-21 2005-03-24 Nippon Telegraph And Telephone Corp. MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
KR200211739Y1 (ko) 1997-04-12 2001-02-01 구자홍 전력증폭용 에프이티(fet)의 게이트 바이어스 회로
US6233128B1 (en) 1999-03-29 2001-05-15 George A. Spencer Data retention in a circuit breaker
US7109784B2 (en) 2004-06-17 2006-09-19 Kenet, Inc. Gate bias circuit for MOS Charge Coupled Devices
TWI259939B (en) 2004-12-02 2006-08-11 Univ Nat Chiao Tung A power gating structure with concurrent data retention and intermediate modes
US7956669B2 (en) 2005-04-15 2011-06-07 International Business Machines Corporation High-density low-power data retention power gating with double-gate devices
US7164301B2 (en) 2005-05-10 2007-01-16 Freescale Semiconductor, Inc State retention power gating latch circuit
US7737720B2 (en) 2007-05-03 2010-06-15 Arm Limited Virtual power rail modulation within an integrated circuit
US7619440B2 (en) 2008-01-30 2009-11-17 Freescale Semiconductor, Inc. Circuit having logic state retention during power-down and method therefor
US8076965B2 (en) 2008-04-10 2011-12-13 Broadcom Corporation Low leakage data retention flip flop

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200615731A (en) * 2004-03-30 2006-05-16 Rohm Co Ltd Voltage regulating apparatus supplying a drive voltage to a plurality of loads
US7486108B2 (en) * 2004-06-29 2009-02-03 International Business Machines Corporation Charge recycling power gate
US20080191971A1 (en) * 2007-02-13 2008-08-14 Seung-Min Kim Plasma display and driving method thereof
TW200840175A (en) * 2007-03-19 2008-10-01 Semiconductor Components Ind Power supply controller and method therefor
TW200840174A (en) * 2007-03-19 2008-10-01 Semiconductor Components Ind Method of forming a power supply controller and structure therefor
TW200935714A (en) * 2008-02-01 2009-08-16 Chil Semiconductor Corp Power supply circuit and dynamic switch voltage control
US7643357B2 (en) * 2008-02-18 2010-01-05 International Business Machines Corporation System and method for integrating dynamic leakage reduction with write-assisted SRAM architecture

Also Published As

Publication number Publication date
TW201222182A (en) 2012-06-01
US8456140B2 (en) 2013-06-04
US20120013319A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI502300B (zh) 電源控制裝置與方法
US8760217B2 (en) Semiconductor device having on-chip voltage regulator
US8327163B2 (en) Apparatus and methods for programmable power-up sequence
KR101293316B1 (ko) 전류 누설 감소 스킴을 갖는 반도체 집적 회로
KR102022355B1 (ko) 파워 게이팅 회로
US6850103B2 (en) Low leakage single-step latch circuit
Chun et al. A novel leakage power reduction technique for CMOS circuit design
WO2006073845B1 (en) Reducing power consumption in embedded systems
US20090262588A1 (en) Power savings with a level-shifting boundary isolation flip-flop (lsiff) and a clock controlled data retention scheme
US10103626B1 (en) Digital power multiplexor
TWI511153B (zh) 在半導體裝置中降低漏電流
US8593215B2 (en) Power gating for in-rush current mitigation
JP2010063127A (ja) 寄生容量性負荷を低減したクロスバー・デバイスおよび再構成可能回路におけるクロスバー・デバイスの使用
US11675416B2 (en) Cross-domain power control circuit
US20070008004A1 (en) Apparatus and methods for low-power routing circuitry in programmable logic devices
US7447099B2 (en) Leakage mitigation logic
Kim et al. Analysis and optimization of gate leakage current of power gating circuits
US11687106B1 (en) Systems and methods for adaptive power multiplexing with a first type of power multiplexer and a second type of power multiplexer
Sivagnaname et al. Controlled-load limited switch dynamic logic circuit
US20160294371A1 (en) Bit-Capture Latch with Transparency Option
TWI426378B (zh) 一種功率區域隔離的系統和方法
US20060244486A1 (en) Anticipatory programmable interface pre-driver
TWI511453B (zh) 功率控制積體電路與保持切換電路
Rani et al. Design of a Simple General Purpose Microprocessor with Self-Sleep Buffer
JP2003110413A (ja) 半導体集積回路