TWI500192B - 記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列 - Google Patents

記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列 Download PDF

Info

Publication number
TWI500192B
TWI500192B TW099122820A TW99122820A TWI500192B TW I500192 B TWI500192 B TW I500192B TW 099122820 A TW099122820 A TW 099122820A TW 99122820 A TW99122820 A TW 99122820A TW I500192 B TWI500192 B TW I500192B
Authority
TW
Taiwan
Prior art keywords
active region
precursor
metal
defect
continuous gradient
Prior art date
Application number
TW099122820A
Other languages
English (en)
Other versions
TW201110439A (en
Inventor
Jianhua Yang
Qiangfei Xia
Alexandre M Bratkovski
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201110439A publication Critical patent/TW201110439A/zh
Application granted granted Critical
Publication of TWI500192B publication Critical patent/TWI500192B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822Sulfides, e.g. CuS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列
本揭示內容一般地係有關於記憶電阻裝置。
發明背景
先前已敘述奈米級十字線開關裝置,其能夠反向地切換,並有上達104 的一開-到-關電導比(ON-to-OFF conductance ratio)。該等裝置已用以建構閂電路(crossbar circuit),並提供一有希望的途徑用於產生具有動態/突觸(synaptic)邏輯之極高密度非揮發性記憶體及系統。已由一系列之十字線開關的連接構成一閂鎖(其係為一重要的組件供邏輯電路所用以及邏輯元件與記憶體之間連通所用)。新式邏輯系族,完全地由交叉桿線開關陣列建構而成或是作為由開關與電晶體所組成的混合結構,亦已有所說明。該等新式邏輯系族已有潛力能夠引人注目地增加互補性氧化金屬半導體(CMOS)電路之計算效率。
依據本發明之一具體實施例,係特提出一種記憶電阻裝置。依據本發明之另一具體實施例,係特提出一種用以製造一記憶電阻裝置的方法。依據本發明之又一具體實施例,係特提出一種交叉桿陣列。
圖式簡單說明
本揭示內容之具體實施例之特性與優點將藉由參考以下詳細說明及圖式而變得顯而易見的,其中相同的代表符號相當於相同或相似,儘管或許並未完全相同,的組件。為了簡潔的目的,具有先前說明功能的代表符號可或未相關於其所出現之接續圖式加以說明。
第1圖係為一記憶電阻裝置的一具體實施例的一半概略透視圖;第2A圖係為該記憶電阻裝置的一具體實施例的一橫截面視圖;第2B圖係為一圖表,針對第2A圖之該記憶電阻裝置之該具體實施例圖示一電流對電壓(IV)曲線;第3A圖係為該記憶電阻裝置之另一具體實施例的一橫截面視圖;第3B圖係為一圖表,針對第3A圖之該記憶電阻裝置之該具體實施例圖示一電流對電壓(IV)曲線;第4圖係為包括複數之記體電阻裝置的一交叉桿陣列的一具體實施例的一半概略透視圖;第5圖係為一圖表,圖示在TiOx 之一原子層沉積製程期間,針對不同的脈衝持續時間圖示氧/鈦比對溫度以及電阻率對溫度二者;以及第6圖係為一圖表,圖示在TiOx 之一原子層沉積製程期間,每週期之該成長率對該成長溫度。
較佳實施例之詳細說明
記憶電阻裝置作業咸信係依賴流動帶電粒種(mobile charged species)通過二電極間的一活性區域。於一垂直定向的結構中,該裝置中心與活性區域係以其之側壁加以區隔(並係位在之間),其係藉由該頂部與底部電極之該等邊緣加以界定。記憶電阻活性區域形成之本質並不確定,而本發明人頃發現藉由控制在活性區域形成期間的不同參數,可達到該整個活性區域之厚度上精確的缺陷集中(defect concentration)。該經控制的製造作業使吾人能夠控制該最終裝置之該電阻率及該轉換極性。就其本身而論,可達到精確、可靠的裝置製造及操作。除了於此所列的其他有利特性外,在一交叉桿陣列中每一電極接合處,該經控制剖面之形成係可再生的。
現參考第1圖,該記憶電阻裝置10(於此亦視為一記憶電阻)包括二電極12、14,圖中顯示其間具有一單一交叉點/接合部分J。於該等圖式中所示之該裝置10一般地係建構為垂直的,因而該等電極12、14係分別為底部及頂部電極。
該等電極12、14可由任何適合的傳導性材料構成(例如,金、鉑、鎢、銅等),並可具有任何適合的厚度(例如,範圍自約5奈米至約30奈米)。應瞭解的是該等電極12、14之材料與厚度二者可隨需要而加以變化,用以獲得一或更多特別的裝置特性。儘管圖式中個別電極12、14係顯示具有正方形或是矩形的橫截面,線亦可具有圓形、橢圓形或更為複雜的橫截面。該等電極12、14係亦可具有複數不同的寬度或直徑以及寬高比或偏心率。
該第一電極12可使用傳統式技術構成,諸如微影蝕刻術或電子束微影術,或藉由更為先進的技術,諸如壓印微影術。
於該垂直地建構的裝置10中,如第1圖中所示,建立一或更多層用以在該等電極12、14之間該交叉點/接合部分J處構成該活性區域16。該活性區域16之每一層係構成具有一精確的缺陷集中,因此當該裝置10係處於一關閉(OFF)狀態時,該整個活性區域展現一所需的缺陷集中剖面。該剖面可為一連續的梯度,其中該缺陷集中沿著該整個活性區域16之該厚度T增加或減小,或其可包括具有不同缺陷集中的分離區域(例如,一區域具有一預定量之氧空洞缺陷及另一區域大體上並無氧空洞缺陷)。應瞭解的是大體上無缺陷的一區域其中具有極少或是無缺陷,而就其本身而論,具有一大於104 歐姆-公分的電阻率。
該活性區域16之該等層係經由原子層沉積(ALD)而構成。如下文中更為詳細地論述,在整個ALD製程當中控制該等參數使能夠精確地構成該活性區域16之每一層。一般地,ALD包含不同化學前驅物蒸氣之順序脈動,每一脈衝該二者構成約一原子層。應瞭解的是該等脈衝可為連續的直至達到該活性區域16之一所需厚度為止。
在此所揭示的該等具體實施例中,該電極12之該表面S的全部或一部分係暴露於一金屬前驅物之該脈衝,並接著暴露於一氧前驅物、一氮化物前驅物或一硫化物前驅物之該脈衝。經選定該金屬前驅物因此一經與該氧、氮化物或是硫化物前驅物發生反應,即構成具有一預定缺陷集中的一金屬氧化物層、一金屬氮化物層或是一金屬硫化物層。於一具體實施例中,該金屬前驅物係為一鈦前驅物並具有該化學分子式C16 H40 N4 Ti(四(二乙胺基)鈦(IV))。咸信亦可使用其他鈦前驅物,諸如四(二甲胺基)鈦(IV)及三異丙基氧化鈦(IV)。應瞭解的是亦可使用鎳、鎵、鋯、鉿或鍶及鈦之前驅物。
在該金屬前驅物之脈衝後,至少該金屬,具有若干懸垂族(dangling group)與之附裝,係經沉積在該電極12之該表面S上。起因於該金屬前驅物脈衝的任何反應產物,可在該接續脈衝之前加以去除。
應瞭解的是該氧前驅物、氮化物前驅物或硫化物前驅物脈衝其係在該金屬前驅物經根據是否為用以構成一金屬氧化物、一金屬氮化物或是一金屬硫化物所需,而選定之後產生脈衝進入該反應室。當構成一金屬氧化物層時,適合的氧前驅物之非限定實例包括水、氧電漿或臭氧。當構成一金屬氮化物層時,適合的氮前驅物之非限定實例包括NH3 或N2 /H2 。當構成一金屬硫化物層時,適合的硫前驅物之一非限定實例包括H2 S/N2 。該氧前驅物、氮化物前驅物或硫化物前驅物與該等懸垂族發生反應,分別地構成金屬氧化物、金屬氮化物或是金屬硫化物。再者,起因於該氧/氮/硫前驅物脈衝的任何反應產物,可在任一進一步處理作業之前加以去除。
應瞭解的是一金屬前驅物脈衝及一氧/氮/硫前驅物脈衝構成一單一週期以及構成該活性區域16之一單一層。該等脈衝結合可如所需地重複複數次,用以達到該活性區域16之該所需厚度T。於一具體實施例中,該厚度T之範圍係自約2奈米至約200奈米。
每一最終層其中具有經控制的缺陷集中。由於每一各別層之缺陷集中係為可控制的,所以該整個活性區域16之該缺陷剖面亦係為可控制的。該等缺陷是在該等層形成期間所產生。例如,氧空洞缺陷係構成在該金屬氧化物層中,氮空洞缺陷係構成在該金屬氮化物層中以及硫空洞缺陷係構成在該金屬硫化物層中。可藉由控制整個ALD製程之溫度,而控制該等缺陷之集中。就其本身而論,可有利地控制該金屬氧化物、金屬氮化物或金屬硫化物之合成物。如於此提供之實例中所說明,該溫度影響該缺陷集中,並因而影響該最終氧化物層之電阻率。一般地,在層成長期間溫度越高,則該最終薄膜傳導性越高且於該層中所構成的缺陷越多。更特定言之,於成長期間所選擇的溫度,至少部分地,將取決於所選定的該材料系統(例如,該等前驅物)。
藉由連續地自一週期(層)至下一週期變化該溫度,吾人可獲得該先前提及該整個活性區域16的連續缺陷梯度。藉由維持該溫度持續一預定數目之週期,吾人可獲得具有一第一集中的該活性區域16之一部分,並藉由改變該溫度持續一段接續的預定數目之週期,吾人可獲得具有與該第一集中不同之一第二集中的該活性區域16之一第二部分。咸信只要整個ALD製程正確地控制該溫度,即可獲得任何所需的缺陷剖面。
應瞭解的是在形成該活性區域16之每一層期間亦可改變該等不同氣體之該脈衝持續時間。咸信當需控制該缺陷集中時,變化該脈衝持續時間並未如改變該溫度般有效,並且於一些例子中,變化該脈衝持續時間對於缺陷集中方面的效果,與變化該溫度對於缺陷集中方面的效果比較幾乎可加以忽略的。
如第1圖中所示,經沉積用以構成該活性區域16的該等層可建立在該表面S的一部分上。此係使用選擇性ALD而完成。一般地,當使用選擇性ALD用以在該第一電極表面S之該部分上建立該等材料時,該等材料係經配置以致其係或將位在該等電極12、14之間該接合部J分中。然而,應瞭解的是該等材料亦可沿著該整個表面S沉積(見,例如,第5圖)。於該等例子中,位在該接合部分J處該等材料之該部分構成該活性區域16,以及當其間未施加電壓時,與該接合部分J相鄰配置的該等材料維持非活性。
一經構成該活性區域16,該頂部/第二電極14即係配置於其上成些許所需角度,並未與該底部/第一電極12之該定向平行。該第二電極14係可與該第一電極12為相同的材料,或為一不同的材料,並可經由用以建立該第一電極12相同或是不同的技術而建立。於一實例中,該第二電極14係在該材料18上利用一電子束蒸發器加以蒸發。
現參考第2A及3A圖,圖示該經控制活性區域16缺陷剖面之二具體實施例。該等圖式,結合第2B及3B圖,亦圖示該經控制剖面如何能夠選擇該轉換極性。
於第2A圖中,在該ALD製程之該等初始階段期間該溫度係較高的,從而造成該活性區域16之一部分(標明為TiO2-x ,其中0<x<2)中具有缺陷(例如,氧空洞)。於此具體實施例中,該溫度係隨著該ALD製程持續而降低,從而造成該活性區域16之另一部分(標明為TiO2 )中並無缺陷。於第3A圖中,然而,在該ALD製程之該等初始階段期間該溫度係較低的,從而造成該活性區域16之一部分(標明為TiO2 )中並無缺陷。於此具體實施例中,該溫度係隨著該ALD製程持續而增加,從而造成該活性區域16之另一部分(標明為TiO2-x )中具有缺陷。整體地,第2A及3A圖圖示於此揭示的該活性區域16中可獲得不同的缺陷集中剖面。
於另一具體實施例中,在接近其中之一電極(例如,第2A圖中該頂部電極14以及第3A圖中該底部電極12)的一界面處缺乏或大體上沒有氧空洞缺陷,產生一穿隧阻障層或間隙,阻止該等電極12、14之間電流流動。就其本身而論,於第2A及3A圖中所示該裝置10’、10”係處於一OFF狀態。於該OFF狀態下,位於該裝置10、10’、10”中的一界面包含缺陷並係為一似歐姆接點(ohmic-like contact),以及另一界面並無包含缺陷並係為一非歐姆接點。該穿隧阻障層限制該電子傳動橫過該接合部分J直至對該裝置10、10’、10”施以一超過針對該等缺陷之漂移的該臨限值的一電壓為止。於該OFF狀態下,該活性區域16實質上係為本質的,亦即,於晶格中具有經控制的小數目之缺陷。於該等例子中,該界面接點控制該接合部分J之電子傳動。
一經施以適合的電壓,該等缺陷朝向該非歐姆界面漂移,從而產生局部化傳導通道橫過該活性區域16。如此使該非歐姆界面處該電子穿隧阻障層分流,並使該裝置轉為ON。該相反電場將該等缺陷往後推朝向該歐姆界面,並恢復在介於該活性區域16與第2A圖中該頂部電極14或是與第3A圖中該底部電極12之間該界面處之該電子穿隧阻障層。應瞭解的是在其之初始狀態下,該裝置10、10’、10”之該整流定向決定該裝置10、10’、10”之該轉換極性。就其本身而論,於該等例子中,在該ALD製程期間可藉由控制該溫度而可改變該裝置10、10’、10”之該極性,從而控制該活性區域16中該缺陷剖面以及改變在其之初始狀態下,該裝置10、10’、10”之該整流定向。
第2B及3B圖中分別地顯示於第2A及3A圖中所示該裝置10’、10”之該對應的電流對電壓曲線。如第2B圖中所示,位在該頂部電極14上的一負電壓致使帶正電氧空洞缺陷朝向該頂部電極14漂移,從而使該穿遂間隙窄化並將該裝置10’轉為ON。如根據第3A圖中所示該缺陷剖面之預期,該裝置10”圖示為相反的。於第3A圖之該裝置10”之該具體實施例中,在該頂部電極14上的一正電壓致使帶正電氧空洞缺陷朝向該底部電極12漂移,從而使該穿遂間隙窄化並將該裝置10’轉為ON(如第3B圖中所示)。
就其本身而論,於此所揭示之該方法使能夠進行該缺陷剖面之工程操作,以致該記憶電阻裝置10、10’、10”係可以一預定的轉換極性加以操作。
於第2A至3B圖中所示該等具體實施例圖示活性區域包括TiO2 及TiO2-x 。如先前提及,可使用其他的金屬前驅物,以及氮或硫前驅物可用以構成該等缺陷。就其本身而論,適合的活性區域16材料的其他實例包括NiO2 及NiO2-x (其中0<x<2),GaN及GaN1-x (其中0<x<1),ZrO2 及ZrO2-x (其中0<x<2),HfO2 及HfO2-x (其中0<x<2),或SrTiO3 及SrTiO3-x (其中0<x<3),或Cu2 S及CuS2-x (其中0<x<1)。
現參考第4圖,圖示一交叉桿陣列100其包括複數之該等記憶電阻裝置10(二亦標示A及B者)。應瞭解的是於此所說明的該等材料可用在該交叉桿陣列100之該等記憶電阻裝置10中。
一般地,該交叉桿100係為一開關陣列其中位在一組18之平行電極12、12’中每一構件,與和該第一組18相交的一第二組20之平行電極14、14’、14”之每一構件連接。於複數例子中,該二組18、20之電極12、12’、14、14’、14”係相互垂直。然而,此並非為一必要狀況,並且該二組18、20之電極12、12’、14、14’、14”可在任一非零角度下偏位。
應瞭解的是該交叉桿100中該等每一接合部分J(亦即,交叉點)包括具有一經控制缺陷剖面的一各別活性區域16。在該一陣列100的一具體實施例中,一活性區域16中該經控制缺陷剖面係與相互活性區域16之該經控制缺陷剖面相同。於此具體實施例中,該相同的ALD製程可用以構成每一活性區域16。於該一陣列100之另一具體實施例中,於一活性區域中該經控制缺陷剖面,係與位在至少一其他活性區域16中該經控制缺陷剖面不同。於該一具體實施例中,該等活性區域16之該等材料係選擇性地在不同時間沉積在該電極12上不同的所需位置。以該一方式構成的每一活性區域16將具有與其他活性區域16之每一者不同的缺陷剖面。就其本身而論,在相同的陣列100中可構成不同的記憶電阻裝置10、10’、10”。
每一活性區域16在初始製造後,藉由該等各別電極12、12’、14、14’、14”與該各別的活性區域16作選擇性的接觸而為可個別地定址。例如,假若電極12及14”係以一適合的電壓及極性定址,則記憶電阻裝置A,10係經啟動並切換至該ON狀態或是OFF狀態,以及假若電極12及14係以一適合的電壓及極性定址,則記憶電阻裝置B,10係經啟動並切換至該ON狀態或是OFF狀態。於該陣列100中,應瞭解的是當一或更多個別裝置10係經定址時,當於其間未施以電壓則經定位與該接合部分J相鄰(亦即,未位於該接合部分J中)的該等材料22維持非活性。
於此所揭示的任一具體實施例中,可在一基板(未顯示)上建立該裝置10、10’、10”及/或交叉桿100。該基板可為任何所需材料,包括,但非限定在,絕緣材料或半導體材料。特定基板材料之非限定實例包括二氧化矽、氮化矽、氧化鎂、氧化鋁、藍寶石、鈦酸鍶、玻璃或相似物。該基板亦可包括位在一傳導或半傳導基板上,所列示其中之一材料的一絕緣層。
如先前說明,該裝置10、10’、10”可藉由施以適當電壓橫過該(等)接合部分J在ON與OFF狀態間轉換,為了垂直地驅動該等缺陷通過該活性區域16。所施加之該電壓,至少部分地,係視供該裝置10、10’、10”使用的該材料系統而定。該等電壓之非限定實例範圍係自約1V至約2V(伏特)。再者,於該裝置10、10’、10”中,於作業期間該等電極12、14之間該電場一般而言應大於約100kV/cm(仟伏特/公分)。
於此所揭示該ALD製程產生極為潔淨(例如,少或無針孔)非結晶或結晶層。咸信最終產物之相(phase)並不取決於所使用的該等初始前驅物。進一步地咸信晶粒界面(grain boundary)並未存在或是不致有害地影響該等最終層之性能。
於此賦予一實例係為了進一步說明本揭示內容之具體實施例。應瞭解的是提供此實例係為了說明的目的,且不應視為限定該(等)揭示具體實施例之該範疇。
實例
使用原子層沉積構成複數記憶電阻裝置。使用四(二乙胺基)鈦(IV)作為該金屬前驅物以及使用水作為氧前驅物。於每一裝置中使用鉑電極。針對每一TiO2 /TiO2-x 薄膜之成長該成長溫度及脈衝持續時間係為固定的。針對每一薄膜使用不同的脈衝持續時間用以沉積該等前驅物。一脈衝係為0.7s,該第二脈衝係為0.07s,以及該第三脈衝係為0.007s。針對每一薄膜亦使用一不同的成長溫度。該成長溫度之範圍係自100℃至250℃。
儘管於此實例中在該等薄膜之成長期間,該成長溫度及脈衝持續時間係為固定的,但應瞭解的是假若缺陷(例如,氧空洞)之一連續的梯度係為所需的,則在薄膜/層成長期間該溫度可連續地變化;以及假若需要具有不同缺陷集中的複數區域,則在薄膜/層成長期間該溫度可變化一或更多次。
於第5圖中顯示藉由該ALD製程在三不同溫度下(亦即,100℃、150℃及250℃),每一成長的TiO2 /TiO2-x 薄膜之該O/Ti比(如由拉塞福逆散射譜法(RBS)所測量)。如所圖示,每一薄膜之該O/Ti比係隨著該ALD成長溫度增加而降低,並因而該氧空洞之集中係隨著溫度增加而增加。藉由在該薄膜之整個形成中以一需要方式變化該溫度,可控制該等氧空洞之集中。
該等結果亦顯示可以忽略脈衝持續時間對於氧空洞集中的影響。此係由於,至少部分地,針對每一成長週期在該沉積表面處該ALD製程係受化學性質限制。
於第5圖中亦顯示使用該等各別脈衝持續時間及溫度所構成之該等層的電阻率。如圖所示,其中無缺陷的該等層(亦即,在100℃下構成的該等層)之該電阻率係遠高於其中有缺陷構成的該等層(亦即,在250℃下構成的該等層)之該電阻率。
第6圖圖示當該成長溫度係針對每一ALD製程增加時每一週期之成長率。該等結果圖示在該0.7s脈衝持續時間下該等結果。如圖所示,該成長率隨著該溫度增加而降低。此結果係與複數其他的ALD製程相矛盾,並且由於在此所使用的該材料系統而有所不同。
如於此實例中所示,該裝置10、10’、10”之該氧空洞缺陷剖面與電氣特性二者,可使用於此說明的該經控制ALD製程而有利地加以控制。咸信該一製程可有利地用以控制其他材料系統中,諸如該等於上文中所論及者,該等缺陷。
儘管已詳細地說明複數之具體實施例,但熟知此技藝之人士應顯而易見的是該等揭示的具體實施例可加以修改。因此,該前述說明係視為具示範性而非限定性。
A,10,B,10‧‧‧記憶電阻裝置
J‧‧‧交叉點/接合部分
S‧‧‧表面
T‧‧‧厚度
10‧‧‧記憶電阻裝置
10’,10”‧‧‧裝置
12‧‧‧底部電極
12’,14’,14”‧‧‧電極
14‧‧‧頂部電極
16‧‧‧活性區域
18‧‧‧材料/平行電極組
20‧‧‧平行電極組
22‧‧‧材料
100‧‧‧交叉桿陣列
第1圖係為一記憶電阻裝置的一具體實施例的一半概略透視圖;
第2A圖係為該記憶電阻裝置的一具體實施例的一橫截面視圖;
第2B圖係為一圖表,針對第2A圖之該記憶電阻裝置之該具體實施例圖示一電流對電壓(IV)曲線;
第3A圖係為該記憶電阻裝置之另一具體實施例的一橫截面視圖;
第3B圖係為一圖表,針對第3A圖之該記憶電阻裝置之該具體實施例圖示一電流對電壓(IV)曲線;
第4圖係為包括複數之記體電阻裝置的一交叉桿陣列的一具體實施例的一半概略透視圖;
第5圖係為一圖表,圖示在TiOx 之一原子層沉積製程期間,針對不同的脈衝持續時間圖示氧/鈦比對溫度以及電阻率對溫度二者;以及
第6圖係為一圖表,圖示在TiOx 之一原子層沉積製程期間,每週期之該成長率對該成長溫度。
10‧‧‧記憶電阻裝置
12‧‧‧底部電極
14‧‧‧頂部電極
16‧‧‧活性區域
J‧‧‧交叉點/接合部分
S‧‧‧表面
T‧‧‧厚度

Claims (15)

  1. 一種記憶電阻裝置,其包含:一第一電極;一第二電極,其在一非零度角度下與該第一電極交叉;一活性區域,其係配置在該第一與第二電極之間,以及;在該活性區域中所形成之一單一類型缺陷之一連續梯度,該連續梯度包括沿著整個活性區域的一厚度之該單一類型缺陷的一增強或減弱之集中。
  2. 如申請專利範圍第1項之記憶電阻裝置,其中該活性區域係選自於由一氧化物、一氮化物及一硫化物所組成之群組,以及其中該單一類型缺陷係各別地選自於氧空洞、氮空洞及硫空洞所組成之群組。
  3. 如申請專利範圍第1項之記憶電阻裝置,其中該活性區域厚度的範圍係自約2奈米至約100奈米。
  4. 如申請專利範圍第1項之記憶電阻裝置,其中當該記憶電阻裝置係處於一關閉(OFF)狀態時,該活性區域之一部分大體上沒有該單一類型缺陷。
  5. 如申請專利範圍第4項之記憶電阻裝置,其中i)該部分係與該第一電極相鄰,或ii)該部分係與該第二電極相鄰。
  6. 一種用以製造記憶電阻裝置的方法,該方法包含下列步驟:形成一活性區域,其包括多個金屬氧化物層、多個 金屬氮化物層或多個金屬硫化物層,其中用以形成該等金屬氧化物層中的一者、該等多個金屬氮化物層中的一者或該等多個金屬硫化物層中的一者之一循環包括:將一電極之一表面暴露於一金屬前驅物之一脈衝;將該表面暴露於一氧前驅物、一氮化物前驅物或是一硫化物前驅物的其中之一者;以及控制一溫度,該等暴露步驟係在該溫度下進行,從而控制遍及該金屬氧化物層、該金屬氮化物層或是該金屬硫化物層其中之一者之一厚度的一單一類型缺陷之一集中,以及在每個循環連續地改變該溫度,以在該活性區域中形成該單一類型缺陷之一連續梯度,該連續梯度包括沿著整個活性區域的一厚度之該單一類型缺陷的一增強或減弱之集中。
  7. 如申請專利範圍第6項之方法,其中該表面係暴露於一氧前驅物,其係選自於水、氧電漿及臭氧所組成的群組,或是一氮前驅物,其係選自於NH3 及N2 /H2 所組成的群組,或是一硫化物前驅物,其係為H2 S/N2
  8. 如申請專利範圍第6項之方法,其進一步包含將該連續梯度工程操作,以致該記憶電阻裝置係可以一預定的轉換極性加以操作。
  9. 如申請專利範圍第6項之方法,其進一步包含將該連續梯度工程操作,以致該活性區域顯現一預定的電阻率。
  10. 如申請專利範圍第6項之方法,其中該等暴露步驟係經由原子層沉積而完成。
  11. 一種用以製造記憶電阻裝置的方法,該方法包含下列步驟:將一電極之一表面暴露於一金屬前驅物之一脈衝;將該表面暴露於一氧前驅物、一氮化物前驅物或是一硫化物前驅物的其中之一者,從而形成一金屬氧化物層、一金屬氮化物層或是一金屬硫化物層中的一者,其具有一預訂量的缺陷;以及控制一溫度,該等暴露步驟係在該溫度下進行,從而控制遍及該金屬氧化物層、該金屬氮化物層或是該金屬硫化物層其中之一者之一厚度的該等缺陷之一集中;其中該金屬前驅物為一鈦前驅物,其具有C16 H40 N4 Ti之化學式。
  12. 一種交叉桿陣列,其包含:一第一組之至少二平行電極;一第二組之至少二平行電極,其與該第一組之至少二平行電極在一非零度的角度下交叉;一接合部分,其係在該第一組中至少二平行電極中之一者與該第二組中至少二平行電極中之一者交叉的每一點上形成:以及一活性區域,其係配置在每一接合部分,以及在該等活性區域的每一者中所形成之一單一類型缺陷之一連續梯度,該連續梯度包括沿著整個活性區域 的一厚度之該單一類型缺陷的一增強或減弱之集中。
  13. 如申請專利範圍第12項之交叉桿陣列,其中在該等接合部分的一者中所形成之活性區域中之該連續梯度係不同於在該等接合部分的另一者中所形成之活性區域中之該連續梯度。
  14. 如申請專利範圍第12項之交叉桿陣列,其中在該等活性區域的每一者中之該連續梯度為相同。
  15. 如申請專利範圍第12項之交叉桿陣列,其中每個活性區域係選自於由一氧化物、一氮化物及一硫化物所組成之群組,以及其中該單一類型缺陷係各別地選自於氧空洞、氮空洞及硫空洞所組成之群組。
TW099122820A 2009-07-13 2010-07-12 記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列 TWI500192B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/050433 WO2011008195A2 (en) 2009-07-13 2009-07-13 Memristive device

Publications (2)

Publication Number Publication Date
TW201110439A TW201110439A (en) 2011-03-16
TWI500192B true TWI500192B (zh) 2015-09-11

Family

ID=43450023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122820A TWI500192B (zh) 2009-07-13 2010-07-12 記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列

Country Status (3)

Country Link
US (1) US8575585B2 (zh)
TW (1) TWI500192B (zh)
WO (1) WO2011008195A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
GB2482666B (en) * 2010-08-03 2012-06-20 Dna Electronics Ltd Chemical sensor
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
KR102092772B1 (ko) * 2013-03-27 2020-03-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
WO2015012839A1 (en) * 2013-07-25 2015-01-29 Hewlett-Packard Development Company, L.P. Resistive memory device having field enhanced features
US9831427B1 (en) 2014-08-21 2017-11-28 National Technology & Engineering Solutions Of Sandia, Llc Ion-barrier for memristors/ReRAM and methods thereof
GB2552747A (en) 2015-04-23 2018-02-07 Halliburton Energy Services Inc Spectrally programmable memristor
US10505109B1 (en) * 2018-05-23 2019-12-10 Purdue Research Foundation Phase transition based resistive random-access memory
DE102022104831A1 (de) 2022-03-01 2023-09-07 TechIFab GmbH Memristive struktur, memristives kreuzschienen-array und verfahren dafür

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159867A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor Corporation Multi-layer conductive memory device
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
TW200917255A (en) * 2007-06-25 2009-04-16 Sandisk 3D Llc High forward current diodes for reverse write 3D cell and method of making thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458621B1 (en) 2001-08-01 2002-10-01 Hewlett-Packard Company Batch fabricated molecular electronic devices with cost-effective lithographic electrodes
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
JP3798276B2 (ja) * 2001-08-16 2006-07-19 三菱電機株式会社 電気化学素子及び電気化学素子装置
US6689658B2 (en) 2002-01-28 2004-02-10 Silicon Based Technology Corp. Methods of fabricating a stack-gate flash memory array
US9104975B2 (en) * 2002-03-12 2015-08-11 Knowmtech, Llc Memristor apparatus
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US6855647B2 (en) 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
JP4392336B2 (ja) * 2004-03-25 2009-12-24 パナソニック株式会社 強誘電体容量素子の製造方法
EP1844503A1 (en) * 2005-01-21 2007-10-17 Koninklijke Philips Electronics N.V. Polymer light-emitting diode and a method of manufacturing it
KR100646795B1 (ko) * 2005-09-08 2006-11-23 한양대학교 산학협력단 불순물이 계단형 농도로 첨가되는 정공수송층을 포함하는유기발광소자 및 그 제조방법
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
KR100862666B1 (ko) * 2007-08-16 2008-10-10 삼성전자주식회사 전기-유전 영동 디스플레이 소자
US8332340B2 (en) * 2007-12-05 2012-12-11 Hewlett-Packard Development Company, L.P. Hybrid microscale-nanoscale neuromorphic integrated circuit
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US7898844B2 (en) * 2008-10-31 2011-03-01 Seagate Technology, Llc Magnetic tunnel junction and memristor apparatus
CN102265397B (zh) * 2008-12-23 2014-10-29 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
US7985962B2 (en) * 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
WO2010077245A1 (en) * 2008-12-30 2010-07-08 Hewlett-Packard Development Company, L.P. Mutliplexer/de-multiplexer memristive device
US9000411B2 (en) * 2009-01-06 2015-04-07 Hewlett-Packard Development Company, L.P. Memristor devices configured to control bubble formation
WO2010082928A1 (en) * 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
US8471234B2 (en) * 2009-01-20 2013-06-25 Hewlett-Packard Development Company, L.P. Multilayer memristive devices
WO2010085226A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Development Company, L.P. Using alloy electrodes to dope memristors
WO2010087854A1 (en) * 2009-01-30 2010-08-05 Hewlett-Packard Development Company, L.P. Memristive transistor memory
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
US20120001143A1 (en) * 2009-03-27 2012-01-05 Dmitri Borisovich Strukov Switchable Junction with Intrinsic Diode
US8093575B2 (en) * 2009-04-20 2012-01-10 Hewlett-Packard Development Company, L.P. Memristive device with a bi-metallic electrode
KR101530118B1 (ko) * 2009-07-10 2015-06-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 진성 정류기를 갖는 멤리스티브 접합

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159867A1 (en) * 2002-08-02 2004-08-19 Unity Semiconductor Corporation Multi-layer conductive memory device
TW200849244A (en) * 2007-02-27 2008-12-16 Ibm Rectifying element for a crosspoint based memory array architecture
TW200917255A (en) * 2007-06-25 2009-04-16 Sandisk 3D Llc High forward current diodes for reverse write 3D cell and method of making thereof

Also Published As

Publication number Publication date
US20120104342A1 (en) 2012-05-03
US8575585B2 (en) 2013-11-05
WO2011008195A3 (en) 2011-09-22
WO2011008195A2 (en) 2011-01-20
TW201110439A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
TWI500192B (zh) 記憶電阻裝置、用以製造記憶電阻裝置的方法以及交叉桿陣列
KR101133832B1 (ko) 저항 스위칭 집적 회로 메모리, 저항 스위칭 메모리의 형성 방법 및 비휘발성 저항 스위칭 집적 회로 메모리의 제조 방법
US9735355B2 (en) Electrically actuated switch
US8724369B2 (en) Composition of memory cell with resistance-switching layers
KR100731936B1 (ko) 비대칭 결정 구조의 메모리 셀 및 그 형성 방법
TWI246711B (en) Oxygen content system and method for controlling memory resistance properties
JP7020690B2 (ja) メモリスタ素子およびその製造の方法
US20100155686A1 (en) Memristive device
EP2361438B1 (en) Electrically actuated device and method of controlling the formation of dopants therein
EP2583323A2 (en) Composition of memory cell with resistance-switching layers
WO2009114796A1 (en) Correlated electron material with morphological formations
EP3602561B1 (en) A switching resistor and method of making such a device
US8502188B2 (en) Electrically actuated device
US20120085985A1 (en) Electrically actuated device
US10043973B2 (en) Resistance random access memory device
JP5201138B2 (ja) 半導体装置及びその駆動方法
JP2004241396A (ja) 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
WO2016122445A1 (en) Resistive memory arrays with a negative temperature coefficient of resistance material
JP2010114231A (ja) 抵抗変化型素子および抵抗変化型素子製造方法
US20160225823A1 (en) Switching resistance memory devices with interfacial channels
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
US9018083B2 (en) Electrically actuated device and method of controlling the formation of dopants therein

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees