TWI497758B - 發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置 - Google Patents

發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置 Download PDF

Info

Publication number
TWI497758B
TWI497758B TW101138843A TW101138843A TWI497758B TW I497758 B TWI497758 B TW I497758B TW 101138843 A TW101138843 A TW 101138843A TW 101138843 A TW101138843 A TW 101138843A TW I497758 B TWI497758 B TW I497758B
Authority
TW
Taiwan
Prior art keywords
light
layer
emitting diode
substrate
compound semiconductor
Prior art date
Application number
TW101138843A
Other languages
English (en)
Other versions
TW201324849A (zh
Inventor
Atsushi Matsumura
Yuu TOKUNAGA
Original Assignee
Showa Denko Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko Kk filed Critical Showa Denko Kk
Publication of TW201324849A publication Critical patent/TW201324849A/zh
Application granted granted Critical
Publication of TWI497758B publication Critical patent/TWI497758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置
本發明係有關一種發光二極體、發光二極體的製造方法、發光二極體燈及照明裝置，特別是有關具有優異的光取出效率之發光二極體及其製造方法、具備該發光二極體之發光二極體燈及照明裝置。
本案係依據2011年10月25日於日本申請的特願2011-234005號主張優先權，並將該內容引用於此。
以往，關於發出紅色光、紅外光的發光二極體(英文簡稱：LED)，可知有例如具備包含砷化鋁鎵(組成式AlX Ga1-X As；0≦X≦1)的發光層或包含砷化銦鎵(組成式InX Ga1-X As；0≦X≦1)的發光層者。另外，關於發出紅色、橙色、黃色或黃綠色的可見光之發光二極體，可知有例如具備包含燐化鋁鎵銦(組成式(AlX Ga1-X )Y In1-Y P；0≦X≦1，0<Y≦1)的發光層者。
又，在具備此種發光層的發光二極體中，於與基板相反之側之表面，設置有由接合銲墊與連接於接合銲墊的線狀部所構成的表面電極。
例如，在專利文獻1中，記載有一種半導體發光裝置，其係貫通活性層及其上側層而形成孔部，在除去此孔部內的活性層及其上側層之部分隔著絕緣膜設置引線接合部，將引線接合部連接於線狀電極。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特許第4058937號公報
以往的發光二極體中，要求進一步提高光取出效率。特別是在藉大電流驅動而高亮度發光之發光二極體中，更要求提高光取出效率。
本發明是有鑑於上述情況而做成者，目的是提供可得到優異的光取出效率之發光二極體及其製造方法、具備該發光二極體之發光二極體燈及照明裝置。
本發明為了達到上述目的，特別著重於與基板相反之側之表面的光吸收而反覆鑽研。其結果，發現作成阻礙供給至配置於與屬表面電極之一部分的接合銲墊在俯視時重疊的區域的發光層之電流，將接合銲墊正下方的發光強度減弱而減低被接合銲墊吸收的光即可，因而思及本發明。亦即，本發明採用了以下構成。
(1)一種發光二極體，其特徵為具備：化合物半導體層，其依序含有設置於基板上的發光層及蝕刻停止層；歐姆接觸電極，其設置於前述基板與前述化合物半導體層之間；歐姆電極，其設置於前述化合物半導體層中與前述基板相反之側；表面電極，其包含以覆蓋前述歐姆電極之表面的方式設置的枝部、及連結於前述枝部的銲墊部；及電流遮斷部，其設置於前述發光層中配置成與前述銲墊部在俯視時重疊的區域之銲墊下發光層、以及配置成與前述銲墊部在俯視時重疊的區域以外的區域之 發光層之間，阻礙被供給至前述銲墊下發光層之電流。
(2)如(1)記載之發光二極體，其中前述電流遮斷部係以包圍前述銲墊下發光層的方式配置成俯視時呈環狀。
(3)如(1)或(2)記載之發光二極體，其中前述電流遮斷部係由空間所構成。
又，本案發明人為了達到上述目的，特別著重於與基板相反之側之表面的光吸收而反覆鑽研，其結果，發現只要設成僅在與屬表面電極之一部分的接合銲墊在俯視時不重疊的區域形成發光層，而不在接合銲墊的正下方發光，藉此來減低被接合銲墊所吸收的光即可，因而思及本發明。亦即，本發明採用了以下構成。
(4)一種發光二極體，其特徵為具備：化合物半導體層，其依序含有設置於基板上的發光層及蝕刻停止層；歐姆接觸電極，其設置於前述基板與前述化合物半導體層之間；歐姆電極，其設置於前述化合物半導體層中與前述基板相反之側；及表面電極，其包含以覆蓋前述歐姆電極之表面的方式設置的枝部、及連結於前述枝部的銲墊部；俯視時，前述發光層只形成於沒有與前述銲墊部重疊的區域。
(5)如(4)記載之發光二極體，其中前述發光層係配置成包圍電流遮斷部，該電流遮斷部係設置成俯視時與前述銲墊部重疊的區域。
(6)如(1)(2)(4)(5)中任一者記載之發光二極體，其中前述電流遮斷部係由埋入絕緣材料而構成者。
(7)如(1)(2)(4)(5)中任一者記載之發光二極體，其中 前述電流遮斷部係包含反射層、及配置於前述反射層與前述化合物半導體層之間的透明絕緣材料層。
(8)如(1)~(7)中任一者記載之發光二極體，其中前述基板為Ge基板、GaP基板、GaAs基板或金屬基板中之任一者。
(9)如(1)~(8)中任一者記載之發光二極體，其中前述銲墊部在俯視時為圓形。
(10)如(1)~(9)中任一者記載之發光二極體，其中前述發光層係由AlGaAs、InGaAs、或AlGaInP之任一者所構成。
(11)如(1)~(10)中任一者記載之發光二極體，其中前述歐姆接觸電極係形成於俯視時沒有與前述銲墊部重疊的區域。
(12)一種發光二極體燈，其特徵為：具備如(1)~(11)中任一者記載之發光二極體。
(13)一種照明裝置，其係搭載有複數個如(1)~(11)中任一者記載之發光二極體。
(14)一種發光二極體之製造方法，係具備具有銲墊部之表面電極的發光二極體之製造方法，其特徵為具備以下步驟：形成化合物半導體層的步驟，其係於成長用基板上形成依序包含蝕刻停止層與發光層的化合物半導體層；設置電流遮斷部的步驟，其係藉由依序進行乾式蝕刻法與濕式蝕刻法，而於前述化合物半導體層之俯視圖中在前述銲墊部的周圍，設置由貫通前述發光層的凹部所構成的電流遮斷部；形成歐姆接觸電極的步驟，其 係於前述化合物半導體層上形成歐姆接觸電極；除去成長用基板的步驟，其係於前述化合物半導體層之前述歐姆接觸電極側接合基板，且除去前述成長用基板；形成前述歐姆電極的步驟，其係於前述化合物半導體層中與前述歐姆接觸電極相反的一側，形成歐姆電極；以及形成表面電極的步驟，其係藉由以覆蓋前述歐姆電極的表面的方式形成枝部，並且形成連結於前述枝部的前述銲墊部，而形成表面電極。
(15)如(14)記載之發光二極體的製造方法，其中藉由將絕緣材料埋入前述凹部內而形成前述電流遮斷部。
(16)如(15)記載之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；前述絕緣材料之埋入係藉由在形成前述透光膜的步驟中將該透光膜埋入前述凹部內來進行。
(17)如(14)記載之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料埋入前述凹部，藉此形成前述電流遮斷部。
(18)如(17)記載之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；更具備在進行除去前述成長用基板的步驟前，於前述透光膜上形成反射層的步驟；前述透明絕緣材料之沉積係於形成前述透光膜之際進行，前述金屬材料之埋 入係在形成前述反射層的步驟中進行。
(19)一種發光二極體之製造方法，其係具備具有銲墊部之表面電極的發光二極體之製造方法，其特徵為具備以下步驟：於成長用基板上，形成依序包含蝕刻停止層與發光層的化合物半導體層之步驟；藉由依序進行乾式蝕刻法與濕式蝕刻法，而於前述化合物半導體層之俯視圖中在前述銲墊部的正下方，設置由貫通前述發光層的凹部所構成的電流遮斷部之步驟；於前述化合物半導體層上形成歐姆接觸電極之步驟；於前述化合物半導體層之前述歐姆接觸電極側接合基板，且除去前述成長用基板之步驟；於前述化合物半導體層中與前述歐姆接觸電極相反的一側，形成前述歐姆電極之步驟；及以覆蓋前述歐姆電極的表面的方式形成枝部，並且形成連結於前述枝部的銲墊部，而形成表面電極之步驟。
(20)如(19)記載之發光二極體的製造方法，其中藉由將絕緣材料埋入前述凹部內而形成前述電流遮斷部。
(21)如(20)記載之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；前述絕緣材料之埋入係藉由在形成前述透光膜的步驟中將該透光膜埋入前述凹部內來進行。
(22)如(19)記載之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料埋入前述凹部，藉此形成前述電流遮斷部。
(23)如(22)記載之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；更具備在進行除去前述成長用基板的步驟前，於前述透光膜上形成反射層的步驟；前述透明絕緣材料之沉積係於形成前述透光膜之際進行，前述金屬材料之埋入係在形成前述反射層的步驟中進行。
(24)如(19)記載之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料及絕緣材料依序埋入前述凹部，藉此形成前述電流遮斷部。
又，在本發明中，於「基板」與「歐姆電極」之間除了「接合層」、「反射層」之外也可適當的加入周知的機能層，在其他層之間也可適當的加入周知的機能層。
根據本發明之發光二極體，因為可做成將接合銲墊的正下方的發光強度減弱或在接合銲墊的正下方不發光，故可減低在發光層發光的光中被接合銲墊所吸收的光量。因此，本發明之發光二極體是可適用於光取出效率優異，特別是藉由大電流驅動而高度發光的發光二極體。
在本發明的發光二極體之製造方法中，可得到光取出效率優異的發光二極體，其係組合能以高精度控制俯視形狀的乾式蝕刻法、及藉由使用蝕刻停止層而可高精 度控制深度尺寸的濕式蝕刻法，而設置由既定形狀的凹部所構成之電流遮斷部，藉此阻斷流入表面電極的銲墊部正下方的電流。
詳言之，乾式蝕刻法係難以將想要的深度之凹部以高精度形成之蝕刻方法。因此，只以乾式蝕刻法設置凹部的話，會有凹部的深度方向的尺寸精度不夠、凹部的深度太深之虞。
另外，濕式蝕刻法則難以將側面垂直的凹部以高精度形成。因此，只以濕式蝕刻法設置凹部的話，為了形成想要的深度之凹部，則會有不得不除去超出原本所需要的化合物半導體層部分之虞。
對此，在本發明的發光二極體之製造方法中，藉由乾式蝕刻法以高精度將俯視時所需的範圍於垂直方向蝕刻，之後，藉由使用蝕刻停止層的濕式蝕刻法蝕刻至達到蝕刻停止層為止，而高精度地形成既定的俯視形狀及深度的凹部。
 [實施發明之形態]
以下，以圖來說明關於適用本發明之實施形態的發光二極體及其製造方法、發光二極體燈及照明裝置。又，以下說明中所用的圖，為了使特徵簡單明瞭，方便上亦會將特徵的部分放大表示，各構成要素之尺寸比例不限於與實際上相同。另外，在以下說明中所例示的材料、尺寸等為舉例，本發明不限定於前述者，只要是不逸脫本發明之要旨者皆可適時變更而實施。
「第一實施形態」 [發光二極體]
圖1是表示本發明之發光二極體的一例之剖面模式圖。圖2A是表示圖1所示之發光二極體的表面電極與電流遮斷部的平面模式圖。圖1是對應圖2A所示之A-A’線的剖面圖。
本實施形態之發光二極體100具備：金屬基板1(基板)、含有發光層24的化合物半導體層10、歐姆接觸電極7、歐姆電極11、表面電極12、電流遮斷部13。圖1所示之發光二極體100中，在金屬基板1與化合物半導體層10之間，從金屬基板1側依序設有接合層4、障壁層5與反射層6。另外，圖1所示之歐姆接觸電極7是由在俯視時為複數個點狀的導電性構件所構成，各歐姆接觸電極7之間填充了透光膜8。
圖1所示之發光二極體雖然舉以金屬基板作為基板之例，但本發明之基板不限於金屬基板，亦可使用熱膨脹係數與成長用基板相近的材料所構成者。本發明之發光二極體係藉由在成長用基板上形成含有發光層之化合物半導體層後，貼換(接合)於別的基板(接合基板)，而後除去成長用來製造，但其基板之熱膨脹係數與成長用基板相差太大時，接合前所形成的電流遮斷部與接合後所形成的銲墊部之位置偏差會變大，因此，基板係以由熱膨脹係數與成長用基板相近的材料所構成者較佳。
為了讓接合前所形成的電流遮斷部與接合後所形成的銲墊部之位置偏差在不減損本發明之效果的範圍內， 成長用基板與接合基板的熱膨脹係數之差異較佳為±1.5ppm/K。具體而言，在使用通常使用的基板(例如GaAs基板(熱膨脹係數：6.0ppm/K))作為成長用基板的情況下，以接合基板來說，可使用Ge基板(熱膨脹係數：5.5ppm/K)、GaP基板(熱膨脹係數：5.3ppm/K)、及已調整熱膨脹係數的金屬基板(後述)等。以下，詳述關於使用金屬基板作為接合基板之例。
<金屬基板>
本實施形態之發光二極體100，具有由複數(本實施形態中為3層)的金屬層1a、1b、1b與覆蓋其上面1ba及下面1bb之對蝕刻液具耐受性的金屬保護膜2所構成的金屬基板1作為基板。金屬基板1之側面較佳為以金屬保護膜2覆蓋。因為金屬保護膜2對蝕刻液具耐受性，因此在使用除去包含發光層24的化合物半導體層10之成長用基板的蝕刻液而蝕刻之際，能抑制金屬基板之腐蝕。
再者，亦可使用沒有以金屬保護膜2覆蓋的金屬基板。
金屬基板1的厚度較佳為50μm以上150μm以下。在金屬基板1的厚度大於150μm的情況下，發光二極體的製造成本會上升因此並不理想。又，在金屬基板1的厚度小於50μm的情況下，在處理金屬基板1時容易發生破裂，缺損，翹曲等，會有發生使製造良率降低之虞。
(金屬層)
金屬基板1的複數個金屬層，係以第1金屬層和第2金屬層交互積層而成者較佳。關於金屬基板1中之第1金 屬層及第2金屬層的層數，係以第1金屬層和第2金屬層加起來的總層數設為3~9層較佳，設為3~5層更佳。在第1金屬層和第2金屬層的總層數設為2層的情況下，在厚度方向之熱膨脹會變不均衡，金屬基板1會發生翹曲。反之，在第1金屬層和第2金屬層的總層數設為多於9層的情況下，有必要將第1金屬層和第2金屬層的層厚分別薄化。要將包含第1金屬層或第2金屬層的單層基板之層厚作薄是困難的，且各層的層厚形成不均一會導致使發光二極體100的特性發生不均之虞。再者，因單層基板的製造困難，故亦會發生發光二極體100的製造成本上升之虞。
另外，金屬基板1中之第1金屬層和第2金屬層的總層數設為奇數更佳。第1金屬層和第2金屬層的總層數設為奇數時，最外層的金屬層為以相同金屬材料構成者較佳。於該情況，例如，從外側將與金屬基板1的切斷預定線相當的部分進行蝕刻等之際，可使用相同蝕刻液對表背之最外層的金屬層進行濕式蝕刻，因此較佳。
<第1金屬層>
金屬層的層數為奇數的情況下，第1金屬層配置在最外層(在圖1所示之金屬基板1中之本實施形態中以符號1b表示)。在第2金屬層是使用熱膨脹係數比化合物半導體層10的熱膨脹係數還小的材料之情況下，第1金屬層係以包含至少熱膨脹係數比化合物半導體層10的熱膨脹係數還大的材料較佳。藉由形成該構成，因金屬基板1整體的熱膨脹係數成為接近化合物半導體層10的熱膨脹係數，故可在接合化合物半導體層10和金屬基板1之際抑制金 屬基板1翹曲或破裂，可提升發光二極體100的製造良率。因此，在第2金屬層是使用熱膨脹係數比化合物半導體層10的熱膨脹係數還大的材料之情況下，第1金屬層係由至少熱膨脹係數比化合物半導體層10的熱膨脹係數小的材料所構成者較佳。
關於第1金屬層，係以例如使用銀(熱膨脹係數=18.9ppm/K)，銅(熱膨脹係數=16.5ppm/K)，金(熱膨脹係數=14.2ppm/K)，鋁(熱膨脹係數=23.1ppm/K)，鎳(熱膨脹係數=13.4ppm/K)及該等合金等較佳。第1金屬層為由鋁、銅、銀、金、鎳或該等合金所構成的情況下，放熱性優異，更能抑制接合之際的基板破裂，能施加高電壓以高亮度發光。
第1金屬層的層厚設為5μm以上50μm以下較佳，設為5μm以上20μm以下更佳。
此外，第1金屬層的層厚和第2金屬層的層厚亦可不同。再者，金屬基板1之第1金屬層及/或第2金屬層為複數的情況下，各層的層厚亦可分別不同。
第1金屬層之總厚度，係以金屬基板1厚度的5%以上50%以下較佳，10%以上30%以下更佳，15%以上25%以下又更佳。第1金屬層之總厚度小於金屬基板1厚度的5%之情況下，熱膨脹係數高的第1金屬層之效果變小，散熱機能降低。反之，第1金屬層的厚度超過金屬基板1厚度的50%之情況下，無法抑制將金屬基板1連接於化合物半導體層10時因熱所致金屬基板1之破裂。即，因第1金屬層和化合物半導體層10之間的熱膨脹係數差大，而發生 因熱致使金屬基板1破裂，招致發生接合不良的情況。
特別是在第1金屬層是使用銅的情況時，銅之總厚度，以金屬基板1厚度的5%以上40%以下較佳，10%以上30%以下更佳，15%以上25%以下又更佳。
另外，第1金屬層的層厚設為5μm以上30μm以下較佳，設為5μm以上20μm以下更佳。
<第2金屬層>
金屬層的層數為奇數的情況下，第2金屬層配置在內側(在圖1所示之金屬基板1中之本實施形態中以符號1a表示)。第1金屬層是使用熱膨脹係數比化合物半導體層10的還大的材料之情況下，第2金屬層以熱膨脹係數是小於化合物半導體層10的熱膨脹係數的材料較佳。藉由形成該構成，因金屬基板1整體之熱膨脹係數成為接近化合物半導體層10的熱膨脹係數，故可在接合化合物半導體層10和金屬基板1之際抑制金屬基板翹曲或破裂，可提升發光二極體100的製造良率。因此，在第1金屬層是使用熱膨脹係數比化合物半導體層10的熱膨脹係數還小的材料之情況下，第2金屬層係以由熱膨脹係數是大於化合物半導體層10的熱膨脹係數之材料所構成者較佳。
另外，第2金屬層的材料為具有化合物半導體層10之熱膨脹係數±1.5ppm/K以內的熱膨脹係數之材料者較佳，在此情況下，放熱性優異，更能抑制化合物半導體層10與金屬基板1於接合之際所致金屬基板1之破裂。
例如，在化合物半導體層10是使用AlGaInP層(熱膨脹係數=約5.3ppm/K)的情況下，第2金屬層以使用鉬(熱 膨脹係數=5.1ppm/K)，鎢(熱膨脹係數=4.3ppm/K)、鉻(熱膨脹係數=4.9ppm/K)及該等合金等較佳。
(金屬保護膜)
作為金屬保護膜2之材料，可使用銅、銀、鎳、鉻、白金、金等，較佳為使用含有密接性優異的鉻或鎳之中至少任一者與化學性穩定的白金或金之中至少任一者的金屬膜，最適宜者為使用從金屬層側依序積層與金屬層密接性的良好的鎳膜及耐藥品優異的金膜之積層膜。
金屬保護膜2的厚度無特別限制，從對蝕刻液的耐受性和成本的平衡而言，為0.2~5μm，較佳為0.5~3μm是適當範圍。在高價的金之情況，厚度為2μm以下是理想的。
關於本實施形態的發光二極體100，係在含有發光層24的化合物半導體層10上接合有金屬基板1的發光二極體100，由於金屬基板1是由複數個金屬層、及覆蓋複數個金屬層之上面及下面的金屬保護膜2所構成，因此放熱性優異，能以大電流驅動而高度發光，且在金屬基板1接合於化合物半導體層10之後，利用蝕刻法除去成長用基板的步驟中，金屬基板1變得不易劣化。
另外，在本實施形態之發光二極體100中，第1金屬層和第2金屬層交互積層而成為金屬基板1，將第1金屬層和第2金屬層中之任一者做成熱膨脹係數做成比化合物半導體層10的材料之熱膨脹係數還大，而將另一者做成熱膨脹係數比化合物半導體層10的材料之熱膨脹係數還小的情況下，因為作為金屬基板全體的熱膨脹係數接近 化合物半導體層的熱膨脹係數，故可抑制化合物半導體層10與金屬基板1在接合時金屬基板1之破裂，而可提升製造良率。
在本實施形態之發光二極體100中，作為金屬基板1，第1金屬層由銅構成，第2金屬層由鉬構成，第1金屬層和第2金屬層的總層數設為3以上9層以下的情況時，放熱性優異，更可抑制化合物半導體層10與金屬基板1在接合時金屬基板1之破裂，且施加高電壓能以高亮度發光。另外，在此情況下，因為以容易加工的銅包夾著機械性強度高的鉬，故切斷等之加工容易，而成為尺寸精度高的發光二極體100。
另外，亦可在金屬基板1之表面形成黏晶用的共晶金屬層。此情況下，在將單片化的發光二極體100黏晶接合時，與作為接合面之金屬基板1之接合可形成電性接觸穩定的共晶接合。
<接合層>
接合層4是用於將化合物半導體層10等接合於金屬基板1之層。作為接合層4的材料，係使用化學性穩定、與金屬基板1之接合非常強固之熔點低的Au系共晶金屬等。作為Au系共晶金屬，例如可舉出AuGe、AuSn、AuSi、AuIn等之合金的共晶組成。另外，作為接合層4，在金屬基板1之金屬保護膜2係從金屬基板1側依序形成有Ni膜與Au膜的情況下，較佳為使用AuSi。
<障壁層>
障壁層5為，抑制金屬基板1所含的金屬擴散而和反 射層6發生反應者。作為障壁層5的材料，可使用鎳、鈦、白金、鉻、鉭、鎢、鉬等。作為障壁層5的材料，可藉由兩種類以上的金屬之組合，例如白金和鈦之組合等而可提升阻障的性能。組合兩種類以上的金屬之障壁層5可為由兩種類以上的金屬構成的合金層，亦可為積層兩種類以上的金屬膜而成之積層體。
再者，亦可藉由於接合層4之材料添加可使用於障壁層5之前述材料，將接合層4做成兼具障壁層5者。在此情況下，則無設置障壁層5的必要而可簡化製造步驟。
<反射層>
反射層6係為，使來自發光層24的光反射，而可提升光取出效率者，藉由設置反射層6，可使發光二極體100更高亮度化。作為反射層6的材料，可使用AgPdCu合金(APC)、金、銅、銀、鋁等之金屬及其等之合金等。該等的材料光反射率高，光反射率可設為90%以上。
<透光層>
透光層8係形成填充於構成歐姆接觸電極7的點狀導電性構件間。作為透光層8的材料，可使用ITO、SiO2 、IZO、Si3 N4 、TiO2 、TiN等。
<化合物半導體層>
化合物半導體層10係為，包含發光層24，積層成長複數個磊晶之層所構成的化合物半導體的積層構造體。
作為化合物半導體層10可利用例如發光效率高、且基板接合技術經確立的AlGaInP層或AlGaInAs層等。AlGaInP層係由通式(AlX Ga1-X )Y In1-Y P(0≦X≦1，0< Y≦1)所表示的材料所構成之層。該組成係因應發光二極體的發光波長而決定。例如，製作發出紅色及紅外光的發光二極體100之際所用的AlGaInAs層之情況亦同樣，構成材料之組成係因應發光二極體100的發光波長而決定。
化合物半導體層10係n型或p型之任一傳導型化合物半導體，且在內部形成pn接合。AlGaInAs亦包括AlGaAs、GaInAs、GaAs等。
此外，化合物半導體層10之表面的極性為p型、n型任一者皆可。
圖1所示的化合物半導體層10係由，接觸層22c、表面粗面化層23aa、蝕刻停止層31、包覆層23ab、發光層24、包覆層23b、及電流擴散層25所構成。
接觸層22c係用以降低歐姆(Ohmic)電極的接觸電阻之層，接觸層22c係例如由摻雜Si的n型GaAs所構成，且載體濃度設為1×1018 cm-3 ，層厚設為0.05μm。
另外，接觸層22c係在俯視時與歐姆電極11呈現相同形狀。因此，如圖1所示，設有歐姆電極11和表面電極12的面係作為表面粗面化層23aa的表面。
又，在本實施形態中，將接觸層22c設為在俯視時與歐姆電極11同形狀，但接觸層22c的俯視形狀不限於如圖1所示的例子。例如亦可將接觸層22c設為與表面粗面化層23aa為相同俯視形狀。此情況下，設有歐姆電極11和表面電極12的面成為接觸層22c的表面。
表面粗面化層23aa係為了讓光取出效率提升而使表面粗化者。表面粗面化層23aa係例如由摻雜Si的n型 (Al0.5 Ga0.5 )0.5 In0.5 P所構成，且可將載體濃度設為3×1018 cm-3 ，層厚設為3μm。
蝕刻停止層31係在形成電流遮斷部13之際所進行之於化合物半導體層10設置貫通發光層24的凹部之蝕刻時，發揮作為停止的功能。用於蝕刻停止層31之材料，可用摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P、摻雜Si的n型(Al0.7 Ga0.3 )0.5 As，可因應蝕刻條件適當的決定化合物半導體層10。
用於蝕刻停止層31之材料，例如在將貫通發光層24之凹部用鹽酸(將其稀釋亦可)濕式蝕刻的情況下，較佳是由AlGaAs(不依據組成而作用為蝕刻停止層，但為了抑制光吸收，Al組成在0.7以上較佳)所組成者，使用硫酸過水液(硫酸與過氧化氫之混合液)、氨過氧化氫(氨水與過氧化氫之混合液)將貫通發光層24之凹部濕式蝕刻的情況下，由AlGaInP所構成者較佳。就與發光層24之材料的組合而言，發光層24為P系材料(例如AlGaInP)的情況下，蝕刻停止層31為As系材料(例如AlGaAs)較佳，另外，發光層24為As系材料(例如AlGaAs)的情況下，蝕刻停止層31為P系材料(例如AlGaInP)較佳。只以乾式蝕刻形成貫通發光層24之凹部的情況下，蝕刻停止層可設成由與表面粗面化相同材料構成者。在此情況下，較佳為按蝕刻程度預先做成較厚。
另外，蝕刻停止層31可做成由與表面粗面化層23aa相同材料所構成者。此情況下，比起蝕刻停止層31與表面粗面化層23aa係由不同材料形成的情況下，由於表面 粗面化層23aa作為兼具蝕刻停止層31且蝕刻停止層31可與表面粗面化層23aa同時形成，因此生產性變得較優異。
包覆層23ab係為雙異質接合構造的要素者。包覆層23ab可為例如由摻雜Si的n型Al0.5 In0.5 P所構成，載體濃度設為3×1018 cm-3 ，層厚設為0.5μm者。
發光層24較佳為由AlGaAs、GaInAs或AlGaInP中的任一者所構成者，例如，由未摻雜的(Al0.1 Ga0.9 )0.5 In0.5 P/(Al0.5 Ga0.5 )0.5 In0.5 P之20對的積層構造所構成，且層厚設為0.2μm者。
發光層24係具有雙異質接合構造(Double Hetero：DH)、單一量子阱構造(Single Quantum Well：SQW)或多重量子阱構造(Multi Quantum Well：MQW)等之構造。在此，雙異質接合構造係封入擔任放射再結合的載體之構造。又，量子阱構造係具有阱層和包夾阱層的2個障壁層之構造，SQW為具有1個阱層，MQW為具有2個以上的阱層。為了從發光層24獲得單色性優異的發光時，以使用MQW構造作為發光層24較佳。
包覆層23b可為例如由摻雜Mg的p型Al0.5 In0.5 P所構成，且載體濃度設為8×1017 cm-3 ，層厚設為0.5μm者。
電流擴散層25可為例如由摻雜Mg的p型GaP層所構成，且載體濃度設為5×1018 cm-3 ，層厚設為2μm者。
化合物半導體層10的構成未限於上述記載之構造，例如亦可具有用以限制元件驅動電流之流通區域的電流阻止層或電流狹窄層等。此外，亦可在包覆層23ab和發 光層24之間設置引導層。另外，較佳為設置接觸層22c、蝕刻停止層31、表面粗面化層23aa，但亦可不設置。
(電極構造)
圖2B係顯示圖1所示之發光二極體的歐姆電極的俯視模式圖。圖2C係顯示圖1所示之歐姆接觸電極的俯視模式圖。圖2D係重疊描繪圖1所示之表面電極、電流遮斷部、歐姆電極、歐姆接觸電極的俯視模式圖。又，圖2B~圖2D係顯示對應圖2A之俯視模式圖之區域的俯視圖。
<表面電極>
如圖1及圖2A所示，表面電極12係由接合銲墊之銲墊部12a和線狀部(枝部)12b所構成。線狀部12b係設置成包覆歐姆電極之表面。銲墊部12a係與線狀部12b連接而成為一體。
表面電極12較佳係由積層兩種類以上之金屬膜而成的積層體所構成者。具體而言，可使用Au膜、Ti膜和Au之積層體(以下有表示成「Au/Ti/Au」的情形，關於其他金屬膜之積層體也會以相同方式表示。)，Au/Pt/Au、Au/Cr/Au、Au/Ta/Au、Au/W/Au、Au/Mo/Au等。
銲墊部12a俯視時為圓形，易於引線接合，因而較佳，但亦可為圓形以外的形狀。
銲墊部12a之尺寸在俯視時銲墊部12a為圓形的情況下，可設為例如直徑50~150μm左右。
如圖2A所示，線狀部12b係由：在通過圓形狀的銲墊部12a之中心的直線上且從包夾著直徑的周端(周端部)12aaa、12aab朝互逆方向延伸的2條第1直線部12baa、 12bab；及在正交於第1直線部12baa、12bab的方向延伸之6條第2直線部12bba、12bbb、12bca、12bcb、12bcc、12bcd所構成。
又，在本實施形態中，線狀部12b雖由2條第1直線部和6條第2直線部所構成，但第1直線部及第2直線部之條數未特別受限。
第2直線部12bba、12bbb分別連接於第1直線部12baa、12bab的周端部12aaa、12aab之相反側的端部，而自銲墊部12a疏離配置。另一方面，第2直線部12bca、12bcb、12bcc、12bcd分別從2個周端部12aaa、12aab間的一圓弧側和另一圓弧側之分別的2個周端部12aba、12abb、12abc、12abd延伸配置。自周端部12aba、12abb延伸的2條第2直線部12bca、12bcb和自周端部12abc、12abd延伸的2條第2直線部12bcc、12bcd係分別在一直線上朝和第2直線部12bba、12bbb的延伸方向平行的方向延伸。
線狀部12b的寬度為，為了覆蓋歐姆電極11的線狀部位而設成較其寬度還寬地，例如設為2~20μm左右。線狀部12b的寬度雖無需全部與第1直線部及第2直線部為相同寬度，但從取出均一的光之觀點，將在從發光二極體100的中心(在圖2A中係圓形銲墊部12a之中心)呈對稱的位置之線狀部12b的寬度，做成相同者較佳。
<歐姆電極>
如圖1所示，歐姆電極11係設置於化合物半導體層10中與金屬基板1相反之側，且如圖2所示，由6條線狀部位11ba、11bb、11ca、11cb、11cc、11cd所構成。
作為歐姆電極的材料，可使用AuGeNi合金、AuGe合金、AuNiSi合金、AuSi合金等。
在本實施形態中，舉例說明歐姆電極11係由6條線狀部位所構成，但線狀部位的條數未受限。
另外，歐姆電極11並不限於由複數個線狀部位所構成，亦可是在表面電極12的線狀部12b下不連續地配列的形狀，例如複數個點形狀。
另外，如圖1、圖2B及圖2D所示，歐姆電極11係形成在俯視時配置在不與表面電極12的銲墊部12a重疊的區域。如此，藉由將歐姆電極11配置在俯視時不與表面電極12的銲墊部12a重疊的位置，可將配置在發光層24中與銲墊部12a在俯視時重疊的區域之銲墊下發光層24a的發光強度變弱。其結果，將歐姆電極11配置在俯視時和銲墊部12a重疊的位置時，在銲墊下發光層24a發光的光被銲墊部12a吸收而能避免光取出效率降低，可讓光取出效率更加提升。
又，如圖1、圖2A、圖2B所示，歐姆電極11之6條線狀部位係分別配置在被表面電極12之線狀部12b之6條第2直線部12bba、12bbb、12bca、12bcb、12bcc、12bcd各個所覆蓋的位置。
即，配置於俯視時外側的長的2條線狀部位11ba、11bb係分別配置在第2直線部12bba、12bbb各自的正下方，配置於俯視時內側的短的4條線狀部位11ca、11cb，11cc、11cd分別配置在第2直線部12bca、12bcb、12bcc、12bcd各自的正下方。
歐姆電極11之線狀部位的寬度為，以可被表面電極12的線狀部12b覆蓋的方式形成較線狀部12b之寬度還窄幅，設為例如1~10μm左右。歐姆電極11之寬度無需作成全部相同，但從使發光均一之觀點，將在從發光二極體100的中心(在圖2A中係圓形銲墊部12a之中心)呈對稱的位置之線狀部位的寬度，做成相同者較佳。
另外，構成歐姆電極11之線狀部位中，最接近表面電極12之銲墊部12a的線狀部位11ca、11cb、11cc、11cd與銲墊部12a的最短距離設為5μm以上100μm以下較佳。
<歐姆接觸電極>
如圖1所示，歐姆接觸電極7係設置在金屬基板1與化合物半導體層10之間，且如圖2C所示，係由俯視為圓形的圓點狀(點狀)的複數個導電性構件所構成，各歐姆接觸電極7的形狀亦可為圓形、楕圓形、圈狀、線狀等。
作為歐姆接觸電極之材料可用AuBe合金、AuZn合金等。
如圖1、圖2C、圖2D所示，構成歐姆接觸電極7之點狀的導電性構件係配置在俯視時不與表面電極12的銲墊部12a重疊的位置，如此，藉由將歐姆電極7配置在俯視時不與表面電極12的銲墊部12a重疊的位置，可將配置在發光層24中與銲墊部12a在俯視時重疊的區域之銲墊下發光層24a的發光強度變弱。
其結果，將歐姆電極7配置在俯視時和銲墊部12a重疊的位置時，在銲墊下發光層24a發光的光被銲墊部12a吸收而能避免光取出效率降低，可讓光取出效率更加提 升。
另外，如圖2A~圖2D所示，構成歐姆接觸電極7之點狀的導電性構件為在歐姆電極11的線狀部位間之中間位置上、及在歐姆電極11之兩端的線狀部位11ba、11bb外側的與其線狀部位11ba、11bb相隔的距離d3 是和迄至線狀部位間的中間位置為止的距離d1 、d3 相同程度的位置上，以呈直線狀排列的方式作配置。
具體而言，如圖2D所示，排成直線狀之點狀的導電性構件的群7ba在俯視時是配置在歐姆電極11的線狀部位11ba和線狀部位11ca間之中間位置上。另外，排成直線狀之點狀的導電性構件的群7bc是配置在歐姆電極11的線狀部位11ba和線狀部位11cc間之中間位置上。又，排成直線狀之點狀的導電性構件的群7bb是配置在歐姆電極11的線狀部位11bb和線狀部位11cb間之中間位置上。排成直線狀之點狀的導電性構件的群7bb在俯視時是配置在歐姆電極11的線狀部位11bb和線狀部位11cd間之中間位置上。
另外，排成直線狀之點狀的導電性構件的群7ca在俯視時是配置在歐姆電極11的線狀部位11ca和線狀部位11cb間之中間位置上。另外，排成直線狀之點狀的導電性構件的群7cb在俯視時是配置在歐姆電極11的線狀部位11cc和線狀部位11cd間之中間位置上。
另外，排成直線狀之點狀的導電性構件的群7aa在俯視時是配置在歐姆電極11之左端的線狀部位11ba外側的與其線狀部位11ba相隔的距離d2 是和迄至線狀部位間的 中間位置為止的距離d1 、d3 相同程度的位置上。另外，排成直線狀之點狀的導電性構件的群7ab在俯視時是配置在歐姆電極11之左端的線狀部位11bb外側的與其線狀部位11bb相隔的距離d2 是和迄至線狀部位間的中間位置為止的距離d1 、d3 相同程度的位置。
又，迄至歐姆電極11之線狀部位間的中間位置為止的距離d1 、d3 和歐姆電極11之兩端的線狀部位11ba、11bb外側的與其線狀部位11ba、11bb相隔的距離d2 ，較佳為構成可使電流均一擴散的相等距離。
構成歐姆接觸電極7的點狀之導電性構件可作成例如直徑設為5~20μm左右的圓柱狀構件。
又，呈直線狀排列之點狀的導電性構件的群中，鄰接的導電性構件間之距離係可設為例如5~50μm左右。
又，歐姆電極7的點狀之導電性構件與表面電極12的銲墊部12a之最短距離為5μm以上100μm以下較佳。
<電流遮斷部>
電流遮斷部13係阻礙供給至銲墊下發光層24a之電流者，銲墊下發光層24a係配置在發光層24中與銲墊部12a在俯視時重疊之區域。電流遮斷部13如圖1所示，是設置於發光層24與銲墊下發光層24a之間，其中發光層24係配置在俯視時與銲墊部12a重疊的區域之外的區域。
如圖1所示，電流遮斷部13係形成貫通化合物半導體層10之包覆層23ab、發光層24、包覆層23b和電流擴散層25，而與透光層8一體化。
另外，電流遮斷部13係如圖1、圖2A、圖2D所示， 較佳為俯視時與銲墊部12a呈同心圓狀，以俯視時包圍銲墊下發光層24a的方式配置成環狀。藉此，能更有效地阻礙供給至銲墊下發光層24a的電流。
又，在本發明之實施形態中，雖舉例說明如圖2A所示般，將電流遮斷部13配置成俯視時包圍銲墊下發光層24a的環狀的情況，但絕緣層13的俯視形狀不限於圖2A所示者，例如，亦可為圖2A所示之環狀電流遮斷部13所分斷在圓周方向而成的一個或複數個圓弧狀電流遮斷構件所構成者。此情況下，亦可阻礙供給至銲墊下發光層24a的電流。
在本發明之實施形態中，如圖1、圖2A及圖2D所示，電流遮斷部13係形成為，在由俯視時配置在與銲墊部12a的緣部重疊的位置之內壁13a以及俯視時配置在銲墊部12a外側且與內壁13a相對向而大致為平行的外壁13b所包圍的溝(凹部)內，埋入絕緣材料而構成者。另外，如圖1所示，電流遮斷部13之發光二極體100的厚度方向之一端面13c與蝕刻停止層31內相接，而另一端面13d則與透光層8之化合物半導體層10側的面相接。
內壁13a與外壁13b之間的間隔並無特別限制，但能將配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24與銲墊下發光層24a有效的絕緣，同時，為了能容易在內壁13a和外壁13b之間填充絕緣材料，較佳為1μm以上，更佳為5μm以上。另外，為了確保配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24的平面積而得到足夠的亮度，內壁13a與外壁13b之間的間 隔(環狀凹部之最遠的內壁間的間隔：相當於銲墊下發光層24a的直徑)較佳為50μm以下，更佳為10μm以下。
用於電流遮斷部13之絕緣材料只要是能將配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24、和銲墊下發光層24a絕緣者即可，並無特別限制。例如亦可使用SiO2 、Si3 N4 、TiO2 、TiN等。
另外，用於電流遮斷部13之絕緣材料較佳為有透光性者。在用於電流遮斷部13之絕緣材料為有透光性者的情況下，電流遮斷部13變成能與透光層8同時形成，而能有優異的生產性。
另外，在本發明之實施形態中，雖舉例說明埋入絕緣材料作為電流遮斷部13者，但電流遮斷部亦可為由空間所構成者。電流遮斷部由空間所構成的情況下，亦可將配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24、和銲墊下發光層24a絕緣，可阻礙供給至銲墊下發光層24a的電流。因此，即使在電流遮斷部由空間所構成的情況下，亦可減低銲墊部12a正下方的發光強度而減低被銲墊部12a所吸收的光。
電流遮斷部由空間所構成的情況下，為了能將配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24及銲墊下發光層24a有效地絕緣，內壁13a與外壁13b之間的間隔較佳為0.1μm以上，更佳為1μm以上。另外，為了確保配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24的平面積而得到足夠的亮度，且抑制因有了空間而使發光二極體100的強度減低的情況，內壁 13a與外壁13b之間的間隔(環狀凹部之最遠的內壁間的間隔)較佳為30μm以下，更佳為10μm以下。
在本發明之實施形態中，因為在將配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24及銲墊下發光層24a之間設有電流遮斷部13，而能阻礙供給於銲墊下發光層24a的電流。其結果，可將銲墊下發光層24a的發光強度減弱，可避免在銲墊下發光層24a發光的光被銲墊部12a吸收而導致光取出效率降低。因此根據本實施形態之發光二極體100，可得到優異的光取出效率。
圖3係第1實施形態之發光二極體中，將接合基板作為Ge基板41之一例的剖面模式圖。
圖3所示之發光二極體200與圖1所示之發光二極體100的差異點為，具有Ge基板41。圖3所示之例中，Ge基板41的上面及下面具備與Ge之密接性良好的金屬層(例如Pt層)42，前述金屬層42的上面及下面具備耐藥品性優異的金屬層(例如Au層)43。
製造圖3所示之發光二極體200的情況時，Ge基板41的上面依序形成有金屬層42及金屬層43後，在化合物半導體層10之歐姆接觸電極7側(接合層4上)接合Ge基板41。之後，在Ge基板41的下面依序形成金屬層42及金屬層43。
[發光二極體的製造方法]
其次，作為本發明之發光二極體之製造方法的一例，舉圖1所示之發光二極體之製造方法作說明。
本實施形態之發光二極體之製造方法中，使用了以 下方法：係在成長用基板上讓化合物半導體層10成長，然後將金屬基板1接合於化合物半導體層10後，除去成長用基板。
<金屬基板的製造步驟>
圖5(a)~圖5(c)係用以說明金屬基板之製造步驟的金屬基板之部分剖面模式圖。
製造金屬基板1時，係採用以下方法：例如，準備熱膨脹係數比化合物半導體層10的材料的熱膨脹係數還大的第1金屬層1b、及熱膨脹係數比化合物半導體層10的材料的熱膨脹係數還小的第2金屬層1b，然後進行熱壓。
具體而言，準備2片大致平板狀的第1金屬層1b和1片大致平板狀的第2金屬層1a。例如，使用層厚10μm的Cu作為第1金屬層1b，使用層厚75μm的Mo作為第2金屬層1a。
其次，如圖5(a)所示，在2片第1金屬層1b之間配置1片第2金屬層1a而作為積層體。
其次，將由2片第1金屬層1b和1片第2金屬層1a所構成的積層體配置於既定的加壓裝置，在高溫下對第1金屬層1b和第2金屬層1a朝如圖5(a)所示之箭頭方向施加荷重。藉此，如圖5(a)所示，形成第1金屬層1b是Cu，第2金屬層1a是Mo，且包含Cu(10μm)/Mo(75μm)/Cu(10μm)3層的金屬基板。如此之金屬基板變成為熱膨脹係數為5.7ppm/K左右，熱傳導率為220W/m．K左右。
其次，如圖5(c)所示，在覆蓋如圖5(b)所示之金屬基板的全面(亦即上面、下面及側面)形成金屬保護膜2。此 時，如圖5(b)所示之金屬基板係處於為了單片化而將各發光二極體切斷之前，故金屬保護膜2所覆蓋的側面係指金屬基板(片)的外周側面。因此，在要將單片化後之各發光二極體的金屬基板1之側面以金屬保護膜2覆蓋的情況下，另外實施以金屬保護膜2覆蓋側面之步驟。圖5(c)是顯示非金屬基板(片)的外周端側之部位的一部分，圖5(c)未顯示外周側面的金屬保護膜。
金屬保護膜2可使用習知的膜形成方法來形成，以能在包含側面在內的全面上形成膜的鍍敷法最好。作為鍍敷法，可使用習知的技術、藥品，無需電極的無電解鍍敷法因為簡便而較理想。
例如，藉由在圖5(c)所示的金屬基板用無電解鍍敷法鍍敷鎳後，鍍敷金，可製造以由鎳膜及金膜所構成的金屬保護膜2覆蓋金屬基板1的上面、側面及下面而成的金屬基板1。用無電解鍍敷法形成金屬保護膜2的情況下，作為金屬保護膜2之材料可使用銅、銀、鎳、鉻、白金、金等習知的金屬，但較佳為將密接性佳的鎳和耐藥性優異的金組合而成者。
<化合物半導體層的形成步驟>
圖6~10係用以說明圖1所示之發光二極體之製造方法的一步驟之剖面模式圖，是對應圖1所示之剖面圖的位置之剖面圖。
形成圖1所示之發光二極體的化合物半導體層10時，首先，準備半導體基板(成長用基板)21，在半導體基板21上形成磊晶積層體30。
半導體基板21係用來形成圖6所示之磊晶積層體30之基板，作為半導體基板21可使用例如，一面21a被設成從(100)面傾斜15°的面之摻雜Si的n型GaAs單結晶基板。另外，在形成AlGaInP層或AlGaAs層作為磊晶積層體30的情況下，可使用砷化鎵(GaAs)單結晶基板作為半導體基板(成長用基板)21。
其次，如圖6所示，於半導體基板(成長用基板)21的一面21a上成長複數個磊晶層以形成含有化合物半導體層10的磊晶積層體30。
關於化合物半導體層10的形成方法，可使用有機金屬化學氣相沉積(Metal Organic Chemical Vapor Deposition：MOCVD)法、分子束磊晶(Molecular Beam Epitaxicy：MBE)法或液相磊晶(Liquid Phase Epitaxicy：LPE)法等。
本實施形態中，使用將三甲基鋁((CH3 )3 Al)、三甲基鎵((CH3 )3 Ga)及三甲基銦((CH3 )3 In)用作為III族構成元素的原料之減壓MOCVD法，以使構成磊晶積層體30的各層磊晶成長。
Mg的摻雜原料可使用雙環戊二烯鎂((C5 H5 )2 Mg)。又，Si的摻雜原料可使用二矽烷(Si2 H6 )。又，作為V族構成元素的原料，可使用膦(PH3 )或胂(AsH3 )。
另外，關於成長磊晶積層體30時的溫度，在成長電流擴散層25的情況，可設為例如750℃，在成長其他磊晶層的情況，可設為例如730℃。
具體而言，首先，於半導體基板21的一面21a上成膜 由摻雜Si的n型GaAs所構成的緩衝層22a。作為緩衝層22a，較佳係使用例如摻雜Si的n型GaAs，載體濃度設為2×1018 cm-3 左右且層厚設成0.2μm~0.5μm左右。
其次，在本實施形態中，於緩衝層22a上成膜由摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P所構成之蝕刻停止層22b。蝕刻停止層22b係用以在對半導體基板21進行蝕刻除去時，防止蝕刻到表面粗面化層23aa的情形之層。基板蝕刻停止層22b較佳係設為載體濃度1×1018 cm-3 左右，層厚為0.5μm左右。
其次，於基板蝕刻停止層22b上成膜由摻雜Si的n型GaAs所構成之接觸層22c。
其次，於接觸層22c上成膜由摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P所構成之表面粗面化層23aa。接觸層22c較佳為例如將載體濃度設為1×1018 cm-3 左右，層厚設成0.05μm左右。
其次，於表面粗面化層23aa上成膜由摻雜Si的n型Al0.7 Ga0.3 As所構成之蝕刻停止層31。蝕刻停止層31較佳為例如將載體濃度設為1×1018 cm-3 左右，層厚設成1.0μm左右。
其次，於蝕刻停止層31上成膜由摻雜Si的n型Al0.5 In0.5 P所構成之包覆層23ab。包覆層23ab較佳為例如將層厚設成0.5μm左右。
其次，於包覆層23ab上交互積層例如由未摻雜之層厚0.005μm左右的(Al0.1 Ga0.9 )0.5 In0.5 P所構成的阱層及由未摻雜之層厚0.005μm左右的(Al0.7 Ga0.3 )0.5 In0.5 P所構成 的障壁層，成膜由20層之阱層和19層之障壁層的積層構造所構成的發光層24。
其次，於發光層24上成膜由摻雜Mg的p型Al0.5 In0.5 P所構成之包覆層23b。包覆層23b較佳為例如將層厚設成0.5μm左右。
其次，於包覆層23b上成膜層厚3μm左右之摻雜Mg的p型GaP，進行鏡面研磨迄至離表面1μm~2μm的深度為止。藉此，可得到與半導體基板21相反之側之面25a之表面粗度為例如0.18nm以內之電流擴散層25。
<電流遮斷部之形成步驟>
其次，藉由依序進行乾式蝕刻法和濕式蝕刻法，在將化合物半導體層10之俯視時銲墊部12a之周圍，設置由貫通發光層24之凹部所構成的電流遮斷部13。
在本實施形態中，如7A及圖2A所示，將俯視時大致呈圓形的環狀且底面130a到達蝕刻停止層31之溝(凹部)，藉由蝕刻化合物半導體層10的一部分，而設置成包圍銲墊下發光層24a。藉此，在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域以外的區域之發光層24之間形成空間130(凹部)。
用以形成空間130的蝕刻方法中，採用可以高精度控制俯視形狀之乾式蝕刻法和可以高精度控制深度方向的濕式蝕刻法兩者。
具體而言，使用光微影技術在俯視時成為空間的區域之外的區域選擇性地形成阻劑層，例如使用作為蝕刻氣體之SiCl4 ，利用偏壓50W、10min之條件下的乾式蝕刻 法蝕刻2~4μm。之後，將以1：1稀釋之鹽酸在40℃之條件下利用濕式蝕刻法蝕刻至蝕刻停止層。
如此，在本實施形態中，以乾式蝕刻法在垂直方向高精度蝕刻成俯視時之既定形狀，而在到達既定深度前停止，之後，以濕式蝕刻法蝕刻至蝕刻停止層，藉此做成既定深度的凹部。因此，本實施形態中，可以高精度形成既定的俯視形狀及深度尺寸之空間130。例如，在只進行乾式蝕刻法的情況下，會有溝的深度比所需更深之虞，又，相對的那一側只進行濕式蝕刻法的情況下，會有俯視形狀之精度變低之虞。
在本實施形態中，如7A及圖2A所示，空間130之內壁13a配置在與銲墊部12a之緣部在俯視時重疊的位置，空間130之外壁13b則配置在俯視時銲墊部12a的外側，與內壁13a相對向並大致平行地配置。因此，在本實施形態中，空間130之內壁13a及外壁13b係配置成俯視時與銲墊部12a成同心圓形狀。
其次，在如此而得之空間130內埋入絕緣材料。在本實施形態中，在電流擴散層25上之全面，藉由使用CVD法形成SiO2 膜而形成透光層8，同時，在空間130內埋入成為透光層8之絕緣材料而形成電流遮斷部13。
另外，在本實施形態中，雖舉例說明藉由在配置在與銲墊部12a在俯視時重疊的區域以外的區域之發光層24及銲墊下發光層24a之間形成空間130，且在空間130內埋入絕緣材料而設置電流遮斷部13的情況，但在電流遮斷部13係由空間130所構成的情況下，沒有必要在空間 130內埋入絕緣材料。在此情況下，比起在空間130內埋入絕緣材的情況因為可簡化製造步驟而較佳。
又，在本實施形態中，在接合金屬基板1和化合物半導體層10之前，形成電流遮斷部13。對此，例如在接合金屬基板1和化合物半導體層10之後，形成電流遮斷部13的情況，在電流遮斷部的形成步驟中，有必要從化合物半導體層10中與金屬基板1相反之側的面朝金屬基板1蝕刻而形成空間。因此，會有因為了形成空間進行蝕刻而使反射層露出之虞。一旦反射層露出，會在空間的內面附著作為反射層之材料的金屬，而產生電流洩漏之虞。在本實施形態中，因為係在接合金屬基板1和化合物半導體層10之前形成電流遮斷部13，因此不會因為了形成空間進行蝕刻而導致反射層露出，而能容易地形成電流遮斷部13。
<歐姆接觸電極的形成步驟>
其次，如圖7B所示，在由p型GaP層25所構成之電流擴散層25上形成歐姆接觸電極7。在本實施形態中，在形成歐姆接觸電極7之前，將歐姆接觸電極7所貫穿設置的透光層8形成於化合物半導體層10上。在形成歐姆接觸電極7時，首先，使用光微影技術及蝕刻技術將用於埋入構成歐姆接觸電極7之導電性構件的複數個貫通孔形成於透光層8。具體而言，例如在透光層8上形成具有對應於前述貫通孔的孔之光阻圖案，使用氟酸系蝕刻液來除去與貫通孔對應之部位的透光層8，藉此在透光層8形成複數個貫通孔。
形成於透光層8的複數個貫通孔在俯視時係形成於圖2D所示之與歐姆接觸電極7的位置對應之位置。亦即，複數個貫通孔係在與後續步驟中形成之表面電極12的銲墊部12a在俯視時不重疊的位置，且後續步驟中形成之歐姆電極11的線狀部位間之中間位置上，又，歐姆電極11兩端之線狀部位11ba、11bb的外側之從其線狀部位11ba、11bb之距離d2與到線狀部位間之中間位置的距離d1同等程度的位置上，以排列成直線狀的方式形成。
其次，例如，藉由使用蒸鍍法，於透光層8的複數個貫通孔填充AuBe合金，如圖7B所示，在化合物半導體層10上形成歐姆接觸電極7。
<反射層的形成步驟>
其次，如圖8所示，於歐姆接觸電極7及透光層8上形成反射層6。具體而言，例如，使用蒸鍍法，將由APC或Au所構成的反射層6形成於歐姆接觸電極7及透光層8上。
<障壁層的形成步驟>
其次，如圖8所示，於反射層6上形成障壁層5。具體而言，例如，使用蒸鍍法將由鎳、Ti膜所構成的障壁層5形成在反射層6上。
<接合層之形成步驟>
其次，如圖8所示，在障壁層5上形成接合層4。具體而言，例如，使用蒸鍍法將屬Au系共晶金屬之由AuGe所構成的接合層4形成在障壁層5上。
<金屬基板的接合步驟>
其次，在化合物半導體層10之歐姆接觸電極7側接合 金屬基板1。
作為在化合物半導體層10接合金屬基板1之方法，亦可使用共晶接合、擴散接合、接著劑、常溫接合等習知之任何技術。
具體而言，例如，如圖9所示，將形成有磊晶積層體30、反射層6等的半導體基板21和金屬基板1搬入減壓裝置內，以使接合層4的接合面4a和金屬基板1呈對向地重疊作配置。其次，將減壓裝置內排氣達3×10-5 Pa之後，在將重合的半導體基板21和金屬基板1加熱至400℃的狀態下，施加500kg的荷重以將接合層4的接合面4a和金屬基板1的接合面加以接合而形成接合構造體40。
<半導體基板及緩衝層除去步驟>
其次，如圖10所示，從接合構造體40將半導體基板21及緩衝層22a利用氨系蝕刻液選擇性地除去。
在本實施形態中，因為金屬基板1之表面被金屬保護膜2所包覆，故對用以除去半導體基板21及緩衝層22a之蝕刻液的耐受性高，從而可防止因除去半導體基板21及緩衝層22a而造成金屬基板1的品質劣化。
<蝕刻停止層除去步驟>
其次，如圖10所示，將基板蝕刻停止層22b利用鹽酸系蝕刻液選擇性地除去。
又，因為金屬基板1之表面被金屬保護膜2所包覆，對用以除去基板蝕刻停止層22b之蝕刻液的耐受性高，從而可防止因除去基板蝕刻停止層22b而造成金屬基板1的品質劣化。
<歐姆電極的形成步驟>
其次，如圖11所示，在化合物半導體層10中與歐姆接觸電極7相反之側形成歐姆電極11。
具體而言，例如，使用蒸鍍法將厚度0.1μm的AuGeNi合金膜成膜於化合物半導體層10的接觸層22c上之全面，其次，使用光微影技術及蝕刻技術，藉由將AuGeNi合金膜圖案化而形成由圖2B所示之6條線狀部位11ba、11bb、11ca、11cb、11cc、11cd所構成之歐姆電極11。
其次，使用在將成為歐姆電極11的AuGeNi合金膜圖案化時所形成之遮罩，利用氨水(NH4 OH)和過氧化氫(H2 O2 )和純水(H2 O)的混合液，蝕刻除去接觸層22c中之與歐姆電極11在俯視時重疊的部分以外的部分。藉此，如圖11所示，接觸層22c的俯視形狀與圖2B所示之歐姆電極11的俯視形狀，實質上成為相同形狀。
<表面電極的形成步驟>
其次，以覆蓋歐姆電極11之表面的方式形成線狀部12b，且形成連結於線狀部12b之銲墊部12a。
具體而言，例如，於形成有歐姆電極11的化合物半導體層10上之全面，使用蒸鍍法，依序成膜厚度0.3μm的Au層、層厚0.3μm的Ti層、及層厚1μm的Au層，使用光微影技術及蝕刻技術，將Au/Ti/Au膜圖案化。
在本實施形態中，於形成表面電極12的步驟中，於配置在發光層24中與銲墊部12a在俯視時重疊的區域之銲墊下發光層24a、和配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，以配置電流遮斷部 13的方式形成銲墊部12a。在本實施形態中，於設置電流遮斷部13的步驟中，形成於俯視時為環狀的電流遮斷部13，因此在形成表面電極12的步驟中，在俯視圖中於電流遮斷部13的內側形成銲墊部12a。藉此，形成由銲墊部12a及和該銲墊部12a連結之枝部12b所構成之圖2A所示的表面電極12。
藉由以上步驟，可在金屬基板1上形成複數個發光二極體100。
<單片化步驟>
其次，將形成於金屬基板1上的複數個發光二極體單片化。具體而言，例如有除去形成在預定切斷部分之金屬基板1上的各層，使用雷射以350μm間隔作切斷之方法。
<金屬基板側面的金屬保護膜形成步驟>
在已單片化之各發光二極體100中，金屬基板1的側面未形成有金屬保護膜2。在本實施形態中，亦可使用與在金屬基板1的上面及下面形成金屬保護膜2的方法相同之方法，在已單片化之各發光二極體100的金屬基板1的側面形成金屬保護膜2。
因為本實施形態之發光二極體100，係於配置在發光層24中與銲墊部12a在俯視時重疊的區域之銲墊下發光層24a、和配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，配置阻礙供給至銲墊下發光層24a之電流的電流遮斷部13，而能使在銲墊部12a之正下方的發光強度變弱，故能減低被銲墊部12a吸收的光。因 此，本實施形態之發光二極體100係具有優異的光取出效率，特別係可用於適合藉由大電流驅動而高度發光的情況。
另外，因為本實施形態之發光二極體100，係將電流遮斷部13以包圍銲墊下發光層24a的方式配置成俯視時呈環狀，故能有效地阻礙供給至銲墊下發光層24a之電流，使在銲墊部12a之正下方的發光強度變更弱，而能更加減低被銲墊部12a吸收的光。
另外，關於本實施形態之發光二極體100，比起電流遮斷部是由空間構成的情況，因為具有以埋入絕緣材料者作為電流遮斷部13，故擁有優異的強度。更詳細地說，在電流遮斷部是由空間構成的情況下，為了使電流遮斷部的絕緣性更高而必須使空間寬廣，但空間一旦寬廣，發光二極體100的強度就會下降，因此會有難以使空間寬廣而使電流遮斷部的絕緣性提升的情況。對此，在電流遮斷部13係由埋入絕緣材料所構成的情況下，因為可防止因形成電流遮斷部13而使發光二極體100的強度減低的情況，所以可以不管發光二極體100的強度，適當地選擇電流遮斷部13(空間)的形狀、用於電流遮斷部13的絕緣材料，而提高電流遮斷部13之絕緣性。
本實施形態之發光二極體100之製造方法係如下：具有設置電流遮斷部13的步驟及形成表面電極12的步驟，設置電流遮斷部13的步驟係藉由在包含發光層24之化合物半導體層10設置貫通發光層24之凹部而形成空間130，且藉由在空間130內埋入絕緣材料而設置電流遮斷部13 ；形成表面電極12的步驟，係形成具有線狀部12b和銲墊部12a之表面電極12；而在形成表面電極12的步驟中，以在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，配置電流遮斷部13的方式，形成銲墊部12a。因此，根據本實施形態之製造方法，因為在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，具有阻礙供給至銲墊下發光層24a之電流的電流遮斷部13，而可得到有優異的光取出效率之發光二極體100。
又，關於本實施形態之發光二極體100的製造方法，在設置電流遮斷部13的步驟中，形成俯視時為環狀的電流遮斷部13，在形成表面電極12的步驟中，將銲墊部12a形成在俯視時電流遮斷部13的內側，因此，藉由將電流遮斷部13配置成以包圍銲墊下發光層24a的方式在俯視時呈環狀，而可得到被銲墊部12a吸收的光更加減低之發光二極體100。
又，關於本實施形態之發光二極體100的製造方法，係包含在形成發光層24之前，在作為成長用基板之半導體基板21上形成蝕刻停止層31的步驟，且藉由將化合物半導體層10的一部分用蝕刻停止層31進行蝕刻，而設置成為空間130之凹部的方法，因此，能容易且確實控制凹部的深度，且藉由在空間130內埋入絕緣材料而能高精度形成電流遮斷部13。
又，關於本實施形態之發光二極體100的製造方法，係在化合物半導體層10設置電流遮斷部13且在化合物半 導體層10上形成歐姆接觸電極7後，將金屬基板1接合於化合物半導體層10之歐姆接觸電極7側，因此，不會因為用以設置電流遮斷部13之蝕刻而使金屬基板1的品質劣化，因而較佳。
「第2實施形態」 [發光二極體]
圖4係顯示本發明之發光二極體的其他例之剖面模式圖。圖4所示之發光二極體101與圖1所示之發光二極體100相異之點只有電流遮斷部131。因此，在本實施形態中，只說明關於電流遮斷部131，而省略關於其他構件之說明。
又，作為接合基板，係如上述，較佳為使用由與成長用基板之熱膨脹係數相近的材料所構成者，可使用Ge基板、GaP基板、GaAs基板、包含已調整熱膨脹係數之金屬基板的金屬基板等。
本實施形態之發光二極體101的電流遮斷部131係如圖4所示包含反射層133及透明絕緣材料層132。透明絕緣材料層132係如圖4所示，配置在反射層133及化合物半導體層10之間。圖4所示之反射層133係形成為貫通透光層8而與反射層6呈一體化。
用於電流遮斷部131之反射層133之反射材料並無特別限制，但較佳為可得到90%以上之高反射率者。具體而言，可用例如Au、Ag、Al、Cu、APC(AgPdCu合金)等。又，電流遮斷部131之反射層133的材料較佳為與反射層6之材料相同者。在電流遮斷部131之反射層133的材 料和反射層6之材料相同的情況下，可將反射層133與反射層6同時形成，而成為生產性優異者。
另外，用於電流遮斷部131之透明絕緣材料層132的透明絕緣材料，只要可將銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24絕緣者即可，無特別限制，例如可使用SiO2 、Si3 N4 、TiO2 、TiN等。又，電流遮斷部131之透明絕緣材料層132的材料較佳為與透光層8之材料相同者。在電流遮斷部131之透明絕緣材料層132的材料和透光層8之材料相同的情況下，可將透明絕緣材料層132與透光層8同時形成，而成為生產性優異者。
另外，電流遮斷部131之透明絕緣材料層132的層厚(反射層133與發光層24之間隔)可因應透明絕緣材料層132之材料及反射層133之材料而適宜地決定。但在反射層133具有導電性的情況下，較佳為0.05μm以上，更佳為0.2μm以上。
電流遮斷部131為包含與化合物半導體層10之間在俯視時以包圍反射層133的方式配置的透明絕緣材料層132的情況下，內壁13a與外壁13b之間隔較佳為0.2μm以上，更佳為1.0μm以上。內壁(相當於圖1之內壁13a)與外壁(相當於圖1之外壁13b)之間隔在0.2μm以上的情況下，即使反射層133為具有導電性者，亦可確保透明絕緣材料層132之層厚，而能與銲墊部12a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24有效的絕緣。又，為了充分確保銲墊部12a及與配置在與銲墊部12a 在俯視時重疊的區域之外的區域之發光層24之平面積，而能得到充分的亮度，內壁(相當於圖1之內壁13a)與外壁(相當於圖1之外壁13b)之間隔(環狀凹部之最遠的內壁間之間隔)較佳為30μm以下，更佳為10μm以下。
在本實施形態中，亦因為在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間設置電流遮斷部131，而能阻礙供給至銲墊下發光層24a的電流。其結果，可減弱在銲墊下發光層24a之發光強度，而能避免在銲墊下發光層24a發光的光在銲墊部12a被吸收而使光取出效率減低。因此，根據本實施形態之發光二極體101，可得到優異的光取出效率。
且，在本實施形態之發光二極體101中，因為電流遮斷部131包含反射層133及配置在反射層133與化合物半導體層10之間的透明絕緣材料層132，因此，在配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24發光的光，藉由反射至電流遮斷部131之反射層133而能防止其流入銲墊部12a的正下方，因此，根據本實施形態之發光二極體101，可得到更加優異的光取出效率。
[發光二極體的製造方法]
其次，說明圖4所示之發光二極體101的製造方法之一例。
在本實施形態之發光二極體的製造方法中，僅說明與圖1所示之發光二極體100之製造方法相異之步驟。
關於圖4所示之製造發光二極體101，以同圖1所示之發光二極體100的製造方法，進行至形成電流遮斷部的步 驟。
在形成電流遮斷部131的步驟中，首先，以同圖1所示之發光二極體100的製造方法，設置溝，該溝係以包圍銲墊下發光層24a的方式在俯視時大致呈圓環狀且底面130a到達蝕刻停止層31，且在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間形成如圖7A所示之空間130(凹部)。
其次，在如此而得之空間130內之底面及內壁沉積透明絕緣材料。在本實施形態中，在電流擴散層25上之全面，例如用CVD法形成SiO2 膜，藉此形成透光層8，同時，沿著空間130的內壁形成透明絕緣材料層132。
其次，以同圖1所示之發光二極體100的製造方法，形成歐姆接觸電極7。接著，在歐姆接觸電極7及透光層8上，例如用蒸鍍法形成由APC或Au所構成之反射層6，同時，在空間130(凹部)隔著透明絕緣材料層132埋入作為反射層6之金屬材料，藉此在空間130內形成反射層133，而作成電流遮斷部131。
之後，以同圖1所示之發光二極體100的製造方法，進行至將發光二極體101單片化的步驟。
本實施形態之發光二極體101係與第1實施形態相同，因為在配置在發光層24中與銲墊部12a在俯視時重疊的區域之銲墊下發光層24a、及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，具有阻礙供給至銲墊下發光層24a的電流之電流遮斷部131，因而能將在銲墊部12a正下方的發光強度變弱，而能減低被銲墊 部12a吸收的光，而作成有優異之光取出效率。
另外，關於本實施形態之發光二極體101，電流遮斷部13係包含有反射層133及配置在反射層133與化合物半導體層10之間的透明絕緣材料層132，因此藉由反射層133可遮住由發光層24射入銲墊部12a正下方的光。其結果，可更加減低被銲墊部12a吸收的光，而可得到更加優異的光取出效率。
本實施形態之發光二極體100之製造方法係如以下之方法，其具有設置電流遮斷部13的步驟及形成表面電極12的步驟；設置電流遮斷部13的步驟，係藉由在包含發光層24之化合物半導體層10設置貫通發光層24之凹部而形成空間130，且沿著空間130之底面及內壁形成透明絕緣材料層132，藉由在透明絕緣材料層132所包圍的空間內埋入由反射材料所構成之反射層133而設置電流遮斷部13；形成表面電極12的步驟係形成具有線狀部12b及銲墊部12a之表面電極12；在形成表面電極12的步驟中，以在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間配置電流遮斷部13的方式，形成銲墊部12a。因此，根據本實施形態之製造方法，在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域之外的區域之發光層24之間，具備阻礙供給至銲墊下發光層24a之電流的電流遮斷部13，而可得到有優異的光取出效率之發光二極體101。
「第3實施形態」 [發光二極體]
圖12係顯示本發明之發光二極體的其他例之剖面模式圖。圖12所示之發光二極體102與圖1所示之發光二極體100相異之點僅在於：化合物半導體層之包覆層23ab、發光層240、包覆層23b、電流擴散層25以及電流遮斷部之俯視形狀。為此，在本實施形態中，只說明與圖1所示之發光二極體100相異之點而省略關於其他構件之說明。
再者，作為接合基板係如上述，使用由熱膨脹係數與成長用基板之熱膨脹係數相近的材料所構成者較佳，可使用Ge基板、GaP基板、GaAs基板以及包含已調整熱膨脹係數的金屬基板之金屬基板等。
圖12所示之發光二極體102與圖1所示之發光二極體相同，具有化合物半導體層10、歐姆接觸電極7、歐姆電極11、以及包含線狀部12與銲墊部12a之表面電極12。
但，圖12所示之發光二極體102與圖1所示之發光二極體100不同，發光層240不是形成在與銲墊部12a在俯視時重疊的區域，而是只形成在與銲墊部12a在俯視時不重疊的區域。另外，圖12所示之發光二極體102與圖1所示之發光二極體100不同，電流遮斷部231形成在與銲墊部12a在俯視時重疊的區域。且如圖12所示，發光層240以包圍電流遮斷部231的方式配置。
在本實施形態中，電流遮斷部231之俯視形狀雖設成比銲墊部12a之俯視形狀還大的大致同心圓狀，但只要電流遮斷部231的俯視形狀為，電流遮斷部231形成在與銲墊部12a在俯視時重疊的區域之至少一部分即可，與銲墊 部12a之俯視形狀相同亦可，做成較大或較小皆亦可。
電流遮斷部231係如圖12所示包含有填充層234、反射層233以及透明絕緣材料層232。透明絕緣材料層232係如圖12所示，配置在反射層233與化合物半導體層10之間。反射層233係形成貫通透光層8而與反射層6成一體化。另外，反射層233係形成在金屬基板1側有開口的凹部狀之形狀。在圖12所示之例中，填充層234係形成貫通反射層6。填充層234亦可形成與反射層233一體化者(此情況下，填充層234亦與反射層6成一體化)。
用於電流遮斷部231之反射層233的材料並無特別限制，但較佳為具有90%以上之高反射率者。具體而言，可使用例如Au、Ag、Al、Cu、APC(AgPdCu合金)等。又，電流遮斷部231之反射層233的材料較佳為使用與反射層6之材料相同者。
在電流遮斷部231之反射層233的材料與反射層6之材料相同的情況下，可使反射層233與反射層6同時形成，而成為生產性優異者。
另外，用於電流遮斷部231之透明絕緣材料層232的透明絕緣材料只要是能將反射層233及化合物半導體層10絕緣者即可，無特別限制，但可使用例如SiO2 、Si3 N4 、TiO2 、TiN等。又，在電流遮斷部231之透明絕緣材料層232的材料較佳為使用與透光層8之材料相同者。電流遮斷部231之透明絕緣材料層232的材料與透光層8之材料相同的情況下，可使透明絕緣材料層232與透光層8同時形成，而成為生產性優異者。
電流遮斷部231之填充層234並無特別限制，但可使用例如SiO2 、Si3 N4 、TiO2 、TiN或Au、Ag、Al、Cu、APC、Pt、Ni、Ti等金屬。又，亦可為空間。
[發光二極體的製造方法]
其次，說明圖12所示之發光二極體102的製造方法之一例。
在本實施形態之發光二極體102的製造方法中，說明只和圖1所示之發光二極體100之製造方法相異之步驟。
關於製造圖12所示之發光二極體102，以同圖1所示之發光二極體100之製造方法，進行至形成電流遮斷部231之前的步驟。
在形成電流遮斷部231之步驟中，藉由依序進行乾式蝕刻法及濕式蝕刻法而在化合物半導體層10之俯視時的正下方設置由貫通發光層24之空間(凹部)所構成的電流遮斷部231。具體而言，可以同圖1所示之發光二極體的製造方法，將凹部形成於發光層240中與銲墊部12a在俯視時重疊的區域。
其次，在空間內之底面及內壁沉積透明絕緣材料。在本實施形態中，在電流擴散層25上之全面例如使用CVD法形成SiO2 膜，藉此形成透光層8，同時，沿著空間之內壁形成透明絕緣材料層232。
其次，以同圖1所示之發光二極體100的製造方法，形成歐姆接觸電極7。
接著，在歐姆接觸電極7及透光層8上，例如使用蒸鍍法形成由APC或Au所構成之反射層6，同時，在透明絕 緣材料層232所包圍的空間(凹部)，隔著透明絕緣材料層232埋入作為反射層233之金屬材料，藉此在空間內形成反射層233。其次，在反射層233上以填充空間(凹部)的方式形成填充層234而作成電流遮斷部231。又，填充層234係以只填充部分設為開口之圖案的光阻作為遮罩，而能以CVD法來形成。又，以金屬形成填充層234的情況時，亦可使用鍍敷法。
用與反射層6相同之材料形成填充層234的情況為，形成在反射層6的同時將其材料填充於凹部即可。
另外，將填充層234作為空間的情況下，於形成反射層233後依序形成障壁層5、接合層6。
之後，使用與圖1所示之發光二極體100的製造方法相同之方法，進行至形成表面電極12的步驟，在形成表面電極12的步驟中，將銲墊部12a形成在與電流遮斷部231於俯視時重疊的區域。
之後，以同圖1所示之發光二極體100之製造方法，進行至將發光二極體102單片化的步驟。
關於本實施形態之發光二極體102，發光層240係只形成在與銲墊部12a在俯視時不重疊的區域，因此，成為不會在銲墊部12a正下方發光，而能減低被銲墊部12a吸收的光，而成為具有優異的光取出效率者。
又，關於本實施形態之發光二極體102，發光層240係以包圍配置在與銲墊部12a在俯視時重疊的區域之電流遮斷部231的方式配置，因此能藉由例如除去成為化合物半導體層之電流遮斷部231的區域之發光層而形成電 流遮斷部231，而易於製造。
本實施形態之發光二極體102之製造方法係以下之方法：具有設置電流遮斷部231的步驟及形成表面電極12的步驟，設置電流遮斷部231的步驟係藉由在包含發光層24之化合物半導體層10設置貫通發光層240之凹部而形成空間130，沿著空間130之底面及內壁形成透明絕緣材料層232，在被透明絕緣材料層232所包圍的空間內埋入由反射材料所構成之反射層233而設置電流遮斷部231；形成表面電極12的步驟，係形成具有線狀部12b和銲墊部12a之表面電極12；而在形成表面電極12的步驟中，在與電流遮斷部231於俯視時重疊的區域，形成銲墊部12a。因此，根據本實施形態之製造方法，可藉由將銲墊部12a配置在與電流遮斷部231於俯視時重疊的區域，而可得到將發光層240只形成在與銲墊部12a於俯視時不重疊的區域之具有優異的光取出效率之發光二極體102。
又，本實施形態之發光二極體102的製造方法係在化合物半導體層10設置電流遮斷部231，且在化合物半導體層10上形成歐姆接觸電極7後，於化合物半導體層10之歐姆接觸電極7側接合金屬基板1，因此，不會有因用以設置電流遮斷部231所進行的蝕刻而使金屬基板1之品質劣化的情形，因而較佳。
「發光二極體燈」
本實施形態之發光二極體燈係將上述之第1實施形態~第3實施形態之任一個發光二極體組裝(黏晶)於安裝基板上而成者。本實施形態之發光二極體燈因為具備 有優異的光取出效率之發光二極體而成為高亮度者。
「照明裝置」
本實施形態之照明裝置係搭載了複數個發光二極體燈者，前述發光二極體燈係將上述之第1實施形態~第3實施形態中任一者之發光二極體組裝(黏晶)於承載基板上而成者。本實施形態之照明裝置，由於搭載有複數個具有優異光取出效率的發光二極體，故成為高亮度。
[實施例]
以下，基於實施例具體說明本發明。又，本發明並不限定只有以下所示之實施例。
(實施例1)
製作圖1所示之發光二極體燈並進行了特性評價。
<金屬基板的製造步驟>
首先，將層厚75μm的Mo層(箔、板)以2片層厚10μm的Cu層(箔、板)包夾，加熱壓接以形成層厚95μm的金屬板片(進行單片化切斷前)。在研磨所得知之金屬板片的上面和下面後，以有機溶劑洗淨，除去髒污。
其次，於此金屬板片的全面上，藉由無電解鍍敷法依序形成作為金屬保護膜2之2μm的Ni層、1μm的Au層以製作金屬基板(進行單片化切斷前的金屬基板)1。
<化合物半導體層的形成步驟>
其次，在由摻雜Si的n型GaAs單結晶所構成的直徑50mm、厚度350μm之半導體基板(成長用基板)21上，依序積層磊晶層以製作含有化合物半導體層10之發光波長620nm的磊晶積層體30。半導體基板21係以從(100)面朝 (0-1-1)方向傾斜15°的面作為成長面，載體濃度設成1×1018 cm-3 。
關於化合物半導體層10，係由摻雜Si的n型GaAs所構成的緩衝層22a、由摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P所構成的基板蝕刻停止層22b、由摻雜Si的n型GaAs所構成的接觸層22c、由摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P所構成的表面粗面化層23aa、由摻雜Si的n型(Al0.7 Ga0.3 )0.5 As所構成的蝕刻停止層31、由摻雜Si的n型Al0.5 In0.5 P所構成的包覆層23ab、由(Al0.1 Ga0.9 )0.5 In0.5 P所構成的20層的阱層及由(Al0.5 Ga0.5 )0.5 In0.5 P所構成的19層的障壁層交互積層而成的發光層24、由摻雜Mg的p型Al0.5 In0.5 P所構成的包覆層23b、及由摻雜Mg的p型GaP所構成的電流擴散層25。
緩衝層22a為，載體濃度設為2×1018 cm-3 ，層厚設為0.5μm。基板蝕刻停止層22b為，載體濃度設為1×1018 cm-3 ，層厚設為約0.5μm。接觸層22c為，載體濃度設為約1×1018 cm-3 ，層厚設為約0.05μm。表面粗面化層23aa為，載體濃度設為1×1018 cm-3 ，層厚設為約3μm。蝕刻停止層31為，載體濃度設為1×1018 cm-3 ，層厚設為約1.0μm。包覆層23ab為，載體濃度設為2×1018 cm-3 ，層厚設為0.5μm。發光層24之阱層及障壁層為，未摻雜且層厚設為5nm。包覆層23b為，載體濃度設為8×1017 cm-3 ，層厚設為0.5μm。電流擴散層25為，載體濃度設為5×1018 cm-3 ，層厚設為3μm。
在本實施例中，係使用減壓有機金屬化學氣相沉積 裝置法(MOCVD裝置)，於半導體基板21形成包含化合物半導體層10之磊晶積層體30。又，作為III族構成元素的原料是使用三甲基鋁((CH3 )3 Al)、三甲基鎵((CH3 )3 Ga)及三甲基銦((CH3 )3 In)。又，關於Mg的摻雜原料，使用雙環戊二烯鎂(bis-(C5 H5 )2 Mg)。又，關於Si的摻雜原料，使用二矽烷(Si2 H6 )。又，關於V族構成元素的原料，使用膦(PH3 )、胂(AsH3 )。
又，使電流擴散層25在750℃下成長，其他的各層在700℃下成長。
其次，對電流擴散層25中與半導體基板21相反之一側的面25a施以鏡面研磨迄至離表面約2μm的深度為止。藉由該鏡面加工，將其表面之粗糙度設成0.18nm。
<電流遮斷部的形成步驟>
其次，將俯視時大致呈圓形的環狀且底面130a到達蝕刻停止層31之溝(凹部)，藉由蝕刻化合物半導體層10的一部分，而設置成包圍銲墊下發光層24a，藉此，在銲墊下發光層24a及配置在與銲墊部12a在俯視時重疊的區域以外的區域之發光層24之間形成空間130(凹部)。
空間130之內壁13a配置在與銲墊部12a之緣部在俯視時重疊的位置，空間130之外壁13b則配置在俯視時銲墊部12a的外側，與內壁13a相對向地配置成大致平行。空間130之內壁13a係設成直徑100μm之俯視為圓形，外壁13b則係設成直徑110μm之俯視為圓形，內壁13a和外壁13b的距離設成5μm。
用以形成空間130的蝕刻，係採用乾式蝕刻法和濕式 蝕刻法兩者。具體而言，使用光微影技術在俯視時成為空間的區域之外的區域選擇性地形成阻劑層，使用作為蝕刻氣體之SiCl4 ，以偏壓50W、10min之條件下的乾式蝕刻法，蝕刻2~4μm。之後，將以1：1稀釋之鹽酸在40℃之條件下藉由濕式蝕刻法蝕刻至蝕刻停止層。
其次，在電流擴散層25上之全面，藉由使用CVD法形成SiO2 膜而形成層厚為0.3μm之透光層8，同時，在空間130內埋入絕緣材料而形成電流遮斷部13。
<歐姆接觸電極的形成步驟>
其次，使用光微影技術及蝕刻技術將用於埋入構成歐姆接觸電極7之導電性構件的複數個貫通孔形成於透光層8。接著，藉由使用蒸鍍法，於透光層8的複數個貫通孔填充AuBe合金，在化合物半導體層10上形成高度0.3μm、直徑9μm之複數個圓柱狀歐姆接觸電極7。又，歐姆接觸電極7形成在與最接近表面電極12之銲墊部12a之導電性構件的最短距離設為10μm的位置。
<反射層、障壁層、接合層的形成步驟>
其次，在歐姆接觸電極7及透光層8上，使用蒸鍍法形成由Au所構成之層厚0.7μm之反射層6。其次，在反射層6上使用蒸鍍法形成由層厚0.5μm之Ti膜所構成之障壁層5。其次，在障壁層5上使用蒸鍍法形成由AuGe所構成之層厚1.0μm之接合層4。
<金屬基板之接合、半導體基板、緩衝層、基板蝕刻停止層的除去步驟>
其次，將形成有磊晶積層體30、反射層6等的半導體 基板21和金屬基板1搬入減壓裝置內，以使其金屬基板1和接合層4的接合面4a對向地重疊而作配置。其次，將減壓裝置內排氣達3×10-5 Pa之後，在將重合的半導體基板21和金屬基板1加熱至400℃的狀態下，施加500kg的荷重以接合層4的接合面4a和金屬基板1的接合面加以接合而形成接合構造體40。
從接合構造體40將半導體基板21及緩衝層22a利用氨系蝕刻液選擇性地除去，將基板蝕刻停止層22b利用鹽酸系蝕刻液選擇性地除去。而形成包含發光層24之化合物半導體層10。
<歐姆電極的形成步驟>
其次，使用蒸鍍法將厚度0.1μm的AuGeNi合金膜成膜於化合物半導體層10的接觸層22c上之全面，使用光微影技術及蝕刻技術，將AuGeNi合金膜圖案化，藉此形成由圖2B所示之6條線狀部位11ba、11bb、11ca、11cb、11cc、11cd所構成之歐姆電極11。
將6條之線狀部位的寬度皆設為4μm，線狀部位11ba、11bb之長度設為270μm，線狀部位11ca、11cb、11cc、11cd之長度設為85μm。
另外，線狀部位11ba、11bb與表面電極12之銲墊部12a的最接近之距離設為45μm，線狀部位11ca、11cb、11cc、11cd與表面電極12之銲墊部12a的最接近之距離設為10μm。
又，線狀部位11ba、11bb與表面電極12之銲墊部12a的最接近之距離係與表面電極12之第1直線部12baa、 12bab的長度一致。
其次，使用在成為歐姆電極11的AuGeNi合金膜加以圖案化時所形成之遮罩，利用氨水(NH4 OH)、過氧化氫(H2 O2 )、純水(H2 O)的混合液，蝕刻除去接觸層22c中之與歐姆電極11在俯視時重疊的部分以外的部分，將接觸層22c的俯視形狀形成與歐姆電極11的俯視形狀實質上為相同形狀。
<表面電極的形成步驟>
於形成歐姆電極11的化合物半導體層10上之全面，使用蒸鍍法，依序全面地成膜厚度0.3μm的Au層、厚度0.3μm的Ti層、及厚度1μm的Au層，使用光微影技術及蝕刻技術，將Au/Ti/Au膜圖案化，藉此形成表面電極12。
銲墊部12a為，直徑100μm之俯視時呈圓形者，形成於俯視時電流遮斷部13的內側。線狀部12b的寬度與第1直線部及第2直線部皆設為8μm。又，第1直線部12baa、12bab之長度設為43μm，第2直線部12bba、12bbb之長度設為270μm，第2直線部12bca、12bcb、12bcc、12bcd之長度設為100μm。
藉由以上之步驟，在金屬基板1上形成複數個發光二極體100。
<單片化步驟>
其次，除去形成在預定切斷部分之金屬基板1上的各層，使用雷射以350μm間隔切斷成正方形，將形成於金屬基板1上之複數個發光二極體100單片化，接著，將單片化之發光二極體100組裝於安裝基板上而做成實施例1 之光二極體燈。
以此方式所得之具備圖1所示之實施例1的發光二極體100之燈的特性係如下所示。
在歐姆接觸電極7與歐姆電極11之間流過電流，射出主要波長為620nm的紅色光。又，在此發光二極體燈順向流通20毫安(mA)之電流時的順向電壓(VF )為1.95V。又，順向電流設為20mA時的發光輸出為9.44mW。
(實施例2)
製作圖4所示之發光二極體燈101並進行了特性評價。
首先，以同實施例1之發光二極體100之製造方法，進行至形成電流遮斷部131的步驟之前為止的步驟。
接著，在形成電流遮斷部131的步驟中，以同實施例1之發光二極體100之製造方法，形成空間130。空間130的內壁13a設成直徑100μm之俯視為圓形，外壁13b設成直徑120μm之俯視為圓形，內壁13a與外壁13b之距離設成10μm。
其次，在電流擴散層25上之全面，藉由使用CVD法形成SiO2 膜而形成透光層8，同時，沿著空間130之內壁形成透明絕緣材料層132。將透明絕緣材料層132所形成之空間130的內壁設成直徑101μm之俯視為圓形。
其次，以同實施例1之發光二極體100之製造方法，形成歐姆接觸電極7。接著，在歐姆接觸電極7及透光層8上，使用蒸鍍法形成由Au所構成之反射層6，同時，在透明絕緣材料層132所形成的空間130內形成反射層133。
之後，以同實施例1之發光二極體100之製造方法，進行至將發光二極體101單片化的步驟。其次，將已單片化之各發光二極體101組裝在安裝基板上而做成實施例2之發光二極體燈。
將具備如此所得之圖4所示的實施例2之發光二極體101的燈之特性，進行了如以下所示之評價。
在歐姆接觸電極7與歐姆電極11之間流過電流，射出將主要波長設為620nm的紅色光。又，在此發光二極體燈順向流通20毫安(mA)之電流時的順向電壓(VF )為1.95V。又，順向電流設為20mA時的發光輸出為9.60mW。
(實施例3)
除了在空間130內不埋入絕緣材料而設置由空間所構成的電流遮斷部之外，其餘係利用與實施例1之發光二極體100之製造方法相同的方式，進行至將發光二極體100單片化的步驟。其次，將已單片化之各發光二極體組裝於安裝基板上，做成實施例3之發光二極體燈。
將如此所得之實施例3之發光二極體燈之特性，進行了如以下所示之評價。
在歐姆接觸電極7與歐姆電極11之間流過電流，射出將主要波長設為620nm的紅色光。又，在此發光二極體燈順向流通20毫安(mA)之電流時的順向電壓(VF )為1.95V。又，順向電流設為20mA時的發光輸出為9.44mW。
(實施例4)
製作圖12所示之發光二極體燈102並進行了特性評價。
首先，以同實施例1之發光二極體100之製造方法，進行至形成電流遮斷部231的步驟之前的步驟。
又，在實施例4中，蝕刻停止層31、包覆層23ab、發光層240、包覆層23b之材料及/或厚度不同，係成為以下所示之材料及/或厚度。
即，由摻雜Si的n型(Al0.5 Ga0.5 )0.5 In0.5 P所構成的蝕刻停止層31、由摻雜Si的n型Al0.45 GaAs所構成的包覆層23ab、由GaAs所構成的3層之阱層及由Al0.25 GaAs所構成的2層之障壁層交互積層之發光層240、由摻雜Mg的p型的Al0.45 GaAs所構成的包覆層23b。
又，蝕刻停止層31係將載體濃度設為1×1018 cm-3 、層厚設為1.0μm。發光層240之障壁層及阱層為未摻雜且層厚設為7nm。
在形成電流遮斷部231的步驟中，以同實施例1之發光二極體100之製造方法，設置底面到達蝕刻停止層31之凹部，將空間形成於發光層240中之與銲墊部12a在俯視時重疊的區域。凹部之內壁設為直徑100μm之俯視為圓形。
又，用以形成空間的蝕刻方法，係採用乾式蝕刻法和濕式蝕刻法兩者。具體而言，使用光微影技術在俯視時成為空間的區域之外的區域選擇性的形成阻劑層，使用作為蝕刻氣體之SiCl4 ，以偏壓50W、10min之條件下的乾式蝕刻法蝕刻2~4μm。之後，將硫酸：過氧化氫：水 之混合液利用在30℃之條件下的濕式蝕刻法蝕刻至蝕刻停止層。
其次，在電流擴散層25上之全面，藉由使用CVD法形成SiO2 膜而形成透光層8，同時，沿著空間之內壁形成透明絕緣材料層232。
透明絕緣材料層232所包圍的空間之內壁設為直徑99μm之俯視為圓形。
其次，以同實施例1之發光二極體之製造方法，形成歐姆接觸電極7。接著，在歐姆接觸電極7及透光層8上，使用蒸鍍法形成由Au所構成的反射層6，同時，在透明絕緣材料層232所包圍的空間內形成反射層233。透明絕緣材料層232及反射層233所包圍的空間之內壁設為直徑98μm之俯視為圓形。
其次，在反射層233包圍的空間內填充絕緣材料形成填充層234，藉此做成電流遮斷部231。
之後，以同實施例1之發光二極體100之製造方法，進行至形成表面電極12的步驟，且在形成表面電極12之步驟中，在與電流遮斷部231在俯視時重疊的區域形成銲墊部12a。
之後，以同實施例1之發光二極體100之製造方法，進行至將發光二極體102單片化的步驟。其次，將已單片化之各發光二極體102組裝於安裝基板上，做成實施例4之發光二極體燈。
將具備如此所得之圖12所示的實施例4之發光二極體102的燈之特性，進行了如以下所示之評價。
在歐姆接觸電極7與歐姆電極11之間流過電流，射出將波峰波長設為850nm的紅色光。又，在此發光二極體燈順向流通20毫安(mA)之電流時的順向電壓(VF )為1.45V。又，順向電流設為20mA時的發光輸出為8.40mW。
(比較例)
除了不設置空間130之外，以同實施例3之發光二極體之製造方法，進行至將發光二極體單片化的步驟。其次，將已單片化之各發光二極體組裝於安裝基板上，做成比較例之發光二極體燈。
將如此所得之比較例之發光二極體燈的特性，進行了如以下所示之評價。
在歐姆接觸電極7與歐姆電極11之間流過電流，射出將主要波長設為620nm的紅色光。又，在此發光二極體燈順向流通20毫安(mA)之電流時的順向電壓(VF )為1.95V。又，順向電流設為20mA時的發光輸出為8.00mW。
由實施例1~實施例4之評價結果及比較例之評價結果確認，藉由具備阻礙供給於銲墊下發光層之電流的電流遮斷部，使光取出效率提升，故發光輸出提升。
1‧‧‧金屬基板(基板)
1a、1b‧‧‧金屬層
1ba‧‧‧上面
1bb‧‧‧下面
2‧‧‧金屬保護膜
4‧‧‧接合層
5‧‧‧障壁層
6、133、233‧‧‧反射層
7‧‧‧歐姆接觸電極
8‧‧‧透光膜
10‧‧‧化合物半導體層
11‧‧‧歐姆電極
12‧‧‧表面電極
12a‧‧‧銲墊部
12b‧‧‧線狀部(枝部)
13、131、231‧‧‧電流遮斷部
13a‧‧‧內壁
13b‧‧‧外壁
21‧‧‧半導體基板(成長用基板)
22a‧‧‧緩衝層
22b‧‧‧基板蝕刻停止層
22c‧‧‧接觸層
23aa‧‧‧表面粗面化層
23ab、23b‧‧‧包覆層
24、240‧‧‧發光層
24a‧‧‧銲墊下發光層
25‧‧‧電流擴散層
31‧‧‧蝕刻停止層
100、101、102‧‧‧發光二極體
130‧‧‧空間
130a‧‧‧底面
132、232‧‧‧透明絕緣材料層
圖1係顯示本發明之發光二極體之一例的剖面模式圖。
圖2A係顯示圖1所示之發光二極體的表面電極與電流遮斷部之俯視模式圖。
圖2B係顯示圖1所示之發光二極體的歐姆電極之俯視模式圖。
圖2C係顯示圖1所示之發光二極體的歐姆接觸電極之俯視模式圖。
圖2D係顯示將圖1所示之發光二極體的表面電極、電流遮斷部、歐姆電極、歐姆接觸電極重疊描繪的俯視模式圖。
圖3係顯示在本發明之發光二極體中使用Ge基板作為基板之一例的剖面模式圖。
圖4係顯示本發明之發光二極體之其他例的剖面模式圖。
圖5(a)~圖5(c)係用以說明金屬基板之製造步驟的金屬基板之一部分的剖面模式圖。
圖6係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖7A係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖7B係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖8係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖9係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖10係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖11係用以說明圖1所示之發光二極體的製造方法之一步驟的剖面模式圖，且係與圖1所示之剖面圖對應之位置的剖面圖。
圖12係顯示本發明之發光二極體之其他例的剖面模式圖。
1‧‧‧金屬基板(基板)
1a、1b‧‧‧金屬層
1ba‧‧‧上面
1bb‧‧‧下面
2‧‧‧金屬保護膜
4‧‧‧接合層
5‧‧‧障壁層
6‧‧‧反射層
7‧‧‧歐姆接觸電極
8‧‧‧透光膜
10‧‧‧化合物半導體層
11‧‧‧歐姆電極
12‧‧‧表面電極
12a‧‧‧銲墊部
12b‧‧‧線狀部(枝部)
13‧‧‧電流遮斷部
13a‧‧‧內壁
13b‧‧‧外壁
22c‧‧‧接觸層
23aa‧‧‧表面粗面化層
23ab‧‧‧包覆層
24‧‧‧發光層
24a‧‧‧銲墊下發光層
25‧‧‧電流擴散層
31‧‧‧蝕刻停止層
100‧‧‧發光二極體

Claims (24)

  1. 一種發光二極體，其特徵為具備：化合物半導體層，其依序含有設置於基板上的發光層及蝕刻停止層；歐姆接觸電極，其設置於前述基板與前述化合物半導體層之間；歐姆電極，其設置於前述化合物半導體層中與前述基板相反之側；表面電極，其包含以覆蓋前述歐姆電極之表面的方式設置的枝部、及連結於前述枝部的銲墊部；及電流遮斷部，其設置於前述發光層中配置在與前述銲墊部在俯視時重疊的區域之銲墊下發光層、以及配置在與前述銲墊部在俯視時重疊的區域以外的區域之發光層之間，阻礙被供給至前述銲墊下發光層之電流；前述電流遮斷部係藉由依序進行乾式蝕刻法與濕式蝕刻法而形成。
  2. 如申請專利範圍第1項之發光二極體，其中前述電流遮斷部係以包圍前述銲墊下發光層的方式配置成俯視時呈環狀。
  3. 如申請專利範圍第1項之發光二極體，其中前述電流遮斷部係由空間所構成。
  4. 一種發光二極體，其特徵為具備：化合物半導體層，其依序含有設置於基板上的發光層及蝕刻停止層； 歐姆接觸電極，其設置於前述基板與前述化合物半導體層之間；歐姆電極，其設置於前述化合物半導體層中與前述基板相反之側；及表面電極，其包含以覆蓋前述歐姆電極之表面的方式設置的枝部、及連結於前述枝部的銲墊部；與前述銲墊部在俯視時重疊的區域之發光層係藉由依序進行乾式蝕刻法與濕式蝕刻法而除去，前述發光層只形成於俯視時沒有與前述銲墊部重疊的區域。
  5. 如申請專利範圍第4項之發光二極體，其中前述發光層係配置成包圍電流遮斷部，該電流遮斷部係設置在俯視時與前述銲墊部重疊的區域。
  6. 如申請專利範圍第4項之發光二極體，其中前述電流遮斷部係埋入絕緣材料而構成者。
  7. 如申請專利範圍第1或4項之發光二極體，其中前述電流遮斷部係包含反射層、及配置於前述反射層與前述化合物半導體層之間的透明絕緣材料層。
  8. 如申請專利範圍第1或4項之發光二極體，其中前述基板為Ge基板、GaP基板、GaAs基板或金屬基板中之任一者。
  9. 如申請專利範圍第1或4項之發光二極體，其中前述銲墊部在俯視時為圓形。
  10. 如申請專利範圍第1或4項之發光二極體，其中前述發光層係由AlGaAs、InGaAs、或AlGaInP之任一者所構成。
  11. 如申請專利範圍第1或4項之發光二極體，其中前述歐姆接觸電極係形成於俯視時沒有與前述銲墊部重疊的區域。
  12. 一種發光二極體燈，其特徵為：具備如申請專利範圍第1至11項中任一項之發光二極體。
  13. 一種照明裝置，其係搭載有複數個如申請專利範圍第1至11項中任一項之發光二極體。
  14. 一種發光二極體之製造方法，係具備具有銲墊部之表面電極的發光二極體之製造方法，其特徵為具備以下步驟：形成化合物半導體層的步驟，其係於成長用基板上形成依序包含蝕刻停止層與發光層的化合物半導體層；設置電流遮斷部的步驟，其係藉由依序進行乾式蝕刻法與濕式蝕刻法，而於前述化合物半導體層之俯視圖中在前述銲墊部的周圍，設置由貫通前述發光層的凹部所構成的電流遮斷部；形成歐姆接觸電極的步驟，其係於前述化合物半導體層上形成歐姆接觸電極；除去成長用基板的步驟，其係於前述化合物半導體層之前述歐姆接觸電極側接合基板，且除去前述成長用基板；形成歐姆電極的步驟，其係於前述化合物半導體層中與前述歐姆接觸電極相反的一側，形成歐姆電極；以及 形成表面電極的步驟，其係藉由以覆蓋前述歐姆電極的表面的方式形成枝部，並且形成連結於前述枝部的前述銲墊部，而形成表面電極。
  15. 如申請專利範圍第14項之發光二極體的製造方法，其中藉由將絕緣材料埋入前述凹部內而形成前述電流遮斷部。
  16. 如申請專利範圍第15項之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；前述絕緣材料之埋入係藉由在形成前述透光膜的步驟中將該透光膜埋入前述凹部內來進行。
  17. 如申請專利範圍第14項之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料埋入前述凹部，藉此形成前述電流遮斷部。
  18. 如申請專利範圍第17項之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；更具備在進行除去前述成長用基板的步驟前，於前述透光膜上形成反射層的步驟；前述透明絕緣材料之沉積係於形成前述透光膜之際進行，前述金屬材料之埋入係在形成前述反射層的步驟中進行。
  19. 一種發光二極體之製造方法，其係具備具有銲墊部之表面電極的發光二極體之製造方法，其特徵為具備以下步驟：於成長用基板上，形成依序包含蝕刻停止層與發光層的化合物半導體層之步驟；藉由依序進行乾式蝕刻法與濕式蝕刻法，而於前述化合物半導體層之俯視圖中在前述銲墊部的正下方，設置由貫通前述發光層的凹部所構成的電流遮斷部之步驟；於前述化合物半導體層上形成歐姆接觸電極之步驟；於前述化合物半導體層之前述歐姆接觸電極側接合基板，且除去前述成長用基板之步驟；於前述化合物半導體層中與前述歐姆接觸電極相反的一側，形成前述歐姆電極之步驟；及以覆蓋前述歐姆電極的表面的方式形成枝部，並且形成連結於前述枝部的銲墊部，藉此形成表面電極之步驟。
  20. 如申請專利範圍第19項之發光二極體的製造方法，其中藉由將絕緣材料埋入前述凹部內而形成前述電流遮斷部。
  21. 如申請專利範圍第20項之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟； 前述絕緣材料之埋入係藉由在形成前述透光膜的步驟中將該透光膜埋入前述凹部內來進行。
  22. 如申請專利範圍第19項之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料埋入前述凹部，藉此形成前述電流遮斷部。
  23. 如申請專利範圍第22項之發光二極體的製造方法，其中形成前述歐姆接觸電極之步驟，係包含以貫通設置前述歐姆接觸電極的方式在前述化合物半導體層上形成透光膜的步驟；更具備在進行除去前述成長用基板的步驟前，於前述透光膜上形成反射層的步驟；前述透明絕緣材料之沉積係於形成前述透光膜之際進行，前述金屬材料之埋入係在形成前述反射層的步驟中進行。
  24. 如申請專利範圍第19項之發光二極體的製造方法，其中於前述凹部之底面及內壁沉積透明絕緣材料，隔著前述透明絕緣材料將金屬材料及絕緣材料依序埋入前述凹部，藉此形成前述電流遮斷部。
TW101138843A 2011-10-25 2012-10-22 發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置 TWI497758B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011234005A JP2013093412A (ja) 2011-10-25 2011-10-25 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置

Publications (2)

Publication Number Publication Date
TW201324849A TW201324849A (zh) 2013-06-16
TWI497758B true TWI497758B (zh) 2015-08-21

Family

ID=48167570

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138843A TWI497758B (zh) 2011-10-25 2012-10-22 發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置

Country Status (7)

Country Link
US (1) US9705034B2 (zh)
EP (1) EP2772951B1 (zh)
JP (1) JP2013093412A (zh)
KR (1) KR101589845B1 (zh)
CN (1) CN103890981B (zh)
TW (1) TWI497758B (zh)
WO (1) WO2013061735A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790426B (zh) * 2019-03-26 2023-01-21 日商同和電子科技股份有限公司 點光源型發光二極體及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP2015216279A (ja) * 2014-05-12 2015-12-03 株式会社東芝 半導体発光素子
CN104300065B (zh) * 2014-10-14 2017-01-25 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
US9472719B2 (en) * 2015-02-18 2016-10-18 Epistar Corporation Light-emitting diode
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
KR102407529B1 (ko) * 2015-10-30 2022-06-10 엘지디스플레이 주식회사 플렉서블 표시 장치와 그의 제조 방법
CN105322068B (zh) * 2015-11-17 2017-12-26 天津三安光电有限公司 发光二极管芯片及其制作方法
JP2017112198A (ja) * 2015-12-16 2017-06-22 日本電信電話株式会社 半導体積層構造
CN109075221B (zh) * 2016-04-22 2021-06-11 Lg 伊诺特有限公司 发光器件和包括发光器件的显示器
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
DE102017123542A1 (de) * 2017-10-10 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN109980063B (zh) * 2019-05-07 2024-05-10 厦门乾照半导体科技有限公司 一种发光二极管及其制作方法
JP7252060B2 (ja) * 2019-05-29 2023-04-04 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
DE102022119108A1 (de) 2022-07-29 2024-02-01 Ams-Osram International Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101065A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 発光ダイオード及びその製造方法
JP2005123526A (ja) * 2003-10-20 2005-05-12 Oki Data Corp 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN101022207A (zh) * 2006-01-13 2007-08-22 夏普株式会社 半导体激光元件、其安装结构、其制造方法及其安装方法
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法
KR20110109497A (ko) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293392A (en) * 1992-07-31 1994-03-08 Motorola, Inc. Top emitting VCSEL with etch stop layer
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6185238B1 (en) * 1997-02-21 2001-02-06 Kabushiki Kaisha Toshiba Nitride compound semiconductor laser and its manufacturing method
JP2001177148A (ja) * 1999-12-16 2001-06-29 Toshiba Corp 半導体発光素子及びその製造方法
JP3988429B2 (ja) * 2001-10-10 2007-10-10 ソニー株式会社 半導体発光素子、画像表示装置及び照明装置とその製造方法
JP4058937B2 (ja) * 2001-11-07 2008-03-12 松下電器産業株式会社 半導体発光装置及びその製造方法
TW544953B (en) * 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
JP2005150646A (ja) 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP4306508B2 (ja) * 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
WO2007058604A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Master electrode and method of forming the master electrode
JP4857733B2 (ja) * 2005-11-25 2012-01-18 パナソニック電工株式会社 半導体発光素子およびその製造方法
US8716728B2 (en) * 2006-10-20 2014-05-06 Mitsubishi Chemical Corporation Nitride semiconductor light-emitting diode device
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP4770785B2 (ja) * 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP4985260B2 (ja) * 2007-09-18 2012-07-25 日立電線株式会社 発光装置
JP5126884B2 (ja) 2008-01-16 2013-01-23 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
DE102008024327A1 (de) 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
KR101064053B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100986440B1 (ko) * 2009-04-28 2010-10-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP2010278112A (ja) * 2009-05-27 2010-12-09 Hitachi Cable Ltd 半導体発光素子
JP5306904B2 (ja) 2009-05-28 2013-10-02 シャープ株式会社 窒化物半導体発光ダイオード素子およびその製造方法
WO2010146783A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP5391425B2 (ja) * 2010-02-09 2014-01-15 スタンレー電気株式会社 半導体発光装置
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
JP2012104730A (ja) 2010-11-12 2012-05-31 Hitachi Cable Ltd 半導体発光素子
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
US8455900B2 (en) * 2011-07-01 2013-06-04 Tien Yang Wang Semiconductor light-emitting device having an optical member, and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101065A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 発光ダイオード及びその製造方法
JP2005123526A (ja) * 2003-10-20 2005-05-12 Oki Data Corp 半導体装置、ｌｅｄヘッド、及び画像形成装置
CN101022207A (zh) * 2006-01-13 2007-08-22 夏普株式会社 半导体激光元件、其安装结构、其制造方法及其安装方法
JP2009123754A (ja) * 2007-11-12 2009-06-04 Hitachi Cable Ltd 発光装置及び発光装置の製造方法
KR20110109497A (ko) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790426B (zh) * 2019-03-26 2023-01-21 日商同和電子科技股份有限公司 點光源型發光二極體及其製造方法

Also Published As

Publication number Publication date
TW201324849A (zh) 2013-06-16
KR20140066764A (ko) 2014-06-02
EP2772951A4 (en) 2015-07-15
EP2772951B1 (en) 2019-03-20
EP2772951A1 (en) 2014-09-03
US9705034B2 (en) 2017-07-11
US20140327028A1 (en) 2014-11-06
CN103890981A (zh) 2014-06-25
JP2013093412A (ja) 2013-05-16
CN103890981B (zh) 2017-03-08
KR101589845B1 (ko) 2016-02-12
WO2013061735A1 (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
TWI497758B (zh) 發光二極體、發光二極體之製造方法、發光二極體燈及照明裝置
TWI600182B (zh) 發光二極體及其製造方法
TWI514615B (zh) 發光二極體、發光二極體燈及照明裝置
TWI500184B (zh) 發光二極體及其製造方法
KR101589855B1 (ko) 발광 다이오드 및 그 제조 방법
JP4974867B2 (ja) 発光ダイオード及びその製造方法
TWI478389B (zh) 發光二極體及其製造方法
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
TW201505212A (zh) 半導體發光裝置及其製造方法
KR20110107869A (ko) 발광 다이오드, 발광 다이오드 램프 및 발광 다이오드의 제조 방법
WO2010109801A1 (ja) 発光ダイオード及びその製造方法、並びにランプ
TWI493758B (zh) 半導體發光裝置及發光模組
WO2012137769A1 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
TWI489651B (zh) 發光二極體之製造方法及切斷方法
JP2012129249A (ja) 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
JP2012222033A (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
TWI464797B (zh) 發光二極體之製造方法、切斷方法以及發光二極體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees