TWI490939B - 孔洞的形成方法 - Google Patents

Description

孔洞的形成方法

本發明係有關於一種半導體製程技術，且特別關於孔洞的形成方法。

自1970年代以來元件製造首先開始採用電漿蝕刻技術，對於電漿技術的瞭解與認知也就蘊育而生。在現今的積體電路製造過程中，必須精確的控制各種材料尺寸至次微米大小且具有極高的再現性，而由於電漿蝕刻是現今技術中唯一能極有效率地將此工作在高良率下完成，因此電漿蝕刻便成為積體電路製造過程中的主要技術之一。

電漿蝕刻技術具非等向性及高選擇比等雙重優點，蝕刻的進行主要靠化學反應來達成，以獲得高選擇比。非等向性蝕刻的達成，則是靠再沉積的產物或聚合物，沉積於待蝕刻圖形上，在表面的沉積物可被離子打掉，蝕刻可繼續進行，而在側壁上的沉積物，因未受離子的撞擊而保留下來，阻隔了表面與反應蝕刻氣體的接觸，使得側壁不受侵蝕，而獲得非等向性蝕刻。電漿蝕刻製程有利於蝕刻現今積體電路元件所需要的高深寬比(aspect ratio)孔洞(via)。若能有效控制電漿條件和氣體化學組成，利用物理轟擊和化學蝕刻的雙重作用，可進行期望的非等向蝕刻和選擇性蝕刻，以獲得垂直側壁的孔洞。

然而，在電子元件微小化和高密度化的趨勢下，當進行傳統單步驟的電漿蝕刻時，請參考第1A圖，若光罩圖 案偏移可能會造成孔洞無法精確的完全著落(landing)在導電結構100的上表面而形成未著落的孔洞(unlanding via)190。未著落的孔洞190會在介電層120中形成微溝槽191。第1B圖顯示微溝槽191的放大圖，微溝槽191的底部102(指鄰接導電結構的部分，其切線為A)與導電結構的側壁101之間的夾角角度θ(介於約5度至約40度)小，因此微溝槽191易成為後續沉積材料時的沉積死角，且蝕刻殘餘物或雜質易卡在微溝槽191中且不易清除。

此外，為使蝕刻的孔洞深度能到達所期望的深度，一般蝕刻製程的蝕刻參數會以大於期望深度的條件作設定以避免孔洞深度不足的問題。而傳統製程所形成的孔洞190的深度深，如第1A圖所示，因此使大面積的導電結構100的側壁被暴露在蝕刻環境下，會增加導電結構100被蝕刻損壞的比例，使得元件的電性，例如電遷移可靠性(electromigration reliability)或電阻電容性能受到影響。

隨著元件的微縮化及對電性有更嚴苛的要求，傳統製程能夠提供的改善空間有限，因此本發明的目的就是提供一種形成孔洞的改良方法，以克服先前技藝之不足。

本發明提供一種孔洞的形成方法，包括：提供一基底，包括：一第一介電層，覆蓋該基底；一導電結構，位於該第一介電層中；以及一第二介電層，覆蓋該第一介電層及該導電結構；利用第一蝕刻配方進行第一蝕刻步驟，以在該第二介電層中形成一第一孔洞；以及利用第二蝕刻配方 進行第二蝕刻步驟，以在該第一孔洞下方形成一第二孔洞，該第二孔洞至少露出該導電結構的上表面，其中該第二蝕刻步驟的蝕刻速率小於該第一蝕刻步驟。

本發明之實施例提供一種孔洞的形成方法。有關各實施例之製造方式和使用方式係如下所詳述，並伴隨圖示加以說明。其中，圖式和說明書中使用之相同的元件編號係表示相同或類似之元件。而在圖式中，為清楚和方便說明起見，有關實施例之形狀和厚度或有不符實際之情形。而以下所描述者係特別針對本發明之裝置的各項元件或其整合加以說明，然而，值得注意的是，上述元件並不特別限定於所顯示或描述者，而是可以熟習此技藝之人士所得之的各種形式，此外，當一層材料層是位於另一材料層或基底之上時，其可以是直接位於其表面上或另外插入有其他中介層。

第2A圖至第2D圖為本發明之一實施例的半導體裝置的製程剖面圖，其顯示一孔洞的形成方式。請參考第2A圖，首先，提供一基底230。基底230包括第一介電層220。一導電結構240位於第一介電層220中。導電結構240包括金屬層200及位於金屬層200上方的阻障層(或抗反射層)201。在一實施例中，金屬層200是鋁化銅，阻障層(或抗反射層)201是氮化鈦。第二介電層221覆蓋第一介電層220及導電結構240。第二介電層221的厚度為L。第一介電層220或第二介電層221可為氧化矽(Si_x O_y )、摻雜氧 化物旋塗式玻璃、低介電常數之有機或無機材料或其他適合的介電材料。在一實施例中，第一介電層220及第二介電層221皆為氧化矽(Si_x O_y )。

請參考第2B圖，利用一電漿蝕刻裝置，通入第一蝕刻混合氣體至反應腔室內，並對基底230進行第一蝕刻步驟以在導電結構240上方的第二介電層221中蝕刻第一孔洞290。如第2B圖所示，在一實施例中，第一孔洞290之深度d1小於第二介電層221之厚度L。在一範例中，第一孔洞的深度d1是第二介電層221的厚度L的80%至100%。在另一範例中，第一孔洞290的深度d1是該第二介電層221的厚度L的百分之30至百分之80。

第一蝕刻混合氣體包括氟碳化物、碳氧化物、氬氣及氧氣。氟碳化物包括八氟異丁烯(C₄ F₈ )、三氟甲烷(CHF₃ )、六氟乙烷(C₂ F₆ )、四氟乙烯(C₂ F₄ )或六氟丙烯(C₃ F₆ )。氟碳化物的流量可介於8sccm至18sccm。碳氧化物包括一氧化碳。碳氧化物的流量可介於20sccm至200sccm。氬氧的流量可介於100sccm至300sccm。氧氣的流量可介於1sccm至15sccm。第一蝕刻步驟的偏壓功率是介於1000W至2000W，溫度是介於5℃至35℃，操作壓力是介於10mT至50mT。在一實施例中，第一蝕刻步驟是在操作壓力為30mT、功率為1500W及溫度為20℃的條件下進行，且第一蝕刻混合氣體是流量為12sccm的八氟異丁烯、流量為50sccm的一氧化碳、流量為200sccm的氬氧及流量為5Sccm的氧氣。

請參考第2C圖至第2D圖，在停止通入第一蝕刻混合氣體後，接著通入第二蝕刻混合氣體至電漿蝕刻裝置的反應腔室中，並對基底230進行第二蝕刻步驟以在第一孔洞290下方形成深度為d2的第二孔洞291。其中，第二蝕刻步驟的蝕刻速率小於第一蝕刻步驟。第二蝕刻混合氣體包括氟碳化物、碳氧化物及氬氣。要注意的是，第二蝕刻混合氣體的氟碳化物與碳氧化物的流量大於第一蝕刻混合氣體。第一蝕刻混合氣體通有氧氣，第二蝕刻混合氣體未通氧氣。再者，第二蝕刻步驟的操作壓力最好大於第一蝕刻步驟。

第二蝕刻混合氣體的氟碳化物的流量可介於11sccm至19sccm。碳氧化物的流量可介於100sccm至200sccm。氬氧的流量可介於150sccm至380sccm。第二蝕刻步驟的操作壓力可介於20mT至60mT。第二蝕刻步驟的偏壓功率是介於1000W至2000W，溫度是介於5℃至35℃。在一實施例中，第二蝕刻步驟是在操作壓力為40mT、偏壓功率為1500W及溫度為20℃的條件下進行，且第二蝕刻配方是流量為15sccm的八氟異丁烯、流量為150sccm的一氧化碳及流量為200sccm的氬氧。

在電漿蝕刻過程中，由蝕刻混合氣體所形成的部分電漿是對介電材料進行蝕刻。再者，由蝕刻混合氣體所形成的部分電漿與被暴露在蝕刻環境中的介電層反應以形成氣相反應產物。氣相反應物中的部分聚合物會再沉積於孔洞的內側。氣相反應物中的部分物質會在蝕刻環境中再被分 解成電漿而對介電材料進行蝕刻。

請參考第2C圖，在蝕刻第二孔洞291的過程中，當位於第一孔洞290下方的第二介電層221被移除，且導電結構240及第一介電層220的上表面被暴露出後，孔洞底表面暴露出的第一介電層220的面積變小，因此，可與電漿反應並被形成電漿的介電層的量變少。再者，相較於第一蝕刻混合氣體，第二蝕刻混合氣體能夠與介電層產生較多的聚合物，因此沉積在介電層上的聚合物的沉積速率變高。上述原因造成在阻障層(或抗反射層)201被暴露出後，孔洞的蝕刻速率逐漸變慢，最後聚合物沉積速率與介電層的蝕刻速率達到平衡，即使電漿蝕刻裝置仍在進行蝕刻製程，孔洞的深度不會大幅增加或不再改變。此外，相較於第一蝕刻混合氣體，第二蝕刻混合氣體對阻障層(或抗反射層)201或金屬層200的選擇性較佳，因此在蝕刻第一介電層220以形成第二孔洞291的過程中，阻障層(或抗反射層)201或金屬層200的結構不會被蝕刻破壞，並保有本身的厚度及均勻度。

請參考第2D-1圖，所形成的第二孔洞291於阻障層(或抗反射層)201的上表面以下的深度d3淺，因此導電結構240的側壁被暴露在蝕刻環境的面積小，可避免導電結構240被蝕刻破壞而影響元件電性的情況。

第2D-2圖顯示第二孔洞291底部的放大圖，第二孔洞291的底部203(指鄰接導電結構240的部分，其切線為B)與導電結構的側壁202之間的夾角角度α大。夾角角度α是 介於約45度至90度，較佳是介於約60度至90度。由於第二孔洞291中被暴露的底部表面幾乎是完全水平的，因此蝕刻殘餘物或雜質可輕易的被移除。此外，後續預期沉積的例如鈦或氮化鈦的阻障層能夠完全的覆蓋在孔洞內側，而不會造成沉積死角的問題。當再以例如銅、鎢或其他可能的金屬層填充孔洞以形成插塞時，能夠有效的避免金屬雜質擴散所造成的污染問題。

本發明之實施例所揭露之孔洞的形成方法中，是利用電漿蝕刻裝置，對基底進行兩步驟的蝕刻製程。第一蝕刻步驟及第二蝕刻步驟是分別通入第一蝕刻混合氣體及第二蝕刻混合氣體至腔室內以對基底進行蝕刻。相較於第一蝕刻混合氣體，第二蝕刻混合氣體對阻障層(或抗反射層)的選擇性較佳，因此在蝕刻第二介電層以形成第二孔洞的過程中，阻障層(或抗反射層)或金屬層的結構不會被蝕刻破壞，並保有本身的厚度及均勻度。

相較於第一蝕刻混合氣體，第二蝕刻混合氣體對介電層的蝕刻速率較慢。其中，在蝕刻孔洞的過程中，當孔洞的底表面的介電層面積變小，可與電漿反應並被形成電漿的介電層的量變少。再者，相較於第一蝕刻混合氣體，第二蝕刻混合氣體能夠與介電層產生較多的聚合物，因此沉積在介電層上的聚合物的沉積速率變高。上述原因造成在阻障層(或抗反射層)被暴露出後，孔洞的蝕刻速率逐漸變慢，最後聚合物沉積速率與介電層的蝕刻速率達到平衡，即使電漿蝕刻裝置仍在進行蝕刻製程，孔洞的深度不 會大幅增加或不再改變。

相較於習知技術，本發明實施例所形成的孔洞於阻障層(或抗反射層)的上表面以下的深度淺，因此導電結構的側壁被暴露在蝕刻環境的面積小，即使蝕刻的孔洞未完全對準導電結構，仍可避免導電結構被蝕刻破壞而影響元件電性的情況。本發明實施例所形成的孔洞其底部側壁之間的夾角角度大，亦即，孔洞暴露的底部表面幾乎是完全水平的，因此蝕刻殘餘物或雜質可輕易的被移除。此外，後續預期沉積的材料能夠完全的覆蓋在孔洞內側，而不會造成沉積死角的問題。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧導電結構

101‧‧‧導電結構的側壁

102‧‧‧微溝槽的底部

120‧‧‧介電層

190‧‧‧孔洞

191‧‧‧微溝槽

200‧‧‧金屬層

201‧‧‧阻障層(或抗反射層)

202‧‧‧導電結構的側壁

203‧‧‧第二孔洞的底部

220‧‧‧第一介電層

221‧‧‧第二介電層

230‧‧‧基底

240‧‧‧導電結構

290‧‧‧第一孔洞

291‧‧‧第二孔洞

第1圖顯示習知半導體裝置的剖面圖。

第2A圖至第2D圖顯示根據本發明之一實施例形成孔洞的製程剖面圖。

200‧‧‧金屬層

201‧‧‧阻障層(或抗反射層)

220‧‧‧第一介電層

221‧‧‧第二介電層

230‧‧‧基底

240‧‧‧導電結構

291‧‧‧第二孔洞

Claims (21)

1. 一種孔洞的形成方法，包括：提供一基底，包括：一第一介電層，覆蓋該基底；一導電結構，位於該第一介電層中；以及一第二介電層，覆蓋該第一介電層及該導電結構；利用第一蝕刻配方進行第一蝕刻步驟，以在該第二介電層中形成一第一孔洞，其中該第一孔洞之深度小於該第二介電層之厚度；以及利用第二蝕刻配方進行第二蝕刻步驟，以在該第一孔洞下方形成一第二孔洞，該第二孔洞至少露出該導電結構的上表面；其中該第一蝕刻配方對該第二介電層具有第一蝕刻速率，該第二蝕刻配方對該第二介電層具有第二蝕刻速率，該第二蝕刻速率小於該第一蝕刻速率。
2. 如申請專利範圍第1項所述之孔洞的形成方法，其中該第二蝕刻步驟對導電結構的選擇性大於該第一蝕刻步驟。
3. 如申請專利範圍第1項所述之孔洞的形成方法，其中該第一蝕刻配方包括氟碳化物、碳氧化物及氧氣，該第二蝕刻配方包括氟碳化物及碳氧化物，但不包含氧氣，且該第二蝕刻配方的氟碳化物的流量大於該第一蝕刻配方。
4. 如申請專利範圍第3項所述之孔洞的形成方法，其中該含氟碳化物包括八氟異丁烯(C₄ F₈ )、三氟甲烷(CHF₃ )、 六氟乙烷(C₂ F₆ )、四氟乙烯(C₂ F₄ )或六氟丙烯(C₃ F₆ )。
5. 如申請專利範圍第3項所述之孔洞的形成方法，其中該第一蝕刻配方的氟碳化物的流量是介於8sccm至18sccm，該第二蝕刻配方的氟碳化物的流量是介於11sccm至19sccm。
6. 如申請專利範圍第3項所述之孔洞的形成方法，其中該第二蝕刻配方的碳氧化物的流量大於該第一蝕刻配方。
7. 如申請專利範圍第6項所述之孔洞的形成方法，其中該第一蝕刻配方的碳氧化物的流量是介於20sccm至200sccm，該第二蝕刻配方的碳氧化物的流量是介於100sccm至200sccm。
8. 如申請專利範圍第3項所述之孔洞的形成方法，其中該第一蝕刻配方的氧氣流量是介於1sccm至15sccm。
9. 如申請專利範圍第3項所述之孔洞的形成方法，其中該第一蝕刻配方或該第二蝕刻配方更包括氬氣。
10. 如申請專利範圍第9項所述之孔洞的形成方法，其中該氬氣的流量是介於150sccm至380sccm。
11. 如申請專利範圍第3項所述之孔洞的形成方法，其中該第二蝕刻步驟的操作壓力大於該第一蝕刻步驟。
12. 如申請專利範圍第11項所述之孔洞的形成方法，其中該第一蝕刻步驟的操作壓力是介於10mT至50mT，該第二蝕刻步驟的操作壓力是介於20mT至60mT。
13. 如申請專利範圍第3項所述之孔洞的形成方法， 其中該第一蝕刻步驟或第二蝕刻步驟的偏壓功率是介於1000W至2000W。
14. 如申請專利範圍第1項所述之孔洞的形成方法，其中該第二孔洞更露出該導電結構的側壁，且該第二孔洞的底部與該導電結構的側壁之間的夾角角度是介於45度至100度。
15. 如申請專利範圍第14項所述之孔洞的形成方法，其中該第二孔洞的底部與該導電結構的側壁之間的夾角角度是介於60度至90度。
16. 如申請專利範圍第1項所述之孔洞的形成方法，其中該第一介電層或該第二介電層包括氧化矽(Si_x O_y )。
17. 如申請專利範圍第1項所述之孔洞的形成方法，其中該導電結構包括一金屬層。
18. 如申請專利範圍第17項所述之孔洞的形成方法，其中該導電結構更包括一阻障層或抗反射層，位於該金屬層上方。
19. 如申請專利範圍第18項所述之孔洞的形成方法，其中該金屬層包括鋁化銅。
20. 如申請專利範圍第18項所述之孔洞的形成方法，其中該阻障層或抗反射層包括氮化鈦。
21. 如申請專利範圍第1項所述之孔洞的形成方法，其中該第一孔洞的深度是該第二介電層的厚度的百分之30至百分之80。