TWI485987B - 時脈產生裝置及其方法以及資料傳送方法 - Google Patents
時脈產生裝置及其方法以及資料傳送方法 Download PDFInfo
- Publication number
- TWI485987B TWI485987B TW097150599A TW97150599A TWI485987B TW I485987 B TWI485987 B TW I485987B TW 097150599 A TW097150599 A TW 097150599A TW 97150599 A TW97150599 A TW 97150599A TW I485987 B TWI485987 B TW I485987B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- clock
- frequency
- generating device
- transmitter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明係有關於一種時脈產生裝置,特別是有關於一種其輸出時脈信號可調整至要求規格所定義之以百萬分之一(parts per million,ppm)為單位的頻率差異範圍內的時脈產生裝置。
第1圖係表示習知傳送裝置1的示意圖,其包括傳送器10、鎖相迴路(Phase Lock Loop,PLL)電路11以及時脈產生器12。時脈產生器12產生參考時脈信號CLKref給PLL電路11。PLL電路11根據參考時脈信號CLKref來產生時脈信號TXCLK,且提供時脈信號TXCLK給傳送器10。傳送器10則根據時脈信號TXCLK來傳送資料。由於時脈信號TXCLK是根據參考時脈信號CLKref而產生,因此,時脈信號TXCLK之以百萬分之一(parts per million,ppm)為單位的頻率差異範圍(以下稱為頻率ppm範圍)受到參考時脈信號CLKref的頻率所支配。高速傳送鏈的要求規格通常會定義被傳送之資料的頻率的頻率ppm範圍。假使參考時脈信號CLKref之頻率不符合要求規格所定義之頻率ppm範圍,時脈信號TXCLK的頻率則難以符合所定義之頻率ppm範圍,使得最後傳送出去的資料也無法滿足要求規格。
一般而言,時脈產生器12可以通過板上(on-board)時脈源來實現,例如晶體或共振器。晶體具有集中的頻率ppm範圍,但與共振器比較起來,晶體的成本較高。另一方面,雖然共振器是用來實施時脈產生器12的一個成本較低的選擇,但難以控制其頻率以使其符合要求規格所定義之頻率ppm範圍。因此,假使為了低成本的實施而使用共振器,參考時脈信號CLKref之頻率很可能無法符合所定義之頻率ppm範圍。
因此,期望提供一種用於傳送器的時脈產生裝置,其使用低成本參考時脈產生器,且其產生的時脈信號之頻率能符合要求規格所定義之頻率ppm範圍,使得傳送器之輸出資料能滿足要求規格。
本發明提供了時脈產生裝置及其方法以及資料傳送方法,以解決先前技術無法同時滿足低成本與頻率要求之技術問題。
本發明提供一種時脈產生裝置,適用於傳送器。傳送器根據輸出時脈信號來傳送資料。此時脈產生裝置包括時脈產生器、計算器以及第一鎖相迴路電路。時脈產生器用以產生第一時脈信號。計算器計算第一時脈信號與第二時脈信號間之頻率差異。第一鎖相迴路電路根據與第一時脈信號相關之第一參考時脈信號來產生輸出時脈信號,其中,輸出時脈信號之頻率根據頻率差異而調整。
本發明另提供一種時脈產生方法,適用於傳送器。此傳送器根據由時脈產生裝置所提供之輸出時脈信號來傳送資料。此時脈產生方法包括:由時脈產生裝置之板上(on-board)時脈源來產生第一時脈信號;由時脈產生裝置外之外部裝置來提供第二時脈信號;以及計算第一時脈信號與第二時脈信號間之頻率差異,以用作輸出時脈信號之頻率校正。
本發明又提供一種資料傳送方法,適用於傳送器,此方法包括:根據頻率差異來校正給予傳送器之輸出時脈信號之頻率;以及根據校正後之輸出時脈信號來傳送資料。其中,在傳送資料之步驟之前,頻率差異是根據精準時脈信號來預先決定。
本發明之裝置及方法,利用頻率差異來調整輸出時脈信號之頻率,可確保信號頻率在要求規格所定義之範圍內。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
本發明之實施例提供傳送器之時脈產生裝置。此傳送器根據輸出時脈信號來傳送資料,且期望此輸出時脈信號之頻率能符合要求規格所定義之以百萬分之一(parts per million,ppm)為單位的頻率差異範圍(以下稱為頻率ppm範圍)。時脈產生裝置包括時脈產生器、計算器以及鎖相迴路(Phase Lock Loop,PLL)電路。時脈產生器產生第一時脈信號,其可能具有不正確的頻率。PLL電路根據與第一時脈信號相關的參考時脈信號來產生輸出時脈信號。計算器計算第一時脈信號與第二時脈信號之間的頻率差異,其中,第二時脈信號之頻率符合所定義的頻率ppm範圍。PLL電路根據計算獲得之頻率差異來調整輸出時脈信號之頻率,以使得輸出時脈信號之頻率符合所定義的頻率ppm範圍。
第2圖係表示根據本發明實施例之時脈產生裝置的示意圖。時脈產生裝置2用來產生輸出時脈信號CLKout,且接著將輸出時脈信號CLKout提供給傳送器TX,其中,輸出時脈信號CLKout之頻率被期望能符合要求規格所定義之頻率ppm範圍。傳送器TX則根據輸出時脈信號CLKout來傳送資料。參閱第2圖,時脈產生裝置2包括時脈產生器20、計算器21、儲存單元22以及PLL電路23。時脈產生器20產生時脈信號CLK20。PLL電路23接收時脈信號CLK20以作為其參考時脈信號,且PLL電路23根據參考時脈信號(即時脈信號CLK20)來產生輸出時脈信號CLKout。
當時脈信號CLK20之頻率不符合所定義之頻率ppm範圍時,根據時脈信號CLK20所產生的輸出時脈信號CLKout的頻率通常也不會符合所定義之頻率ppm範圍。在此實施例中,計算器21接收時脈信號CLK20與精準時脈信號CLK21。計算器21計算在時脈信號CLK20與CLK21之間的頻率差異Δf。儲存單元22接收並儲存此頻率差異Δf。在此實施例中,由於精準時脈信號CLK21係由時脈產生裝置2之外的外部裝置來產生,而不是時脈產生裝置2的板上(on-board)時脈或內部產生的時脈,因此精準時脈信號CLK21之頻率精確地符合所定義的頻率ppm範圍。換句話說,精準時脈信號CLK21不是由內部裝置所產生,例如是由時脈資料恢復電路根據自外部裝置所接收之主機資料來產生;相反地,精準時脈信號CLK21係由時脈產生裝置2所處之系統外部的裝置直接提供。更特別的是,精準時脈信號CLK21是在時脈產生裝置2之製造或測試時由外部提供,以在出廠之前計算由板上時脈源所產生之時脈信號CLK20與精準時脈信號CLK21之間的頻率差異Δf。在一般操作中,PLL電路23根據初始儲存在儲存單元22之頻率差異Δf來調整輸出時脈信號CLKout之頻率,使得輸出時脈信號CLKout之頻率被校正為符合所定義的頻率ppm範圍的頻率。換句話說,為了符合所定義的頻率ppm範圍,輸出時脈信號CLKout之頻率根據頻率差異Δf而改變。因此,由傳送器TX所傳送的資料能滿足要求規格。在此實施例中,輸出時脈信號CLKout之頻率係藉由控制PLL電路23之至少一元件(例如除法器)而被調整,且頻率差異Δf可以不同的型態來呈現,例如提供給PLL電路23之除法器或其他元件的頻率補償編碼。
在第2圖之實施例中,於傳送器TX開始傳送資料之前,根據精準時脈信號CLK21來預先決定頻率差異Δf,且輸出時脈信號CLKout之頻率則根據預先決定的頻率差異Δf而被校正以符合所定義的頻率ppm範圍。因此,傳送器TX使用校正後的輸出時脈信號CLKout來傳送資料,且傳送出的資料能滿足要求規格。
在一些實施例中,儲存單元22為硬體或是儲存韌體之儲存媒體。時脈產生器20由板上時脈源(例如,與時脈產生裝置2之其他電路一起配置在相同印刷電路板(PCB)或矽基板上的晶體或共振器)來實施。
第3圖係表示根據本發明另一實施例之時脈產生裝置的示意圖。時脈產生裝置3用來產生輸出時脈信號CLKout,且將此輸出時脈信號CLKout提供給傳送器TX,其中,期望輸出時脈信號CLKout的頻率能符合要求規格所定義之頻率ppm範圍。傳送器TX則根據輸出時脈信號CLKout來傳送資料。參閱第3圖,時脈產生裝置3包括時脈產生器30、計算器31、儲存單元32以及PLL電路33及34。時脈產生器30產生時脈信號CLK30。PLL電路34接收時脈信號CLK30以作為其參考時脈信號,且PLL電路34根據參考時脈信號(即時脈信號CLK30)來產生時脈信號CLK32。PLL電路33接收時脈信號CLK32以作為其參考時脈信號,且PLL電路33根據參考時脈信號(即時脈信號CLK32)來產生輸出時脈信號CLKout。換句話說,PLL電路33最終是根據與時脈信號CLK30相關的時脈信號CLK32來產生輸出時脈信號CLKout。
當時脈信號CLK30之頻率不符合所定義之頻率ppm範圍時,根據時脈信號CLK30所產生的時脈信號CLK32之頻率通常也不會符合所定義之頻率ppm範圍。同樣地,由於時脈信號CLK32不符合所定義之頻率ppm範圍,輸出時脈信號CLKout之頻率也不會符合所定義之頻率ppm範圍。計算器31接收時脈信號CLK30與精準時脈信號CLK31。在此實施例中,計算器31計算在時脈信號CLK30與CLK31之間的頻率差異Δf。儲存單元32接收並儲存此頻率差異Δf。在此實施例中,由於精準時脈信號CLK31係由時脈產生裝置3之外的外部裝置來產生,而不是時脈產生裝置3的板上時脈或內部產生的時脈,因此精準時脈信號CLK31之頻率精確地符合所定義的頻率ppm範圍。換句話說,精準時脈信號CLK31不是由內部裝置所產生,例如是由時脈資料恢復電路根據來自外部裝置之主機資料來產生;相反地,精準時脈信號CLK31係由時脈產生裝置3所處之系統外部的裝置直接提供。更特別的是,精準時脈信號CLK31是在時脈產生裝置3之製造或測試時由外部提供,以在出廠之前計算由板上時脈源所產生之時脈信號CLK30與精準時脈信號CLK31之間的頻率差異Δf。在一般操作時,PLL電路34根據初始儲存在儲存單元32之頻率差異Δf來調整時脈信號CLK32之頻率,使得時脈信號CLK32之頻率被校正為符合所定義的頻率ppm範圍。換句話說,為了符合所定義的頻率ppm範圍,時脈信號CLK32之頻率根據頻率差異Δf而改變。在此實施例中,時脈信號CLK32之頻率係藉由控制PLL電路34之至少一元件(例如除法器)而被調整,且頻率差異Δf可以不同的型態來呈現,例如提供給PLL電路34之除法器或其他元件的頻率補償編碼。接著,PLL電路33接收調整後的時脈信號CLK32以作為其參考信號,且PLL電路33根據調整後的時脈信號CLK32來產生輸出時脈信號CLKout,使得輸出時脈信號CLKout之頻率間接地被調整以符合所定義的頻率ppm範圍。此技術領域之人士已知,PLL電路需要參考時脈信號來產生輸出時脈信號,且輸出時脈信號之頻率會隨著參考時脈信號之頻率偏移而改變。在此實施例中,由於當時脈信號CLK32根據頻率差異Δf改變時,輸出時脈信號CLKout也隨著改變,因此,輸出時脈信號CLKout之頻率相當於最終是根據頻率差異Δf而改變。因此,輸出時脈信號CLKout之頻率符合所定義的頻率ppm範圍,也使得由傳送器TX所傳送之資料能滿足要求規格。
在第3圖之實施例中,於傳送器TX開始傳送資料之前,根據精準時脈信號CLK31來預先決定頻率差異Δf,且輸出時脈信號CLKout之頻率則根據預先決定的頻率差異Δf而被校正以符合所定義的頻率ppm範圍。因此,傳送器TX使用校正後的輸出時脈信號CLKout來傳送資料,且傳送出的資料能滿足要求規格。
在一些實施例中,儲存單元32為硬體或是儲存韌體之儲存媒體。時脈產生器30由板上時脈源(例如,與時脈產生裝置3之其他電路一起配置在相同印刷電路板或矽基板上的晶體或共振器)來實施。
第4圖係表示根據本發明實施例之時脈產生方法的流程圖,其應用於時脈產生裝置,時脈產生裝置提供輸出時脈信號給傳送器,且此傳送器根據輸出時脈信號來傳送資料。由時脈產生裝置之板上時脈源產生第一時脈信號(步驟S40)。由時脈產生裝置之外的外部裝置提供第二時脈信號(步驟S41),且在此實施例中,第二時脈信號之頻率在傳送器的要求規格所定義之頻率ppm範圍內。接著,計算在第一與第二時脈信號之間的頻率差異,以用於輸出時脈信號之頻率校正(步驟S42)。因此,輸出時脈信號之校正後的頻率在傳送器的要求規格所定義之頻率ppm範圍內。在一些實施例中,將計算獲得之頻率差異儲存在儲存單元內(步驟S43)。
第5圖係表示根據本發明實施例之資料傳送方法的流程圖,其適用於傳送器。根據頻率差異來校正傳送器的輸出時脈信號之頻率(步驟S50)。傳送器根據校正後的輸出時脈信號來傳送資料(步驟S51)。在此實施例中,於步驟S51之前,頻率差異是藉由計算第一時脈信號與精準時脈信號之間在頻率上的差異來預先決定。第一時脈信號是由傳送器之板上時脈源所產生。輸出時脈信號之校正後的頻率與精確時脈信號頻率皆在傳送器的要求規格所定義之頻率ppm範圍內。在一些實施例中,計算獲得之頻率差異可儲存在儲存單元內。因此,傳送器可根據預先計算獲得且儲存在儲存單元內的頻率差異來傳送資料,而不需即刻計算第一時脈信號與精確時脈信號之間的頻率差異。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧習知傳送裝置
12‧‧‧時脈產生器
11‧‧‧PLL電路
10‧‧‧傳送器
2‧‧‧時脈產生裝置
20‧‧‧時脈產生器
21‧‧‧計算器
22‧‧‧儲存單元
23‧‧‧PLL電路
TX‧‧‧傳送器
3‧‧‧時脈產生裝置
30‧‧‧時脈產生器
31‧‧‧計算器
32‧‧‧儲存單元
33、34‧‧‧PLL電路
TX‧‧‧傳送器
S40~S43、S50、S51‧‧‧步驟
第1圖表示習知傳送裝置的示意圖。
第2圖表示根據本發明實施例之時脈產生裝置的示意圖。
第3圖表示根據本發明另一實施例之時脈產生裝置的示意圖。
第4圖表示根據本發明實施例之時脈產生方法的流程圖。
第5圖表示根據本發明實施例之資料傳送方法的流程圖。
2...時脈產生裝置
20...時脈產生器
21...計算器
22...儲存單元
23...PLL電路
TX...傳送器
Claims (12)
- 一種時脈產生裝置,適用於一傳送器,其中該傳送器根據一輸出時脈信號來傳送資料,該時脈產生裝置包括:一時脈產生器,用以產生一第一時脈信號;一計算器,用以計算該第一時脈信號與一第二時脈信號間之一頻率差異;以及一第一鎖相迴路電路,用以根據與該第一時脈信號相關之一第一參考時脈信號以及該頻率差異來產生該輸出時脈信號,其中,該輸出時脈信號之頻率是根據該頻率差異而調整。
- 如申請專利範圍第1項所述之時脈產生裝置,其中,該第一鎖相迴路電路用以接收該第一時脈信號以作為該第一參考時脈信號。
- 如申請專利範圍第2項所述之時脈產生裝置,其中,該輸出時脈信號之調整後頻率與該第二時脈信號之頻率中之每一者在該傳送器的一要求規格所定義之一範圍內。
- 如申請專利範圍第1項所述之時脈產生裝置,更包括一第二鎖相迴路電路,用以根據該第一時脈信號產生一第三時脈信號,且根據該頻率差異來調整該第三時脈信號之頻率,其中,該第一鎖相迴路電路用來接收該第三時脈信號以作為該第一參考時脈信號。
- 如申請專利範圍第4項所述之時脈產生裝置,其中,該第三時脈信號之調整後頻率與該第二時脈信號之頻率中之每一者在該傳送器的一要求規格所定義之一範圍 內。
- 如申請專利範圍第1項所述之時脈產生裝置,其中,該時脈產生器係以一板上時脈源來實施。
- 如申請專利範圍第1項所述之時脈產生裝置,更包括一儲存單元,用以儲存該頻率差異。
- 如申請專利範圍第7項所述之時脈產生裝置,其中,該儲存單元為儲存一韌體之一儲存媒體。
- 如申請專利範圍第1項所述之時脈產生裝置,其中,該第二時脈信號由該時脈產生裝置外之一外部裝置所提供。
- 一種時脈產生方法,適用於一傳送器,其中該傳送器根據由一時脈產生裝置所提供之一輸出時脈信號來傳送資料,該時脈產生方法包括:由該時脈產生裝置之一板上時脈源來產生一第一時脈信號;由該時脈產生裝置外之一外部裝置來提供一第二時脈信號;計算該第一時脈信號與該第二時脈信號間之一頻率差異,以用作該輸出時脈信號之頻率校正;以及將該頻率差異輸出到一第一鎖相迴路電路,該第一鎖相迴路電路根據與該第一時脈信號相關之一第一參考時脈信號以及該頻率差異來產生該輸出時脈信號。
- 如申請專利範圍第10項所述之時脈產生方法,其中,該第二時脈信號之頻率在該傳送器的一要求規格所定義之一範圍內。
- 如申請專利範圍第10項所述之時脈產生方法,更包括儲存該頻率差異於一儲存單元內。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1718607P | 2007-12-28 | 2007-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200929875A TW200929875A (en) | 2009-07-01 |
TWI485987B true TWI485987B (zh) | 2015-05-21 |
Family
ID=40798442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097150599A TWI485987B (zh) | 2007-12-28 | 2008-12-25 | 時脈產生裝置及其方法以及資料傳送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8619938B2 (zh) |
CN (2) | CN101471656A (zh) |
TW (1) | TWI485987B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102055469B (zh) * | 2009-11-05 | 2014-04-30 | 中兴通讯股份有限公司 | 鉴相器及锁相环电路 |
WO2011079430A1 (zh) * | 2009-12-28 | 2011-07-07 | 中兴通讯股份有限公司 | 一种时钟频率调整的系统及方法 |
TWI469541B (zh) | 2011-11-21 | 2015-01-11 | Realtek Semiconductor Corp | 無晶體振盪器的收發器 |
CN103138793B (zh) * | 2011-11-25 | 2015-03-11 | 瑞昱半导体股份有限公司 | 无晶体振荡器的收发器 |
US9170602B1 (en) * | 2012-06-28 | 2015-10-27 | Emc Corporation | Calibrating a high-speed clock signal generated using a processor internal to the electronic authentication device without using a crystal oscillator |
US8885438B1 (en) * | 2012-08-08 | 2014-11-11 | Western Digital Technologies, Inc. | Startup circuit detecting stable system clock |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795043B2 (en) * | 2000-09-26 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | Clock generation circuit having PLL circuit |
US7065025B2 (en) * | 2001-02-05 | 2006-06-20 | Sanyo Electric Co., Ltd. | PLL circuit |
TW200713835A (en) * | 2005-09-27 | 2007-04-01 | Intel Corp | Multi mode clock generator |
TW200723703A (en) * | 2005-12-08 | 2007-06-16 | Via Tech Inc | Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1184024B (it) * | 1985-12-17 | 1987-10-22 | Cselt Centro Studi Lab Telecom | Perfezionamenti ai circuiti ad aggancio di fase numerici |
JPH0719445B2 (ja) * | 1987-12-17 | 1995-03-06 | パイオニア株式会社 | 記録再生用クロック生成回路 |
JPH05204634A (ja) * | 1991-08-29 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | マイクロプロセツサ回路 |
US5483201A (en) * | 1993-09-30 | 1996-01-09 | At&T Corp. | Synchronization circuit using a high speed digital slip counter |
DE4336239A1 (de) * | 1993-10-23 | 1995-04-27 | Sel Alcatel Ag | Schaltungsanordnung für einen Taktgenerator |
US6141769A (en) * | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
US6337589B1 (en) * | 1997-09-11 | 2002-01-08 | Mitsubishi Denki Kabushiki Kaisha | Phase-lock loop with independent phase and frequency adjustments |
JP2002529961A (ja) * | 1998-11-02 | 2002-09-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 補助信号を搬送する多重化信号を用いた通信システム |
US6218876B1 (en) * | 1999-01-08 | 2001-04-17 | Altera Corporation | Phase-locked loop circuitry for programmable logic devices |
US6606365B1 (en) * | 2000-03-02 | 2003-08-12 | Lsi Logic Corporation | Modified first-order digital PLL with frequency locking capability |
US6404246B1 (en) * | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
US20020075981A1 (en) * | 2000-12-20 | 2002-06-20 | Benjamim Tang | PLL/DLL dual loop data synchronization |
US7194059B2 (en) * | 2001-08-17 | 2007-03-20 | Zarlink Semiconductor, Inc. | Method and apparatus for skip-free retiming transmission of digital information |
US6959396B2 (en) * | 2001-11-09 | 2005-10-25 | Silicon Integrated Systems Corp. | Method and apparatus for reducing clock skew in an integrated circuit |
US7082177B2 (en) * | 2001-11-28 | 2006-07-25 | Agere Systems Inc. | Methods and devices for improving the switching times of PLLs |
US7263153B2 (en) * | 2002-10-09 | 2007-08-28 | Marvell International, Ltd. | Clock offset compensator |
US7103072B1 (en) * | 2002-12-19 | 2006-09-05 | Occam Networks | System and method for synchronization of devices across a packet network |
TW589805B (en) * | 2003-01-30 | 2004-06-01 | Elan Microelectronics Corp | RF transmitter system of single quartz crystal oscillator |
US8138972B2 (en) * | 2003-09-02 | 2012-03-20 | Csr Technology Inc. | Signal processing system for satellite positioning signals |
JP4545510B2 (ja) * | 2004-07-30 | 2010-09-15 | パナソニック株式会社 | 同期追従装置 |
KR100611512B1 (ko) * | 2004-12-07 | 2006-08-11 | 삼성전자주식회사 | 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프 |
EP1772795A1 (en) * | 2005-10-10 | 2007-04-11 | STMicroelectronics (Research & Development) Limited | Fast buffer pointer across clock |
CN1953332B (zh) | 2005-10-17 | 2011-01-12 | 联芯科技有限公司 | 时钟发生器和使用该时钟发生器的通信终端 |
KR100710127B1 (ko) * | 2006-03-17 | 2007-04-20 | 지씨티 세미컨덕터 인코포레이티드 | 지연 동기 루프를 이용한 클록 생성기 및 클록 생성 방법 |
US7839965B2 (en) * | 2006-11-21 | 2010-11-23 | Agere Systems Inc. | High-speed serial data link with single precision clock source |
TWI326982B (en) * | 2007-03-14 | 2010-07-01 | Richtek Technology Corp | Frequency jittering control circuit and method for the same |
US7671634B2 (en) * | 2007-07-30 | 2010-03-02 | Hewlett-Packard Development Company, L.P. | Redundant clock switch circuit |
-
2008
- 2008-12-05 US US12/328,819 patent/US8619938B2/en active Active
- 2008-12-25 TW TW097150599A patent/TWI485987B/zh not_active IP Right Cessation
- 2008-12-29 CN CNA2008101893183A patent/CN101471656A/zh active Pending
- 2008-12-29 CN CN201310048001.9A patent/CN103152033B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795043B2 (en) * | 2000-09-26 | 2004-09-21 | Mitsubishi Denki Kabushiki Kaisha | Clock generation circuit having PLL circuit |
US7065025B2 (en) * | 2001-02-05 | 2006-06-20 | Sanyo Electric Co., Ltd. | PLL circuit |
TW200713835A (en) * | 2005-09-27 | 2007-04-01 | Intel Corp | Multi mode clock generator |
TW200723703A (en) * | 2005-12-08 | 2007-06-16 | Via Tech Inc | Damping coefficient variation devices, adjustable oscillators, phase locked loop circuits, and damping coefficient variation methods |
Also Published As
Publication number | Publication date |
---|---|
CN101471656A (zh) | 2009-07-01 |
CN103152033A (zh) | 2013-06-12 |
US20090168943A1 (en) | 2009-07-02 |
CN103152033B (zh) | 2016-01-06 |
TW200929875A (en) | 2009-07-01 |
US8619938B2 (en) | 2013-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485987B (zh) | 時脈產生裝置及其方法以及資料傳送方法 | |
US9252781B2 (en) | Oscillator | |
US8451971B2 (en) | Communication systems, clock generation circuits thereof, and method for generating clock signal | |
US7663415B2 (en) | Phase locked loop (PLL) method and architecture | |
TWI451228B (zh) | 時脈產生器及產生時脈信號的方法 | |
JP4938217B2 (ja) | 異なったモードにおけるクロックスキューを選択的に補正する位相ロックループ(pll)回路 | |
US20110234277A1 (en) | Apparatus and method to compensate for injection locking | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
US20090284298A1 (en) | Method for automatically adjusting clock frequency and clock frequency adjusting circuit | |
CN106941351B (zh) | 用于随机扩频调制器的双校准环路 | |
CN108988832B (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
JP4699250B2 (ja) | 無線装置 | |
US7835469B2 (en) | Method of compensating skew, digital communication system, receiver, electronic device, circuit and computer program product | |
US9686105B2 (en) | Clock and data recovery circuit and frequency detection method thereof | |
JP7333705B2 (ja) | 回路システム | |
KR100335457B1 (ko) | 위상동기루프회로, 편향보정회로 및 디스플레이 장치 | |
JP2012050059A (ja) | 発振周波数補正方法及び発振周波数補正装置 | |
US20140361846A1 (en) | Communication device and control method thereof | |
JP2009302672A (ja) | データスキュー自動補正システム | |
US20230009620A1 (en) | Oscillation system including frequency-locked loop logic circuit and operating method thereof | |
KR102436557B1 (ko) | 데이터 인터페이스 장치 및 그 구동방법 | |
US8117511B2 (en) | Communication device and method of correcting the same | |
KR20130070354A (ko) | 듀티 보정 회로 | |
JP2011095965A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |