TWI479607B - 積體電路裝置及其製造方法 - Google Patents

積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI479607B
TWI479607B TW100133088A TW100133088A TWI479607B TW I479607 B TWI479607 B TW I479607B TW 100133088 A TW100133088 A TW 100133088A TW 100133088 A TW100133088 A TW 100133088A TW I479607 B TWI479607 B TW I479607B
Authority
TW
Taiwan
Prior art keywords
interconnect
interconnects
portions
forming
protrusion
Prior art date
Application number
TW100133088A
Other languages
English (en)
Other versions
TW201246457A (en
Inventor
Gaku Sudo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201246457A publication Critical patent/TW201246457A/zh
Application granted granted Critical
Publication of TWI479607B publication Critical patent/TWI479607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

積體電路裝置及其製造方法
本文描述之實施例大致上係關於積體電路裝置及其製造方法。
此申請案係基於並主張來自2011年4月13日申請之先前日本專利申請案第2011-089082號之優先權利；該案之全部內容以引用方式併入本文。
近年來，隨著積體電路裝置之集成度愈來愈高，互連間距之大小已按比例降低。特定言之，在記憶體裝置(諸如磁阻隨機存取記憶體(MRAM)及類似物)中許多互連經配置彼此平行，此係因為該等互連係延伸自配置成一矩陣組態之多個記憶體單元。可使用一側壁製程來減小因此經配置彼此平行之該等互連之配置週期。該側壁製程係一方法，在該方法中核心部件係形成線組態；對該等核心部件執行薄化；於該等核心部件之兩側上形成側壁；及後續移除該等核心部件。藉此可形成具有該等核心部件之配置週期之一半之一配置週期之多個側壁；且可藉由將該等側壁用作一遮罩而形成精細互連。
然而，隨著使用該等側壁製程按比例降低該等互連之大小，亦必須按比例降低連接至該等互連之接觸通路之直徑。藉此該等接觸通路之形成變得困難；該等接觸通路變得更精細；且電阻非所期地增加。
一般而言，根據一實施例，一積體電路裝置包含複數個互連及一接觸通路。該複數個互連經配置彼此平行。該接觸通路係連接至該等互連之各者。於連接至該接觸通路之互連之各者之一部分處形成一突出體以在該配置之一方向上突出。於與具有該突出體之部分分開之互連之各者之一部分處形成一凹槽以在該配置之該方向上凹陷。形成於該複數個互連之間之兩個彼此相鄰之互連之一互連上之突出體與形成於該兩個彼此相鄰之互連之另一互連中之凹槽相對。在該等互連之各者中，具有該凹槽之部分與具有該凹槽之該部分之兩側上之部分分開，且亦與具有該突出體之部分分開。
一般而言，根據一實施例，一積體電路裝置包含複數個互連及一接觸通路。該複數個互連經配置彼此平行。該接觸通路係連接至該等互連之各者。於連接至該接觸通路之互連之各者之一部分處形成一彎曲部分以彎曲以在該配置之一方向上形成一突出體。該複數個互連包含一第一互連及一第二互連。該第二互連相鄰於該第一互連並安置在如從該第一互連觀察之該第一互連之彎曲部分之突出體之方向上。該第二互連之一相對部分與該第一互連之彎曲部分相對。該第二互連之相對部分與該相對部分之兩側上之第二互連之部分分開，且亦與該第二互連之彎曲部分分開。
一般而言，根據一實施例，一積體電路裝置包含複數個互連及一接觸通路。該複數個互連經配置彼此平行。該接觸通路係連接至該等互連之各者。於與連接至該接觸通路之互連之各者之一部分分開之互連之各者之一部分處形成一彎曲部分以彎曲以在該配置之一方向上形成一突出體。在該等互連之各者中，具有該彎曲部分之部分與具有該彎曲部分之該部分之兩側上之部分分開，且亦與連接至該接觸通路之部分分開。該複數個互連包含一第一互連及一第二互連。該第二互連係相鄰於該第一互連。該第一互連之彎曲部分與連接至該接觸通路之第二互連之一部分相對。在遠離連接至該接觸通路之第二互連之部分之一方向上形成該第一互連之彎曲部分之突出體。
一般而言，根據一實施例，一半導體裝置包含複數個第一互連、複數個第二互連及一接觸通路。該複數個第一互連形成於一半導體基板上方並經配置在一第一方向上彼此平行。該複數個第二互連形成於遮蓋該複數個第一互連之一層間絕緣膜上並經配置在垂直於該第一方向之一方向上彼此平行。該接觸通路形成於該複數個第一互連之一底部互連與該複數個第二互連之一頂部互連之間之一交叉區域處。該底部互連包含形成於連接至該接觸通路之一部分處之一突出體。該突出體在該第一方向上突出。該複數個第一互連之一者相鄰於該底部互連。該複數個第一互連之該一者包含形成於與該突出體相對之一側並與該突出體分開之一凹槽。
一般而言，根據一實施例，揭示一種用於製造一積體電路裝置之方法。該方法可包含在一基板上形成一絕緣膜。該方法可包含在該絕緣膜形成在一方向上延伸之複數個核心部件。該複數個核心部件之各者在該一方向上彼此分開之位置處包含在一寬度方向上突出之一突出體及在該寬度方向上凹陷之一凹槽。該方法可包含使該等核心部件製造得更精細。該方法可包含在該等核心部件之側表面上形成側壁。該方法可包含移除該等核心部件。該方法可包含在兩個彼此相鄰之側壁之間之一區域之一第一部分與一第二部分中形成支柱以使該兩個彼此相鄰之側壁彼此連結。該第一部分係介於在該等側壁之間具有一狹窄間距之區域之一部分與在該等側壁之間具有一寬的間距之區域之一部分之間。該區域之部分在置入該第一部分與該第二部分之間之側壁之間具有該狹窄間距。該方法可包含藉由將該等側壁及該等支柱用作一遮罩來執行蝕刻而在該絕緣膜中製造一溝渠。該方法可包含藉由將一導電材料填充進入該溝渠來形成互連。此外，該方法可包含形成一接觸通路以連接至該等互連之各者之一部分，該等互連之各者之一部分具有比該等互連之各者之另一部分之寬度更寬之一寬度。
一般而言，根據一實施例，揭示一種用於製造一積體電路裝置之方法。該方法可包含在一基板上形成一導電膜。該方法可包含在該導電膜上形成在一方向上延伸之複數個核心部件。該複數個核心部件之各者包含在一第一部分之一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽，以及在一第二部分之另一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽。該方法可包含使該等核心部件製造得更精細。該方法可包含在該等核心部件之側表面上形成側壁。該方法可包含移除該等核心部件。該方法可包含藉由將該等側壁用作一遮罩來執行蝕刻而將該導電膜圖案化為複數個互連。在該複數個互連之各者之一位置中形成一彎曲部分以彎曲為一突出組態。該複數個互連具有一第一互連及一第二互連。該第二互連相鄰於該第一互連並安置在如從該第一互連觀察之該第一互連之彎曲部分之突出體之方向上。該方法可包含使與該第一互連之彎曲部分相對之第二互連之一相對部分與該相對部分之兩側上之第二互連之部分分開，同時使該相對部分與該第二互連之彎曲部分分開。此外，該方法可包含形成一接觸通路以連接至該彎曲部分。
一般而言，根據一實施例，揭示一種用於製造一積體電路裝置之方法。該方法可包含在一基板上形成一導電膜。該方法可包含在該導電膜形成在一方向上延伸之複數個核心部件。該複數個核心部件之各者包含在一第一部分之一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽，以及在一第二部分之另一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽。該方法可包含使該等核心部件製造得更精細。該方法可包含在該等核心部件之側表面上形成側壁。該方法可包含移除該等核心部件。該方法可包含藉由將該等側壁用作一遮罩來執行蝕刻而將該導電膜圖案化為複數個互連。在該複數個互連之各者之一位置中形成一彎曲部分以彎曲為一突出組態。該複數個互連具有一第一互連及一第二互連。該第二互連相鄰於該第一互連。在遠離該第一互連之一方向上形成該第二互連之彎曲部分之突出體。該方法可包含使該第一互連之彎曲部分與該第一互連之彎曲部分之兩側上之第一互連之部分分開，同時使該第一互連之彎曲部分與該第一互連之一相對部分分開。該相對部分與該第二互連之彎曲部分相對。此外，該方法可包含形成一接觸通路以連接至該等互連之各者之相對部分。
在該實施例中，該等互連之配置週期可能較小。藉此可實現該積體電路裝置之更高集成度。
下文將參考隨附圖式描述各種實施例。
首先將描述一第一實施例。
圖1圖解說明根據該實施例之一積體電路裝置。
圖2係圖解說明根據該實施例之積體電路裝置之一延伸區域之一平面圖。
圖3係沿圖2之線A-A'之一截面圖。
為便於觀察圖2中之圖式，僅圖解說明導電部分；且並未圖解說明絕緣部分。下文描述之類似平面圖亦類似此情形。
如圖1中圖解說明，根據該實施例之積體電路裝置1係一記憶體裝置(例如，一MRAM)。在該積體電路裝置1中，提供一矽基板10(參考圖3)；在該矽基板10之前表面中提供兩個彼此分開之位置之記憶體陣列區域11a及11b；且在該記憶體陣列區域11a與11b之間提供一延伸區域12。
在下文中，為便於描述，自該記憶體陣列區域11a朝該記憶體陣列區域11b之一方向被視為一正X方向；相反方向被視為一負X方向；且該正X方向及該負X方向大致上被稱為X方向。垂直於該矽基板10之前表面之方向被視為一正Z方向及一負Z方向；且正交於該X方向及該Z方向之方向被視為一正Y方向及一負Y方向。
多個記憶體單元MC在該等記憶體陣列區域11a及11b之各者中配置成一矩陣組態。自沿該X方向配置成一行之記憶體陣列區域11a之多個記憶體單元MC延伸一共同互連14a以到達該延伸區域12。類似地，自沿該X方向配置成一行之該記憶體陣列區域11b之多個記憶體單元MC延伸一共同互連14b以到達該延伸區域12。
在如從該延伸區域12觀察之負Y方向側上提供一感測放大器區域13。在該延伸區域12與該感測放大器區域13之間提供在該Y方向上延伸之多個互連15。該等互連15之各者之一端係藉由該延伸區域12中之一接觸通路16連接至該互連14a或14b。換言之，在該延伸區域12中，在該X方向上延伸之互連14a及14b(在下文中一般被稱為該等互連14)係藉由在該Z方向上延伸之接觸通路一一對應地連接至在該Y方向上延伸之互連15。
如圖3中圖解說明，在該矽基板10上提供一層間絕緣膜21；且在該層間絕緣膜21上提供該等互連14。在該層間絕緣膜21上提供一層間絕緣膜22以遮蓋該等互連14；且在該層間絕緣膜22內部埋入該等接觸通路16。在該層間絕緣膜22上提供該等互連15；且提供一層間絕緣膜23以遮蓋該等互連15。該等互連14連接至該等接觸通路16之底端；且該等互連15連接至該等接觸通路16之頂端。
如圖2中圖解說明，該互連14a及該互連14b經配置在均勻間距處彼此平行。該互連14a及該互連14b在該Y方向上交替配置。在其中連接該等接觸通路16之互連14之部分中形成突出體31。其中連接該等接觸通路16之互連14之位置在該X方向上彼此不同。在該等互連14之各者中，在該X方向上與其中形成該突出體31之部分分開之一部分中形成一凹槽32。在該等互連14之各者中，在該互連14之正Y方向側上之一側表面上形成該突出體31以在該正Y方向上突出。在該互連14之負Y方向側上之一側表面中形成該凹槽32以在該正Y方向上凹陷。換言之，在該等互連14中，該等突出體31在相同方向(該正Y方向)上突出；且該等凹槽32在相同方向(該正Y方向)上凹陷。
在兩個彼此相鄰之互連14(即，一互連14a及相鄰於該互連14a之互連14b)中，形成於一互連14中之突出體31與形成於該另一互連14中之凹槽32相對；且該等組態大致上對應。換言之，如從該Z方向觀察，對於對應於該正Y方向側上之外部邊緣之突出體31之一互連14之部分及對應於定位於如從該一互連14觀察之正Y方向側上之相鄰互連14之負Y方向側上之外部邊緣之凹槽32之部分而言，該X方向上之位置及尺寸關係大致上相同。
在該等互連14之各者之兩個位置中製造狹縫33；且將該等互連14之各者分為三部分。藉此，在該等互連14之各者中，其中形成該凹槽32之部分與其中形成該凹槽32之部分之兩側上之部分分開。其中形成該凹槽32之部分亦與其中形成該突出體31之部分分開。
即，該積體電路裝置1係一半導體裝置。該裝置1包含該複數個互連14、該複數個互連15及該等接觸通路16。該等互連14係形成於該半導體基板10上方。該等互連14經配置在該X方向上彼此平行。該等互連15係形成於遮蓋該等互連14之層間絕緣膜21上。該等互連15經配置在垂直於該X方向之Y方向上彼此平行。該等接觸通路16係形成於介於一底部互連與一頂部互連之間之一交叉區域處。該底部互連係該複數個互連14之一者。該頂部互連係該複數個互連15之一者。該底部互連包含形成於連接至該接觸通路16之一部分處之突出體31。該突出體31係在該X方向上突出。相鄰於該底部互連之互連14之一者包含形成於與該突出體31相對之一側處之凹槽32。該凹槽32與該突出體31分開。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
圖4A至圖4D係圖解說明用於製造根據該實施例之積體電路裝置之方法之製程平面圖及製程之截面圖。
在該等圖式之各者中，左邊之圖式係一製程平面圖；且右邊之圖式係該製程之一截面圖。該等製程之截面圖分別係沿該等製程平面圖之線B-B'之截面圖。為便於圖解說明該等製程平面圖，用圓點標記該等核心部件、該等側壁、該等支柱及該等互連。下文描述之圖7A至圖7D、圖9A至圖9D、圖11A至圖11D、圖12A至圖12D亦類似此情形。
在該實施例中，使用一側壁製程及一鑲嵌製程形成該互連14。
首先，如圖3中圖解說明，在該矽基板10之前表面中形成一規定的驅動電路。舉例而言，在該等記憶體陣列區域11a及11b中形成該等記憶體單元MC(參考圖1)，同時在該感測放大器區域13中形成感測放大器(未圖解說明)。接著，在該矽基板10上形成該層間絕緣膜21。
接著，如圖4A中圖解說明，在該層間絕緣膜21上形成一絕緣膜41。接著，在該絕緣膜41上形成多個核心部件42。該等核心部件42之各者形成在該X方向上延伸之一線組態；且在該X方向上彼此分開之位置處形成一突出體43及一凹槽44。該突出體43在該正Y方向上自該正Y方向側上之核心部件42之側表面突出尺寸t。另一方面，該凹槽44在該正Y方向上自該負Y方向側上之核心部件42之側表面凹陷尺寸t，在該多個核心部件42中，在該X方向上之該等突出體43之位置及該等凹槽44之位置之全部彼此不同。
接著如圖4B中圖解說明，對該等核心部件42執行薄化以使該等核心部件42製造得更精細。此時，該突出體43之突出量及該凹槽44之凹陷量有所減小但仍保持。
接著，如圖4C中圖解說明，藉由沈積(例如，在整個表面上沈積氮化矽膜)並執行回蝕在該等核心部件42之側表面上形成側壁45。接著，移除該等核心部件42。藉此在該X方向上延伸之多個側壁45保持在該絕緣膜41上。此時，該等側壁45之配置週期係該等核心部件42之配置週期之一半。形成於該核心部件42之突出體43之側表面上之側壁45之部分係沿該突出體43之側表面彎曲之一彎曲部分46。類似地，形成於該核心部件42之凹槽44之側表面上之側壁45之部分係沿該凹槽44之側表面彎曲之一彎曲部分46。因為在該X方向上之彎曲部分46之位置在該多個側壁45之間係不同的，所以該等相鄰側壁45之筆直部分經定位在如從一側壁45之彎曲部分46觀察之兩個Y方向上相鄰。因此，如圖4C中之一區域α圖解說明，與該彎曲部分46之突出體之側上之相鄰側壁45存在一狹窄間距。另一方面，如圖4C中之一區域β圖解說明，與該彎曲部分46之凹槽之側上之相鄰側壁45存在一寬的間距。
接著，在該等彼此相鄰之側壁45之間之區域之一部分中形成支柱47以將該等側壁45彼此連結。特定言之，該等支柱47係形成於該等彼此相鄰之側壁45之間之區域之一第一部分及一第二部分中。該第一部分係在介於其中介於該等側壁45之間之間距為狹窄之彼此相鄰之側壁45之間之區域之一部分與介於其中該等側壁45之間之間距為寬之彼此相鄰之側壁45之間之區域之一部分之間。其中介於該等側壁45之間之間距為狹窄之部分被置入該第一部分與該第二部分之間。該等支柱47係藉由(例如)在整個表面上沈積一遮罩材料及藉由後續使用微影蝕刻選擇性地移除該遮罩材料而形成。該等支柱47係由經選擇性地蝕刻具有該絕緣膜41及該等側壁45之一材料形成。在(例如)該絕緣膜41係由氧化矽形成且該等側壁45係由氮化矽形成之情況中，該等支柱47係由(例如)一塗層類型有機膜形成。特定言之，該等支柱47係藉由以下步驟形成：憑藉塗佈形成一有機膜；藉由憑藉塗佈在該有機膜上形成氧化矽膜；在該氧化矽膜上形成一光阻膜；將該光阻膜圖案化；將該光阻膜之圖案轉移至該氧化矽膜上；及接著將該圖案轉移至該有機膜上。
接著，如圖4D中圖解說明，將該等側壁45及該等支柱47用作一遮罩來執行諸如反應性離子蝕刻(RIE)等等之蝕刻。藉此，在排斥直接在該等側壁45及該等支柱47下方之區域之絕緣膜41之部分中製造多個溝渠48。換言之，該等側壁45及該等支柱47之圖案經顛倒並轉移至底層之絕緣膜41上。在該等溝渠48之各者中，在直接在該側壁45之彎曲部分46下方之區域之兩側上形成具有比其他部分之寬度寬之一寬度之一部分及具有比該等其他部分之寬度狹窄之一寬度之一部分。該等溝渠48在直接在該等支柱47下方之區域中係不連續的。後續移除該等側壁45及該等支柱47。
接著將一導電材料填充至該等溝渠48中。藉此在該等溝渠48內部形成互連14。此時，該突出體31及該凹槽32分別形成於直接在該側壁45之彎曲部分46下方之區域之兩側上之互連14中。直接在該支柱47下方之區域在未形成該互連14之情況下變成狹縫33。在此一情況中，在上文描述之圖4A中圖解說明之製程中，在該X方向上之突出體31之位置之全部彼此不同，此係因為在該X方向上之該等突出體43之位置及該等凹槽44之位置之全部彼此不同。
接著，如圖2及圖3中圖解說明，於該絕緣膜41及該等互連14上形成該層間絕緣膜22。接著，使用(例如)微影蝕刻在該層間絕緣膜22中製造接觸通路孔。該接觸通路孔經製造以到達具有寬度比該等其他部分之寬度寬之互連14之各者之部分(即，其中形成該突出體31之部分)。接著藉由將一導電材料填充至該等接觸通路孔中而形成該等接觸通路16。該接觸通路16之底端連接至具有寬度比該等其他部分之寬度寬之互連14之各者之部分。因此，該等接觸通路16之一者連接至該等互連14之各者。接著在該層間絕緣膜22上形成在該Y方向上延伸之多個互連15。該等互連15之各者連接至該等接觸通路16之一者之頂端。接著在該層間絕緣膜22上形成該層間絕緣膜23以遮蓋該等互連15。藉此製造該積體電路裝置1。
現在將描述該實施例之作業效果。
通常，在該側壁製程中，該等互連之寬度及間距係均勻的，因為該等側壁之寬度係均勻的。
相反地，在該實施例中，在圖4A中圖解說明之製程中，於該核心部件42中形成該突出體43及該凹槽44。藉此在圖4C中圖解說明之製程中於該等側壁45中形成該彎曲部分46；且在圖4D中圖解說明之製程中於該等互連14中形成該該突出體31及該凹槽32。因此，其中形成該突出體31之互連14之部分比該等其他部分寬。因為該接觸通路16連接至其中形成該突出體31之部分，所以甚至在預期該接觸通路16之對準移位及尺寸之波動達到邊限時該接觸通路16之直徑可更大。因此，在該層間絕緣膜22中製造該等接觸通路孔時之微影蝕刻之困難度有所減小；且該等接觸通路16之形成更容易。藉此可減小製造裝備之成本；且可減小製造成本。可藉由增加該等接觸通路16之直徑來減小該等接觸通路16之電阻。藉此增加該積體電路裝置之可靠性及良率。
因為該互連14之突出體31及凹槽32係形成於該側壁45之彎曲部分46之兩側上，所以兩個彼此相鄰之互連14之一互連14之突出體31與該另一互連14之凹槽32相對。藉此，即使在其中形成該等突出體31之情況中，該等互連14彼此不容易短路，此係因為該等互連14之間之距離維持在大致上一恆定。
在該實施例中，在圖4C中圖解說明之製程中於該等側壁45之間之規定位置處形成該等支柱47。藉此在該互連14中製造該等狹縫33；且其中形成該凹槽32之互連14之部分與兩個X方向側上之相同互連14之部分分開，同時與其中形成該突出體31之部分(即，其中連接該接觸通路16之部分)分開；且其中形成該凹槽32之互連14之部分係在一電浮動狀態中。因此，甚至在其中連接至一互連14之接觸通路16短路至一相鄰互連14之凹槽32之情況中，問題並未發生，因為該相鄰互連14之短路部分係在一浮動狀態中。
現在將描述該實施例之一比較性實例。
圖5係圖解說明根據該比較性實例之一積體電路裝置之延伸區域之一平面圖。
在如圖5中圖解說明之比較性實例中，使用一正常側壁製程形成互連114。在一位置中分開該等互連114之各者。
如圖5中圖解說明，雖然在其中使用該側壁製程形成該等互連114之情況中可減小該等互連114之配置週期，但是該等互連114之寬度及間隔係均勻的。因此，在其中形成一接觸通路116以連接至該等互連114之各者之情況中，必須使該接觸通路116製造得足夠精細以防止接觸通路116短路至與待連接至接觸通路116之互連114相鄰之互連114。因此，隨著該等互連114之大小按比例降低，該等接觸通路116亦變得更精細；該等接觸通路116之形成變得困難；且該等接觸通路116之電阻非所期地增加。
舉例而言，假設該接觸通路不存在尺寸波動且該接觸通路之對準移位不超過該等互連之配置週期之一半。在此一情況中，在該比較性實例中，該接觸通路116之直徑必須不超過該等互連114之配置週期之一半以防止該接觸通路116短路至與待連接至該接觸通路116之互連114相鄰之互連114。隨著執行按比例降低大小，惟該等接觸通路自身之形成變得困難外，該等接觸通路之電阻增加亦可不再被省略。相反地，在該第一實施例中，該接觸通路16之直徑可增加至該等互連14之配置週期之1.5倍，此係因為即使在其中該接觸通路16短路至與待連接至該接觸通路16之互連14相鄰之互連14之情況中亦並未發生問題。
現在將描述一第二實施例。
圖6係圖解說明根據該實施例之一積體電路裝置之延伸區域之一平面圖。
如圖6中圖解說明，根據該實施例之積體電路裝置2與根據上文描述之第一實施例之積體電路裝置1(參考圖2)不同之處在於其中兩個彼此相鄰之互連14之突出體31彼此相對之方向。舉例而言，在圖6中圖解說明之實例中，互連14a之突出體31在該負Y方向上突出；且互連14b之突出體31在該正Y方向上突出。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
圖7A至圖7D係圖解說明用於製造根據該實施例之積體電路裝置之方法之製程平面圖及製程之截面圖。
在如圖7A中圖解說明之實施例中，當在該絕緣膜41上形成該等核心部件42時，於該核心部件42之相同側上之側表面中(例如，在該正Y方向側上之側表面中)形成該突出體43及該凹槽44。換言之，該突出體43在該正Y方向上自該正Y方向側上之核心部件42之側表面突出尺寸t。另一方面，該凹槽44在該負Y方向上自該正Y方向側上之核心部件42之側表面凹陷尺寸t。
後續製程類似於上文描述之第一實施例之製程。換言之，如圖7B中圖解說明對該等核心部件42執行薄化；且如圖7C中圖解說明在該等核心部件42之兩個側表面上形成側壁45。在此一情況中，使該彎曲部分46形成於兩個位置中之一側壁45與其中未形成該等彎曲部分46之一側壁45交替地配置。形成於該相同側壁45之該兩個位置中之彎曲部分46在彼此相反方向上具有突出體。接著，藉由將該等側壁45及該等支柱用作一遮罩來蝕刻該絕緣膜41而製造該等溝渠48；且藉由將一導電材料填充至該等溝渠48中形成該等互連14。藉此製造圖6中圖解說明之積體電路裝置2。
在其他方面，該實施例之組態、製造方法及作業效果類似於上述該第一實施例。
現在將描述一第三實施例。
圖8係圖解說明根據該實施例之一積體電路裝置之延伸區域之一平面圖。
如圖8中圖解說明，根據該實施例之積體電路裝置3與根據上文描述之第一實施例之積體電路裝置1(參考圖2)不同之處在於在該等互連14之各者中形成一彎曲部分(一彎曲部分)51來代替該突出體31(參考圖2)。在該彎曲部分51處，使該互連14彎曲以朝一方向形成一突出體。在該實施例中，對於該等互連14之全部而言，該彎曲部分51之突出體之方向(例如，該正Y方向)係相同的。該彎曲部分51處之互連之寬度與該除該彎曲部分51外之互連14之部分之寬度大致上相同。
在該X方向上之彎曲部分51之位置在該等互連14之間係不同的。因此，該等相鄰互連14之筆直部分經定位在如從一互連14之彎曲部分51觀察之兩個Y方向上相鄰。因此，如圖8中之區域α圖解說明，如從一彎曲部分51觀察，與該彎曲部分51之突出體之側上之相鄰互連14存在一狹窄間距。另一方面，如圖8中之區域β圖解說明，與該彎曲部分51之凹槽之側上之相鄰互連14存在一寬的間距。該接觸通路16之底端連接至該等互連14之各者之彎曲部分51。因為該彎曲部分51在該正Y方向上具有一突出體，所以將該接觸通路16之中心軸朝相對於該互連14之部分之中心軸(而非如從該Z方向觀察之彎曲部分)之正Y方向側放置。
在該等互連14之各者之兩個位置中製造該等狹縫33；且將該等互連14之各者分為三部分。換言之，如從一第一互連14觀察，相鄰於該第一互連14並安置在該第一互連14之彎曲部分51之突出體之方向上以與該第一互連14之彎曲部分51相對之一第二互連14之一相對部分52在該相對部分52之兩側上與該第二互連14之部分分開，且亦與該第二互連14之彎曲部分51分開。因此，該相對部分52係在一電浮動狀態中。
在其他方面，該實施例之組態類似於上文描述之第一實施例之組態。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
圖9A至圖9D係圖解說明用於製造根據該實施例之積體電路裝置之方法之製程平面圖及製程之截面圖。
在該實施例中，使用該側壁製程及蝕刻形成該等互連14。
首先，如圖9A中圖解說明，在該矽基板10(參考圖3)上形成該層間絕緣膜21；且在該層間絕緣膜21上形成一導電膜61。接著在該導電膜61上形成在該X方向上延伸之多個核心部件62。該等核心部件62之組態與上文描述之第一實施例之核心部件42之組態(參考圖4A)相同。換言之，在該正Y方向上突出尺寸t之一突出體63係形成於該等核心部件62之各者之第一部分之正Y方向側上之側表面上；且在該正Y方向上凹陷尺寸t之一凹槽64係形成於與該第一部分分開之第二部分之負Y方向側上之側表面中。對於該多個核心部件62，在該X方向上之該等突出體63之位置及該等凹槽64之位置之全部彼此不同。
接著，如圖9B中圖解說明，對該等核心部件62執行薄化以使該等核心部件62製造得更精細。
接著如圖9C中圖解說明，在該等核心部件62之側表面上形成側壁65。接著移除該等核心部件62。該等側壁65之組態與上文描述之第一實施例之側壁45之組態(參考圖4C)相同。換言之，形成於該核心部件62之突出體63之側表面上之側壁65之部分係沿該突出體63之側表面彎曲之一彎曲部分66。類似地，形成於該核心部件62之凹槽64之側表面上之側壁65之部分係沿該凹槽64之側表面彎曲之一彎曲部分66。因為在該X方向上之彎曲部分66之位置在該多個側壁65之間係不同的，所以該等相鄰側壁65之筆直部分經定位在如從一側壁65之彎曲部分66觀察之兩個Y方向上相鄰。因此，如從該彎曲部分66觀察，該彎曲部分66之突出體之側上之相鄰側壁65存在如區域α圖解說明之一狹窄間距；且該彎曲部分66之凹槽之側上之相鄰側壁65存在如區域β圖解說明之一寬的間距。
接著，如圖9D中圖解說明，將該等側壁65用作一遮罩執行諸如RIE等等之蝕刻。藉此藉由移除直接在該等側壁65下方之區域以外之導電膜61之部分而將該導電膜61圖案化為該多個互連14。此時，定位於直接在該等側壁65下方之區域中之導電膜61之部分變成該等互連14；且定位於直接在該等彎曲部分66下方之區域中之部分變成該等彎曲部分51。換言之，將該等側壁65之圖案如實轉移至底層之導電膜61上。後續移除該等側壁65。
接著如圖8中圖解說明，藉由形成一光阻膜以遮蓋該等互連14及藉由憑藉曝光及顯影而圖案化來形成一光阻遮罩(未圖解說明)。接著，藉由將該光阻遮罩用作一遮罩而蝕刻來選擇性地移除該等互連14。藉此，藉由在該等互連14之各者之兩個位置中製造該等狹縫33而將該等互連14之各者分為三部分。此時，如從一第一互連14觀察，相鄰於該第一互連14並安置在該彎曲部分51之突出體之方向上以與該第一互連14之彎曲部分51相對之第二互連14之相對部分52在該相對部分52之兩側上與該第二互連14之部分分開，且亦與該第二互連14之彎曲部分51分開。而且，此時，在該光阻遮罩中製造具有在該Y方向上延伸之直線組態之兩個狹縫；且同時將圍繞該等側壁65之兩端部分延伸之互連14之部分分開。舉例而言，藉由使用一光阻圖案蝕刻一次對該等互連14執行圖案化。
接著，在該層間絕緣膜21及該等互連14上形成該層間絕緣膜22。接著，舉例而言，使用微影蝕刻在該層間絕緣膜22中製造接觸通路孔。該接觸通路孔經製造以到達其中形成該彎曲部分51之互連14之各者之部分。在此一情況中，如從該Z方向觀察，將該接觸通路孔之中心軸定位在該彎曲部分51之中心軸上。因為該彎曲部分51在該正Y方向上具有一突出體；該接觸通路孔經朝該正Y方向側放置比除該彎曲部分51外該互連14之位置更遠。
接著，藉由將一導電材料填充至該等接觸通路孔中而形成該等接觸通路16。該接觸通路16之底端連接至該等互連14之各者之彎曲部分51。接著，在該層間絕緣膜22上形成在該Y方向上延伸之多個互連15；且形成該層間絕緣膜23以遮蓋該等互連15。藉此製造該積體電路裝置3。
在其他方面，該實施例之製造方法類似於上文描述之第一實施例之製造方法。
現在將描述該實施例之作業效果。
在實施例中，亦類似於上文描述之第一實施例及第二實施例，因為該等互連14係使用該側壁製程而形成，該等互連14之配置週期可能較小。藉此可實現該積體電路裝置3之更高集成度。
在該實施例中，在圖9A中圖解說明之製程中於該核心部件62中形成該突出體63及該凹槽64。藉此在圖9C中圖解說明之製程中於該側壁65中形成該彎曲部分66；且在圖9D中圖解說明之製程中於該互連14中形成該彎曲部分51。接著，將該接觸通路16連接至其中形成該彎曲部分51之部分。因此，該接觸通路16之中心軸朝該正Y方向側放置比該互連14之中心軸更遠。
藉此，自連接至該第一互連14之接觸通路16至定位於如從該第一互連14觀察之負Y方向側上之相鄰第二互連14之距離為大；且該接觸通路16不容易短路至該第二互連14。另一方面，雖然自連接至該第一互連14之接觸通路16至定位於如從該第一互連14觀察之正Y方向側上之相鄰第三互連14之距離為小，但是即使在其中該接觸通路16短路至該第三互連14之情況中並未發生問題，此係因為與該第一互連14之彎曲部分51相對之第三互連14之相對部分52係在電浮動狀態中。藉此，甚至在預期該等接觸通路16之對準移位及尺寸之波動達到邊限時，該等接觸通路16之直徑可更大。因此，該等接觸通路16之形成較為容易且該等接觸通路16之電阻降低。
在該實施例中，在與圍繞該等側壁65延伸之互連14之部分之分開相同之製程中，於該等互連14中製造該等狹縫33；且藉由(例如)使用相同單一光阻遮罩蝕刻一次而執行此等步驟。甚至在該等互連14中未形成該等彎曲部分51之情況中，圍繞該等側壁65延伸之部分之分開係使該等互連14彼此分開之一必要製程。因此，在該實施例中，並非必須提供一種製造該等狹縫33之新的製程。
現在將描述一第四實施例。
圖10係圖解說明根據該實施例之一積體電路裝置之延伸區域之一平面圖。
如圖10中圖解說明，根據該實施例之積體電路裝置4與根據上文描述之第三實施例之積體電路裝置3(參考圖8)不同之處在於該兩個彼此相鄰之互連14之彎曲部分51之突出體之方向彼此相反。舉例而言，互連14a之彎曲部分51在該負Y方向上具有一突出體；且互連14b之彎曲部分51在該正Y方向上具有一突出體。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
圖11A至圖11D係圖解說明用於製造根據該實施例之積體電路裝置之方法之製程平面圖及製程之截面圖。
在如圖11A中圖解說明之實施例中，當在該導電膜61上形成該等核心部件62時，在該核心部件62之兩個位置中形成該突出體63。換言之，在該等核心部件62之各者中，在一第一部分之正Y方向側上之側表面上形成在正Y方向上突出尺寸t之突出體63；且在與該第一部分分開之一第二部分之負Y方向側上之側表面上形成在負Y方向上突出尺寸t之突出體63。對於該多個核心部件62，在X方向上之該等突出體63之位置之全部彼此不同。在該實施例中，該等核心部件62中並未形成該等凹槽64(參考圖9A)。
後續製程類似於上文描述之第三實施例之製程。換言之，如圖11B中圖解說明對該等核心部件62執行薄化；且如圖11C中圖解說明在該等核心部件62之兩個側表面上形成該等側壁65。此時，兩個彼此相鄰之側壁65之彎曲部分66在彼此相反方向上具有突出體。接著，藉由將該等側壁65用作一遮罩而蝕刻該導電膜61來將該導電膜61圖案化為該多個互連14。藉此製造圖10中圖解說明之積體電路裝置4。
在該實施例中，在圖11A中圖解說明之製程中於該核心部件62中形成僅該突出體63即足夠；且因為並非必須形成該凹槽64，該等核心部件62之形成較為容易。
在其他方面，該實施例之組態、製造方法及作業效果類似於上文描述之第三實施例。
現在將描述一第五實施例。
根據該實施例之積體電路裝置之組態類似於上文描述之第四實施例之積體電路之組態(參考圖10)。
圖12A至圖12D係圖解說明用於製造根據該實施例之積體電路裝置之方法之製程平面圖及製程之截面圖。
該實施例與上文描述之第四實施例不同之處在於當形成該等核心部件62時形成凹槽64來代替該突出體63。
換言之，如圖12A中圖解說明，當在該導電膜61上形成該等核心部件62時，在該核心部件62之兩個位置中形成該凹槽64。換言之，在該等核心部件62之各者之第一部分之正Y方向側上之側表面中形成在負Y方向上凹陷尺寸t之凹槽64；且在與該第一部分分開之第二部分之負Y方向側上之側表面中形成在正Y方向上凹陷尺寸t之凹槽64。對於該多個核心部件62，在X方向上之該等凹槽64之位置之全部彼此不同。在該實施例中，該等核心部件62上並未形成該等突出體63(參考圖9A)。後續製程類似於上文描述之第三實施例之製程。
在其他方面，該實施例之組態、製造方法及作業效果類似於上文描述之第四實施例。
現在將描述一第六實施例。
圖13係圖解說明根據該實施例之一積體電路裝置之延伸區域之一平面圖。
如圖13中圖解說明，根據該實施例之積體電路裝置6與根據上文描述之第三實施例之積體電路裝置3(參考圖8)不同之處在於該接觸通路16連接至該互連14之筆直部分而非該互連14之彎曲部分51。
在該等互連14之各者中，於與其中連接該接觸通路16之部分分開之一部分中形成經彎曲以在正Y方向上形成一突出體之彎曲部分51。該彎曲部分51經彎曲以圍繞連接至相鄰互連14之接觸通路16迂迴。換言之，該第一互連14之彎曲部分51與相鄰於其中連接該接觸通路16之第一互連14之第二互連14之部分相對，且在遠離其中連接該接觸通路16之第二互連14之該部分之一方向上具有一突出體。在該等互連14之各者中，其中形成該彎曲部分51之部分與該彎曲部分51之兩側上之部分分開，且亦與其中連接該接觸通路16之部分分開。因此，其中形成該彎曲部分51之互連14之部分係在一電浮動狀態。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
首先，使用圖9A至圖9D中圖解說明之方法在該層間絕緣層21上形成使該彎曲部分51形成於每一多個互連14之一位置中之多個互連14。
接著，如圖13中圖解說明，藉由形成一光阻膜以遮蓋該等互連14及藉由憑藉曝光及顯影而圖案化來形成一光阻遮罩(未圖解說明)。接著，藉由將該光阻遮罩用作一遮罩執行蝕刻來選擇性地移除該等互連14。藉此，藉由在該等互連14之各者之兩個位置中製造狹縫33將該等互連14之各者分為三個部分。
此時，在該等互連14之各者中，該彎曲部分51與其兩側上之部分分開，且亦與其中連接該接觸通路16之部分分開。換言之，該第一互連14之彎曲部分51與該彎曲部分51之兩側上之第一互連14之部分分開，且與相鄰於該第一互連之第二互連14之彎曲部分51相對之第一互連之相對部分52分開，其中該第二互連14之彎曲部分51在遠離該第一互連14之一方向上具有一突出體。
此時，在該光阻遮罩中製造具有在Y方向上延伸之直線組態之兩個狹縫；且將圍繞該等側壁65之兩端部分延伸之互連14之部分分開。藉由(例如)使用一光阻圖案蝕刻一次來執行該等互連14之圖案化。
接著，在該層間絕緣膜21及該等互連14上形成該層間絕緣膜22。接著，使用(例如)微影蝕刻在該層間絕緣膜22中製造接觸通路孔。該等接觸通路孔經形成以到達該等相對部分52。接著，藉由將一導電材料填充進入該等接觸通路孔而形成該等接觸通路16。接著，在該層間絕緣膜22上形成在Y方向上延伸之多個互連15；且形成該層間絕緣膜23以遮蓋該等互連15。藉此製造該積體電路裝置6。
現在將描述該實施例之作業效果。
在該實施例中，亦類似於上文描述之實施例，因為該等互連14係使用該側壁製程而形成，該等互連14之配置週期可能較小。藉此可實現該積體電路裝置6之更高集成度。
而且在該實施例中，由於上文描述之原因，可增加該接觸通路16之直徑。換言之，一互連14被視為一第一互連；安置於如從該第一互連觀察之正Y方向側上之相鄰互連14被視為一第二互連；且安置於如從該第一互連觀察之負Y方向側上之相鄰互連14被視為一第三互連。舉例而言，在圖13中，可增加介於一第二互連14f與連接至一第一互連14e之接觸通路16之間之一距離L1，且可防止短路，此係因為該第二互連14f之彎曲部分51在遠離連接至該第一互連之接觸通路16之一方向上具有一突出體，其中該等互連14e、14f及14g分別係第一、第二及第三互連。在另一方面，介於該第一互連14e與該第三互連14g之彎曲部分51之間之一距離L2為小，因為該第三互連14g之彎曲部分51在朝該第一互連之一方向上具有一突出體。然而，甚至在該第三互連14g之彎曲部分51短路至該第一互連14e之情況中並不發生問題，此係因為該等互連14之各者之彎曲部分51係在一電浮動狀態中。藉此，該接觸通路16可經形成具有一較大直徑。因此，該等接觸通路16之形成較為容易且該等接觸通路16之電阻降低。
在該實施例中，類似於上文描述之第三實施例，在與圍繞該等側壁65延伸之互連14之部分之分開相同之製程中製造該等互連14之狹縫33。因此，無需提供一新的製程來製造該等狹縫33。
在其他方面，該實施例之組態、製造方法及作業效果類似於上文描述之第三實施例。
現在將描述該第六實施例之一變體。
圖14係圖解說明根據該變體之一積體電路裝置之延伸區域之一平面圖。
如圖14中圖解說明，根據該變體之積體電路裝置6a與根據上文描述之第六實施例之積體電路裝置6(參考圖13)不同之處在於該互連14之彎曲部分51接觸該相鄰互連14。在該彎曲部分51之突出量歸因於(例如)製程條件等等之波動而不小於該等互連14之配置週期之一半之情況中，當製造該積體電路裝置6(參考圖13)時，該彎曲部分51非所期地接觸並短路至該相鄰互連14作為該變體。然而，甚至在此一情況中並不發生問題，此係因為該彎曲部分51係在一浮動狀態中。
在其他方面，該變體之組態、製造方法及作業效果類似於上文描述之第六實施例。
現在將描述一第七實施例。
圖15係圖解說明根據該實施例之一積體電路裝置之延伸區域之一平面圖。
如圖15中圖解說明，根據該實施例之積體電路裝置7與根據上文描述之第六實施例之積體電路裝置6(參考圖13)不同之處在於該兩個彼此相鄰之互連14之彎曲部分51之突出體之方向彼此相反。舉例而言，該互連14a之彎曲部分51在正Y方向上具有一突出體；且該互連14b之彎曲部分51在負Y方向上具有一突出體。
現在將描述一種用於製造根據該實施例之積體電路裝置之方法。
在該實施例中，舉例而言，藉由圖11A至圖11D中圖解說明之方法形成該等互連14。換言之，使用該側壁製程及使用其中該突出體63形成在兩個側表面上之核心部件62而蝕刻形成多個互連14。或者，藉由圖12A至圖12D中圖解說明之方法形成該等互連14。換言之，使用該側壁製程及使用其中該凹槽64形成在兩個側表面上之核心部件62而蝕刻形成該等多個互連14。藉此，該兩個彼此相鄰之互連14之彎曲部分51之突出體之方向彼此相反。
接著，使用類似於上文描述之第六實施例之方法形成該等接觸通路16以連接至該等互連14之相對部分52，其中該等相鄰互連14之彎曲部分51圍繞該等相對部分52迂迴。後續形成該等互連15。因此，製造該積體電路裝置7。
在其他方面，該實施例之組態、製造方法及作業效果類似於上文描述之第六實施例。
現在將描述該第七實施例之一變體。
圖16係圖解說明根據該變體之一積體電路裝置之延伸區域之一平面圖。
在根據如圖16中圖解說明之變體之積體電路裝置7a中，兩個互連14c及14d之彎曲部分51在彼此相向之方向上具有突出體。因此，介於該互連14c與該互連14d之間之距離為小。然而，甚至在其中該互連14c短路至該互連14d之情況中並不發生問題，此係因為該互連14c及該互連14d皆處於電浮動狀態中。
在其他方面，該變體之組態、製造方法及作業效果類似於上文描述之第七實施例。
根據上文描述之實施例，可實現其中該等接觸通路易於形成並具有低電阻之積體電路裝置及其製造方法。
雖然已描述某些實施例，但是此等實施例僅藉由實例而陳述且並非意欲限制本發明之範疇。實際上，本文描述之新穎的實施例可依若干其他形式具體實施；而且，在不脫離本發明之精神下可對本文名描述之實施例之形式作出各種省略、替代及改變。該等隨附申請專利範圍及其等等效物意欲涵蓋屬於本發明之範疇及精神內之此等形式或修改。上文該等實施例可彼此組合實踐。
1．．．積體電路裝置
2．．．積體電路裝置
3．．．積體電路裝置
4．．．積體電路裝置
6．．．積體電路裝置
6a．．．積體電路裝置
7．．．積體電路裝置
7a．．．積體電路裝置
10．．．矽基板/半導體基板
11a．．．記憶體陣列區域
11b．．．記憶體陣列區域
12．．．延伸區域
13．．．感測放大器區域
14．．．互連
14a．．．共同互連
14b．．．共同互連
14c．．．互連
14d．．．互連
14e．．．第一互連
14f．．．第二互連
14g．．．第三互連
15．．．互連
16．．．接觸通路
21．．．層間絕緣膜
22．．．層間絕緣膜
23．．．層間絕緣膜
31．．．突出體
32．．．凹槽
33．．．狹縫
41．．．絕緣膜
42．．．核心部件
43．．．突出體
44．．．凹槽
45．．．側壁
46．．．彎曲部分
47．．．支柱
48．．．溝渠
51．．．彎曲部分
52．．．相對部分
61．．．導電膜
62．．．核心部件
63．．．突出體
64．．．凹槽
65．．．側壁
66．．．彎曲部分
114．．．互連
116．．．接觸通路
MC．．．記憶體單元
圖1圖解說明根據一第一實施例之一積體電路裝置；
圖2係圖解說明根據該第一實施例之積體電路裝置之一延伸區域之一平面圖；
圖3係沿圖2之線A-A'之一截面圖；
圖4A至圖4D係圖解說明用於製造根據該第一實施例之積體電路裝置之方法之製程平面圖及製程之截面圖；
圖5係圖解說明根據該第一實施例之一比較性實例之一積體電路裝置之延伸區域之一平面圖；
圖6係圖解說明根據一第二實施例之一積體電路裝置之延伸區域之一平面圖；
圖7A至圖7D係圖解說明用於製造根據該第二實施例之積體電路裝置之方法之製程平面圖及製程之截面圖；
圖8係圖解說明根據一第三實施例之一積體電路裝置之延伸區域之一平面圖；
圖9A至圖9D係圖解說明用於製造根據該第三實施例之積體電路裝置之方法之製程平面圖及製程之截面圖；
圖10係圖解說明根據一第四實施例之一積體電路裝置之延伸區域之一平面圖；
圖11A至圖11D係圖解說明用於製造根據該第四實施例之積體電路裝置之方法之製程平面圖及製程之截面圖；
圖12A至圖12D係圖解說明用於製造根據一第五實施例之積體電路裝置之方法之製程平面圖及製程之截面圖；
圖13係圖解說明根據一第六實施例之一積體電路裝置之延伸區域之一平面圖；
圖14係圖解說明根據該第六實施例之一變體之一積體電路裝置之延伸區域之一平面圖；
圖15係圖解說明根據一第七實施例之一積體電路裝置之延伸區域之一平面圖；及
圖16係圖解說明根據該第七實施例之一變體之一積體電路裝置之延伸區域之一平面圖。
1．．．積體電路裝置
11a．．．記憶體陣列區域
11b．．．記憶體陣列區域
12．．．延伸區域
13．．．感測放大器區域
14a．．．共同互連
14b．．．共同互連
15．．．互連
16．．．接觸通路
MC．．．記憶體單元

Claims (21)

  1. 一種積體電路裝置，其包括：經配置彼此平行之複數個互連；及連接至該等互連之各者之一接觸通路；一突出體形成於連接至該接觸通路之該等互連之各者之一部分處以在該配置之一方向上突出，一凹槽形成於與具有該突出體之部分分開之該等互連之各者之一部分處以在該配置之方向上凹陷，形成於複數個互連之間之兩個彼此相鄰之互連之一互連上之該突出體與形成於該兩個彼此相鄰之互連之另一互連中之該凹槽相對，在該等互連之各者中，具有該凹槽之部分與具有該凹槽之該部分之兩側上之部分分開，且亦與具有該突出體之部分分開。
  2. 如請求項1之裝置，其中該兩個彼此相鄰之互連之該一互連之突出體之一突出方向與該兩個彼此相鄰之互連之該另一互連之突出體之一突出方向相同。
  3. 如請求項1之裝置，其中該兩個彼此相鄰之互連之該一互連之突出體之一突出方向與該兩個彼此相鄰之互連之該另一互連之突出體之一突出方向相反。
  4. 如請求項1之裝置，其中在該等互連之一延伸方向上，連接至該接觸通路之該複數個互連之一者之一部分之一位置不同於連接至該接觸通路之該複數個互連之另一者之一部分之一位置。
  5. 如請求項1之裝置，其中該等互連係使用一側壁製程而形成。
  6. 如請求項1之裝置，其進一步包括：一記憶體單元；及一頂層互連，其在與該等互連之一延伸方向交叉之一方向上延伸以連接至該接觸通路之一頂端，該等互連之一者係延伸自該記憶體單元以連接至該接觸通路之一底端。
  7. 一種積體電路裝置，其包括：經配置彼此平行之複數個互連；及連接至該等互連之各者之一接觸通路；一彎曲部分(bent portion)形成於連接至該接觸通路之該等互連之各者之一部分，使彎曲(curve)以在該配置之一方向上形成一突出體，該複數個互連包含一第一互連及一第二互連，該第二互連相鄰於該第一互連且安置於如從該第一互連觀察之該第一互連之該彎曲部分之該突出體之方向上，該第一互連之該彎曲部分係與該第二互連之一相對部分(opposing portion)相對，且該第二互連之該相對部分與該相對部分之兩側上之該第二互連之部分分開，且亦與該第二互連之該彎曲部分分開。
  8. 如請求項7之裝置，其中該第一互連之該彎曲部分之一突出體之一方向與該第二互連之該彎曲部分之一突出體之一方向相同。
  9. 如請求項7之裝置，其中該第一互連之該彎曲部分之一突出體之一方向與該第二互連之該彎曲部分之一突出體之一方向相反。
  10. 一種積體電路裝置，其包括：經配置彼此平行之複數個互連；及連接至該等互連之各者之一接觸通路；一彎曲部分形成於與連接至該接觸通路之該等互連之各者之一部分分開之該等互連之各者之一部分，使彎曲以在該配置之一方向上形成一突出體，在該等互連之各者中，具有該彎曲部分之該部分與具有該彎曲部分之部分之兩側上之部分不連接(disconnected)，且亦與連接至該接觸通路之該部分不連接，該複數個互連包含一第一互連及一第二互連，該第二互連相鄰於該第一互連，該第一互連之該彎曲部分與連接至該接觸通路之該第二互連之一部分相對，該第一互連之該彎曲部分之該突出體形成於遠離連接至該接觸通路之該第二互連之部分之一方向上。
  11. 一種半導體裝置，其包括：複數個第一互連，其等形成於一半導體基板上方且經配置在一第一方向上彼此平行，複數個第二互連，其等形成於遮蓋該複數個第一互連之一層間絕緣膜上且經配置在垂直於該第一方向之一方 向上彼此平行；及一接觸通路，其形成於該複數個第一互連之一底部互連與該複數個第二互連之一頂部互連之間之一交叉區域處，該底部互連包含形成於連接至該接觸通路之一部分處且在該第一方向上突出之一突出體，及相鄰於該底部互連之該複數個第一互連之一者包含形成於與該突出體相對之一側處且與該突出體分開之一凹槽。
  12. 一種用於製造一積體電路裝置之方法，其包括：在一基板上形成一絕緣膜；在該絕緣膜上形成在一方向上延伸之複數個核心部件，該複數個核心部件之各者在一方向上彼此分開之位置處包含在一寬度方向上突出之一突出體及在該寬度方向上凹陷之一凹槽；使該等核心部件製造得更精細；在該等核心部件之側表面上形成側壁；移除該等核心部件；在兩個彼此相鄰之側壁之間之一區域之一第一部分及一第二部分中形成支柱以將該兩個彼此相鄰之側壁彼此連結，該第一部分介於在該等側壁之間具有一狹窄間距之區域之一部分與在該等側壁之間具有一寬的間距之區域之一部分之間，在該等側壁之間具有該狹窄間距之該區域之部分被置入該第一部分與該第二部分之間； 藉由將該等側壁及該等支柱用作一遮罩來執行蝕刻而在該絕緣膜中製造一溝渠；藉由將一導電材料填充至該溝渠形成互連；及形成一接觸通路以連接至該等互連之各者之一部分，該等互連之各者之一部分具有比該等互連之各者之其他部分之寬度更寬之一寬度。
  13. 如請求項12之方法，其中在該形成該等核心部件中，該突出體及該凹槽係形成於該等核心部件之該各者之彼此相對側上之側表面中。
  14. 如請求項12之方法，其中在該形成該等核心部件中，該突出體及該凹槽係形成於該等核心部件之該各者之相同側表面中。
  15. 一種用於製造一積體電路裝置之方法，其包括：在一基板上形成一導電膜；在該導電膜上形成在一方向上延伸之複數個核心部件，該複數個核心部件之各者包含在一第一部分之一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽，以及在一第二部分之另一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽；使該等核心部件製造得更精細；在該等核心部件之側表面上形成側壁；移除該等核心部件；藉由將該等側壁用作一遮罩執行蝕刻將該導電膜圖案 化為複數個互連，一彎曲部分形成於該複數個互連之各者之一位置中以彎曲為一突出組態，該複數個互連具有一第一互連及一第二互連，該第二互連相鄰於該第一互連且安置在如從該第一互連觀察之該第一互連之該彎曲部分之突出體之方向上；使與該第一互連之該彎曲部分相對之該第二互連之一相對部分與該相對部分之兩側上之第二互連之部分分開，同時使該相對部分與該第二互連之該彎曲部分分開；及形成一接觸通路以連接至該彎曲部分。
  16. 如請求項15之方法，其中在該分開中將圍繞該等側壁之兩端部分延伸之該等互連之部分同時分開。
  17. 如請求項16之方法，其中藉由使用一遮罩蝕刻一次執行該分開。
  18. 如請求項15之方法，其中在該形成該等核心部件中，該突出體係形成於該第一部分中，且該凹槽係形成於該第二部分中。
  19. 如請求項15之方法，其中在該形成該等核心部件中，該突出體係形成於該第一部分及該第二部分中。
  20. 如請求項15之方法，其中在該形成該等核心部件中，該凹槽係形成於該第一部分及該第二部分中。
  21. 一種用於製造一積體電路裝置之方法，其包括：在一基板上形成一導電膜；在該導電膜上形成在一方向上延伸之複數個核心部 件，該複數個核心部件之各者包含在一第一部分之一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽，以及在一第二部分之另一側表面中形成之一寬度方向上突出之一突出體或在該寬度方向上凹陷之一凹槽；使該等核心部件製造得更精細；在該等核心部件之側表面上形成側壁；移除該等核心部件；藉由將該等側壁用作一遮罩執行蝕刻將該導電膜圖案化為複數個互連，一彎曲部分形成於該複數個互連之各者之一位置中以彎曲為一突出組態，該複數個互連具有一第一互連及一第二互連，該第二互連相鄰於該第一互連，該第二互連之該彎曲部分之突出體形成於遠離該第一互連之一方向上；使該第一互連之該彎曲部分與該第一互連之彎曲部分之兩側上之該第一互連之部分分開，同時使該第一互連之該彎曲部分與該第一互連之一相對部分分開，該相對部分與該第二互連之該彎曲部分相對；及形成一接觸通路以連接至該等互連之各者之相對部分。
TW100133088A 2011-04-13 2011-09-14 積體電路裝置及其製造方法 TWI479607B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011089082A JP5571030B2 (ja) 2011-04-13 2011-04-13 集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201246457A TW201246457A (en) 2012-11-16
TWI479607B true TWI479607B (zh) 2015-04-01

Family

ID=46993330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133088A TWI479607B (zh) 2011-04-13 2011-09-14 積體電路裝置及其製造方法

Country Status (6)

Country Link
US (3) US8659159B2 (zh)
JP (1) JP5571030B2 (zh)
KR (1) KR101314437B1 (zh)
CN (1) CN102738115B (zh)
SG (1) SG185177A1 (zh)
TW (1) TWI479607B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048292B2 (en) 2012-10-25 2015-06-02 Micron Technology, Inc. Patterning methods and methods of forming electrically conductive lines
JP2014229694A (ja) * 2013-05-21 2014-12-08 株式会社東芝 半導体装置およびその製造方法
US9184111B2 (en) * 2013-11-09 2015-11-10 Delta Electronics, Inc. Wafer-level chip scale package
KR20170018815A (ko) * 2014-06-16 2017-02-20 인텔 코포레이션 실리콘 다이 상의 인터커넥트 스택 내에 임베딩된 메모리
CN105719999B (zh) * 2014-12-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
KR102389816B1 (ko) 2015-08-25 2022-04-22 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US9754872B1 (en) 2016-05-16 2017-09-05 Micron Technology, Inc. Assemblies having shield lines of an upper wiring level electrically coupled with shield lines of a lower wiring level
US10304771B2 (en) 2017-03-10 2019-05-28 Micron Technology, Inc. Assemblies having shield lines of an upper wiring layer electrically coupled with shield lines of a lower wiring layer
KR102473069B1 (ko) * 2018-01-02 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109597522B (zh) * 2018-10-26 2020-06-02 武汉华星光电技术有限公司 触控阵列基板及触控显示面板
US11404317B2 (en) 2019-09-24 2022-08-02 International Business Machines Corporation Method for fabricating a semiconductor device including self-aligned top via formation at line ends

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289037A (en) * 1991-05-15 1994-02-22 Siemens Aktiengesellschaft Conductor track configuration for very large-scale integrated circuits
US20080079161A1 (en) * 2006-09-29 2008-04-03 Hynix Semiconductor Inc. Metal layer structure of semiconductor device
US20090155990A1 (en) * 2007-12-12 2009-06-18 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device and method for creating a layout thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874754A (en) * 1993-07-01 1999-02-23 Lsi Logic Corporation Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates
JP2611687B2 (ja) * 1995-06-26 1997-05-21 セイコーエプソン株式会社 半導体装置
US6577007B1 (en) * 1996-02-01 2003-06-10 Advanced Micro Devices, Inc. Manufacturing process for borderless vias with respect to underlying metal
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
JP3974470B2 (ja) 2002-07-22 2007-09-12 株式会社東芝 半導体装置
US7361988B2 (en) * 2003-12-17 2008-04-22 Intel Corporation Apparatuses and methods to route line to line
JP2006196511A (ja) 2005-01-11 2006-07-27 Sony Corp 半導体集積回路
KR20060095134A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 반도체 소자
WO2006095915A1 (ja) * 2005-03-09 2006-09-14 Nec Corporation 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法
JP4921723B2 (ja) 2005-04-18 2012-04-25 株式会社東芝 半導体装置の製造方法
KR20070036525A (ko) * 2005-09-29 2007-04-03 주식회사 하이닉스반도체 낸드 플래시 메모리 소자 및 그 제조방법
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP5132098B2 (ja) * 2006-07-18 2013-01-30 株式会社東芝 半導体装置
US8063415B2 (en) * 2007-07-25 2011-11-22 Renesas Electronics Corporation Semiconductor device
KR100919349B1 (ko) * 2007-12-27 2009-09-25 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7934189B2 (en) * 2008-01-25 2011-04-26 Infineon Technologies Ag Method of making an integrated circuit including simplifying metal shapes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289037A (en) * 1991-05-15 1994-02-22 Siemens Aktiengesellschaft Conductor track configuration for very large-scale integrated circuits
US20080079161A1 (en) * 2006-09-29 2008-04-03 Hynix Semiconductor Inc. Metal layer structure of semiconductor device
US20090155990A1 (en) * 2007-12-12 2009-06-18 Kabushiki Kaisha Toshiba Manufacturing method of a semiconductor device and method for creating a layout thereof

Also Published As

Publication number Publication date
US8816502B2 (en) 2014-08-26
US20140329384A1 (en) 2014-11-06
CN102738115A (zh) 2012-10-17
CN102738115B (zh) 2014-12-10
SG185177A1 (en) 2012-11-29
TW201246457A (en) 2012-11-16
JP5571030B2 (ja) 2014-08-13
JP2012222279A (ja) 2012-11-12
US9117888B2 (en) 2015-08-25
KR20120116844A (ko) 2012-10-23
US8659159B2 (en) 2014-02-25
US20140145350A1 (en) 2014-05-29
US20120261831A1 (en) 2012-10-18
KR101314437B1 (ko) 2013-10-07

Similar Documents

Publication Publication Date Title
TWI479607B (zh) 積體電路裝置及其製造方法
JP2012044184A (ja) 半導体素子用パターン構造物の形成方法
JP4789158B2 (ja) 半導体装置の製造方法、及び半導体装置
US20150076708A1 (en) Semiconductor device
US20140042626A1 (en) Method of fabricating semiconductor device and the semiconductor device
US7495340B2 (en) Metal layer structure of semiconductor device
US9418887B2 (en) Method of manufacturing semiconductor device
KR100564578B1 (ko) 비직교형 반도체 메모리 소자의 자기 정렬 콘택 패드형성방법
JP2007110069A (ja) コンタクトホール形成方法
KR20170066908A (ko) 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
US8304910B2 (en) Semiconductor device and method of producing the same
US8698223B2 (en) Semiconductor device and forming method of the same
KR101950350B1 (ko) 반도체 장치 및 그의 제조 방법
US20160351573A1 (en) Semiconductor device and method for manufacturing the same
US8980762B2 (en) Method for manufacturing semiconductor device
CN111640758A (zh) 半导体装置及其形成方法
US9831270B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US10950443B2 (en) Method for forming patterns
CN102522371B (zh) 接触孔的制作方法
US9240321B2 (en) Mask having separated line patterns connected by a connecting pattern
TWI584443B (zh) 接觸墊結構
JP2004228308A (ja) 半導体装置及びその製造方法
JP2014041855A (ja) 半導体装置およびその製造方法
KR20080055402A (ko) 배선 구조물 및 이를 형성하기 위한 방법
JP2015198136A (ja) 半導体記憶装置及びその製造方法