TWI472650B - 在薄晶種層上鍍覆的脈衝序列 - Google Patents

在薄晶種層上鍍覆的脈衝序列 Download PDF

Info

Publication number
TWI472650B
TWI472650B TW99117062A TW99117062A TWI472650B TW I472650 B TWI472650 B TW I472650B TW 99117062 A TW99117062 A TW 99117062A TW 99117062 A TW99117062 A TW 99117062A TW I472650 B TWI472650 B TW I472650B
Authority
TW
Taiwan
Prior art keywords
wafer
milliseconds
plating
current
copper
Prior art date
Application number
TW99117062A
Other languages
English (en)
Other versions
TW201107540A (en
Inventor
Thomas Ponnuswamy
Bryan Pennington
Clifford Berry
Bryan Buckalew
Steven T Mayer
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of TW201107540A publication Critical patent/TW201107540A/zh
Application granted granted Critical
Publication of TWI472650B publication Critical patent/TWI472650B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

在薄晶種層上鍍覆的脈衝序列
本發明係關於電鍍方法及裝置。更特定言之，本發明係關於一種用於沈積導電材料於一半導體晶圓上以用於積體電路製造的電鍍方法。
本申請案根據35 U.S.C.§ 119(e)規定主張2009年5月27日申請之美國臨時申請案第61/181,479號之權利，該申請案以引用的方式併入本文中。
目前在形成銅互連件之鑲嵌程序中，採用物理氣相沈積(PVD)以首先形成一擴散障壁層以及接著形成一導電晶種層。該障壁層通常由一難熔金屬或金屬氮化物而製成，且有時提供為一雙層(例如，Ta/TaN)，而該晶種層由銅或銅合金製成。在此等PVD層形成於一經蝕刻之介電層上之後，較佳均勻跨該晶圓表面且在特徵(例如，提供於該介電層上之渠溝及通孔)中沒有形成空隙的情況下，銅電沈積於該晶種層上。隨著渠溝及通孔因改進技術節點而變得更小，此等高縱橫比中之PVD晶種之厚度經減少以防止夾斷問題。較薄銅晶種層通常導致該等渠溝及通孔內尤其沿著側壁之邊際覆蓋範圍，從而對在隨後電鍍期間獲得無空隙充填構成挑戰。
採用一種鍍覆程序以控制將銅鍍覆至包括一導電晶種層之一半導體晶圓上。最初，當晶圓沈浸於電鍍液中時，該 程序採用陰極保護。在某些實施例中，該晶圓之電流密度在沈浸期間係大體上恆定。在一特定實例中，該晶圓電位經控制以產生在約1.5mA/cm2 至20mA/cm2 範圍內之一電流密度持續約100毫秒或更少。該沈浸步驟之後為一高電流脈衝步驟，該高電流脈衝步驟具有持續時間在約20毫秒至1000毫秒之範圍內之至少約20mA/cm2 之一電流密度。此程序可保護晶種在鍍覆之最初階段期間增強長晶時不受腐蝕。
在該晶圓之凹陷特徵(例如，渠溝及通孔)之自下而上銅充填(即，在晶種上電充填)期間，可在高電流脈衝之後執行該充填，一或多個電流「微脈衝」施加於該晶圓。在一特定實例中，基線電流密度為約1mA/cm2 至20mA/cm2 ，其中一微脈衝具有高於該基線電流密度之約10mA/cm2 至40mA/cm2 之一量值。此程序可藉由在電充填期間組合低電流程序及高電流程序之好處而達成跨一凹陷特徵陣列之均勻充填速率。
在一實施例中，一種用於控制將銅互連件鍍覆於一半導體晶圓上之程序包含將該晶圓之一鍍覆表面沈浸於包括一銅鹽及一抑制劑之一鍍浴中。在該鍍覆表面之沈浸之幾乎整個時間期間，在約1.5mA/cm2 至20mA/cm2 之範圍內之一陰極電流施加於該晶圓。接著，在完成該沈浸步驟之少於約1000毫秒內，具有至少約20mA/cm2 之一量值及約20毫秒至1000毫秒之一持續時間之一陰極電流脈衝施加於該晶圓。在少於該電流脈衝之約1000毫秒內，以約1mA/cm2 至20mA/cm2 之基線電流密度進行自下而上銅充填。
在又一實施例中，利用具有約1mA/cm2 至20mA/cm2 之基線電流密度之一微脈衝波形進行自下而上銅充填。該微脈衝波形包含具有高於該基線電流密度之約10mA/cm2 至40mA/cm2 之一量值及約50毫秒至500毫秒之一持續時間之一微脈衝。
在一實施例中，一種用於控制將銅互連件鍍覆於一半導體晶圓上之程序包含將該晶圓之一鍍覆表面沈浸於包括一銅鹽及一抑制劑之一鍍浴中。在該鍍覆表面之沈浸之幾乎整個時間期間，在約1.5mA/cm2 至20mA/cm2 之範圍內之一陰極電流施加於該晶圓。接著，在完成該沈浸步驟之少於約1000毫秒內，具有至少約20mA/cm2 之一量值及約20毫秒至1000毫秒之一持續時間之一陰極電流脈衝施加於該晶圓。在少於該電流脈衝之約1000毫秒內，以約1mA/cm2 至20mA/cm2 之基線電流密度進行自下而上銅充填。該基線電流密度包含具有高於該基線電流密度之約10mA/cm2 至40mA/cm2 之一量值及約1毫秒至495毫秒之一持續時間之複數個微脈衝。微脈衝之間之時間間隔為約50毫秒至500毫秒。各微脈衝之量值、各脈衝之持續時間或任意兩個微脈衝之間之時間間隔係隨機的。
在一實施例中，一種電鍍裝置包含一或多個電鍍室及可轉移半導體晶圓之一或多個機械手。該電鍍裝置亦包含一電力供應器，該電力供應器具有一相關聯控制器以執行一組指令。該組指令包含用於執行以下功能之指令：在沈浸 期間施加一固定陰極電位至一晶圓；在指示該晶圓完全沈浸於鍍浴中之後移除該固定陰極電位；在移除該固定陰極電位之後在少於約1000毫秒內施加一高電流脈衝；以及轉變為適合於自下而上充填之一電流。該高電流脈衝具有至少約20mA/cm2 之一量值及約20毫秒至1000毫秒之一持續時間。
此等及其他特徵及優點以下將參考相關聯圖式而描述。
為了在具有邊際晶種層覆蓋範圍之凹陷特徵(例如，渠溝及通孔)中獲得無空隙充填，應選擇在不影響自下而上充填之情況下防止晶種層受到腐蝕之適當工藝條件。普遍相信酸性鍍浴中之銅晶種層腐蝕起因於兩個機制之一者或兩者：(i)藉由氧化劑(例如，溶解氧)氧化銅晶種層；及(ii)可變晶種層粗糙度之存在。通常在凹陷特徵(尤其沿著側壁)中遇到銅晶種微粗糙度之變異性。此變異性導致在晶圓沈浸於電鍍液中之後形成電位差。具有較粗糙形態之區域被視為具有一較大表面體積比率且在熱力學上比平滑表面更不穩定，且因此更易腐蝕。此通常稱為Ostwald腐蝕。凹陷特徵內此變異性之存在可進一步惡化該等凹陷特徵內之邊際晶種覆蓋範圍之問題，導致空隙形成。在鍍覆期間使用足夠高電壓可防止晶種遭受該兩種腐蝕形式之任一者。
亦已知銅晶種層具有一層氧化物層，該氧化物層可在與鍍浴中存在之氫離子接觸時遭受快速溶解。在先進技術節 點(例如，22奈米節點及更小)中，凹陷特徵內之晶種厚度在一些實施例中可低至30埃至40埃(尤其沿著側壁)，且可完全轉化為氧化物。此在充填步驟期間可被證明係有害的。
脈衝鍍覆程序之內容
在本發明中，可使用各種術語以描述一半導體處理工件表面，「基板」及「晶圓」可互換使用。經由一電化學反應而將一金屬(例如，銅)沈積或鍍覆至一半導體表面之程序一般稱為電鍍或電充填。塊體電充填是指將相對大量銅電鍍至包含渠溝及通孔之充填凹陷特徵。
本文中所描述之鍍覆程序陰極保護晶種層不受上述任何形式之腐蝕且亦增強該晶種層上之長晶。此輔助獲得一凹陷特徵中之無空隙充填。在一些應用中，一種用於在一介電層中形成銅互連件之程序序列包含以下操作序列：1)使用一抗蝕刻光阻來於晶圓面上之介電質中形成渠溝圖案；2)蝕刻渠溝圖案；3)移除該光阻；4)使用一抗蝕刻光阻來於該晶圓面上之介電質中形成通孔圖案；5)蝕刻通孔；6)移除該光阻；7)物理氣相沈積一擴散障壁層及一導電晶種層；8)使用一多波程序來充填特徵；9)在完成自下而上充填後充填塊體特徵(即，塊體充填(高電流))；10)退火；及11)從該晶圓面移除(例如，藉由拋光)覆蓋之銅，留下充填在互連件電路中之銅。此序列並非限制性且代表許多替代性實施例之一者。
介電質界定一金屬化層，該金屬化層以一鑲嵌結構密封 銅線。該介電層可藉由諸如化學氣相沈積(CVD)之各種程序而形成且可具有一相對低之介電常數，例如小於約3.5，且在一些實施例中介電常數小於約3。在一些設計中，該介電質為一摻雜碳之氧化物，其可為多孔或密集的。渠溝及通孔如先進技術節點所需通常相當小，諸如45奈米節點或以上(例如，32奈米節點、22奈米節點及16奈米節點)。在某些實施例中，銅線寬度為約27奈米或更小，而在更特定實施例中線寬度為約20奈米或更小。在一些情形下，一通孔(或渠溝)在一晶圓上之最大縱橫比為至少約4：1(量測為特徵深度對在深度之中點處之特徵寬度)。在更多實施例中，此最大縱橫比為約6：1及10：1。
如本文中所解說，在先進技術節點中，導電晶種層必須相當薄以當該晶種層藉由PVD沈積時避免在通孔口處之夾斷。在本文中所提到之某些實施例中，在一給定晶圓內之凹陷特徵之至少一些上銅晶種層係在凹陷特徵之側壁上至多約200埃厚。在一些情形下，該銅晶種層在側壁處平均為約10埃至100埃，且在更特定情形下約15埃至50埃厚。通常，PVD晶種覆蓋範圍歸因於PVD程序中之蔭蔽而在一高縱橫比特徵之側壁上展現不對稱性。此不對稱性導致在一側壁上之不良銅生長之局域區域，最終導致空隙。
在某些實施例中，本文中所描述之方法適用於具有密集特徵(諸如記憶體陣列或閘極陣列)之區域之晶圓。密集特徵可跨越一整個積體電路，或密集特徵可限於該積體電路之某些部分。如以下所解說，密集特徵之區域可在鍍覆添 加劑(諸如抑制劑)中引起濃度梯度，導致在密集特徵區域中之邊緣凹陷特徵與中心凹陷特徵之間之不平衡充填特性。如本文中所使用，一密集特徵區域將具有臨界尺寸約1微米或更小且間隔約0.5微米或更小之至少五個凹陷特徵。在一些實施例中，密集特徵區域將具有臨界尺寸約0.1微米或更小且間隔約0.1微米或更小之至少約20個凹陷特徵。作為一實例，以32奈米技術節點(下文)之密集記憶體陣列具有臨界尺寸0.05微米或更小且間隔0.05微米或更小之至少100個凹陷特徵。在一些實施例中，該晶圓具有寬度約40奈米或更小之至少一些凹陷特徵。
在某些實施例中，諸如以上序列之操作8)中所表示之一多波程序包含以下電氣控制子操作：1)在提供平緩陰極保護的條件下將晶圓沈浸於電解質中；2)施加一高電流脈衝程序持續一較短時間；及3)利用一恆定或脈衝電流DC(直流電流)程序而完成該金屬之鍍覆。在其他實施例中，該多波程序不包含操作2)施加一高電流脈衝程序持續一較短時間。
因此，本文中所描述之實施例提供一種用於將金屬鍍覆至具有一薄導電晶種層之一晶圓上之三階段(或在一些情形下較多數目階段，及在一些情形下較少數目階段)程序。在一些實施例中，該程序之前兩個階段充當一銅電充填操作之起始部分。此等階段可在沈浸於一電解質中期間保護一銅晶種層且在此後持續一段時間直到鍍覆不需要進一步(或最小)保護之足夠銅為止。如所示，該晶種層通常 由諸如銅之金屬而製成，該金屬在傳輸至一鍍覆工具期間可氧化。諸如氧化銅之金屬氧化物可溶解於電鍍浴中，若該金屬氧化物不受陰極保護，則該電鍍浴可為酸性溶液。在一多波程序期間施加之電流之一實例展示於圖1A中，且在本文中進一步討論。
在某些實施例中，多波程序操作3)(完成鍍覆)以兩階段或步驟(一第一生長階段及一第二生長階段)進行。該第二生長階段係以較高電流進行且可用於低縱橫比特徵及/或覆蓋生長之快速充填。在此一多波程序期間施加之電流之一實例展示於圖1B中，且在本文中進一步討論。
在進一步實施例中，該第一生長階段具有包含一微脈衝之一微脈衝波形。在此多波程序期間施加之電流之一實例展示於圖1C中，且在本文中進一步討論。該微脈衝波形之放大圖展示於圖1E中。
在更進一步實施例中，該第一生長階段具有包含一正向微脈衝及一反向微脈衝之一微脈衝波形，即一微脈衝高於一基線電流且另一微脈衝低於一基線電流。在此多波程序期間施加之電流之一實例展示於圖1D中。該微脈衝波形之放大圖展示於圖1F中。
本文中所描述之程序被視為藉由保護晶種不受腐蝕，在鍍覆之起始階段期間增強鑲嵌特徵中之長晶及生長且重新散佈抑制劑而增強電充填程序。
第一階段
此第一階段當半導體晶圓鍍覆表面沈浸於鍍浴中時而執 行，且可終止於浸沒整個鍍覆表面時或浸沒整個鍍覆表面之後不久。此展示為圖1A至圖1D中之102。在一些實施例中，此階段在完成沈浸(即，晶圓鍍覆表面完全沈浸於鍍浴中)之後約50毫秒內終止，或在更特定實施例中，在完成沈浸之後約20毫秒終止。在一些情形下，該第一階段在完成沈浸之後幾乎立即完成，即在完成沈浸之後少於約10毫秒(或甚至5毫秒)。因此，該階段有效地重合該晶圓鍍覆表面之沈浸。
通常，該第一階段之總持續時間為約100毫秒或更少，且在一些實施例中為約50毫秒或更少。在一些情形下，該階段在約25毫秒或更少內完成。當然，完成該程序所需之總時間長度在某種程度上將由該晶圓之特性(包含大小及形狀)以及該鍍覆工具之特性(其可例如需要該晶圓之成角度沈浸)而決定。
在此沈浸階段期間，該晶圓晶種層經陰極保護以不受腐蝕(例如，該晶圓晶種層經保護以免於轉化為氧化物及隨後該氧化物之溶解，其可發生於該晶圓保持於開路電位處的情況下)。通常，該晶圓晶種保持於對於Cu(0)/Cu++電化學耦合而言為陰極之一電位處。在某些實施例中，該晶圓晶種保持於一銅參考電極之陰極之約50毫伏特及200毫伏特之一電位處。在其他實施例中，該晶圓晶種保持於一銅參考電極之陰極之約500毫伏特之一電位處。然而，在許多實施例中，歸因於有效沈浸所需之短時間，在此階段期間幾乎不發生任何鍍覆。此可藉由控制鍍覆表面上之電 流密度而實現。
在一些情形下，電流密度在整個沈浸程序期間保持大體上均勻。在此等情形下，恆電流控制可能並不合適，而電位控制技術一般就夠了。在替代實施例中，電流密度在沈浸程序期間可變化，但一般而言電流密度會保持於一窗限內，在該窗限中電流密度在沒有達到可損害晶圓凹陷特徵之一等級(例如，約25mA/cm2 或更大之一等級)的情況下提供陰極保護。在某些實施例中，在沈浸期間跨該晶圓之電流密度為約1.5mA/cm2 及20mA/cm2 ，或在更特定實施例中為約5mA/cm2 及18mA/cm2 。在一特定實施例中，在此第一階段期間之電流密度具有約15mA/cm2 之一標稱值。
在各種實施中，以一角度發生晶圓進入電鍍液，以便例如避免陷捕空氣氣泡。在某些實施例中，相對於鍍浴之表面以約1度至10度之一角度沈浸該晶圓(即，該晶圓與該鍍浴之表面之間具有約1度至10度之一角度)。在一特定實施例中，進入角為約3度。進入鍍浴之速率在垂直方向(即，與該鍍浴表面正交之垂直方向)上通常介於約50毫米/秒至500毫米/秒之間(在一特定實例中為約200毫米/秒)；舉例而言，一200毫米長之棒將在垂直方向上以200毫米/秒之速率在一秒內沈浸於該鍍浴中。進入該鍍浴之一非零角可用於最小化在該表面上及在該晶圓之凹陷特徵中之陷捕空氣。在一些實施例中，在進入電鍍液期間以約1rpm至300rpm旋轉該晶圓，且在一特定實施例中，在進入該電鍍液 期間以約12rpm旋轉該晶圓。
即使該晶圓並不有意以一角度沈浸，但是其整個表面不會在同一時刻浸沒於該鍍浴中。總會有該晶圓表面之一部分首先接觸該鍍浴，接著，在完全沈浸該表面所花費之時間內，該表面接觸該鍍浴之分率將逐漸遞增。此意謂著若一固定電流施加於該晶圓，則首先接觸該鍍浴的該晶圓之該部分將經歷一非常高之電流密度，該高電流密度可導致缺陷，在第一進入點處尤其如此。另外，非常高之電流密度可導致歸因於銅耗盡而增加之表面粗糙度。
為了在該第一階段期間控制電流密度，可採用恆電位控制，如上所述。藉由將晶圓電位保持大體上恆定且在沈浸期間保持銅/銅離子電化學耦合之略微陰極的，甚至隨著接觸電鍍液之晶種層之分率遞增，仍可維持一恆定電流密度。在替代性實施例中，執行一電流控制之沈浸步驟。在此等實施例中，電流控制器逐漸遞增至晶圓之總電流以匹配(至少大約)該晶圓表面接觸該鍍浴之該分率。
當平坦表面首先接觸鍍浴一有限面積且接著逐漸接觸越來越大面積直到整個前表面接觸該鍍浴時，一恆電位進入步驟在沈浸步驟期間將晶圓表面維持於一大體上恆定之電位處(例如，在一些實施例中，0.5伏對一銅參考電極)。在沈浸步驟期間通過該晶圓之電流與接觸鍍浴之表面面積之分率成比例地逐漸遞增。然而，電流密度保持大體上恆定。在各種實施例中，在該第一階段期間施加於晶圓之總電流在沈浸期間單調遞增。
一旦在此第一階段(102)期間晶圓接觸電鍍液，電流流動就開始，展示於圖1A至圖1D中之104處。此可藉由在沈浸之前將晶圓保持於一陰極電位處而完成。如所述，晶圓鍍覆表面之沈浸之總時間(因此該第一階段之總時間)取決於該晶圓之應用及本質。在某些情形下，沈浸之總時間為約5毫秒及60毫秒，且在更特定情形下為約10毫秒及40毫秒。如所述，雖然並不一定，但是第一階段電氣條件大體上匹配物理沈浸時間。
鍍覆系統可判定晶圓何時完全沈浸於鍍浴中。可採用各種技術以判定此何時發生。在一技術中，當達到一臨限電流106時，電力供應器啟動一計時器，且在一些實施例中，一旦該計時器到期就開始轉變為高電流脈衝步驟。舉例而言，在一些實施例中使用約1安培之一臨限電流。當達到此臨限電流時，一計時器啟動，且在一設定持續時間過去之後，鍍覆程序改變為另一電流或階段。在設定時間結束之後，該程序轉變為第二階段。已發現該計時器/臨限電流程序確保可相當準確地判定晶圓之完成沈浸所需之時間。
某些其他實施例涉及當判定與恆電位進入相關聯之電流已達到平穩或穩定狀態時轉變為第二階段。進一步實施例使用量測單元電阻之一AC阻抗方法。跨該晶圓發送一小AC電流且量測所得電壓特性以判定阻抗。當該阻抗之電阻分量達到一臨限值時，該電力供應器可啟動一計時器。更多實施例使用一位置偵測方法。舉例而言，可以機械或 光學方式執行位置偵測。基於晶圓沈浸參數(例如，在垂直方向上之平移速率)，可判定該晶圓完全沈浸於鍍浴中之時間。
為其晶圓沈浸程序、尤其經電位控制之晶圓沈浸程序及用於執行本文中所描述之某些實施例之裝置之描述，將以下專利及專利申請案以引用方式併入本文中：美國專利第6,562,204號及第6,946,065號以及2005年9月16日申請之題為「PROCESS FOR ELECTROPLATING METALS INTO MICROSCOPIC RECESSED FEATURES(電鍍金屬至微觀凹陷特徵中之程序)」之美國專利申請案第11/228,712號，其等之全部以引用方式併入本文中。
第二階段
序列中之此階段為一高電流脈衝步驟，其中電流密度範圍為自例如約50mA/cm2 至150mA/cm2 ，或者在更特定實施例中為約50mA/cm2 至100mA/cm2 。在其他實施例中，該高電流脈衝具有約20mA/cm2 至150mA/cm2 之一電流密度，或在更特定實施例中為約20mA/cm2 至100mA/cm2 。在一實施例中，該高電流脈衝具有約至少約20mA/cm2 之一電流密度，且在另一實施例中，該高電流脈衝具有約20mA/cm2 至40mA/cm2 之一電流密度。一般而言，對於所有此等實施例而言，該高電流脈衝之電流密度係高於在鍍覆表面之沈浸期間施加於晶圓之陰極電流之電流密度。對於一300毫米晶圓而言，此(即，20mA/cm2 至150mA/cm2 )意謂大致需要約14安培至110安培的總電流。該高電流脈衝 通常具有約20毫秒至1000毫秒之一持續時間，或在更特定實施例中為約100毫秒至600毫秒。在一特定實施例中，該電流密度為約40mA/cm2 且該持續時間為約300毫秒。此第二階段係圖1A至圖1D中之108。
此高電流步驟在鍍覆序列中之發生位置緊接在晶圓完全沈浸之後且持續一段短時間，如前所述。長時間使用高電流步驟可導致自下而上充填速率減慢且導致空隙形成。在一些情形下，採用一單一高電流脈衝。在替代性實施例中，連續施加多個此種脈衝。在各別此種脈衝之間，可關閉對晶圓供電。然而，在一些情形下，該電流維持於一低陰極值(例如，對應於約0mA/cm2 至20mA/cm2 之一電流密度)處。
此進入序列之一值得注意的特徵係第一階段與第二階段之間(及在一些情形下，在第二階段與第三階段之間)之關閉時間足夠短使得晶圓-電解質介面沒有機會電氣衰減至將危及陰極保護且容許晶種層腐蝕的一狀態。因為電力供應器在若干階段之間從一狀態轉變為另一狀態，所以電力供應器可關閉一短間隔，且在此間隔期間，鍍覆單元為一開路條件。在沈浸程序期間，電氣邊界層(有時稱為「雙層」)存在於晶圓表面之附近中且作為一電容器。一旦關閉外部電源，此雙層將在短週期時間內(對於用於產生銅互連件之典型鍍浴而言大約20毫秒)放電。使一關閉時間(第一階段與第二階段之間)處於與該電解質雙層之衰減相關聯之時間常數之數量級或更低數量級(例如，約20毫秒) 確保該晶圓不是位於開路電壓處，且因此防止發生化學腐蝕反應。在一些實施例中，階段之間之時間不大於約20毫秒或10毫秒，且在更特定實施例中，此時間不大於約1毫秒或甚至低至約400微秒。
高電流脈衝可完成以下任何一者或更多者：1)增強長晶；2)減少氧化銅且防止晶種溶解；及3)改變添加劑(例如，抑制劑)吸附行為以改良跨大陣列之充填。高過電位之使用在電沈積期間可增加活性位點之數目且因此增加長晶密度。如等式1指示，施加之過電位反比於臨界原子核半徑。因此，過電位之增加導致較小粒子大小及較高長晶密度。此可改良在邊際開始之區域中之銅覆蓋範圍。
此處，η為過電位，S為原子核之表面上一原子之面積，E為原子核之邊緣能量，Z為原子數，e為一電子所帶之電荷，及rc 為臨界原子核半徑。
因為氧化銅(尤其一氧化銅(cupric oxide))為具有電洞作為大多數電荷載流子的一p型半導體，所以可能很難電化學減少氧化銅。雖然不希望受理論約束，但是據信此氧化物在金屬銅上之存在導致形成一肖特基二極體。通常情況下，在陰極極化期間注入於該氧化物中之電子與半導體中之電洞組合且使半導體呈現較低導電性。然而，施加一足夠高之電壓可導致二極體特性之崩潰且導致電子注入於導電帶中，從而減少該氧化物。此有助於減少晶種層腐蝕且 改良長晶特性。
圖2展示比較在60個亞40奈米特徵(渠溝)中之標準程序及多波程序之充填結果。此等特徵(渠溝)被視為具有沿著側壁之邊際覆蓋範圍，且當使用一標準鍍覆程序時，此導致大量側壁空隙。具有約20mA/cm2 之沈浸電流密度及約40mA/cm2 之脈衝電流密度(施加持續約300毫秒)(接著生長步驟中具有一約6.5mA/cm2 電流密度)(以下描述)之一多波程序導致空隙之大量減少，如條形圖中所示。在該圖中，「空隙之百分比」(y軸)代表總共60個亞40奈米渠溝經觀察具有空隙之百分比。
發現通常在半導體結構(諸如記憶體結構)遇到之跨高密度大陣列之充填(及一積體電路之其他緊密型區域)取決於一陣列中之渠溝之位置而變化。據信此變異性可歸因於跨一陣列之抑制劑濃度梯度。抑制劑為在抑制劑吸附至銅表面上之後往往抑制電流之聚合物。有效抑制劑濃度往往在一陣列之前沿處(上游)較高，這是因為此等位置具有低表面體積比率及降低之充填速率。相比而言，一陣列之後沿(下游)往往具有高很多之表面體積比率，且因此有效降低抑制劑濃度。該等密集特徵區域有效地在對流質量輸送之方向上引入一濃度梯度。在一陣列之某些區域處之較低充填速率可能導致中心或接縫空隙形成。
圖3展示使用一標準程序及一多波程序之在包括若干個亞40奈米渠溝之一陣列之不同位置(即，一上游位置及下游位置)處之充填速率比較。在該標準程序的情形下，在 通過約16.5庫侖電荷之後，觀察到上游位置與下游位置之間之較大充填速率差。在該下游位置之凹陷特徵經發現為完全充填，而對於該上游位置而言，觀察到充填速率減少約75%。在該多波程序的情形下，在通過約16.5庫侖之後在該下游位置處觀察到凹陷特徵之完全充填，而在該上游位置處觀察到充填速率減少約30%。因此，觀察到使用多波程序明顯改良跨陣列充填速率。在此情形下，該多波程序利用一約20mA/cm2 沈浸電流密度及一約40mA/cm2 脈衝電流密度，接著生長步驟使用約6.5mA/cm2 。雖然不希望受理論約束，但是此等結果建議高電流脈衝可導致解吸附該抑制劑且從而消除或減少現有抑制劑濃度梯度，導致跨一陣列之更均勻充填。
第三階段
此階段為開始發生自下而上充填凹陷特徵的生長步驟。此第三階段為圖1A中之120、圖1B中之130及132、圖1C中之140及142以及圖1D中之150及152。
在圖1A中所繪示之某些實施例中，使用範圍自約1mA/cm2 至20mA/cm2 之電流密度。第二階段與第三階段之間之關閉時間可符合以上討論之第一階段與第二階段之間之轉變之要求。即，在完成高電流脈衝之小於約1000毫秒內進行自下而上銅充填，且在更特定實施例中在完成高電流脈衝之約20毫秒、10毫秒、1毫秒或400微秒內。
進一步，在某些實施例中，進行此第三階段直到完成凹陷特徵之自下而上充填(即，大體上利用銅充填晶圓之凹 陷特徵)，此時鍍覆系統進入一第四階段，塊體電充填。舉例而言，一晶圓具有高縱橫比特徵(高縱橫比可為至少約3：1)，該第三階段可進行持續足夠長時間以充填高縱橫比特徵之全部。通常保留塊體電充填用於鍍覆及沈積覆蓋之完成。雖然通常以比自下而上充填情形更高之電流執行塊體電充填，但是以其它方式在類似條件下執行塊體電充填。在某些實施中，以約40mA/cm2 至60mA/cm2 之電流密度執行塊體電充填，直到鍍覆完成。
在圖1B中繪示之其他實施例中，使用兩個不同基線電流密度將生長步驟分成兩個生長步驟(130及132)。在生長步驟1(130)中，使用約1mA/cm2 至20mA/cm2 之基線電流密度。生長步驟1通常持續約1秒至10秒，且在一些實施例中為約1秒至5秒。在生長步驟2(132)中，使用約10mA/cm2 至60mA/cm2 之基線電流密度，且在一些實施例中使用約30mA/cm2 至60mA/cm2 。生長步驟2通常持續約15秒至60秒。在生長步驟2(132)中，由於較高電流密度，所以用較快速率充填晶圓凹陷特徵。生長步驟2用於充填較大凹陷特徵。在一些實施例中，由於可能在生長步驟1(130)中充填該等凹陷特徵，所以可能並不需要生長步驟2。
在進一步實施例中，該生長步驟包含一微脈衝波形。可採用微脈衝波形以促進更均勻充填速率一凹陷特徵陣列(記憶體陣列或閘極陣列)。一陣列之前置區域、中心區域及尾端區域通常具有不同充填速率。已發現，徹底控制電流、鍍浴流速及抑制劑濃度可容許跨此等各種陣列區域之 均勻充填。然而，一微脈衝波形可以更直接方式達成跨此等各種陣列區域之均勻充填。該微脈衝波形之一個潛在好處為藉由在電充填期間組合一低電流及一高電流之好處而達成跨一凹陷特徵陣列之均勻充填速率。
可能有在充填期間使一最佳抑制劑濃度與一凹陷特徵相關聯。一凹陷特徵中之過量抑制劑可減慢該凹陷特徵中之側壁生長，導致自下而上充填之中斷及空隙形成。一凹陷特徵中抑制劑之短缺可導致該充填之不良長晶及生長。
電充填程序之共同問題為在一上游或下游陣列區域處之凹陷特徵中比該陣列之中心處之凹陷特徵中形成更多空隙。舉例而言，在跨一陣列之鍍浴不流動的情況下，鍍浴中之抑制劑主要經由擴散在該鍍浴中移動。另一方面，因晶圓之旋轉而造成的跨一陣列之鍍浴之流動例如導致抑制劑之對流及其他質量轉移輸送。沿一旋轉晶圓之面流動之鍍浴可為徑向及/或方位性。沿著一陣列之前沿，此旋轉導致抑制劑之高濃度，及沿著一陣列之後沿，該旋轉導致抑制劑之低濃度。此局域化抑制劑濃度差導致凹陷特徵充填中之缺陷/空隙。
一陣列之中心與邊緣之間之此差異解釋為歸因於該陣列之中心與邊緣之間之初始抑制劑濃度差異。(Electrochemical and Solid-State Letters,10(6)D55-D59(2007)之Akolkar等人之「Pattern Density Effect on the Bottom-Up Fill during Damascene Copper Electrodeposition(在鑲嵌銅電沈積期間對自下而上充填之圖案密度影響)」)。 隨著半導體器件凹陷特徵逐漸變小，質量轉移及抑制劑擴散至一晶圓上之凹陷特徵起著比前代技術中更重要作用。發明者擴展以述初始抑制劑濃度模型以包含一質量轉移態樣。雖然不希望舉例任何理論，但是據信抑制劑之初始質量轉移極大地將抑制劑擴散程度調變為一陣列之前沿且調變該初始質量轉移極大地調變先進凹陷特徵之空隙密度。
目前，有必要增加用於充填先進凹陷特徵之電流密度使得可克服抑制劑擴散至前沿陣列中。此方法之問題為歸因於凹陷特徵之側壁上之更多長晶及/或生長而使較高電流密度對於充填該陣列之中心處之凹陷特徵並不最佳的。有時很難識別「高電流」設定，這是因為這是充分側壁長晶(側壁空隙)與電位過生長(中心空隙)之間之複雜權衡。重要地是注意，對於較低電流密度則是相反。較低電流密度促使該陣列之中心處之凹陷特徵之更快速充填，而該陣列之前沿處之凹陷特徵具有顯著較低之充填速率。「低電流」因此可導致該陣列之邊緣處之凹陷特徵中之不良側壁長晶，最終結果為側壁形成空隙。找到「低」與「高」之間之最佳電流密度之挑戰引起對於達成最佳充填均勻及隨後先進凹陷特徵之無空隙充填的一難題。
在使用具有寬0.1微米縱橫比5：1之凹陷特徵之一陣列之一測試晶圓執行之實驗中，不同電流用於該等凹陷特徵內部之自下而上充填(階段3)。在四個實驗中，使用四個不同電流：2.25安培、4.5安培、6.75安培及9安培。在各情形下，通過足夠電荷以將100埃銅鍍覆至晶圓上(假設跨該晶 圓之一均勻沈積速率)。較高電流(例如，9安培)減少該陣列之前沿區域中之凹陷特徵之抑制劑擴散之影響。然而，在與該較高電流相關聯之該陣列之中心處之特徵充填速率有一顯著降低。較低電流(例如，2.25安培)導致該陣列之中心處之凹陷特徵中之顯著較高充填速率，而導致該陣列之前沿處之凹陷特徵中之較低充填速率。
根據各種實施例，如本文中所述之一微脈衝波形作用為改變抑制劑濃度之差異以產生跨一陣列之凹陷特徵之更均勻抑制劑濃度(即，跨一陣列之凹陷特徵之抑制劑濃度梯度之正規化)。各微脈衝可從凹陷特徵解吸附先前在對流影響下吸附之抑制劑分子(歸因於抑制劑分子之去極化)。隨著抑制劑分子解吸附，抑制劑分子可以隨機擴散方式在陣列區域之間重新散佈，因此改變跨該晶圓之鍍覆表面之抑制劑之濃度分佈。
圖1C繪示一微脈衝波形之一實施例。在圖1C中，生長步驟同樣被分成兩個生長步驟(140及142)。生長步驟1(140)包含微脈衝。在各種實施例中，該微脈衝波形具有約1mA/cm2 至20mA/cm2 之一基線電流密度，或在其他實施例中為約3mA/cm2 至10mA/cm2 。此外，根據此等實施例，該等微脈衝具有大於該基線電流密度之約10mA/cm2 至40mA/cm2 之一量值。在其他實施例中，該等微脈衝具有約10mA/cm2 至25mA/cm2 之一量值，且在一些情形下為大於該基線電流密度之約10mA/cm2 至60mA/cm2 。在一些實施例中，該微脈衝波形具有約0.1秒至20秒之一持續時 間，或在其他實施例中為約3秒至20秒。該微脈衝波形在一些實施例中可具有約50毫秒至500毫秒之一持續時間。該微脈衝波形之作用時間循環(即，脈衝持續時間除以脈衝週期)可為約1%至99%，通常在約25%至75%之範圍內。因此，一微脈衝之持續時間可為約0.5毫秒至495毫秒。在其他實施例中，該微脈衝波形具有約100毫秒至2000毫秒或約100毫秒至200毫秒之一持續時間。在進一步實施例中，該微脈衝波形包含具有低於該基線電流密度之一量值之一微脈衝。圖1C之生長步驟1(140)之放大展示於圖1E中。雖然圖1C及圖1E中之實施例展示多個微脈衝，但是在一些實施例中，在生長步驟1中僅使用一微脈衝。因此，實施例可包含一微脈衝或複數個微脈衝。
在一些實施例中，第三階段進一步包含一第二生長步驟。在生長步驟2(142)中，歸因於較高電流密度而以較快速率充填晶圓凹陷特徵(見以上一般性討論)。生長步驟2因此用於充填更大凹陷特徵。
在包含一微脈衝之一些實施例中，幾乎恆定地施加電流至晶圓。舉例而言，在一些實施例中，介於該基線電流密度與一微脈衝之間沒有電流施加至晶圓之持續時間為約1毫秒或更少。在其他實施例中，介於一微脈衝與該基線電流密度之間沒有電流施加至晶圓之持續時間為約1毫秒或更少。不同電流之間之此等微小時間間隔可歸因於用於供應電流之電力供應器之限制，以下進一步解釋。
圖1D繪示一微脈衝波形之另一實施例。在圖1D中，生 長步驟同樣分成兩個生長步驟(150及152)。生長步驟1(150)包含微脈衝。在一些實施例中，該微脈衝波形具有約1mA/cm2 至20mA/cm2 之一基線電流密度，或在其他實施例中為約3mA/cm2 至10mA/cm2 。在此微脈衝波形中，一正向微脈衝具有大於該基線電流密度之約10mA/cm2 至40mA/cm2 之一量值，接著一反向微脈衝具有小於該基線電流密度之約1mA/cm2 至40mA/cm2 之一量值。因此，若一反向電流微脈衝之量值足夠大，該反向電流微脈衝將為陽極的。或者在一些情況下，若該反向電流微脈衝之量值未致使在該脈衝之開始處電流為陽極，若該反向電流微脈衝之持續時間足夠長，則該電流可變為陽極的。在其他實施例中，一正向微脈衝具有大於該基線電流密度之約15mA/cm2 至40mA/cm2 之一量值，及在一些情形下為約10mA/cm2 至60mA/cm2 。在進一步實施例中，一反向微脈衝具有約1mA/cm2 至15mA/cm2 之一量值。
在一些實施例中，該微脈衝具有約50毫秒至500毫秒之一週期，其中正向微脈衝具有約70%或更少之一作用時間循環且反向微脈衝具有約70%或更少之一作用時間循環。因此，在此等情形下，一正向微脈衝之持續時間可為約350毫秒或更少，以及一反向微脈衝之持續時間可為約350毫秒或更少。在其他實施例中，該微脈衝波形具有約50毫秒至500毫秒之一週期，其中該正向微脈衝具有約50%或更少之一作用時間循環，以及該反向微脈衝具有約50%或更少之一作用時間循環。因此，在此等情形下，一正向微 脈衝之持續時間可為約250毫秒或更少以及一反向微脈衝之持續時間可為約250毫秒或更少。在更多實施例中，該微脈衝波形具有約100毫秒至2000毫秒或約100毫秒至200毫秒之一持續時間。在一些實施例中，該微脈衝波形具有約0.1秒至30秒之一持續時間，或在其他實施例中為約1秒至30秒。圖1D之生長步驟1(150)之放大圖展示於圖1F中。雖然圖1D及1F中之實施例展示多個正向微脈衝及反向微脈衝，但是在一些實施例中，在生長步驟1中使用一個正向微脈衝及一個反向微脈衝。因此，實施例可包含一個正向微脈衝及一個反向微脈衝或複數個正向微脈衝及反向微脈衝。
在進一步實施例中，微脈衝波形以一反向微脈衝開始，而不是以一正向微脈衝開始。在進一步實施例中，繼兩個或兩個以上正向微脈衝之後接著兩個或兩個以上反向微脈衝，然後重複(即，兩個正向、兩個反向、兩個正向等)。該波形可採取任何數目不同組態之正向微脈衝及反向微脈衝。
如以上所解說，在一些實施例中，第三階段進一步包含一第二生長步驟。在生長步驟2(152)中，歸因於較高電流密度而以較快速率充填晶圓凹陷特徵。生長步驟2因此用於充填更大凹陷特徵。
此外，在採用多微脈衝之一些實施例中，該等微脈衝之量值及/或週期變化。舉例而言，該等微脈衝可隨著各連續微脈衝而遞增量值。可變化正向微脈衝及反向微脈衝之 任一者或兩者之量值。在採用多微脈衝之其他實施例中，微脈衝之間之時間間隔可變化。舉例而言，微脈衝之間之時間間隔當生長步驟1首先開始時可為短，且接著當生長步驟1進行時被進一步間隔開。在採用多微脈衝之進一步實施例中，各微脈衝之持續時間可變化。舉例而言，一微脈衝之持續時間當生長步驟1首先開始時可為較長，且接著在生長步驟1進行時更短。可單獨或組合地變化此等變異性(即，微脈衝量值、時間間隔持續時間及微脈衝持續時間)。
在一替代性實施例中，可隨機變化微脈衝之量值、時間間隔、持續時間及方向(即，正向或反向)。由於抑制劑以不同濃度而跨晶圓之面散佈，所以部分取決於該晶圓上之徑向位置，此一隨機微脈衝程序可產生跨該晶圓之整個表面之較佳自下而上充填。在一特定實施例中，舉例而言，利用約1mA/cm2 至20mA/cm2 之一基線電流密度執行第三階段自下而上充填。施加複數個微脈衝，該等微脈衝具有約10mA/cm2 至40mA/cm2 之一量值、約1毫秒至495毫秒之一持續時間，且微脈衝之間之一時間間隔為約50毫秒至500毫秒。各微脈衝之量值、各微脈衝之持續時間及任何兩個微脈衝之間之時間間隔係隨機的。
使用含抑制劑、加速劑及均勻劑之電鍍液連同控制施加於一基板之電流密度之一電鍍程序係關於本文中所述之方法及裝置，且描述於美國專利第6,793,796號中，該案以引用方式併入本文中。
裝置
本文中討論一般性銅電鍍硬體及程序以提供本文中所述之實施例之內容。圖4繪示一電鍍系統200作為適合與本文中所述之實施例一起使用之一實施例。該系統包含三個分離電鍍或電鍍模組211、217及219。系統200亦包含三個分離後電充填模組(PEM)215及211(兩個分離模組)。各PEM可用於執行以下功能之各者：在已由模組211、217及219之一者電鍍之後的晶圓邊緣斜角移除、背側蝕刻、酸洗、離心及乾燥。系統200亦包含一化學稀釋模組225及一主電鍍浴223。此為一貯槽，該貯槽將用作電鍍液之化學溶液保持於該等電鍍模組中。系統200亦包含一用劑系統227，該用劑系統儲存且提供鍍浴之化學添加劑。一化學稀釋模組225儲存及混合將用作後電充填模組中之蝕刻劑之化學品。一過濾及泵抽單元229過濾中心鍍浴223之鍍液且將鍍液泵抽至電鍍模組。最後，一電子單元231提供操作系統200所需之電子及介面控制。單元231亦可提供該系統之一電力供應器。
操作時，包含一機械臂203之一大氣機械手自一晶圓晶匣或前開式統一容器(FOUP)(諸如一晶匣201A或一晶匣201B)選擇晶圓。機械臂203可使用一真空附件或某種其他附接機構而附接至該晶圓。該晶圓可首先轉移至該等電鍍模組之一者。為了確保該晶圓正確地對準於一轉移室機械臂209上以精確遞送至一電充填模組，機械臂203將該晶圓傳輸至一對準器207。在某些實施例中，對準器207包含對 準銷，機械臂203抵觸該等對準銷而推入該晶圓。當該晶圓正確對準抵觸該等對準銷時，該機械臂209相對於該等對準銷而移至一預設位置。在其他實施例中，該對準器207判定晶圓中心使得該機械臂209從新位置撿取晶圓。該機械臂209隨後將該晶圓遞送至諸如電充填模組211之一電充填模組，其中根據本文中所述之實施例鍍覆銅。
在電鍍作業完成之後，機械臂209從電充填模組211移除該晶圓，且將該晶圓傳輸至PEM之一者，諸如模組215。該PEM清洗、漂洗且烘乾該晶圓。此後，機械臂203將該晶圓移至該等PEM 221之一者。因此，藉由化學稀釋模組225提供之一蝕刻劑溶液而自該晶圓上某些位置(即邊緣斜角區域及背側)蝕除不想要的銅。該等PEM 221亦清洗、漂洗且烘乾該晶圓。
在後電充填模組221中之處理完成之後，機械臂209從該模組擷取晶圓且使晶圓回至晶匣201A或201B。可在系統200或另一工具中完成後電充填退火。在一實施例中，該後電充填退火在退火台205之一者中完成。在其他實施例中，可使用諸如退火爐之專用退火系統。接著該等晶匣可提供至諸如化學機械拋光系統之其他系統以進一步處理。
合適之半導體處理工具包含由美國加州聖荷西市Novellus Systems製造之Sabre系統、由美國加州聖塔克拉拉市Applied Materials製造之Slim cell系統或由美國蒙大拿州卡利斯比市Semitool製造之Raider工具。
參考圖5，展示一電鍍裝置201之概略截面圖。鍍覆容器 303含有電鍍液，該電鍍液之一液位顯示為305。一晶圓307沈浸於該電鍍液中且由例如安裝於一可旋轉軸311上之一「抓斗」固持夾具309而固持，該旋轉軸容許抓斗309與該晶圓307一起旋轉。具有適合於與本文中所述之實施例一起使用之態樣之一抓斗型鍍覆裝置詳細描述於發給Patton等人之美國專利第6,156,167號及發給Reid等人之美國專利第6,800,187號中，該等案以全用途引用方式併入本文中。一陽極313配置於鍍浴303內之晶圓下且由一隔膜315(較佳一離子選擇隔膜)而與晶圓區域分離。該陽極隔膜以下之區域通常稱為「陽極室」。該離子選擇陽極隔膜315容許該鍍覆單元之陽極區域與陰極區域之間之離子連通，同時防止該陽極處產生之粒子進入該晶圓之鄰近區域而使其污染。該陽極隔膜在鍍覆程序期間在重新散佈電流時亦係可用的，且從而改良鍍覆均勻性。合適陽極隔膜之詳細描述提供於發給Reid等人之美國專利第6,126,798號及第6,569,299號中，兩案都以全用途引用方式併入本文中。
鍍液藉由一泵317而連續提供至鍍浴303中。一般而言，該鍍液向上流過一陽極隔膜315及一擴散板319至晶圓307之中心且接著徑向向外及跨晶圓307流動。該鍍液亦可自鍍覆單元303之側提供於鍍浴之陽極區域中。該鍍液接著溢出鍍浴303至一溢出容器321，如箭頭323指示。該鍍液接著經過濾(未展示)且回到泵317，如箭頭325指示，完成該電鍍液之再循環。在該鍍覆單元之某些組態中，一相異電解質通過含陽極之該鍍覆單元之部分而循環，且使用少 量可滲透隔膜或離子選擇隔膜防止與主電鍍液混合。
一參考電極331定位於一分離室333中之鍍覆容器303之外，該室因自該主要鍍覆容器溢出而裝滿。當需要以一受控電位電鍍時，通常利用一參考電極。該參考電極可為各種常用類型之一者，諸如汞/硫酸汞、氯化銀、飽和甘汞或銅金屬。在此描述之上下文中，施加於晶圓之電壓係相對於銅金屬參考電極而表達。
一DC電力供應器335可用於控制電流流動至該晶圓307。該電力供應器335具有藉由一或多個滑環、電刷及接觸件(未展示)而電連接至晶圓307之一負輸出引線339。電力供應器335之正輸出引線341被電連接至定位於鍍浴303中之一陽極313。該電力供應器335及一參考電極331可連接至一控制器347，該控制器容許提供至電鍍單元之元件之電流及電位之調變。舉例而言，該控制器可容許以恆電流(受控電流)或恆電位(受控電位)方式電鍍。該控制器可包含指定需要施加於該鍍覆單元之各種元件之電流及電壓位準以及此等位準需要改變之次數的程式指令。舉例而言，該控制器可包含用於在完成該晶圓沈浸於該鍍浴中之後從一正向電流脈衝(沈積銅)轉變為一關閉狀態且再次為另一正向電流脈衝之導通或者從電位控制轉變為電流控制的程式指令。
在一正向電流脈衝期間，該電力供應器335加偏壓於該晶圓307以具有與陽極313有關之一負電位。此促使一電流從陽極313流至該晶圓307，且一電化學還原(例如，Cu2+ +2e- =Cu0 )發生於該晶圓表面上(陰極)，其導致導電層(例如，銅)沈積於該晶圓之表面上。在一反向電流脈衝期間，情況正好相反。該晶圓表面上之反應為氧化(例如，Cu0 -->Cu2+ +2e- )，其導致移除銅。
該電力供應器控制器經程式化或以其它方式經組態以實施本文中所述之多波及微脈衝程序。在一實施例中，一巨集指令或其他指令集載入於(至少暫時)該電力供應器控制器中。在許多情形下，該控制器經組態以實施圖1A至圖1D中繪示之多波/微脈衝電流分佈。
在一些情形下，該等指令程式化或以其它方式組態該控制器以執行如下。最初，該控制器命令該電力供應器施加一電位至該晶圓，使得該晶圓將具有該電鍍液中之一銅參考電極之約50毫伏特至200毫伏特之陰極電位。取決於鍍覆系統之內部阻抗，施加之電位會明顯更大(例如，約0.25伏特至2伏特)。該控制器將接收指示多少電流遞送至該晶圓之資訊。在一實施例中，如圖1A中所繪示，當該控制器偵測一臨限電流位準時，該控制器觸發一計時器，該計時器界定該第一階段之剩餘持續時間。在某些實施例中，該臨限電流為該電力供應器可容易偵測之最低電流。由該計時器設定之時間將取決於沈浸之速度。如所指示，該第一階段之時間總長度可以約50毫秒或更低之數量級。該電力供應器控制器亦可經程式化以當遞送至該晶圓之總電流經偵測為平展區(plateau)時終止第一階段恆電位控制。
在一替代性實施例中，該等控制器指令需要該電力供應 器供應一單調斜坡電流至該晶圓，該斜坡對應於在該第一階段期間之任何時間處沈浸於電鍍液中之該晶圓之分率。
當該電力供應器控制器判定沈浸階段完成時，該電力供應器控制器轉變為高電流脈衝(第二階段)。為了實現該轉變，可能必須暫時關閉該電力供應器。該電力供應器控制器可經程式化以限制關閉相位至一非常小的時間，例如約1毫秒或更少(例如，500微秒)。該第二階段之以上討論提供關於此關閉時間間隔之長度之進一步細節。該等控制器指令指定該脈衝之電流及時間持續時間。此可為恆流控制。若利用多個脈衝，則該電力供應器控制器亦會程式化此等步驟。
當該等指令支配該第二階段完成時，該電力供應器控制器命令該電力供應器轉變為第三階段(自下而上充填)所利用之電流。在第二與第三階段之間轉變時，該控制器可支配關閉持續時間不大於約1毫秒或其他適當時間長度，如上所解說。該控制器亦可引導該電力供應器從自下而上充填(階段3)轉變為在較高電流處執行之一最後塊體充填。該控制器亦可引導該電力供應器在該自下而上充填之隨後階段(階段3，生長步驟2)期間轉變為一較高電流；即，可以兩個或兩個以上不同電流執行階段3。
在進一步情形下，執行程式化或以其它方式組態該控制器以在第三階段中包含微脈衝。在此情形下，當該等指令支配該第二階段完成時，該電力供應器控制器命令該電力供應器轉變為該第三階段(自下而上充填)所利用之基線電 流。在第二階段與第三階段之間轉變時，該電力供應器可支配關閉持續時間不大於約1毫秒或其他適當時間長度，如上所解說。在該第三階段期間，該控制器命令該電力供應器增加正向微脈衝及/或反向微脈衝至該基線電流密度。關於微脈衝之該第三階段之以上討論提供關於一微脈衝波形之進一步細節，且容許隨機化一或多個脈衝參數。該等控制器指令指定一微脈衝波形之電流、持續時間及週期。若利用多微脈衝，則該電力供應器控制器亦將程式化此等步驟。該控制器亦可引導該電力供應器在該自下而上充填之隨後階段(階段3，生長步驟2)期間轉變為一較高電流；即，可以兩個或兩個以上多不同基線電流執行階段3。
應指出，該多波程序之三個階段之上述電流、電位、時間持續時間及其他參數可經程式化至該電力供應器控制器中。熟習此項技術者應理解，可使用各種類型之控制器及指令。
鍍覆銅中所使用之鍍浴(即，電解質)可選擇為適合所利用之裝置及應用。在一些情形下，藉由鍍覆程序從階段1至電充填之最後利用相同鍍浴組合物；然而此並不需要如此。在一些實施例中，諸如利用電解質恆定流至鍍覆室的實施例中，電解質組合物在鍍覆之過程期間可變化。在某些實施例中，該電解質組合物適合於促進自下而上充填。
通常利用諸如CuSO4 之銅鹽之溶液以及利用各種其他添加劑執行銅電鍍。在一實施例中，鍍浴包含一銅鹽及一抑 制劑。在一特定實施例中，來自銅鹽之銅離子之濃度為約20g/L至60g/L以及該抑制劑之濃度為約50ppm至500ppm。如上所解說，抑制劑為吸附在一銅表面處的聚合物且降低一給定施加電壓處之局域電流密度，從而阻滯鍍覆。抑制劑大體上衍生自聚乙二醇(PEG)、聚丙二醇(PPG)、聚環氧乙烷或其等衍生物或共聚物。商業抑制劑包含來自Shipley(Marlborough,Mass.)之Ultrafill S-2001及來自Enthone OMI(West Haven,Conn.)之S200。
在一些實施例中，鍍浴進一步包含一加速劑及一均勻劑。在一更特定實施例中，一加速劑之濃度為約5ppm至100ppm及一均勻劑之濃度為約2ppm至30ppm。加速劑為增加鍍覆反應之速率的添加劑。添加劑為吸附在銅表面上之分子且增加一給定施加電壓處之局域電流密度。添加劑通常含有配位硫原子，該等硫原子應理解為參與銅離子還原反應且因此極大影響銅薄膜之長晶及表面生長。加速劑添加劑為巰基丙烷磺酸(MPS)或二巰基丙磺酸(DPS)之最常見衍生物。一些有用之加速劑(或者稱為增白劑)描述於例如美國專利第5,252,196號中，其以引用方式併入本文中。加速劑可從例如Shipley之Ultrafill A-2001或Enthone OMI之SC Primary購得。
均勻劑之效果比其他添加劑之效果更複雜，且取決於局域質量轉移行為。均勻劑通常為抑制在質量轉移速率最快速之位置處之電流的陽離子表面活化劑及染料。因此均勻劑在鍍浴中之存在的作用為減少在優先吸附均勻劑之凸表 面或角隅處之薄膜生長速率。歸因於不同質量轉移效果之均勻劑之吸附差異具有顯著效果。不同位置處之均勻劑之不同質量轉移速率是因為不同幾何位置之擴散速率之差異以及一更負電壓處之表面上之點之較高靜電遷移率。為了利用第二效果，大多數均勻劑為陽離子且通常含有質子氮基官能團。十二烷基三甲基溴化銨(DTAB)為四烷基銨類之均勻劑。DTAB為酸性溶液中之陽離子且遷移及擴散至一晶圓表面上之凸起。其他特定均勻劑已描述於例如美國專利第5,252,196號、第4,555,135號及第3,956,120號中，其等以引用方式併入本文中。均勻劑可購得為來自Shipley之Liberty或Ultrafill均勻劑及來自Enthone OMI之Booster 3。
在進一步實施例中，鍍浴進一步包含一酸及氯離子。在更特定實施例中，酸之濃度為約5g/L至200g/L以及氯離子之濃度為約20g/L至80g/L。在一些實施例中，酸為硫酸。在其他實施例中，酸為甲磺酸。此等酸可添加至鍍浴以增強導電性。
在一特定實施例中，鍍浴組合物包含硫酸銅、硫酸、氯離子及有機添加劑。在此實施例中，鍍浴包含濃度約0.5g/L至80g/L(較佳約5g/L至60g/L，及更加約18g/L至55g/L)之銅離子及濃度約0.1g/L至400g/L之硫酸。低酸性電鍍液通常含有約5g/L至10g/L硫酸。中酸性及高酸性溶液含有濃度分別約50g/L至90g/L及150至180g/L之硫酸。氯離子可存在於約1g/L至100mg/L之濃度範圍內。如上所解 說，可包含有機添加劑。可使用許多有機添加劑，諸如Enthone Viaform、Viaform NexT、Viaform Extreme或熟習此項技術者眾所周知之其他加速劑、抑制劑及均勻劑。在一特定實施例中，鍍浴包含濃度約40g/L之硫酸銅、濃度約10g/L之硫酸及濃度約50mg/L之氯離子。
結論
雖然為了清晰起見已省略各種細節，但是可實施各種設計替代方案。因此，本發明實例應視為說明性而非限制性，且實施例並不限於本文中所給之細節，而是可在隨附申請專利範圍之範圍內修飾。
102‧‧‧沈浸步驟
104‧‧‧晶圓沈浸
106‧‧‧電流臨限值
108‧‧‧高電流脈衝
120‧‧‧生長步驟
130‧‧‧生長步驟1
132‧‧‧生長步驟2
140‧‧‧生長步驟1
142‧‧‧生長步驟2
150‧‧‧生長步驟1
152‧‧‧生長步驟2
200‧‧‧電鍍系統
201A‧‧‧晶匣
201B‧‧‧晶匣
203‧‧‧機械臂
205‧‧‧退火台
207‧‧‧對準器
209‧‧‧轉移室機械臂
211‧‧‧電鍍模組
215‧‧‧模組
217‧‧‧電鍍模組
219‧‧‧電鍍模組
221‧‧‧後電充填模組
223‧‧‧主電鍍浴
227‧‧‧用劑系統
229‧‧‧過濾及泵抽單元
231‧‧‧電子單元
301‧‧‧電鍍裝置
303‧‧‧鍍覆容器
305‧‧‧液位
307‧‧‧晶圓
309‧‧‧「抓斗」固持裝置
311‧‧‧可旋轉軸
313‧‧‧陽極
315‧‧‧陽極隔膜
317‧‧‧泵
319‧‧‧擴散板
321‧‧‧溢出容器
323‧‧‧箭頭
325‧‧‧箭頭
331‧‧‧參考電極
333‧‧‧分離室
335‧‧‧DC電力供應器
339‧‧‧負輸出引線
341‧‧‧正輸出引線
347‧‧‧控制器
圖1A至圖1F為展示根據不同實施例之在脈衝鍍覆程序期間施加之電流之電流對時間的曲線圖；圖2為展示比較在60個亞40奈米特徵(渠溝)中之標準程序及多波程序之特徵充填結果的曲線圖；圖3為展示使用一標準程序及一多波程序之在包括若干個亞40奈米渠溝之一陣列之不同位置處之特徵充填速率的曲線圖；圖4繪示適合於與本文中所揭示之方法一起使用之一電鍍系統之一實例；及圖5為適合於與本文中所揭示之方法一起使用之一電鍍裝置之橫截面圖。
102‧‧‧沈浸步驟
104‧‧‧晶圓沈浸
106‧‧‧電流臨限值
108‧‧‧高電流脈衝
140‧‧‧生長步驟1
142‧‧‧生長步驟2

Claims (10)

  1. 一種控制鍍覆(plating)銅互連件(copper interconnects)於一半導體晶圓上之方法，該方法包括：(a)將該晶圓之一鍍覆表面沈浸於包括一銅鹽及一抑制劑之一鍍池(plating bath)中，及在該鍍覆表面之實質上全部沈浸期間施加在1.5mA/cm2 至20mA/cm2 範圍內之一陰極電流至該晶圓；(b)在完成(a)中之沈浸之少於1000毫秒以內，施加一高陰極電流脈衝至該晶圓，該脈衝之電流密度高於(a)中所施加之該陰極電流之電流密度且在20毫秒至1000毫秒之一持續時間及至少為20mA/cm2 之一量值；及(c)在完成(b)中之該高陰極電流脈衝之少於1000毫秒以內，利用低於該高陰極電流脈衝之電流密度之1mA/cm2 至20mA/cm2 之一基線(baseline)電流密度以及具有大於該基線電流密度之10mA/cm2 至40mA/cm2 之複數個微脈衝進行自下而上銅充填，該等微脈衝具有1毫秒至495毫秒之一持續時間，微脈衝之間之一時間間隔為50毫秒至500毫秒，其中各微脈衝之量值(magnitude)、各微脈衝之持續時間或任意兩個微脈衝之間之時間間隔係隨機的，且其中該抑制劑在(c)之前以不同濃度而跨該晶圓之面(face)散佈。
  2. 如請求項1之方法，其中銅離子之濃度為20g/L至60g/L且該抑制劑之濃度為50ppm至500ppm。
  3. 如請求項1之方法，其中該鍍浴進一步包括一加速劑及 一均勻劑。
  4. 如請求項1之方法，其中該鍍浴進一步包括一酸及氯離子。
  5. 如請求項1之方法，其中該晶圓具有寬度40奈米或更小之至少一些凹陷特徵。
  6. 如請求項1之方法，其中在完成(a)中之沈浸20毫秒以內施加(b)中之該陰極電流脈衝。
  7. 如請求項1之方法，其中在完成(b)中之該電流脈衝20毫秒以內進行自下而上銅充填。
  8. 如請求項1之方法，其中藉由該晶圓電位之恆電位控制而施加(a)中所施加之該陰極電流。
  9. 如請求項1之方法，其進一步包括：(d)在完成(c)中之自下而上銅充填之後進行一塊體電充填。
  10. 一種電鍍裝置，其包括：一或多個電鍍室；可轉移半導體晶圓之一或多個機械手(robot)；及一電力供應器，其具有一相關聯控制器以用於執行一組指令，該組指令包括用於執行以下功能之諸指令：在沈浸期間施加一固定陰極電位至一晶圓，其中在該鍍覆表面之實質上全部沈浸期間施加在1.5mA/cm2 至20mA/cm2 範圍內之一陰極電流至該晶圓；在指示該晶圓完全沈浸於一鍍池中之後，移除該固定陰極電位； 在移除該固定陰極電位之後少於1000毫秒以內施加一高陰極電流脈衝，其中該高陰極電流脈衝之量值高於在該晶圓之沈浸期間所施加之任一電流密度且為至少20mA/cm2 ，且以20毫秒至1000毫秒之一持續時間施加該高陰極電流脈衝；及在完成該高陰極電流脈衝之少於1000毫秒以內，轉變為適合於自下而上充填之一電流，其中該高陰極電流脈衝之電流密度超過該沈浸階段及該下而上充填階段中之任一電流密度，且其中該下而上充填階段包括以1mA/cm2 至20mA/cm2 之一基線電流密度以及具有大於該基線電流密度之10mA/cm2 至40mA/cm2 的複數個微脈衝進行自下而上銅充填，該等微脈衝具有1毫秒至495毫秒之一持續時間，微脈衝之間之一時間間隔為50毫秒至500毫秒，其中各微脈衝之量值、各微脈衝之持續時間或任意兩個微脈衝之間之時間間隔係隨機的。
TW99117062A 2009-05-27 2010-05-27 在薄晶種層上鍍覆的脈衝序列 TWI472650B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US18147909P 2009-05-27 2009-05-27
US12/786,329 US8500983B2 (en) 2009-05-27 2010-05-24 Pulse sequence for plating on thin seed layers
PCT/US2010/035991 WO2010138465A2 (en) 2009-05-27 2010-05-24 Pulse sequence for plating on thin seed layers

Publications (2)

Publication Number Publication Date
TW201107540A TW201107540A (en) 2011-03-01
TWI472650B true TWI472650B (zh) 2015-02-11

Family

ID=43219013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99117062A TWI472650B (zh) 2009-05-27 2010-05-27 在薄晶種層上鍍覆的脈衝序列

Country Status (5)

Country Link
US (1) US8500983B2 (zh)
KR (1) KR101274363B1 (zh)
CN (1) CN102449742B (zh)
TW (1) TWI472650B (zh)
WO (1) WO2010138465A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
US9816193B2 (en) 2011-01-07 2017-11-14 Novellus Systems, Inc. Configuration and method of operation of an electrodeposition system for improved process stability and performance
US9416459B2 (en) * 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
ES2637799T3 (es) 2011-11-15 2017-10-17 Ashwin-Ushas Corporation, Inc. Dispositivo electrocrómico con polímeros complementarios
SG10201605902RA (en) 2011-12-12 2016-09-29 Novellus Systems Inc Monitoring leveler concentrations in electroplating solutions
US9476139B2 (en) 2012-03-30 2016-10-25 Novellus Systems, Inc. Cleaning electroplating substrate holders using reverse current deplating
US9816196B2 (en) 2012-04-27 2017-11-14 Novellus Systems, Inc. Method and apparatus for electroplating semiconductor wafer when controlling cations in electrolyte
WO2014093891A1 (en) * 2012-12-13 2014-06-19 Applied Materials, Inc Methods for achieving metal fill in small features
US10214826B2 (en) * 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US10416092B2 (en) * 2013-02-15 2019-09-17 Lam Research Corporation Remote detection of plating on wafer holding apparatus
US9207515B2 (en) 2013-03-15 2015-12-08 Ashwin-Ushas Corporation, Inc. Variable-emittance electrochromic devices and methods of preparing the same
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
CN103603018B (zh) * 2013-10-23 2016-05-11 复旦大学 一种脉冲电镀方法及其应用
US9632059B2 (en) 2015-09-03 2017-04-25 Ashwin-Ushas Corporation, Inc. Potentiostat/galvanostat with digital interface
US9482880B1 (en) 2015-09-15 2016-11-01 Ashwin-Ushas Corporation, Inc. Electrochromic eyewear
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
US10648097B2 (en) * 2018-03-30 2020-05-12 Lam Research Corporation Copper electrodeposition on cobalt lined features
WO2019199614A1 (en) 2018-04-09 2019-10-17 Lam Research Corporation Copper electrofill on non-copper liner layers
TW202106934A (zh) * 2019-05-08 2021-02-16 日商石原化學股份有限公司 具備銅鍍層或銅合金鍍層的結構體
WO2021142357A1 (en) * 2020-01-10 2021-07-15 Lam Research Corporation Tsv process window and fill performance enhancement by long pulsing and ramping
US11203816B1 (en) * 2020-10-23 2021-12-21 Applied Materials, Inc. Electroplating seed layer buildup and repair
US20220157602A1 (en) * 2020-11-18 2022-05-19 Applied Materials, Inc. Silicon oxide gap fill using capacitively coupled plasmas
CN113668023A (zh) * 2021-08-26 2021-11-19 长江存储科技有限责任公司 电镀方法、电镀装置以及电镀系统
CN117328113B (zh) * 2023-10-16 2024-07-12 顺束科技(天津)合伙企业(有限合伙) 一种金属化膜酸性镀铜工艺及应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956120A (en) 1972-12-14 1976-05-11 M & T Chemicals Inc. Electrodeposition of copper
US4272335A (en) 1980-02-19 1981-06-09 Oxy Metal Industries Corporation Composition and method for electrodeposition of copper
US4461680A (en) * 1983-12-30 1984-07-24 The United States Of America As Represented By The Secretary Of Commerce Process and bath for electroplating nickel-chromium alloys
US5252196A (en) 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
US5385661A (en) 1993-09-17 1995-01-31 International Business Machines Corporation Acid electrolyte solution and process for the electrodeposition of copper-rich alloys exploiting the phenomenon of underpotential deposition
FR2757181B1 (fr) * 1996-12-12 1999-02-12 Snecma Procede de realisation d'un revetement protecteur a haute efficacite contre la corrosion a haute temperature pour superalliages, revetement protecteur obtenu par ce procede et pieces protegees par ce revetement
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6017437A (en) 1997-08-22 2000-01-25 Cutek Research, Inc. Process chamber and method for depositing and/or removing material on a substrate
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6126798A (en) 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
EP0991795B1 (en) 1998-04-21 2006-02-22 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6113771A (en) 1998-04-21 2000-09-05 Applied Materials, Inc. Electro deposition chemistry
US6203684B1 (en) 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6793796B2 (en) 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6280602B1 (en) * 1999-10-20 2001-08-28 Advanced Technology Materials, Inc. Method and apparatus for determination of additives in metal plating baths
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
US6551483B1 (en) 2000-02-29 2003-04-22 Novellus Systems, Inc. Method for potential controlled electroplating of fine patterns on semiconductor wafers
US6913680B1 (en) 2000-05-02 2005-07-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
JP4000796B2 (ja) 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
US6723219B2 (en) * 2001-08-27 2004-04-20 Micron Technology, Inc. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith
US6746591B2 (en) * 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions
CN101348928B (zh) * 2007-07-20 2012-07-04 罗门哈斯电子材料有限公司 镀钯及镀钯合金之高速方法
US8500983B2 (en) 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features

Also Published As

Publication number Publication date
KR101274363B1 (ko) 2013-06-13
CN102449742A (zh) 2012-05-09
US20100300888A1 (en) 2010-12-02
WO2010138465A2 (en) 2010-12-02
CN102449742B (zh) 2015-12-09
US8500983B2 (en) 2013-08-06
WO2010138465A3 (en) 2011-02-24
TW201107540A (en) 2011-03-01
KR20120018204A (ko) 2012-02-29

Similar Documents

Publication Publication Date Title
TWI472650B (zh) 在薄晶種層上鍍覆的脈衝序列
KR102364570B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
US6946065B1 (en) Process for electroplating metal into microscopic recessed features
US9376758B2 (en) Electroplating method
KR101807313B1 (ko) 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진
US6943112B2 (en) Defect-free thin and planar film processing
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
US8168540B1 (en) Methods and apparatus for depositing copper on tungsten
KR20110022571A (ko) 관통전극형 채움 장치 및 방법
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
US20040000488A1 (en) CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US20150053565A1 (en) Bottom-up fill in damascene features
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
TW201943896A (zh) 在非銅襯墊層上的銅電填充
US8268155B1 (en) Copper electroplating solutions with halides
JP2003129297A (ja) めっき方法
KR102208202B1 (ko) 전기도금을 위한 기판들의 전류 램핑 및 전류 펄싱 진입
CN108330518A (zh) 用于填充互连结构的方法及设备
US20050029106A1 (en) Reduction of defects in conductive layers during electroplating
JP2003268590A (ja) めっき方法、及び半導体装置の製造方法
US20030201185A1 (en) In-situ pre-clean for electroplating process