TWI467707B - 減少積體電路模組脫層的裝置與方法 - Google Patents

減少積體電路模組脫層的裝置與方法 Download PDF

Info

Publication number
TWI467707B
TWI467707B TW97102258A TW97102258A TWI467707B TW I467707 B TWI467707 B TW I467707B TW 97102258 A TW97102258 A TW 97102258A TW 97102258 A TW97102258 A TW 97102258A TW I467707 B TWI467707 B TW I467707B
Authority
TW
Taiwan
Prior art keywords
metal oxide
integrated circuit
regions
circuit
die
Prior art date
Application number
TW97102258A
Other languages
English (en)
Other versions
TW200847352A (en
Inventor
Dean L Monthei
Antonio Espinoza
Waldemar J Holgado
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of TW200847352A publication Critical patent/TW200847352A/zh
Application granted granted Critical
Publication of TWI467707B publication Critical patent/TWI467707B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

減少積體電路模組脫層的裝置與方法
本發明之實施例大體來說係有關於半導體元件，並且更明確地說，係有關於一種減少積體電路模組脫層的裝置與方法。
積體電路和其他半導體元件，例如，射頻(RF)功率放大器、低雜訊放大器、或其他類似電路，可製作在半導體基材上。製作在半導體基材上的積體電路通常稱為積體電路晶粒。含有積體電路晶粒的半導體基材通常稱為半導體晶圓，或簡稱為晶圓。積體電路晶粒可藉由，例如，切割晶圓以將積體電路晶粒分割為單件來移離晶圓。
積體電路晶粒可封裝在，例如，塑膠半導體封裝內。該封裝製程包含利用，例如，環氧材料將積體電路晶粒附著在層壓基材上的黏晶墊上。然後以塑封材料模塑成型該層壓基材，這形成該塑膠半導體封裝。通常，該塑膠半導體封裝的黏晶、成型、和固化(curing)是在高溫環境中執行。積體電路晶粒、黏晶環氧樹脂、塑封材料、和層壓基材的熱膨脹係數的差異使封裝製程在加熱和冷卻階段期間產生熱應力。
一旦完成封裝製程，即輸送並交付該塑膠半導體封裝以進行最後組裝，例如，將該塑膠半導體封裝安裝在無線元件的電路板上。但是，在輸送並交付該塑膠半導體封裝 期間，以及在最後組裝之前，該塑膠半導體封裝承受將該塑膠半導體封裝暴露在溼氣中的多種環境狀態。此對於濕氣的暴露增加該塑膠半導體封裝的含水量。這轉而在高溫製程期間增加該塑膠半導體封裝額外的熱應力，超越並高過由熱膨脹係數差異所導致者。例如，該塑膠半導體封裝內的任何含水量皆在該層壓基材和該積體電路晶粒之間的黏晶環氧樹脂介面處造成較大的熱膨脹。
此黏晶環氧樹脂介面處的熱膨脹在該黏晶環氧樹脂介面處產生額外應力。因為該層壓基材係以塑封材料模塑成型，此額外應力使該黏晶環氧樹脂介面在，例如，高溫製程期間破裂或脫層。該黏晶環氧樹脂介面的破裂或脫層是不良的。
習知層壓基材通常使用鍍金製程在該黏晶墊外層形成表面處理(finish)。但是，雖然該金表面處理提供良好的導電性，但其並不提供該黏晶環氧樹脂介面良好的附著。因此，該黏晶環氧樹脂介面也容易因此原因而破裂或脫層。
在克服黏晶環氧樹脂介面處破裂或脫層的努力中，先前技藝層壓基材嘗試在黏晶墊上使用較優良的黏著製程，例如，綠漆(solder mask)。但是，在黏晶墊上使用綠漆是不利的，因為，例如，綠漆是極差的電及熱導體。積體電路晶粒和黏晶墊之間的介面理想上不應對黏著性、導電性、或熱性能有不利影響。此外，黏晶墊上的綠漆增加附著在黏晶墊上之積體電路晶粒的高度，並增加該黏晶環氧樹脂介面的抗電及抗熱性。這增加該黏晶環氧樹脂介面破 裂及脫層的可能性，並降低該塑膠半導體封裝的整體可靠度。
根據本發明之第一實施例，本發明提供一種積體電路，其至少包含：一層壓基材；一或多個黏晶墊；一或多個金屬氧化物區域，設置在該一或多個黏晶墊上；以及一或多個無氧化金屬區域，設置在該一或多個黏晶墊上。
根據本發明之第二實施例，本發明提供一種積體電路模組，其至少包含：一層壓基材；一或多個積體電路晶粒，與該層壓基材操作性連結；以及一塑膠半導體封裝，與該層壓基材模塑成型。
根據本發明之第三實施例，本發明提供一種用以提供減少一積體電路脫層的方法，該方法至少包含：以光罩覆蓋一積體電路之一或多個黏晶墊，以阻止電鍍在一或多個金屬氧化物區域內；以導電金屬電鍍該一或多個黏晶墊之無光罩覆蓋區域；從該一或多個黏晶墊上除去光罩；以一氧化之表面處理蝕刻該一或多個金屬氧化物區域；以及清潔該積體電路。
根據本發明之第四實施例，本發明提供一種用以提供減少一積體電路脫層的方法，該方法至少包含：以導電材料電鍍一積體電路之一或多個黏晶墊；以光罩覆蓋該一或多個電鍍的黏晶墊，以暴露出一或多個金屬氧化物區域中的該導電材料；以一氧化的表面處理蝕刻該一或多個金屬氧 化物區域；從該一或多個黏晶墊上除去光罩；以及清潔該積體電路。
現在將參考如下關於本發明之例示實施例的詳細描述。熟知技藝者會了解本發明之實施例提供許多創新概念及新穎特徵，其僅是例示性的且不應理解為限制性。據此，在此所討論的特定實施例係經由範例的觀點產生，並且不會限制本發明實施例的範圍。此外，熟知技藝者會理解為了解釋而提出無數具體細節，但本發明實施例可在無該等具體細節下執行，並且某些特徵被省略以更清楚示出本發明之實施例。
第1圖示出根據本發明之一實施例的積體電路100之佈局圖。積體電路100包含一層壓基材110，以及黏晶墊120a－120c。為了簡明，僅示出並描述暸解本發明所必需的積體電路100之構造和操作。積體電路100其餘的構造和操作可遵循習知實施。例如，層壓結構110可包含導電線路(conductive traces)、介層洞、綠漆、及其他傳導墊，用以根據習知實施附加各種被動及主動零組件。
此外，雖然將積體電路100顯示並描述為擁有三個黏晶墊120a－120c，但本發明實施例預期到任何適當配置、形狀或組合形狀的任何數量的黏晶墊。此外，了解到積體電路100不應被理解為限制可實施本發明實施例之應用的類型。
在本發明之一實施例中，層壓基材110是印刷電路板(PCB)。雖然層壓基材110係經描述為PCB，本發明之實施例預期到任何適合的電子基材，例如，擁有有機核心以及一或多層覆蓋該核心或位在其上的介電層之結構，或任何其他適合的電子基材。
黏晶墊120a-120c包含散佈在黏晶墊120a-120c表面區域上之高黏著性金屬氧化物122和無氧化高傳導性金屬124a-124c的圖案，在第3A-3F圖中更詳細描述。如第3A-3F圖所示，某些圖案是高黏著性金屬氧化物122和無氧化高傳導性金屬124a-124c的交錯圖案。基本上，該圖案將黏晶墊120a-120c分為高黏著性金屬氧化物區域和無氧化高傳導性金屬區域，其提供積體電路100更佳的黏著、導電性、和熱性能，並且特別是黏晶墊120a-120c。如下面更詳細探討者，此圖案增加該黏晶環氧樹脂介面的機械強度，介於該黏晶環氧樹脂和黏晶墊120a-120c之間，並減少該黏晶環氧樹脂介面與任何進入積體電路100內之含水量相關之任何可能的破裂或脫層。
在本發明之另一實施例中，無氧化高傳導性金屬124a-124c是金。雖然無氧化高傳導性金屬124a-124c係經描述為金，但本發明實施例預期任何適合的無氧化高傳導性金屬，例如鈀、銀、銅、或任何其他適合的無氧化高傳導性金屬。
在本發明之另一實施例中，高黏著性金屬氧化物122係一氧化的表面處理，其加強該黏晶環氧樹脂介面的黏著 性，如下面更詳細討論者。該氧化的表面處理係在製造層壓基材110期間處理。雖然高黏著性金屬氧化物122係經描述為一氧化的表面處理，但本發明實施例預期到任何適合的高黏著性金屬氧化物，例如棕色氧化物(brown oxide)、黑色氧化物(black oxide)、氧化銅、氧化鈦、或任何其他適合的黏著促進材料。此外或做為另一種選擇，高黏著性金屬氧化物122可以是純金屬或合金，例如鈦、鉻、鐵、鎳、鎢、或任何其他適合的黏著促進材料。
本發明實施例提供散佈在黏晶墊120a－120c表面區域上之高黏著性金屬氧化物122和無氧化高傳導性金屬124a－124c的圖案。該無氧化高傳導性金屬區域提供該積體電路晶粒的高頻電流一條低阻抗路徑。雖然該高黏著性金屬氧化物區域提供增強該黏晶環氧樹脂和黏晶墊120a－120c之間的黏晶環氧樹脂介面之機械強度的黏著區域，但該高黏著性金屬氧化物區域也提供高頻電流一條阻抗較高的路徑，相對於該無氧化高傳導性金屬區域。
據此，黏晶墊120a－120c上的阻抗區域圖案提供來自積體電路之高頻電流一條主流路徑，同時提供改善的黏著水準以減少該黏晶環氧樹脂介面任何可能的破裂或脫層。例如，該高黏著性金屬氧化物區域可以是散佈在該無氧化高傳導性金屬區域表面上的交錯圖案，並組成黏晶墊120a－120c表面區域之某個百分比。本發明實施例預期到任何適合的百分比，例如10%、25%、50%、75%、90%、或任何其他適合的表面百分比。
因此，根據本發明之主要實施例，散佈在黏晶墊120a－120c表面區域上之高黏著性金屬氧化物122和無氧化高傳導性金屬124a－124c的圖案提供該黏晶環氧樹脂介面機械強度的增加，並減少該黏晶環氧樹脂介面任何可能的破裂或脫層。此外，本發明實施例預期將該等黏晶墊分為高黏著性金屬氧化物區域和無氧化高傳導性金屬區域，而非僅有高黏著性金屬氧化物黏晶墊或無氧化高傳導性金屬黏晶墊，如某些先前技藝層壓基材般。除了其他的之外，這增加該黏晶環氧樹脂介面的機械強度，且不會犧牲與安裝積體電路晶粒至黏晶墊120a－120c上相關的導電性或熱性能。此外，這增加積體電路100的整體可靠度。
雖然第1圖之黏晶墊120a－120c係經顯示並描述為擁有高黏著性金屬氧化物區域和無氧化高傳導性金屬區域的棋盤格圖案。本發明實施例提供任何適合圖案或圖案組合，其增加黏晶墊120a－120c和積體電路晶粒之間介面的黏著性、導電性、和熱性能，如在後方參考第3A－3F圖更詳細描述者。
第2圖示出根據本發明之另一實施例的積體電路模組200之剖面圖。積體電路模組200包含一層壓基材210、黏晶墊220a－220c、環氧樹脂230a－230c、積體電路晶粒240a－240c、以及塑膠半導體封裝250。為了簡明，僅示出並描述暸解本發明所必需的塑膠半導體封裝250之構造和操作。塑膠半導體封裝250其餘的構造和操作可遵循習知實施。
在本發明之一實施例中，積體電路晶粒240a－240c可利用各種半導體材料製成，例如砷化鎵(GaAs)、磷化銦(InP)氮化鎵(GaN)、矽(Si)、及前述者之衍生物，例如砷化鋁鎵(AlGaAs)、砷化銦鎵(InGaAs)、磷化銦鎵(InGaP)、砷化銦鋁(InAlAs)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、銻化鎵砷(GaAsSb)、氮化銦鎵砷(InGaAsN)、以及砷化鋁(AlAs)、例如。在本發明之一實施例中，積體電路晶粒240a－240c係形成在砷化鎵基材上。但是，積體電路晶粒240a－240c可形成在其他類型的基材上，例如，磷化銦(InP)和氮化鎵(GaN)。
如上參考第1圖所討論者，散佈在黏晶墊220a－220c上之高黏著性金屬氧化物區域和無氧化高傳導性金屬區域的圖案提供增加的黏著性、導電性和熱性能，因此進入積體電路模組200的任何溼氣含量減少該黏晶環氧樹脂介面任何可能的破裂或脫層。
在本發明之一實施例中，積體電路晶粒240a－240c可安裝在黏晶墊220a－220c環氧樹脂230a－230c上。環氧樹脂230a－230c可以是填充銀的導電環氧樹脂，例如但不限於Ablestik 84－1LMI。雖然環氧樹脂230a－230c係經描述為Ablestik 84－1LMI，但本發明實施例預期任何適合的黏晶材料或任何其他適合的導電環氧樹脂材料。
一旦積體電路晶粒240a－240c已安裝在黏晶墊220a－220c上，層壓基材210可根據習知實施集結其他被動和主動零組件。然後可模塑成型層壓基材210而產生塑 膠半導體封裝250。此外，雖然塑膠半導體封裝250係經顯示並描述為以特定方式模塑成型在層壓基材210上，但本發明實施例預期任何類型的模塑成型或任何類型的塑膠半導體封裝。此外，了解到塑膠半導體封裝250不應被理解為限制可實施本發明實施例之應用的類型。
在本發明之另一實施例中，積體電路模組200可安裝或除此之外連結在一電路板上。例如，積體電路模組200可在一或多個高溫環境中利用已知焊錫技術安裝或連結在一電路板上。此外，或做為另一種選擇，積體電路模組200可在一或多個高溫環境中利用已知環氧樹脂技術安裝或連結在一電路板上。瞭解到可在本發明實施例範圍內實施其他安裝技術。也了解到安裝技術的程序可做改變而不會背離本發明實施例之範圍或宗旨。
本發明實施例結合該高黏著性金屬氧化物區域內的氧化表面處理之黏著性以及該無氧化高傳導性金屬區域的電及熱性質操作。例如，散佈在黏晶墊120a－120c上之高黏著性金屬氧化物區域和無氧化高傳導性金屬區域的交錯圖案增加該黏晶環氧樹脂介面的附著性，並減少與進入積體電路模組200之任何溼氣含量相關的該黏晶環氧樹脂介面的任何可能的破裂或脫層。因此，根據本發明實施例之原理，積體電路模組200提供強化的黏著性、導電性、和熱性能，因此在高溫製程前引進的任何溼氣含量，減少該積體電路晶粒和該黏晶墊之間的黏晶環氧樹脂介面任何可能的破裂或脫層。
第3A－3F圖示出根據本發明之實施例的第1圖之黏晶墊120a－120c。如上所述，黏晶墊120a－120c包含高黏著性金屬氧化物區域和無氧化高傳導性金屬區域的圖案。此外，第3A－3F圖中之高黏著性金屬氧化物區域可以是任何高黏著性區域，僅做為範例且非經由限制的方式，棕色氧化物、黑色氧化物、氧化銅、氧化鈦、或任何其他適合的黏著性促進材料。此外或做為另一種選擇，在第3A－3F圖中，該無氧化高傳導性區域可以是任何高傳導性區域，例如但不限於，金、鈀、銀、銅、或任何其他適合的無氧化高傳導性金屬。
在第3A圖中，黏晶墊120包含複數個方形的高黏著性金屬氧化物區域310和複數個無氧化高傳導性金屬區域320。在本發明之一實施例中，方形高黏著性金屬氧化物區域310和無氧化高傳導性金屬區域320的交錯圖案係經配置得使該積體電路晶粒的高頻電流可主要流經無氧化高傳導性金屬區域320(即，低阻抗路徑)。此外，該方形高黏著性金屬氧化物區域310的配置提供該黏晶環氧樹脂介面增強的黏著性和機械強度。
在第3B圖中，黏晶墊120包含複數個圓形高黏著性金屬氧化物區域311和複數個無氧化高傳導性金屬區域321。第3B圖之高黏著性金屬氧化物區域的配置與第3A圖之高黏著性金屬氧化物區域的配置相同，除了高黏著性金屬氧化物區域之圓形型態之外。
在第3C圖中，黏晶墊12()包含散佈在無氧化高傳導 性金屬區域322之間的若干水平的矩形高黏著性金屬氧化物區域312。在本發明之另一實施例中，若干水平的矩形高黏著性金屬氧化物區域312散佈在無氧化高傳導性金屬區域322之間的交錯圖案係經配置得使該積體電路晶粒的高頻電流可主要流經無氧化高傳導性金屬區域322(即，低阻抗路徑)。此外，該若干水平的矩形高黏著性金屬氧化物區域312的配置提供該黏晶環氧樹脂介面增強的黏著性和機械強度。
在第3D圖中，黏晶墊120包含若干水平的矩形高黏著性金屬氧化物區域313，其中該等若干水平的矩形高黏著性金屬氧化物區域的每一個皆被一無氧化高傳導性金屬區域323圍繞。第3D圖中該等若干水平的組形高黏著性金屬氧化物區域的配置與第3C圖之該等若干水平的矩形高黏著性金屬氧化物區域的配置相同，除了該等水平的矩形高黏著性金屬氧化物區域的尺寸之外。
在第3E圖中，黏晶墊120包含一大型高黏著性金屬氧化物區域314在黏晶墊120中央，其中該大型高黏著性金屬氧化物區域314更延伸至黏晶墊120的每一個角落，並且在黏晶墊120的每一側與無氧化高傳導性金屬區域324接合。在本發明之另一實施例中，該大型高黏著性金屬氧化物區域314係經配置而在黏晶墊120中央部分提供增強的黏著性和機械強度。此外，該配置容許積體電路晶粒的高頻電流主要流經位於黏晶墊120側邊部分的無氧化高傳導性金屬區域324(即，低阻抗路徑)。
在第3F圖中，黏晶墊120包含一大型高黏著性金屬氧化物區域315在黏晶墊120中央，其中該大型高黏著性金屬氧化物區域315被一無氧化高傳導性金屬區域325圍繞。該大型高黏著性金屬氧化物區域315的配置與第3E圖的大型高黏著性金屬氧化物區域314的配置相同，除了該大型高黏著性金屬氧化物區域的尺寸之外。
雖然黏晶墊120係經顯示並描述為擁有特定的高黏著度金屬氧化物區域和無氧化高傳導性金屬區域的配置，但本發明實施例預期到此間高黏著度金屬氧化物區域和無氧化高傳導性金屬區域的任何配置及/或此間高黏著度金屬氧化物區域和無氧化高傳導性金屬區域的任何組合，以減少積體電路晶粒和黏晶墊120之間的黏晶環氧樹脂介面之破裂或脫層。
第4圖示出根據本發明實施例之減少積體電路之脫層的製程之流程圖400。如上所述，層壓基材110可以是任何適合的電子基材，例如PCB、擁有有機核心以及一或多層覆蓋該核心或位在其上的介電層之結構，或任何其他適合的電子基材。
流程圖400在402開始。在404，判定是否需在施加高黏著性金屬氧化物區域之前先施加無氧化高傳導性金屬至黏晶墊120。若需在高黏著性金屬氧化物區域之前先行施加無氧化高傳導性金屬，製程繼續至414。另一方面，若需在無氧化高傳導性金屬之前先在黏晶墊120上施加高黏著性金屬氧化物區域，製程在406繼續。
在406，以光罩覆蓋黏晶墊120以阻斷該高黏著性金屬氧化物區域。可以光罩覆蓋層壓基材110的其他部分而不會背離本發明實施例的精神和範圍。如上所述，該無氧化高傳導性金屬區域可以是任何適合的無氧化高傳導性金屬，例如金、鈀、銀、銅、或任何其他適合的無氧化高傳導性金屬。
在408，以無氧化高傳導性金屬電鍍黏晶墊120。可以無氧化高傳導性金屬電鍍層壓基材110的其他部分而不會背離本發明實施例的精神和範圍。製程在410繼續，其中從黏晶墊120上除去在406時施加的光罩。在412，將層壓基材110浸入化學品中以蝕刻(即，粗糙化)並氧化在406被遮蔽住的高黏著性金屬氧化物區域。因為該等化學品不會影響無氧化高傳導性金屬區域。如上所述，該等高黏著性金屬氧化物區域可以是任何氧化的表面處理，其增強黏晶環氧樹脂表面的黏著性。該氧化的表面處理可以是任何適合的高黏著性金屬氧化物，例如但不限於，棕色氧化物、黑色氧化物、氧化銅、氧化鈦、或任何其他適合的黏著性促進材料。
但是，若如上來自問題404的討論般，需在高黏著性金屬氧化物區域之前先在黏晶墊120上施加無氧化高傳導性金屬，則製程從問題404繼續至414。在414，以該無氧化高傳導性金屬電鍍含有黏晶墊120的層壓基材110。在416，以光罩覆蓋黏晶墊120以暴露出高黏著性金屬氧化物中的無氧化高傳導性金屬。可以光罩覆蓋層壓基材110的 其它部分而不會背離本發明實施例的精神及範圍。在418，將層壓基材110浸入化學品中，以除去該高傳導性金屬並蝕刻(即，粗糙化)及氧化未被光罩覆蓋的高黏著性金屬氧化物區域。該製程在420繼續，其中從黏晶墊120除去在416施加的光罩。
在422清潔層壓基材110，並且製程在424結束。如上所述，本發明實施例結合散佈在黏晶墊120表面區域上的高黏著性金屬氧化物區域和無氧化高傳導性金屬區域之交錯圖案操作。因此，根據本發明實施例的原理，高黏著性金屬氧化物區域和無氧化高傳導性金屬區域之交錯圖案提供減少的黏晶環氧樹脂介面的破裂和脫層，並在黏晶墊120和積體電路晶粒之間提供增強的黏著性、導電性、和熱性質。
前面說明書中的參照“一個實施例”或“一實施例”表示關於該實施例描述的一種特定特徵、結構、或特性被包含在本發明之至少一實施例中。在說明書的多個場合出現之“在一實施例中”此句並不必然所有皆參照相同的實施例。
雖然已示出並描述本發明之例示實施例，但可了解對於前述實施例做出的各種改變和調整對熟知技藝者而言會變得顯而易見，而不會背離本發明之精神及範圍。據此，本發明並不限於所揭示實施例，而是由附屬申請專利範圍及其等效物限制。
100‧‧‧積體電路
110‧‧‧層壓基材
120a－120c、220a－220c‧‧‧黏晶墊
122‧‧‧高黏著性金屬氧化物
124a－124c‧‧‧無氧化高傳導性金屬
200‧‧‧積體電路模組
210‧‧‧層壓基材
230a－230c‧‧‧環氧樹體
240a－240c‧‧‧積體電路晶粒
250‧‧‧塑膠半導體封裝
310、311、312、313、314、315‧‧‧高黏著性金屬氧化物區域
320、321、322、323、324、325‧‧‧無氧化高傳導性金屬區域
400‧‧‧流程圖
咸信是本發明實施例之特性的新穎特徵在附屬申請專利範圍中提出。但是，本發明之實施例可藉由參考上述詳細說明的同時合併附圖而有最佳的了解，其中本發明之實施例在附圖圖式中經由範例方式示出，而非經由限制方式，其中相似的元件符號表示相同元件。
第1圖示出根據本發明之一實施例的積體電路之佈局圖；第2圖示出根據本發明之另一實施例的積體電路模組之剖面圖；第3A－3F圖示出根據本發明之實施例之第1圖的黏晶墊；以及第4圖示出根據本發明之實施例之減少積體電路脫層之製程的流程圖。
100‧‧‧積體電路
110‧‧‧層壓基材
120a－120c‧‧‧黏晶墊
122‧‧‧高黏著性金屬氧化物
124a－124c‧‧‧無氧化高傳導性金屬

Claims (24)

  1. 一種積體電路，包含：一層壓基材；一或多個黏晶墊；一或多個金屬氧化物區域，設置在該一或多個黏晶墊上；以及一或多個無氧化金屬區域，設置在該一或多個黏晶墊上；其中該一或多個金屬氧化物區域和該一或多個無氧化金屬區域係以一圖案設置在該一或多個黏晶墊上，以及其中該一或多個金屬氧化物區域和該一或多個無氧化金屬區域之圖案在該一或多個黏晶墊上為高頻電流提供一主要路徑。
  2. 如請求項1所述之電路，其中該一或多個金屬氧化物區域的圖案包含複數個方形金屬氧化物區域。
  3. 如請求項1所述之電路，其中該一或多個金屬氧化物區域的圖案包含複數個圓形金屬氧化物區域。
  4. 如請求項1所述之電路，其中該一或多個金屬氧化物區域的圖案包含複數個矩形金屬氧化物區域。
  5. 如請求項4所述之電路，其中該複數個矩形金屬氧化物 區域係設置在該一或多個黏晶墊之第一邊和該一或多個黏晶墊之第二邊之間。
  6. 如請求項1所述之電路，其中該一或多個金屬氧化物區域的圖案包含一設置在該一或多個黏晶墊中央之大型金屬氧化物區域。
  7. 如請求項6所述之電路，其中該大型金屬氧化物區域更延伸至該一或多個黏晶墊的每一個角落。
  8. 如請求項1所述之電路，其中該一或多個無氧化金屬區域包含一導電材料。
  9. 如請求項8所述之電路，其中該一或多個無氧化金屬區域係選自由以下構成的群組：金；鈀；銀；以及銅。
  10. 如請求項1所述之電路，其中該一或多個金屬氧化物區域係以一氧化的表面處理(finish)蝕刻。
  11. 如請求項10所述之電路，其中該氧化的表面處理係選自由以下構成的群組：棕色氧化物；黑色氧化物；氧化銅；以及氧化鈦。
  12. 如請求項1所述之電路，其中該一或多個金屬氧化物區域包含一金屬，該金屬係選自由以下構成的群組：鈦；鉻；鐵；鎳；以及鎢。
  13. 如請求項1所述之電路，其中該一或多個無氧化金屬區域為高頻電流提供一低阻抗路徑。
  14. 如請求項1所述之電路，其中該一或多個金屬氧化物區域為高頻電流提供一高阻抗路徑。
  15. 如請求項1所述之電路，其中該層壓基材包含：一有機核心；以及 一或多層介電層，其位在該有機核心上。
  16. 如請求項1所述之電路，其中該層壓基材係一印刷電路板。
  17. 一種積體電路模組，包含：一或多個黏晶墊；一層壓基材；一或多個金屬氧化物區域，設置在該一或多個黏晶墊上；一或多個無氧化金屬區域，設置在該一或多個黏晶墊上；一或多個積體電路晶粒，與該層壓基材操作性連結；以及一塑膠半導體封裝，與該層壓基材模塑成型；其中該一或多個金屬氧化物區域和該一或多個無氧化金屬區域係以一圖案設置在該一或多個黏晶墊上，以及其中該一或多個金屬氧化物區域和該一或多個無氧化金屬區域之圖案在該一或多個黏晶墊上為高頻電流提供一主要路徑。
  18. 如請求項17所述之模組，更包含一黏晶環氧樹脂介面，其位在該一或多個積體電路晶粒和該一或多個黏晶墊 之間。
  19. 如請求項17所述之模組，其中該一或多個積體電路晶粒係透過一填充銀的導電環氧樹脂與該一或多個黏晶墊操作性連結。
  20. 如請求項19所述之模組，其中該一或多個金屬氧化物區域提供一黏著區域，以增加該黏晶環氧樹脂介面的機械強度。
  21. 如請求項17所述之模組，其中該積體電路模組與一無線元件電路板操作性連結。
  22. 如請求項17所述之模組，其中該一或多個積體電路晶粒包含選自由以下構成的群組之材料：砷化鎵；矽；磷化銦；氮化鎵；砷化鋁鎵；砷化銦鎵；磷化銦鎵；砷化銦鋁； 氮化鋁鎵；氮化銦鎵；銻化鎵砷；氮化銦鎵砷；以及砷化鋁。
  23. 一種用以提供減少如請求項1所述之積體電路脫層的方法，該方法包含：以光罩覆蓋一積體電路之一或多個黏晶墊，以阻止電鍍在一或多個金屬氧化物區域內；以導電金屬電鍍該一或多個黏晶墊之無光罩覆蓋區域；從該一或多個黏晶墊上除去光罩；以一氧化之表面處理蝕刻該一或多個金屬氧化物區域；以及清潔該積體電路。
  24. 一種製造如請求項1所述之積體電路的方法，該方法包含：以導電材料電鍍一積體電路之一或多個黏晶墊；以光罩覆蓋經電鍍的該一或多個黏晶墊，以暴露出一或多個金屬氧化物區域中的該導電材料；以一氧化的表面處理蝕刻該一或多個金屬氧化物區 域；從該一或多個黏晶墊上除去光罩；以及清潔該積體電路。
TW97102258A 2007-01-20 2008-01-21 減少積體電路模組脫層的裝置與方法 TWI467707B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/656,138 US8274162B2 (en) 2007-01-20 2007-01-20 Apparatus and method for reduced delamination of an integrated circuit module

Publications (2)

Publication Number Publication Date
TW200847352A TW200847352A (en) 2008-12-01
TWI467707B true TWI467707B (zh) 2015-01-01

Family

ID=39636761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97102258A TWI467707B (zh) 2007-01-20 2008-01-21 減少積體電路模組脫層的裝置與方法

Country Status (4)

Country Link
US (1) US8274162B2 (zh)
KR (1) KR101455426B1 (zh)
TW (1) TWI467707B (zh)
WO (1) WO2008089474A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013009640A2 (en) * 2011-07-08 2013-01-17 Skyworks Solutions, Inc. Signal path termination
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
CN104011998B (zh) 2011-11-04 2016-12-14 天工方案公司 用于功率放大器的装置和方法
US9876478B2 (en) 2011-11-04 2018-01-23 Skyworks Solutions, Inc. Apparatus and methods for wide local area network power amplifiers
KR101899509B1 (ko) 2011-11-11 2018-09-20 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기
KR20160006257A (ko) 2012-06-14 2016-01-18 스카이워크스 솔루션즈, 인코포레이티드 Bifet 및 고조파 종단 및 관련된 시스템, 장치, 및 방법을 갖는 전력 증폭기 모듈
US9293410B2 (en) 2013-11-29 2016-03-22 Samsung Electronics Co., Ltd. Semiconductor device
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10269752B2 (en) * 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
CN112985471B (zh) * 2021-04-30 2021-11-02 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
US5397915A (en) * 1991-02-12 1995-03-14 Matsushita Electronics Corporation Semiconductor element mounting die pad including a plurality of extending portions
TW535245B (en) * 1999-01-29 2003-06-01 Conexant Systems Inc Multiple chip module with integrated RF capabilities
TW200425440A (en) * 2003-02-10 2004-11-16 Skyworks Solutions Inc Semiconductor die package with reduced inductance and reduced die attach flow out
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075254A (en) * 1988-04-26 1991-12-24 National Semiconductor Corporation Method and apparatus for reducing die stress
US5150197A (en) * 1989-10-05 1992-09-22 Digital Equipment Corporation Die attach structure and method
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US6169322B1 (en) * 1998-03-06 2001-01-02 Cypress Semiconductor Corporation Die attach pad adapted to reduce delamination stress and method of using same
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6195264B1 (en) * 1998-11-18 2001-02-27 International Business Machines Corporation Laminate substrate having joining layer of photoimageable material
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US7042103B2 (en) * 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
US6946744B2 (en) * 2003-04-24 2005-09-20 Power-One Limited System and method of reducing die attach stress and strain
US6825560B1 (en) * 2003-05-22 2004-11-30 Rf Micro Devices, Inc. Solder filler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
US5397915A (en) * 1991-02-12 1995-03-14 Matsushita Electronics Corporation Semiconductor element mounting die pad including a plurality of extending portions
TW535245B (en) * 1999-01-29 2003-06-01 Conexant Systems Inc Multiple chip module with integrated RF capabilities
TW200425440A (en) * 2003-02-10 2004-11-16 Skyworks Solutions Inc Semiconductor die package with reduced inductance and reduced die attach flow out
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion

Also Published As

Publication number Publication date
KR101455426B1 (ko) 2014-10-27
US20080174003A1 (en) 2008-07-24
WO2008089474A3 (en) 2008-09-25
US8274162B2 (en) 2012-09-25
KR20090122428A (ko) 2009-11-30
TW200847352A (en) 2008-12-01
WO2008089474A2 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
TWI467707B (zh) 減少積體電路模組脫層的裝置與方法
JP4209178B2 (ja) 電子部品実装構造及びその製造方法
US8034664B2 (en) Method of fabricating passive device applied to the three-dimensional package module
US20180366380A1 (en) Semiconductor package including a semiconductor die having redistributed pads
CN110998834B (zh) 包括集成电磁干扰屏蔽件的电子封装件及其制造方法
JP5231340B2 (ja) 配線基板の製造方法
WO2006132087A1 (ja) 金属－セラミック複合基板及びその製造方法
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
JP2010219210A (ja) 半導体装置およびその製造方法
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
KR101339605B1 (ko) ＧａＡｓ 집적 회로 장치 및 그의 부착 방법
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
WO2020012598A1 (ja) 半導体装置
US20150303073A1 (en) Method of fabricating a packaging substrate
JP2008288607A (ja) 電子部品実装構造の製造方法
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JP2016219707A (ja) 半導体装置及びその製造方法
TWI772160B (zh) 半導體封裝元件的形成方法
JP3719863B2 (ja) 半導体パッケージおよび製造方法
TWI234865B (en) Electrically insulating heat sink and semiconductor package with the heat sink
JP4622181B2 (ja) 電子部品実装基板の製造方法
KR100989906B1 (ko) 접촉저항 개선을 위한 집적 수동 소자용 패드 구조 및 그제조 방법
KR20030023986A (ko) 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법
JP3100833B2 (ja) プラスティック・パッケージ
KR101148100B1 (ko) 다열형 리드프레임 및 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees