KR101455426B1 - 집적회로 모듈의 박리현상을 줄이는 장치 및 방법 - Google Patents

집적회로 모듈의 박리현상을 줄이는 장치 및 방법 Download PDF

Info

Publication number
KR101455426B1
KR101455426B1 KR1020097017005A KR20097017005A KR101455426B1 KR 101455426 B1 KR101455426 B1 KR 101455426B1 KR 1020097017005 A KR1020097017005 A KR 1020097017005A KR 20097017005 A KR20097017005 A KR 20097017005A KR 101455426 B1 KR101455426 B1 KR 101455426B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
pad
diatomic
metal oxide
region
Prior art date
Application number
KR1020097017005A
Other languages
English (en)
Other versions
KR20090122428A (ko
Inventor
딘 엘 몬데
안토니오 스피노자
발데마르 제이. 홀가도
Original Assignee
트리퀸트 세미컨덕터 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트리퀸트 세미컨덕터 인코퍼레이티드 filed Critical 트리퀸트 세미컨덕터 인코퍼레이티드
Publication of KR20090122428A publication Critical patent/KR20090122428A/ko
Application granted granted Critical
Publication of KR101455426B1 publication Critical patent/KR101455426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체소자, 특히 집적회로 모듈의 박리현상을 줄이는 장치 및 방법에 관한 것이다. 본 발명의 집적회로는 라미네이트 기판; 다이어태치 패드; 다이어태치 패드 표면에 배치된 금속산화물 영역; 및 다이어태치 패드 표면에 배치된 산화되지 않은(비산화) 금속영역을 포함한다.

Description

집적회로 모듈의 박리현상을 줄이는 장치 및 방법{APPARATUS AND METHOD FOR REDUCED DELAMINATION OF AN INTEGRATED CIRCUIT MODULE}
본 발명은 반도체소자, 특히 집적회로 모듈의 박리현상을 줄이는 장치 및 방법에 관한 것이다.
집적회로와, RF 증폭기, 저잡음 증폭기 등의 반도체장치는 반도체기판에 형성된다. 반도체기판에 형성된 집적회로를 보통 집적회로 다이라 한다. 집적회로가 포함된 반도체기판을 웨이퍼라 한다. 웨이퍼를 다이싱 가공해 집적회로 다이를 각각의 조각으로 분리하는 방법으로 웨이퍼에서 집적회로 다이를 제거하는 것이 일반적이다.
집적회로 다이는 예컨대 플라스틱 반도체패키지로 패키지되곤 한다. 패키지 과정중에 라미네이트 기판의 다이어태치 패드에 집적회로를 부착하는데, 이때 보통 에폭시를 이용한다. 이어서, 플라스틱 몰드 복합재로 라미네이트 기판을 오버몰드하여 플라스틱 반도체패키지를 형성한다. 일반적으로, 다이어태치, 몰딩, 플라스틱 반도체패키지의 경화는 고온환경에서 실행된다. 집적회로 다이, 다이어태치 에폭시, 플라스틱몰드 복합재 및 라미네이트 기판 사이의 열팽창계수의 차이로 인해, 패키지 과정의 가열 및 냉각 과정중에 열응력이 생긴다.
패키지 과정이 끝나면, 플라스틱 반도체패키지를 최종조립장소로 옮겨, 무선기기의 회로기판에 조립한다. 그러나, 운번 도중이나 최종조립 전에, 반도체패키지가 수분에 노출되는 등 여러 환경의 영향을 받기쉽다. 이런 수분 노출은 반도체패키지의 수분함량을 높이고, 결국 고온처리 과정중에 열팽창계수 차이로 인해 열응력을 높인다. 예를 들어, 플라스틱 반도체패키지 안의 모든 수분함량은 라미네이트 기판과 집적회로 다이 사이의 다이어태치 에폭시 인터페이스의 열팽창을 증가시킨다.
다이어태치 에폭시 인터페이스의 열팽창은 열응력을 일으킨다. 라미네이트 기판을 플라스틱몰드 복합재로 오버몰드하므로, 이런 추가 열응력은 고온처리과정 중에 다이어태치 에폭시 인터페이스에 균열이나 박리현상을 일으키고, 이는 바람직하지 못한 현상이다.
종래의 라미네이트 기판은 보통 금도금과정을 통해 패드의 외피를 형성한다. 금도금은 전기전도도는 좋지만, 다이어태치 에폭시 인터페이스의 접착력은 떨어트려, 균열이나 박리현상을 일으킨다.
다이어태치 에폭시 인터페이스의 균열이나 박리를 극복하기 위해, 종래에는 다이어태치 패드의 접착력을 높이는 납땜 마스크 등을 이용하곤 했다. 그러나, 납땜 마스크는 전기 및 열의 전도체로서 극히 열악하다는 문제가 있다. 집적회로 다이와 다이어태치 패드 사이의 인터페이스는 접착력이나 전기전도도나 열성능에 악영향을 주지 않는 것이 이상적이다. 또, 다이어태치 패드 표면의 납땜 마스크는 전체 집적회로 다이의 높이를 높이고 다이어태치 에폭시 인터페이스의 전기저항과 열 저항도 높인다. 이 경우, 다이어태치 에폭시 인터페이스의 균열과 박리 위험도가 높아지고 플라스틱 반도체패키지의 전체 신뢰성은 저하한다.
이런 문제를 해결하기 위해, 본 발명은 라미네이트 기판; 다이어태치 패드; 다이어태치 패드 표면에 배치된 금속산화물 영역; 및 다이어태치 패드 표면에 배치된 산화되지 않은(비산화) 금속영역을 포함하는 집적회로를 제공한다.
이와 같은 집적회로에 있어서, 금속산화물 영역과 비산화 금속영역이 다이어태치 패드 표면에 일정 무늬(패턴)으로 배열되고, 이런 패턴에 의해 다이어태치 패드 표면에 고주파 전류가 흐르는 경로가 생기는데, 금속산화물 영역의 패턴은 다수의 정사각형, 원형 또는 직사각형이고, 직사각형의 경우 금속산화물 영역들이 다이어태치 패드의 제1 변과 제2 변 사이에 배치된다. 또, 금속산화물 영역의 패턴이 다이어태치 패드 중앙에 배치된 하나의 대형 금속산화물 영역일 수도 있는데, 이 경우 금속산화물 영역이 다이어태치 패드의 모서리 각각에 이어진다.
또, 비산화 금속영역은 도전재로서, 금, 백금, 은 또는 구리이다. 또, 금속산화물 영역을 산화마감재로 에칭하는데, 산화마감재로는 브라운 옥사이드, 블랙 옥사이드, 산화구리 또는 산화티타늄이 바람직하다. 또, 금속산화물 영역의 재료가 티타늄, 크로뮴, 철, 니켈 또는 텅스텐이다. 비금속 금속영역은 고주파 전류에 대한 저저항 경로를 제공하고, 금속산화물 영역은 고주파 전류에 대한 고저항 경로를 제공한다. 또, 라미네이트 기판은 유기코어와, 유기코어 위의 유전층을 포함하고, 인쇄회로기판을 주로 사용한다.
본 발명은 또한, 라미네이트 기판; 라미네이트 기판에 연결된 집적회로 다이; 및 라미네이트 기판을 오버몰드한 플라스틱 반도체패키지를 포함하는 집적회로 모듈에 관한 것이기도 하다. 이 경우, 라미네이트 기판은 다이어태치 패드와, 다이어태치 패드 표면에 배치된 금속산화물 영역, 및 다이어태치 패드 표면에 배치된 산화되지 않은(비산화) 금속영역을 포함하고, 집적회로 다이와 다이어태치 패드 사이에 다이어태치 에폭시 인터페이스가 있다. 또, 집적회로 다이는 은 충전 도전 에폭시를 통해 다이어태치 패드에 연결되는데, 이때 금속산화물 영역이 다이어태치 에폭시 인터페이스의 기계적 강도를 증가시키는 접착부 역할을 한다. 본 발명의 집적회로 모듈은 무선장치의 회로기판에 연결되는 것이 일반이다. 또, 집적회로 다이의 재료로는 GaAs(Gallium Arsenide), InP(Indium Phosphide), GaN(Gallium Nitride), Si(Silicon), AlGaAs(Aluminum Gallium Grsenide), InAlAs(Indium Aluminum Arsenide), AlGaN(Aluminum Gallium Nitride), InGaN(Indium Gallium Nitride), GaAsSb(Gallium Arsenide Antimonide), InGaAsN(Indium Gallium Arsenide Nitride) 또는 AlAs(Aluminum Arsenide)가 바람직하다.
본 발명은 또한, 집적회로의 다이어태치 패드에 마스크를 씌워 금속산화물 영역이 도금되는 것을 차단하는 단계; 다이어태치 패드의 마스크 없는 부분을 도전금속으로 도금하는 단계; 다이어태치 패드에서 마스크를 벗겨내는 단계; 금속산화물 영역을 산화마감재로 에칭하는 단계; 및 집적회로를 세척하는 단계를 포함하는 집적회로의 박리현상 감소 방법이나, 집적회로의 다이어태치 패드를 도전금속으로 도금하는 단계; 다이어태치 패드에 마스크를 씌워 금속산화물 영역에 도전재를 차단하는 단계; 금속산화물 영역을 산화마감재로 에칭하는 단계; 다이어태치 패드에서 마스크를 벗겨내는 단계; 및 집적회로를 세척하는 단계를 포함하는 집적회로의 박리현상 감소 방법에 관한 것이기도 하다.
이하, 첨부 도면을 참조하여 본 발명에 대해 자세히 설명한다.
도 1은 본 발명의 일례에 따른 집적회로(100)의 레이아웃이다.
도 2는 본 발명의 다른 실시예에 따른 집적회로 모듈(200)의 단면도이다.
도 3은 도 1의 다이어태치 패드(120)의 여러 실시예들을 보여준다.
도 4는 본 발명에 따른 집적회로의 박리현상을 줄이기 위한 순서도(400)이다.
도 1은 본 발명의 일례에 따른 집적회로(100)의 레이아웃이다. 집적회로(100)는 라미네이트 기판(110)과 다이어태치 패드(120a~c)를 포함한다. 설명의 편의상, 본 발명의 이해에 필요한만큼만 집적회로(100)의 구조와 동작에 대해 설명하고, 나머지는 통상적이므로 생략한다. 예를 들어, 라미네이트 기판(110)에는 도전 트레이스, 비아, 납땜 마스크, 기타 기존의 각종 수동-능동 소자들을 붙이기 위한 도전패드가 있다. 또, 다이어태치 패드도 3개로 도시했지만, 그 개수와 형상은 다른 어떤 배열도 가능하다. 집적회로의 구성도 도시된 것에 한정되는 것은 아님은 말할 나위도 없다.
본 발명에서는 라미네이트 기판(110)을 PCB(인쇄회로기판; printed circuit board)를 예로 들어 설명하지만, 유기코어를 유전층으로 덮은 기판이나 다른 어떤 기판도 고려할 수 있음은 물론이다.
접착력이 높은 금속산화물(122)과 산화물이 아니고 전도율이 높은 금속(124a~c)이 다이어태치 패드(120a~c) 표면에 서로 교차한 패턴으로 배치되어 있는데, 이에 대해서는 도 3에서 더 자세히 설명한다. 도 3에서 보다시피, 어떤 패턴들은 금속산화물(122)과 금속(124)이 교차 배열되어 있다. 필히 다이어태치 패드(120)가 이런 패턴에 의해 고접착성 금속산화물 영역과 비산화물 고전도율 금속 영역으로 구분되어, 집적회로(100), 그중에서도 다이어태치 패드(120)의 접착력과 전기전도도와 열성능을 높이게 된다. 뒤에 자세히 설명하겠지만, 다이어태치 에폭시와 다이어태치 패드(120) 사이에서, 집적회로(100)에 수분이 흡수되어 다이어태치 에폭시 경계면에 균열이나 박리가 일어날 위험이 줄어든다.
이런 금속(124)으로 금을 사용하기도 하지만, 백금, 은, 구리 등의 다른 비산화성 고전도 금속도 사용할 수 있다.
고접착 금속산화물(122)에 산화마감재 처리를 해 다이어태치 에폭시 인터페이스의 접착력을 높이기도 하는데, 이에 대해서는 후술한다. 산화마감재 처리는 라미네이트 기판(110)의 제조 과정중에 일어난다. 그러나, 브라운 옥사이드, 블랙 옥사이드, 산화구리, 산화티타늄 등과 같이 접착력이 개선된 다른 재료를 사용하는 것도 가능하다. 고접착 금속산화물(122)은 티타늄, 크로뮴, 철, 니켈, 텅스텐 등의 순수 금속이나 합금도 가능하여, 접착력이 적절히 개선된 금속이면 가능하다.
본 발명에서는 다이어태치 패드(120)의 표면에 고접착 금속산화물(122)과 비 산화 고전도 금속(124)이 교차 배열된 패턴을 이용하고 있다. 비산화 고전도 금속 영역은 집적회로 다이의 고주파 전류를 위해 저항이 낮은 경로가 된다. 다이어태치 에폭시와 다이어태치 패드(120) 사이의 다이어태치 에폭시 인터페이스의 기계적 강도를 증가시키기 위해 고접착 금속산화물 영역은 접착력을 제공하기는 해도, 비산화 고전도 금속 영역에 비해서는 고주파 전류에 대해 저항이 높다.
따라서, 다이어태치 패드(120)의 저항구역의 패턴은 고주파에서 집적회로 다이에 전류 경로를 제공하기 위한 것인 한편, 다이어태치 에폭시 인터페이스의 균열이나 박리 위험을 줄이기 위해 접착력을 증가시키기 위한 것이기도 하다. 예를 들어, 고접착 금속산화물 영역들을 비산화 고전도 금속 영역의 표면에 교대로 배치하여 다이어태치 패드(120)의 표면의 일부를 차지하도록 할 수도 있다. 본 발명에서는 이렇게 차지하는 비율을 표면적의 10%, 25%, 75%, 90% 등의 적절한 비율을 고려한다.
따라서, 본 발명의 일 실시예에 의하면, 다이어태치 패드(120) 표면에 금속산화물(122)과 금속(122)을 교대로 배치한 패턴은 다이어태치 에폭시 인터페이스의 기계적 강도는 증가시키고 균열이나 박리 위험은 줄이기 위한 것이다. 또, 종래와 같이 금속산화물이나 비산화 고전도 금속 중의 어느 하나만을 배치하지 않고 이들 2가지 영역으로 다이어태치 패드를 분할하기 위한 것도 있다. 다른 무엇보다도, 이렇게 하면 다이어태치 패드(120)에 집적회로 다이를 설치할 때 전기전도율이나 열성능을 약화시키지 않고 다이어태치 에폭시 인터페이스의 기계적 강도가 증가된다. 또, 이렇게 하면 집적회로(100)의 전반적인 신뢰도가 개선된다.
도 1의 다이어태치 패드(120)는 고접착 금속산화물 영역과 비산화 고전도 금속 영역이 바둑판 무늬로 배치된 것으로 도시되엇지만, 다이어태치 패드(120)와 집적회로 다이 사이의 인터페이스의 접착력, 전기전도율 및 열성능을 증가시키기만 하면 어떤 패턴이나 무늬도 사용할 수 있고, 이에 대해서는 도 3을 참조하여 후술한다.
도 2는 본 발명의 다른 실시예에 따른 집적회로 모듈(200)의 단면도이다. 집적회로 모듈(200)은 라미네이트 기판(210), 다이어태치 패드(220), 에폭시(230), 집적회로 다이(240) 및 플라스틱 반도체 패키지(250)를 포함한다. 편의상, 본 발명의 이해에 필요한 만큼만 반도체 패키지(250)의 구조와 동작에 대해 설명하고, 나머지에 대한 것은 종래와 같으므로 그 설명을 생략한다.
집적회로 다이(240)의 재료는 GaAs(Gallium Arsenide), InP(Indium Phosphide), GaN(Gallium Nitride), Si(Silicon), 이들의 유도체, AlGaAs(Aluminum Gallium Grsenide), InAlAs(Indium Aluminum Arsenide), AlGaN(Aluminum Gallium Nitride), InGaN(Indium Gallium Nitride), GaAsSb(Gallium Arsenide Antimonide), InGaAsN(Indium Gallium Arsenide Nitride), AlAs(Aluminum Arsenide) 등의 각종 반도체 재료를 사용할 수 있고, 본 명세서에서는 GaAs를 예로 들었지만, InP나 GaN과 같은 다른 지료도 얼마든지 사용할 수 있는 것이다.
도 1에서 설명한 것처럼, 다이어태치 패드(220) 표면의 고접착 금속산화물 영역과 비산화 고전도 금속 영역의 패턴은 접착력과 전기전도율과 열성능을 높여, 집적회로 모듈(200)로 수분이 들어가 다이어태치 에폭시 인터페이스의 균열이나 박 리 위험을 줄이기 위한 것이다.
집적회로 다이(240)를 다이어태치 패드(220)의 에폭시(230)에 설치한다. 에폭시(230)는 은을 충전한 도전형 에폭시로서, Ablestik 84-1LMI를 사용하지만, 물론 이에 한정되지 않으며, 다른 적당한 다이접착 물질이나 도전형 에폭시 물질도 사용할 수 있다.
일단 집적회로 다이(240)를 다이어태치 패드(220)에 설치하면, 라미네이트 기판(210)을 기존의 다른 능동/수동 소자와 같이 설치할 수 있다. 이어서, 라미네이트 기판(210)을 오버몰드하여 플라스틱 반도체패키지(250)로 만든다. 그러나, 다른 형태의 반도체패키지나 다른 종류의 오버몰드 공정도 본 발명에서는 사용할 수 있다.
본 발명의 다른 실시예에서는, 집적회로 모듈(200)을 회로기판에 설치하거나 달리 연결할 수 있는데, 예를 들어 기존의 고온환경에서의 납땜기술이나 에폭시 기술을 이용할 수 있지만, 본 발명은 이에 한정되지 않고 다른 기술도 이용할 수 있다.
본 발명에서는 금속산화물의 접착성과 고전도 금속의 전기-열 성질을 이용한다. 예를 들어, 고접착 금속산화물 영역들과 비산화 고전도 금속 영역들을 다이어태치 패드(120) 표면에 교대로 배열해 다이어태치 에폭시 인터페이스의 접착력을 높이는 한편, 집적회로 모듈(200)에 스며든 수분으로 인해 다이어태치 에폭시 인터페이스가 균열되거나 벗겨질 위험을 줄인다. 따라서, 본 발명의 원리에 의하면, 집적회로 모듈(200)은 접착력, 전기전도도, 열성능이 향상되어, 고온 처리과정 이전 에 수분이 스며들어 집적회로 다이와 패드 사이의 에폭시 인터페이스에 균열이나 박리가 생길 모든 위험을 줄인다.
도 3은 도 1의 다이어태치 패드(120)의 여러 실시예들을 보여준다. 전술한 바와 같이, 고접착 금속산화물 영역들과 비산화 고전도 금속 영역들이 다이어태치 패드(120) 표면에 배치된다. 또, 도 3의 고접착 금속산화물의 재료로는 브라운 옥사이드, 블랙 옥사이드, 산화구리, 산화티타늄 등을 사용할 수 있지만, 이에 한정되는 것도 아니다. 비산화 고전도 영역은 전도율이 높은 부분으로서, 그 재료는 금, 백금, 은, 구리 등과 같이 산화되지 않고 전도율이 높은 것은 어떤 것도 가능하다.
도 3A에서, 다이어태치 패드(120) 표면에 금속산화물 영역(310)과 금속 영역(320)이 여러개 정사각형 모양으로 바둑판 무늬 모양으로 배치되어, 집적회로 다이의 고주파 전류가 금속 영역(320)의 저저항 경로를 통해 흐르도록 구성된다. 또, 정사각형의 금속산화물 영역(310)은 다이어태치 에폭시 인터페이스의 접착력과 기계적 강도를 높이는 역할을 한다.
도 3B에서, 다이어태치 패드(120) 표면에 다수의 금속산화물 영역(311)이 원형으로 배치되고 그 사이에 고전도 비산화 금속영역(321)이 배치되어 있다. 도 3B의 고접착 금속산화물 영역들의 구성은 도 3A의 금속산화물과 비슷하지만, 그 모양이 원형인 점만 다르다.
도 3C에서는 금속산화물 영역(312)과 금속영역(322)이 띠 모양으로 교대로 배치되어 있다. 이런 배치에서, 집적회로 다이의 고주파 전류가 비산화 고전도 금 속영역(322)의 저저항 경로로 흐르고, 고접착 금속산화물 영역(312)은 다이어태치 에폭시 인터페이스의 접착력과 기계적 강도를 높여준다.
도 3D에서는 금속산화물 영역(313)이 옆으로 기다란 직사각형 형태이고, 각각의 영역(313)을 금속영역(323)이 둘러싼 패턴이다. 도 3D의 구조는 도 3C와 비슷하되, 직사각형의 고접착 금속산화물 영역들의 크기에서 차이가 난다.
도 3E에서는 대형 고접착 금속산화물 영역(314)이 패드(120) 중앙에 위치한채 패드의 4 모서리까지 이어지고, 패드(120)의 4변 각각에는 비산화 고전도 금속영역(324)이 배치된 구조이다. 이런 구조에서 금속산화물 영역(314)은 다이어태치 패드(120)의 중앙부의 접착력과 기계적 강도를 증가시키는 역할을 하고, 집적회로 다이의 고주파 전류는 패드(120)의 각 변에 위치한 고전도 금속영역(324)인 저저항 경로를 통해 흐른다.
도 3F에서는 금속산화물 영역(315)이 패드(120) 중앙에 위치한채 고전도 금속영역(325)로 둘러싸여있다. 이 금속산화물 영역(315)은 도 3E의 금속산화물 영역(314)과 비슷하지만, 그 크기에 차이가 있다.
이상 여러가지 패턴을 예로 들어 다이어태치 패드(120)에 대해 설명했지만, 집적회로 다이와 다이어태치 패드(120) 사이의 에폭시 인터페이스의 균열이나 박리현상을 줄이기만 하면 이상 설명한 외의 다른 어떤 패턴도 가능하다.
도 4는 본 발명에 따른 집적회로의 박리현상을 줄이기 위한 순서도(400)이다. 전술한 바와 같이, 라미네이트 기판(110)은 PCB와 같은 모든 적당한 전기기판으로서, 코어나 전기기판의 표면을 유기코어와 유전층으로 덮는 구조이다.
404에서, 고접착 금속산화물 영역들을 붙이기 전에 비산화 고전도 금속을 다이어태치 패드(120)에 붙일지 여부를 결정한다. 비산화 고전도 금속을 고접착 금속산화물 영역에 앞서 붙여야 한다면, 414 단계로 진입한다. 한편, 다이어태치 패드(120)에 비산화 고전도 금속에 앞서 고접착 금속산화물 영역을 붙여야 한다면, 406 단계로 진입한다.
406에서는 고접착 금속산화물 영역으로 다이어태치 패드(120)를 가린다. 라미네이트 기판(110)의 다른 부분을 본 발명의 범위내에서 가리는 것도 가능하다. 전술한 바와 같이, 비산화 고전도 금속영역은 금, 백금, 은, 구리 등과 같이 전도율이 높은 어떤 금속도 가능하다.
408에서는 비산화 고전도 금속을 다이어태치 패드(120)에 입힌(도금한)다. 본 발명의 범위내에서 라미네이트 기판(110)의 다른 부분에 비산화 고전도 금속을 입히는 도금도 가능하다. 410 단계로 진입해, 406 단게에서 붙인 마스크를 다이어태치 패드(120)에서 벗겨낸다. 412 단계에서, 라미네이트 기판(110)을 화학용액에 담궈 406 단계에서 벗겨낸 고접착 금속산화물 부분들을 에칭하고 산화시키는데, 화학용액은 비산화 고전도 금속영역에 아무런 영향을 주지 않는다. 전술한대로, 고접착 금속산화물 영역을 산화마감재로 처리하면 다이어태치 에폭시 인터페이스의 접착력이 증가한다. 브라운 옥사이드, 블랙 옥사이드, 산화구리, 산화티타늄 등 접착력을 높이는 재료라면 어떤 것도 고접착 금속산화물로 사용할 수 있다.
그러나, 404 단계에서 고접착 금속산화물 영역보다 먼저 비산화 고전도 금속을 패드(120)에 붙여야 하면, 414 단계로 진행해, 다이어태치 패드(120)를 포함한 라미네이트 기판(110)에 비산화 고전도 금속을 입힌 다음, 416 단계에서 고접착 금속산화물 영역내의 비산화 고전도 금속을 노출시키도록 패드(120)를 가린다(마스크한다). 라미네이트 기판(110)의 다른 부분을 본 발명의 범위내에서 가리는 것도 가능하다. 418 단계에서, 라미네이트 기판(110)을 화학용액에 담궈, 고전도 금속은 제거하고 마스크되지 않은 고접착 금속산화물 영역은 에칭하고 산화시킨다. 420 단계로 진행하여, 416 단계에서 붙은 마스크를 패드(120)에서 벗겨낸다.
422 단계에서 라미네이트 기판(110)을 세척한 다음, 424 단계로 들어간다. 전술한대로, 금속산화물 영역과 금속영역은 여러가지 패턴으로 다이어태치 패드(120) 표면에 배치될 수 있다. 따라서,

Claims (27)

  1. 라미네이트 기판;
    다이어태치 패드;
    다이어태치 패드 표면에 배치된 금속산화물 영역; 및
    다이어태치 패드 표면에 배치된 산화되지 않은(비산화) 금속영역;을 포함하고,
    상기 금속산화물 영역과 비산화 금속영역이 다이어태치 패드 표면에 일정 무늬(패턴)로 배열되며;
    상기 패턴에 의해 다이어태치 패드 표면에 고주파 전류가 흐르는 경로가 생기는 것을 특징으로 하는 집적회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 금속산화물 영역의 패턴이 다수의 정사각형 모양인 것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 상기 금속산화물 영역의 패턴이 다수의 원형 모양인 것을 특징으로 하는 집적회로.
  6. 제1항에 있어서, 상기 금속산화물 영역의 패턴이 다수의 직사각형 모양인 것을 특징으로 하는 집적회로.
  7. 제6항에 있어서, 다수의 직사각형 금속산화물 영역들이 다이어태치 패드의 제1 변과 제2 변 사이에 배치된 것을 특징으로 하는 집적회로.
  8. 제1항에 있어서, 상기 금속산화물 영역의 패턴이 다이어태치 패드 중앙에 배치된 하나의 대형 금속산화물 영역인 것을 특징으로 하는 집적회로.
  9. 제8항에 있어서, 상기 대형 금속산화물 영역이 다이어태치 패드의 모서리 각각에 이어진 것을 특징으로 하는 집적회로.
  10. 제1항에 있어서, 상기 비산화 금속영역이 도전재로 이루어진 것을 특징으로 하는 집적회로.
  11. 제10항에 있어서, 상기 도전재가 금, 백금, 은 또는 구리인 것을 특징으로 하는 집적회로.
  12. 제1항에 있어서, 상기 금속산화물 영역을 산화마감재로 에칭하는 것을 특징으로 하는 집적회로.
  13. 제12항에 있어서, 산화마감재가 브라운 옥사이드, 블랙 옥사이드, 산화구리 또는 산화티타늄인 것을 특징으로 하는 집적회로.
  14. 제1항에 있어서, 상기 금속산화물 영역의 재료가 티타늄, 크로뮴, 철, 니켈 또는 텅스텐인 것을 특징으로 하는 집적회로.
  15. 제1항에 있어서, 상기 비산화 금속영역이 고주파 전류에 대한 저저항 경로를 제공하는 것을 특징으로 하는 집적회로.
  16. 제1항에 있어서, 상기 금속산화물 영역이 고주파 전류에 대한 고저항 경로를 제공하는 것을 특징으로 하는 집적회로.
  17. 제1항에 있어서, 라미네이트 기판이 유기코어와, 유기코어 위의 유전층을 포함하는 것을 특징으로 하는 집적회로.
  18. 제1항에 있어서, 라미네이트 기판이 인쇄회로기판인 것을 특징으로 하는 집적회로.
  19. 라미네이트 기판 표면에 다이어태치 패드가 배치되고, 다이어태치 패드는 금속산화물 영역과 비산화 금속영역을 가지며, 금속산화물 영역과 비산화 금속영역이 다이어태치 패드의 공통 표면에 직접 배치되는 라미네이트 기판;
    다이어태치 패드의 금속산화물 영역과 비산화 금속영역에 배치되는 다이어태치 에폭시; 및
    상기 에폭시를 이용해 라미네이트 기판의 다이어태치 패드에 연결된 집적회로 다이;를 포함하고,
    상기 금속산화물 영역과 비산화 금속영역이 다이어태치 패드 표면에 일정 무늬(패턴)로 배열되고, 집적회로 다이의 전류가 상기 패턴의 비산화 금속영역을 통해 흐르는 것을 특징으로 하는 집적회로 모듈.
  20. 제19항에 있어서, 라미네이트 기판을 오버몰드한 플라스틱 반도체패키지를 더 포함하는 것을 특징으로 하는 집적회로 모듈.
  21. 삭제
  22. 제19항에 있어서, 상기 다이어태치 에폭시가 은 충전 도전 에폭시인 것을 특징으로 하는 집적회로 모듈.
  23. 제19항에 있어서, 상기 금속산화물 영역이 다이어태치 패드와 다이어태치 에폭시 사이의 다이어태치 인터페이스의 기계적 강도를 증가시키는 접착부를 제공하는 것을 특징으로 하는 집적회로 모듈.
  24. 제19항에 있어서, 무선장치의 회로기판에 연결되는 것을 특징으로 하는 집적회로 모듈.
  25. 제19항에 있어서, 상기 집적회로 다이의 재료가 GaAs(Gallium Arsenide), InP(Indium Phosphide), GaN(Gallium Nitride), Si(Silicon), AlGaAs(Aluminum Gallium Grsenide), InAlAs(Indium Aluminum Arsenide), AlGaN(Aluminum Gallium Nitride), InGaN(Indium Gallium Nitride), GaAsSb(Gallium Arsenide Antimonide), InGaAsN(Indium Gallium Arsenide Nitride) 또는 AlAs(Aluminum Arsenide)인 것을 특징으로 하는 집적회로 모듈.
  26. 집적회로의 다이어태치 패드에 마스크를 씌워 금속산화물 영역이 도금되는 것을 차단하는 단계;
    다이어태치 패드의 마스크 없는 부분을 도전금속으로 도금하는 단계;
    다이어태치 패드에서 마스크를 벗겨내는 단계;
    금속산화물 영역을 산화마감재로 에칭하는 단계; 및
    집적회로를 세척하는 단계;를 포함하는 것을 특징으로 하는 집적회로의 박리현상 감소 방법.
  27. 집적회로의 다이어태치 패드를 도전금속으로 도금하는 단계;
    다이어태치 패드에 마스크를 씌워 금속산화물 영역의 도전재를 노출하는 단계;
    금속산화물 영역을 산화마감재로 에칭하는 단계;
    다이어태치 패드에서 마스크를 벗겨내는 단계; 및
    집적회로를 세척하는 단계;를 포함하는 것을 특징으로 하는 집적회로의 박리현상 감소 방법.
KR1020097017005A 2007-01-20 2008-01-22 집적회로 모듈의 박리현상을 줄이는 장치 및 방법 KR101455426B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/656,138 US8274162B2 (en) 2007-01-20 2007-01-20 Apparatus and method for reduced delamination of an integrated circuit module
US11/656,138 2007-01-20
PCT/US2008/051623 WO2008089474A2 (en) 2007-01-20 2008-01-22 Apparatus and method for reduced delamination of an integrated circuit module

Publications (2)

Publication Number Publication Date
KR20090122428A KR20090122428A (ko) 2009-11-30
KR101455426B1 true KR101455426B1 (ko) 2014-10-27

Family

ID=39636761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017005A KR101455426B1 (ko) 2007-01-20 2008-01-22 집적회로 모듈의 박리현상을 줄이는 장치 및 방법

Country Status (4)

Country Link
US (1) US8274162B2 (ko)
KR (1) KR101455426B1 (ko)
TW (1) TWI467707B (ko)
WO (1) WO2008089474A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013009640A2 (en) * 2011-07-08 2013-01-17 Skyworks Solutions, Inc. Signal path termination
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
CN104011998B (zh) 2011-11-04 2016-12-14 天工方案公司 用于功率放大器的装置和方法
US9876478B2 (en) 2011-11-04 2018-01-23 Skyworks Solutions, Inc. Apparatus and methods for wide local area network power amplifiers
KR101899509B1 (ko) 2011-11-11 2018-09-20 스카이워크스 솔루션즈, 인코포레이티드 높은 전력 부가 효율을 갖는 플립칩 선형 전력 증폭기
KR20160006257A (ko) 2012-06-14 2016-01-18 스카이워크스 솔루션즈, 인코포레이티드 Bifet 및 고조파 종단 및 관련된 시스템, 장치, 및 방법을 갖는 전력 증폭기 모듈
US9293410B2 (en) 2013-11-29 2016-03-22 Samsung Electronics Co., Ltd. Semiconductor device
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10269752B2 (en) * 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
CN112985471B (zh) * 2021-04-30 2021-11-02 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035029A (ko) * 1998-11-18 2000-06-26 포만 제프리 엘 공동형 칩 모듈 및 칩 캐리어 형성 방법
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075254A (en) * 1988-04-26 1991-12-24 National Semiconductor Corporation Method and apparatus for reducing die stress
US5150197A (en) * 1989-10-05 1992-09-22 Digital Equipment Corporation Die attach structure and method
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
DE69227937T2 (de) * 1991-02-12 1999-05-12 Matsushita Electronics Corp Leiterrahmen und in Harz versiegelte Halbleitervorrichtung dafür
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US6169322B1 (en) * 1998-03-06 2001-01-02 Cypress Semiconductor Corporation Die attach pad adapted to reduce delamination stress and method of using same
US6872661B1 (en) * 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6534357B1 (en) * 2000-11-09 2003-03-18 Micron Technology, Inc. Methods for forming conductive structures and structures regarding same
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US7042103B2 (en) * 2002-12-30 2006-05-09 Motorola, Inc. Low stress semiconductor die attach
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US6946744B2 (en) * 2003-04-24 2005-09-20 Power-One Limited System and method of reducing die attach stress and strain
US6825560B1 (en) * 2003-05-22 2004-11-30 Rf Micro Devices, Inc. Solder filler

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000035029A (ko) * 1998-11-18 2000-06-26 포만 제프리 엘 공동형 칩 모듈 및 칩 캐리어 형성 방법
US20060110855A1 (en) * 2004-11-22 2006-05-25 Asm Assembly Materials Ltd. Leadframe with enhanced encapsulation adhesion

Also Published As

Publication number Publication date
US20080174003A1 (en) 2008-07-24
TWI467707B (zh) 2015-01-01
WO2008089474A3 (en) 2008-09-25
US8274162B2 (en) 2012-09-25
KR20090122428A (ko) 2009-11-30
TW200847352A (en) 2008-12-01
WO2008089474A2 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR101455426B1 (ko) 집적회로 모듈의 박리현상을 줄이는 장치 및 방법
US7851918B2 (en) Three-dimensional package module
US7405486B2 (en) Circuit device
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US20010005043A1 (en) Semiconductor device and a method of manufacturing the same
JP2010219210A (ja) 半導体装置およびその製造方法
US20040253764A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US20100025840A1 (en) Embedded inductor and method of producing thereof
JP6018297B2 (ja) 複合積層体および電子装置
JP2011198866A (ja) 半導体装置およびその製造方法
JP2001110945A (ja) 半導体素子および半導体素子の製造・パッケージング方法
JP2005500685A (ja) インダクタを埋め込んだリードレスチップキャリアの構造およびその作製のための方法
US20070296075A1 (en) Package Using Selectively Anodized Metal and Manufacturing Method Thereof
US10665519B2 (en) Semiconductor chip, method for mounting semiconductor chip, and module in which semiconductor chip is packaged
US7538022B2 (en) Method of manufacturing electronic circuit device
US20120146214A1 (en) Semiconductor device with vias and flip-chip
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
US20030006500A1 (en) Circuit board, method for manufacturing same, and high-output module
TWI379396B (en) Pre-plated leadframe having enhanced encapsulation adhesion
US20080290378A1 (en) Transistor package with wafer level dielectric isolation
CN112233990A (zh) 5g通信用封装组件及其制造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2008066657A (ja) 半導体装置およびその製造方法
US20230411273A1 (en) Semiconductor device
US20230230949A1 (en) Semiconductor package with exposed electrical contacts

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee