KR20030023986A - 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법 - Google Patents

피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법 Download PDF

Info

Publication number
KR20030023986A
KR20030023986A KR1020010056766A KR20010056766A KR20030023986A KR 20030023986 A KR20030023986 A KR 20030023986A KR 1020010056766 A KR1020010056766 A KR 1020010056766A KR 20010056766 A KR20010056766 A KR 20010056766A KR 20030023986 A KR20030023986 A KR 20030023986A
Authority
KR
South Korea
Prior art keywords
layer
heat sink
heat
pbga
plating layer
Prior art date
Application number
KR1020010056766A
Other languages
English (en)
Inventor
주동욱
Original Assignee
주동욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주동욱 filed Critical 주동욱
Priority to KR1020010056766A priority Critical patent/KR20030023986A/ko
Publication of KR20030023986A publication Critical patent/KR20030023986A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 PBGA 방열판에 부착성과 도전성을 확보하는 방법에 관한 것이다.
본 발명은 베이스 메탈의 표면에는 산화피막층을 형성하고 레그에는 전도성 도금층을 형성하는 방법으로 이루어진 PBGA 방열판에 부착성과 도전성을 확보하는 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 방열판의 베이스 메탈 표면에 전도성 금속으로 도금층을 형성하고, 레그 부분의 도금층 위에 잉크로 마스킹층을 형성한 후, 상기 도금층을 전기적 방법이나 화학적 방법으로 제거하며, 상기 방열판을 산화처리하여 베이스 메탈 표면에 비전도성 산화피막층을 형성시키고, 용제를 이용하여 상기 마스킹층을 제거하는 방법으로 이루어진 것을 특징으로 한다.
본 발명에 의한 방열판은 몰딩부를 형성하고 있는 몰딩화합물과의 접착력이 매우 좋아 패키지내에서 방열판과 몰딩부와의 들뜸을 방지할 수 있어 제품의 신뢰성이 향상되며, 도금층에 의해 전도성이 확보된 레그가 PCB기판의 그라운드용 레이어와 전기적으로 연결되므로 방열판 전체가 그라운드 효과를 발휘할 수 있게 되어 패키지의 전기적 안정성을 확보할 수 있는 효과가 있다.

Description

피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법 {Method of ensuring adhesivity and electric conductivity in a PBGA heat-slug}
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 PBGA 방열판에 부착성과 도전성을 확보하는 방법에 관한 것이다.
반도체 회로 소자는 점차로 집적화되고 소형화되고 있으며, PBGA(Plastic Ball Grid Array)는 이러한 경향에 따라 대두되어 현재 널리 사용되고 있는 반도체 집적회로의 패키징 기술의 하나이다.
이러한 PBGA 제품은 일반적으로 도 1에서 도시하는 바와 같이 형성된다. 즉, PCB기판(1) 위에 에폭시 등의 접착물질(3a)로 칩(3)이 접착되어 설치되고, 상기 칩(3)과 PCB기판(1)은 와이어본드(4)를 통해 전기적으로 연결되며, PCB기판(1)의 상측에는 상기 칩(3)에서 발생된 열을 효과적으로 발산하기 위한 방열판(5)이 전도성 접착제나 에폭시 등의 접착물질(6)에 의해 부착되고, 상기 칩(3)과 방열판(5)이 형성된 PCB기판(1)의 상측에 몰딩부(7)가 형성되어 패키징되며, PCB기판(1)의 하측에는 신호 전송을 위한 솔더볼(8)이 형성되어 있다. 물론, 상기 PCB기판(1)의 내측에는 각종 신호 전송을 위한 회로들이 설계되며, 특히 전기적 노이즈의 방지 및 전기적 안정성 확보를 위한 그라운드용 레이어(2)가 설계된다.
상기와 같이 형성된 PBGA 제품이 작동하게 되면 칩(3)에서 상당한 열이 발생되게 되므로 이러한 열을 효과적으로 외부로 방열하기 위해 설치되는 것이 바로 상기 방열판(5)이다. 또한 상기 방열판(5)은 방열기능 뿐만 아니라 본 출원인의 선출원 '드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성을 확보하는 방법'(특허출원번호 제2001-56692호)에서 설명한 바와 같이 그라운드 효과를 발휘하여 패키지의 전기적 안정성을 확보하는 용도로도 사용되게 된다.
이러한 방열판(5)은 도 2에서 도시하는 바와 같이 일반적으로 중앙부분이 볼록하고 가장자리 부분에는 다수의 레그(5a)가 형성되며, 열전도율 및 전도성이 뛰어난 구리(Cu)로 제작된다. 그리고 최근에는 상기 방열판(5)과 몰딩부(7)를 형성하는 몰딩화합물의 접착성을 향상시키기 위하여 구리로 이루어진 베이스 메탈(Base Metal) 표면에 산화처리(Oxidation)를 하여 산화피막층을 형성시킨 제품을 사용하기도 한다. 이는 방열판(5)과 몰딩화합물과의 접착성이 불량할 경우에는 방열판(5)이 외부로 노출된 부분이 습기 등 악조건 상에서 들뜸이 일어나고, 결국 이와 같이 불량이 발생된 패키지를 사용하게 되면 내부의 칩이 파손될 우려가 있기 때문인 것이다.
이와 같이 산화처리된 방열판(5)을 사용하게 되면 몰딩화합물과의 접착성이 좋을 뿐만 아니라 외부와의 절연효과가 보장되어 패키지의 신뢰성이 향상되는 장점이 있지만, 표면이 비전도성 산화피막층으로 덮여 있으므로 방열판(5)을 이용하여 그라운드 효과를 얻을 수 없는 문제가 발생하게 된다.
본 발명은 상기의 문제를 해결하기 위해 창출된 것으로, 베이스 메탈의 표면에는 산화피막층을 형성하고 레그에는 전도성 도금층을 형성하는 방법으로 이루어진 PBGA 방열판에 부착성과 도전성을 확보하는 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 방열판의 베이스 메탈 표면에 전도성 금속으로 도금층을 형성하고, 레그 부분의 도금층 위에 잉크로 마스킹층을 형성한 후, 상기 도금층을 전기적 방법이나 화학적 방법으로 제거하며, 상기 방열판을산화처리하여 베이스 메탈 표면에 비전도성 산화피막층을 형성시키고, 용제를 이용하여 상기 마스킹층을 제거하는 방법으로 이루어진 것을 특징으로 한다.
도 1은 일반적인 PBGA 제품을 보이는 단면도
도 2는 방열판 사시도
도 3은 본 발명에 의한 방열판 가공 공정을 도시한 블럭도
도 4 내지 도 9는 공정별 방열판 변화를 도시한 단면도
도 10은 본 발명에 의한 PBGA 제품의 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 방열판11 : 베이스 메탈
12 : 도금층13 : 마스킹층
14 : 산화피막층15 : 레그
20 : PCB기판21 : 그라운드용 레이어
22 : 칩23 : 와이어 본드
24 : 몰딩부25 : 솔더볼
이하 첨부된 도면을 참조한 상세한 설명으로 본 발명의 구체적인 특징 및 이점은 더욱 명확해 질 것이다.
첨부된 도면, 도 3은 본 발명에 의한 방열판 가공 공정을 도시한 블럭도이고, 도 4 내지 도 9는 공정별 방열판 변화를 도시한 단면도이며, 도 10은 본 발명에 의한 PBGA 제품의 단면도이다.
본 발명은 상기 도면에서 도시하는 바와 같이 여러 단계의 공정을 통해 방열판(10)의 레그(15)에 도금층(12)을 형성한 후 그 위에 마스킹층(13)을 형성하여 이를 보호하면서 산화처리를 함으로써, 레그(15)에 전도성을 확보하여 방열판(10)이 그라운드 효과를 발휘할 수 있도록 함과 동시에 산화처리된 방열판이 가지는 장점을 부여해 주게 되는데, 그 자세한 공정을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저, 도 3 및 도 4에서 도시하는 바와 같이 구리(Cu)로 구성된 방열판(10)의 베이스 메탈(11) 원자재를 니켈(Ni)이나 크롬(Cr) 등의 전도성 금속으로 도금하여 그 표면에 도금층(12)을 형성한다.
그리고 도 3 및 도 5에서 도시하는 바와 같이 도금된 원자재를 프레스(Press)가공공정을 통해 절곡가공하여 방열판(10)의 형상을 완성한다.
도금된 방열판(10)이 프레스가공되면 탈지공정을 통해 프레스가공시 사용된프레스유를 완전히 제거한다.
다음으로 마스킹(Masking)공정을 통해 도 6에서 도시하는 바와 같이 방열판(10)의 레그(15) 부분에 잉크(ink, 또는 마스킹액)를 이용하여 코팅(coating), 마스킹층(13)을 형성한다. 여기에 사용되는 마스킹액은 산과 알카리에는 강하면서 용제에는 약한 것을 사용하는 것이 바람직하다.
레그(15)에 마스킹층(13)이 형성되면, 도금층제거공정을 통해 도 7에서 도시하는 바와 같이 마스킹층(13)이 형성된 부분을 제외한 부분의 도금층(12)을 완전히 제거한다. 이때에는 니켈도금제거제나 강산 등을 탱크에 넣고 상기 방열판(10)을 넣은 후 전기적 또는 화학적 방법으로 제거하게 된다. 이와같이 도금층제거공정을 거치게 되면 도 7에서 도시하는 바와 같이 구리로 구성된 베이스 메탈(11)의 표면에 노출되어 있던 도금층 부분은 제거되지만, 산에 강한 마스킹층(13)이 형성된 레그(15) 부분에 도금되어 있는 도금층(12)은 마스킹층(13)과 함께 남게 된다.
그리고 상기와 같이 마스킹층(13)이 형성 부분을 제외한 부분의 도금층(12) 만 제거된 방열판(10)을 산화처리공정을 통해 알칼리액으로 산화시키게 되면, 상기 마스킹층(13)은 알칼리에 강하므로 산화되지 않지만, 노출된 베이스 메탈(11)은 산화되게 되므로 베이스 메탈(11) 표면에 산화피막층(14)이 도 8에서 도시하는 바와 같은 형태로 형성되게 된다.
상기와 같이 산화처리가 완료되면, 마스킹제거공정을 통해 상기 마스킹층(13)을 완전히 제거하게 된다. 이때에는 용제를 이용하여 상기 마스킹층(13)을 녹여 박리시키면 된다. 그러면 도 9에서 도시하는 바와 같이 방열판(10)의 레그(15) 부분에는 도금층(12)이 노출되게 되고, 나머지 부분은 산화피막층(14)이 베이스 메탈(11)을 보호하게 된다.
상기와 같은 방법으로 제작된 본 발명에 의한 방열판(14)을 가지고 본 출원인의 선출원 '드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성을 확보하는 방법'(특허출원번호 제2001-56692호)에서 설명한 마운트 타입(Mount type)이나 드랍-인 타입(Drop-in)으로 패키징 하게 되면, 도 10에서 도시하는 바와 같이 PCB기판(20)의 그라운드용 레이어(21)가 노출된 지점과 상기 레그(15)의 도금층(12)이 직접 접촉되어 이들이 상호 전기적으로 연결되므로, 상기 방열판(10) 전체가 방열기능을 수행할 뿐만 아니라 그라운드 효과를 발휘할 수 있게 되어, 본 발명에 의한 방열판(10)이 사용된 패키지의 전기적 안정성을 효과적으로 확보할 수 있게 된다.
그리고 또한 본 발명에 의한 방열판(10)은 레그(10)를 제외한 부분의 베이스 메탈(11) 표면에 몰딩부(24)를 구성하고 있는 몰딩화합물과 접착성이 좋은 비전도성 산화피막(14)이 형성되어 있으므로, 들뜸이 일어나지 않아 제품의 신뢰성이 향상되게 된다. 상기 도면의 미설명 부호 (22, 23, 25)는 순차적으로 칩, 와이어 본드, 솔더볼이다.
한편, 상기와 같은 방법으로 이루어진 본 발명은 비단 상기의 공정으로 구성된 발명 뿐만아니라, 그 공정 순서 및 구성이 조금은 다르더라 할지라도 산화처리하여 사용하는 방열판에서 레그에 부분 도금을 하여 전도성을 확보하는 방법을 사용하는 내용을 핵심적 기술사상으로 하고 있다.
본 발명에 의한 방열판(10)은 전도성이 확보된 레그(15)가 PCB기판(20)의 그라운드용 레이어(21)와 전기적으로 연결되므로 방열판(10) 전체가 그라운드 효과를 발휘할 수 있게 되어 패키지의 전기적 안정성을 확보할 수 있고, 패키지에서 몰딩부(24)를 형성하고 있는 몰딩화합물과의 접착력이 매우 좋아 패키지내에서 방열판(10)과 몰딩부(24)와의 들뜸을 방지할 수 있어 제품의 신뢰성이 향상되는 효과가 있다.

Claims (1)

  1. 방열판(10)의 베이스 메탈(11) 표면에 전도성 금속으로 도금층(12)을 형성하고, 레그(15) 부분의 도금층(12) 위에 잉크로 마스킹층(13)을 형성한 후, 상기 도금층(12)을 전기적 방법이나 화학적 방법으로 제거하며, 상기 방열판(10)을 산화처리하여 베이스 메탈(11) 표면에 비전도성 산화피막층(14)을 형성시키고, 용제를 이용하여 상기 마스킹층(13)을 제거하는 방법으로 이루어진 것을 특징으로 하는 PBGA 방열판에 부착성과 도전성을 확보하는 방법.
KR1020010056766A 2001-09-14 2001-09-14 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법 KR20030023986A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010056766A KR20030023986A (ko) 2001-09-14 2001-09-14 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010056766A KR20030023986A (ko) 2001-09-14 2001-09-14 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법

Publications (1)

Publication Number Publication Date
KR20030023986A true KR20030023986A (ko) 2003-03-26

Family

ID=27724033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010056766A KR20030023986A (ko) 2001-09-14 2001-09-14 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법

Country Status (1)

Country Link
KR (1) KR20030023986A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547391B1 (ko) * 2003-10-23 2006-01-31 (주)동양기연 반도체 패키지 실장용 방열판의 제조방법
KR101009525B1 (ko) * 2009-03-24 2011-01-18 주식회사 영일프레시젼 피비쥐에이용 센터게이트 방열판
KR20200071723A (ko) 2017-10-25 2020-06-19 유하미카쿠토 가부시키가이샤 고로케 풍의 스낵 과자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030748A (ko) * 1995-11-29 1997-06-26 황인길 히트싱크의 표면 처리방법 및 이를 이용한 반도체 패키지 구조
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
KR200189316Y1 (ko) * 1999-12-22 2000-07-15 오리엔트 세미컨덕터 일렉트로닉스 리미티드 플라스틱 볼 그리드 어레이의 ｉｃ칩 표면상에 배치되는방열 슬러그

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030748A (ko) * 1995-11-29 1997-06-26 황인길 히트싱크의 표면 처리방법 및 이를 이용한 반도체 패키지 구조
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package
KR200189316Y1 (ko) * 1999-12-22 2000-07-15 오리엔트 세미컨덕터 일렉트로닉스 리미티드 플라스틱 볼 그리드 어레이의 ｉｃ칩 표면상에 배치되는방열 슬러그

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547391B1 (ko) * 2003-10-23 2006-01-31 (주)동양기연 반도체 패키지 실장용 방열판의 제조방법
KR101009525B1 (ko) * 2009-03-24 2011-01-18 주식회사 영일프레시젼 피비쥐에이용 센터게이트 방열판
KR20200071723A (ko) 2017-10-25 2020-06-19 유하미카쿠토 가부시키가이샤 고로케 풍의 스낵 과자

Similar Documents

Publication Publication Date Title
KR100237328B1 (ko) 반도체 패키지의 구조 및 제조방법
EP1213754A3 (en) Fabrication process of semiconductor package and semiconductor package
KR100300922B1 (ko) 반도체장치
EP2656700A1 (en) Circuit for a light emitting component and method of manufacturing the same
US7163847B2 (en) Method of making circuitized substrate
KR20030023986A (ko) 피비쥐에이 방열판에 부착성과 도전성을 확보하는 방법
KR20030041653A (ko) 플립칩비지에이에서 접착성이 향상된 일체형 방열판을이용하여 그라운드를 확보하는 방법
KR100449865B1 (ko) 산화처리된 피비쥐에이용 방열판의 노출영역에 마킹성과절연성을 확보하는 방법
KR20020055687A (ko) 반도체 패키지
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
KR20030075823A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR20030023985A (ko) 산화처리된 방열판을 이용하여 피비쥐에이 패키지에전기적 안정성을 확보하는 방법
KR100614437B1 (ko) 세미어디티브 공정에 의한 무도금 패턴을 갖는 반도체패키지용 인쇄회로기판의 제조방법
TWM600515U (zh) 一種電路板及封裝體
KR100471413B1 (ko) 테이프 볼 그리드 어레이 패키지
TW202142058A (zh) 一種電路板及封裝體
KR20060035854A (ko) 솔더도금법에 의한 무도금 패턴을 갖는 반도체 패키지용인쇄회로기판의 제조방법
KR200275935Y1 (ko) 반도체 패키지용 방열판 구조
KR100547391B1 (ko) 반도체 패키지 실장용 방열판의 제조방법
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
EP0656648A1 (en) Circuit and method of using an oxide layer to attach a semiconductor die to a die pad
KR20120001044A (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application