TWI466129B - 具有資料控制之記憶體及其控制方法 - Google Patents

具有資料控制之記憶體及其控制方法 Download PDF

Info

Publication number
TWI466129B
TWI466129B TW097122418A TW97122418A TWI466129B TW I466129 B TWI466129 B TW I466129B TW 097122418 A TW097122418 A TW 097122418A TW 97122418 A TW97122418 A TW 97122418A TW I466129 B TWI466129 B TW I466129B
Authority
TW
Taiwan
Prior art keywords
data
packet
memory device
input
memory
Prior art date
Application number
TW097122418A
Other languages
English (en)
Other versions
TW200917275A (en
Inventor
Hakjune Oh
Original Assignee
Conversant Intellectual Property Man Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conversant Intellectual Property Man Inc filed Critical Conversant Intellectual Property Man Inc
Publication of TW200917275A publication Critical patent/TW200917275A/zh
Application granted granted Critical
Publication of TWI466129B publication Critical patent/TWI466129B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/30—Reduction of number of input/output pins by using a serial interface to transmit or receive addresses or data, i.e. serial access memory

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)

Description

具有資料控制之記憶體及其控制方法
本發明係有關於具有資料控制之記憶體。
現今，許多電子裝置包含可被用來儲存該等裝置所使用的資訊之記憶體系統。例如，某些數位音樂播放器包含可被用來儲存可被該等播放器播放的數位化音樂之記憶體系統。同樣地，個人電腦通常採用可儲存該等電腦系統所使用的軟體之記憶體系統。
在許多電子裝置中，記憶體系統通常包含一控制器以及一或多個記憶體裝置。該控制器通常包含組態被設定成產生被用來指示該等記憶體裝置儲存及擷取資訊的信號之電路。該等記憶體裝置通常將該資訊儲存在該等記憶體裝置中所含的記憶體中。該記憶體可以是揮發性的或非揮發性的。含有揮發性記憶體之記憶體裝置通常在將該裝置斷電時失掉被儲存的資訊。含有非揮發性記憶體之記憶體裝置即使在將該裝置斷電時通常也保持被儲存的資訊。
在某些傳統的記憶體系統中，係使用一平行匯流排而在該控制器與該等記憶體裝置之間平行地傳輸資料及控制信號。通常係將許多導線用來實施該匯流排，且視該記憶體系統之配置而定，該等導線可延伸某些長度。
在一實施例中，一記憶體裝置包含記憶體、一第一資料鏈路、一第一輸入、一第二輸入、一第二資料鏈路、一第一輸出、以及一第二輸出。該第一資料鏈路之組態被設定成將一或多個封包輸入到該記憶體裝置。該第一輸入之組態被設定成將用來界定要經由該第一資料鏈路而被輸入到該記憶體裝置的命令封包之命令選通脈衝信號輸入到該記憶體裝置。該第二輸入之組態被設定成將用來界定要經由該第一資料鏈路而被輸入到該記憶體裝置的資料封包之資料選通脈衝信號輸入到該記憶體裝置。該第一及第二輸出之組態被分別設定成輸出該命令選通脈衝信號及資料選通脈衝信號。該第二資料鏈路之組態被設定成自該記憶體裝置輸出封包。
在某些序列匯流排設計中，命令被用來指示記憶體裝置執行各種作業(例如，讀取資料、寫入資料)。該等命令通常被嵌入自一控制器經由一序列匯流排而被傳輸到記憶體裝置之一序列資料流中。亦可將與命令相關聯的參數(例如，位址、資料)包含在該序列流中。可以碼“標示”該等命令及參數資訊，使該等資訊可被該等記憶體裝置識別。例如，可將兩位元碼置於該序列流中之命令之前，以便指示在該碼之後的資訊是一命令。同樣地，可在具有碼的該序列流中分別預測資料及位址資訊，以便識別該資訊。
上述序列匯流排設計之一問題在於：該序列位元流中之該等碼通常將大量的添加信號(overhead)加入該序列流所載送的命令及參數資訊中。例如，如果兩位元碼被用來識別4位元的命令，則碼所加入的添加信號是百分之五十。此外，將碼加入位元流時，可能影響到效能，且可能耗用位元流中原本可被用來載送諸如額外的命令與其相關聯的參數以及額外的資料等的其他資訊的珍貴空間。
本發明揭示了一種用來分別將資訊輸入到一記憶體裝置且自該記憶體裝置輸出資訊之改良式設計。在一實施例中，一記憶體裝置包含記憶體、一第一資料鏈路、一第一輸入、一第二輸入、一第二資料鏈路、一第一輸出、以及一第二輸出。該第一資料鏈路之組態被設定成將一或多個封包輸入到該記憶體裝置。封包係有關一種可被格式化成包含諸如命令、參數、及資料等的各種資訊之資料序列(例如，資料位元組)。該第一輸入之組態被設定成將命令選通脈衝信號輸入到該記憶體裝置。該命令選通脈衝信號界定要在該第一資料鏈路上被輸入到該記憶體裝置的命令封包(亦即，指示封包之開始及結束)。命令封包例示而言是一種包含可被該記憶體裝置執行的命令之封包。該命令封包亦可包含與命令相關聯之諸如位址資訊等的各種參數資訊。該第二輸入之組態被設定成將資料選通脈衝信號輸入到該記憶體裝置。該資料選通脈衝信號界定要在該第一資料鏈路上被輸入到該記憶體裝置的寫入資料封包。寫入資料封包例示而言是一種包含可被儲存在該裝置的記憶 體中之資料的封包。該第二資料鏈路之組態被設定成自該記憶體裝置輸出諸如封包及狀態等的資訊。自該裝置輸出的封包可包括被該裝置旁通的命令封包、以及被讀取的資料封包。被讀取的資料封包例示而言是一種包含已自該裝置的記憶體讀取的資料之封包。該第一輸出之組態被設定成輸出被該記憶體裝置旁通的命令選通脈衝信號。同樣地，該第二輸出之組態被設定成輸出被該記憶體裝置旁通的資料選通脈衝信號。例示而言，係以與被旁通的用來界定命令封包的命令選通脈衝信號同時之方式自該裝置輸出被旁通的命令封包。同樣地，例示而言，係以與被旁通的用來界定被讀取的資料封包的資料選通脈衝信號同時之方式自該裝置輸出被讀取的資料封包。
第1圖是可配合本發明的一實施例而使用的一記憶體系統的一例子之一方塊圖。系統100包含經由一系列的電連線而被連接到一記憶體裝置200之一控制器110。控制器110包含組態被設定成產生被用來將資料儲存在記憶體裝置200中且自裝置200擷取被儲存的資料的各種控制信號及封包之電路。係經由該等電連線而在記憶體裝置200與控制器110之間傳輸該等控制信號及封包。該等封包可包括含有被用來諸如指示記憶體裝置200將資料儲存到裝置200中所含的記憶體且自該記憶體擷取資料的命令及相關聯的參數之命令封包。此外，該等封包可包括含有將被儲存在該記憶體中的資料之寫入資料封包、以及含有已自該記憶體擷取的資料之被讀取的資料封包。
我們當可了解：可將本發明所揭示的觀念應用於包括(但不限於)“反及”(NAND)快閃記憶體、“反或”(NOR)快閃記憶體、“及”(AND)快閃記憶體、序列快閃記憶體、位元線分割NOR(Divided Bil－line；簡稱DiNOR)快閃記憶體、動態隨機存取記憶體(Dynamic Random Access Memory；簡稱DRAM)、同步隨機存取記憶體(Synchronous Random Access Memory；簡稱SRAM)、鐵電RAM(Ferro－electric RAM；簡稱FRAM)、磁性RAM(Magnetic RAM；簡稱MRAM)、相變RAM(Phase Change；簡稱PCRAM)、唯讀記憶體(Read Only Memory；簡稱ROM)、以及電氣可抹除可程式唯讀記憶體(Electrically Erasable Programmable ROM；簡稱EEPROM)等的許多不同類型之記憶體裝置。
第2圖是可實施本發明的一實施例的一記憶體裝置200的一例子之一方塊圖。記憶體裝置200包含其中包括組態被設定成回應被輸入到裝置200的命令而儲存及擷取資料的電路之各種電路。更具體而言，記憶體裝置200包含一內部電壓產生器260、一列/行預先解碼器及陣列控制單元230、列解碼器210、分頁緩衝器217、記憶體205、行解碼器220、資料控制單元及暫存器225、組態暫存器235、命令及位址處理單元240、輸入及輸出資料處理單元245、控制介面250、以及輸入及輸出緩衝器255。
內部電壓產生器260包含組態被設定成產生記憶體裝置200中包含的各種電路所使用的各種電壓位準。列/行 預先解碼器及陣列控制單元230包含組態被設定成將自命令及位址處理單元240傳輸的列位址及行位址資訊預先解碼之電路。
列解碼器210包含組態被設定成對列/行預先解碼器230所提供的列位址資訊執行最後解碼之電路。係將被最後解碼的列位址資訊用來選擇記憶體205中將要儲存或擷取資料之位置。行解碼器220包含組態被設定成對列/行預先解碼器230所提供的行位址資訊執行最後解碼之電路。係將被最後解碼的行位址資訊用來選擇分頁緩衝器217中之特定行。資料控制單元及暫存器225包含組態被設定成處理及儲存被傳輸進出分頁緩衝器217之資訊。分頁緩衝器217是一種包含組態被設定成暫時地保存(1)將要被儲存道記憶體205的寫入資料以及(2)自記憶體205擷取的被讀取資料的電路之資料緩衝器。
記憶體205包含組態被設定成實施可被用來儲存資料的資料儲存單元之電路。記憶體205可包含被用來儲存資料的一或多個記憶體區(memory bank)。記憶體205可以是揮發性的或非揮發性的。例示而言，係根據分頁而將資料儲存(寫)到記憶體205，且自記憶體205擷取(讀取)資料。在裝置200中，一分頁的長度是2112位元組。請注意，在本發明的其他實施例中，可使用其他的分頁長度。亦請注意，在本發明的其他實施例中，係根據非分頁而對記憶體執行資料的儲存及擷取。
組態暫存器235包含組態被設定成儲存與裝置200相關 聯的各種可被設定組態的(可程式的)及(或)唯讀的組態資訊之電路。該資訊例示而言包括與記憶體裝置200相關聯的裝置位址、以及用來指定該裝置的Dn輸入資料鏈路及該裝置的Qn輸出資料鏈路的寬度之鏈路寬度資訊。在一實施例中，該鏈路寬度資訊指定可被時脈同時驅動到裝置200的Dn輸入端或被時脈同時自裝置200的Qn輸出端驅動出的資訊之位元數目。例如，被指定的鏈路寬度是一位元，則一次有一位元的資訊可被時脈驅動到Dn輸入端，或一次有一位元的資訊可被自Qn輸出端驅動出。同樣地，例如，被指定的鏈路寬度是八位元，則一次有八位元的資訊可被時脈驅動到Dn輸入端，或一次有八位元的資訊可被自Qn輸出端驅動出。
命令及位址處理單元240包含組態被設定成處理被輸入到裝置200的命令封包中所含的命令之電路。該處理例示而言包括執行命令、以及處理(例如，解碼)可被包含在命令封包中之位址資訊的列及行位址資訊。命令及位址處理單元240將被處理的列及行資訊傳輸到列/行預先解碼器及陣列控制單元230，以便尤其選擇記憶體205中之資料被儲存及擷取的各位置。輸入及輸出資料處理單元245包含組態被設定成處理被傳輸進出裝置200的資料之電路。該處理例示而言包括資料的序列化(serializing)及去序列化(de－serializing)。
控制介面250包含組態被設定成實施裝置200的各種輸入及輸出之電路。該等輸入包括一RST#輸入、CE#輸入 、CK輸入、CK#輸入、CSI輸入、以及DSI輸入。該等輸出包括一CSO輸出、一DSO輸出、一或有的CKO輸出、以及一或有的CKO#輸出。可被輸入到裝置200的信號包括一重定信號、一晶片賦能信號、一時脈輸入信號及其相反的信號、分別經由該裝置的RST#、CE#、CK、CK#、CSI、及DSI輸入端而被輸入到裝置200之一命令選通脈衝信號以及一命令選通脈衝信號。可自裝置200輸出的信號包括一時脈輸出信號及其相反的信號、分別經由該裝置的CKO、CKO#、CSO、及DSO輸入端而自裝置200輸出之一命令選通脈衝信號以及一命令選通脈衝信號。
可將該重定信號用來重定裝置200。將一被啟動的重定信號(例如，將該信號設定為一邏輯低位準狀態)輸入到裝置200的RSR#輸入端時，將使裝置200被重定。可將該晶片賦能信號用來使裝置200賦能。將一被啟動的晶片賦能信號輸入到裝置200的CE#輸入端時，將使裝置200被賦能(工作)。使裝置200賦能時，將啟動裝置200中之內部時脈信號，並使裝置200能夠接受及處理令令。將一被停止啟動的晶片賦能信號輸入到裝置200的CE#輸入端時，將使裝置200失能，停止啟動該裝置的內部時脈信號，且使裝置200不工作(例如，不能接受及處理令令)。
該時脈輸入信號及其相反的信號是可被用來將一外部時脈提供給裝置200的外部系統時脈信號。在一實施例中，該時脈輸出信號及其相反的信號是差動時脈信號，亦即，一信號是另一信號的補數。可使用該時脈輸入信號或其 相反的信號將命令及資料封包同步地輸入到裝置200，或自裝置200同步地輸出。同樣地，可使用該時脈輸入信號或其相反的信號自該裝置同步地輸出狀態。該時脈輸出信號及其相反的信號是該時脈輸入信號及其相反的信號之複製信號。
如將於下文中進一步說明的，可將被輸入到一裝置200的命令選通脈衝信號用來界定被輸入到該裝置200的Dn輸入端之命令封包。自一裝置200輸出的命令選通脈衝信號是被輸入到該裝置200的命令選通脈衝信號之複製信號。可將自一裝置200輸出的命令選通脈衝信號用來界定自該裝置200的Qn輸出端輸出(旁通)的命令封包。可將被輸入到一裝置200的資料選通脈衝信號用來界定被輸入到裝置200的Dn輸入端之寫入資料封包。自一裝置200輸出的資料選通脈衝信號是被輸入到該裝置200的資料選通脈衝信號之複製信號。可將自一裝置200輸出的資料選通脈衝信號用來界定自該裝置200的Qn輸出端輸出之被讀取的資料封包。此外，可將自一裝置200輸出的資料選通脈衝信號用來指示自該裝置200的Qn輸出端輸出的狀態。
該Dn輸入端是被用來將封包(例如，寫入資料封包、命令封包)輸入到裝置200之資料鏈路。例示而言，係在時脈輸入信號或其相反的信號之轉變時，以時脈將一封包的一部分驅動到裝置200，而將該封包輸入到裝置200之Dn輸入端。一次被時脈驅動到裝置200的該部分之大小係 取決於組態暫存器235中被指定的資料鏈路之寬度。例如，如果該資料鏈路之寬度被指定為一位元，則該部分之大小為一位元，且時脈一次將該封包的一位元驅動到裝置200。同樣地，例如，如果該資料鏈路之寬度是八位元，則該部分之大小為八位元，且時脈一次將該封包的八位元驅動到該裝置。
被用來將封包的一部分以時脈驅動到裝置200的時脈信號之轉變係取決於裝置200所使用的資料速率配置。例如，在一單倍資料速率(Single Data Rate；簡稱SDR)配置中，可在CK或CK#的每一向上或向下轉變時將封包的一部分以時脈驅動到裝置200。同樣地，在一雙倍資料速率(Double Data Rate；簡稱DDR)配置中，可在CK或CK#的每一向上或及下轉變時將封包的一部分以時脈驅動到裝置200。請注意，亦可將其中包括四倍資料速率(Quad Data Rate：簡稱QDR)配置及八倍資料速率(Octa DataRate；簡稱ODR)配置等的其他資料速率配置用於裝置200。
Qn輸出端是被用來自記憶體裝置200輸出資訊(例如，被旁通的命令封包、被讀取的資料封包、狀態)之一資料鏈路。一次(例如，時脈輸入信號或其相反的信號之一轉變時)自裝置200輸出的資訊量係取決於該資料鏈路之寬度。因此，例如，如果該資料鏈路之寬度是一位元，則一次自裝置200輸出單一位元的資訊。同樣地，如果該資料鏈路之寬度是多個位元，則一次自裝置200輸出多個位 元的資訊。
例示而言，係在時脈輸入信號或其相反的信號轉變時，以時脈自裝置200驅動出資訊的一部分，而自裝置200的Qn輸出端輸出資訊。一次自裝置200以時脈驅動出的資訊量係取決於組態暫存器235中被指定的資料鏈路之寬度。例如，如果該資料鏈路之是一位元，則時脈一次自裝置200驅動出一位元的資訊。同樣地，例如，如果該資料鏈路之寬度是八位元，則時脈一次自裝置200驅動出八位元的資訊。
被用來自裝置200以時脈驅動出資訊的時脈信號之轉變係取決於裝置200所使用的資料速率配置。例如，在一SDR配置中，可在CK或CK#的每一向上或向下轉變時自裝置200以時脈驅動出資訊的一部分。同樣地，在一DDR配置中，可在CK或CK#的每一向上或及下轉變時自裝置200以時脈驅動出資訊的一部分。請注意，亦可將其中包括QDR配置及ODR配置等的其他資料速率配置用來自裝置200以時脈驅動出資訊。
該CSI、DSI、及Dn輸入端以及CSO、DSO、及Qn輸出端合而構成裝置200的一序列鏈路介面。我們當可了解：裝置200可包含一或多個序列鏈路介面，且該等序列鏈路介面可以相互獨立之方式操作。
在作業上，控制介面250於該裝置的CSI輸入端上接收一被啟動的命令選通脈衝信號，自該被啟動的命令選通脈衝信號產生一內部命令選通脈衝信號(int_CSI)，並 將該內部命令選通脈衝信號傳輸到輸入及輸出緩衝器255，以便使緩衝器255能夠自該裝置的Dn輸入端接收(被時脈驅動進入)一命令封包。輸入及輸出緩衝器255將該命令封包以時脈驅動到裝置200，並將該命令封包經由一內部序列“資料輸入”(sdin)匯流排而傳輸到命令及位址處理單元240。
命令及位址處理單元240處理該命令封包，其中包括：剖析該封包中可能包含的位址資訊；以及執行該封包中包含的命令。命令及位址處理單元240將被剖析的位址資訊傳輸到列/行預先解碼器及陣列控制單元230。如果該被剖析的位址資訊包含一列位址，則列/行預先解碼器及陣列控制單元230將該列位址傳輸到列解碼器210，而列解碼器210選擇記憶體205中與該列位址相關聯的一分頁。如果該被剖析的位址資訊包含一行位址，則列/行預先解碼器及陣列控制單元230將該行位址傳輸到行解碼器220，而行解碼器220選擇分頁緩衝器217中與該行位址相關聯的一起始行。
如果裝置200接收的一命令封包包含(1)一行位址、以及(2)一叢訊(burst)資料載入開始命令或一叢訊資料載入命令，則命令及位址處理單元240產生一寫入信號，並將該寫入信號傳輸到輸入及輸出資料處理單元245，以便指示該單元245接收其中包含將被寫到記憶體205的寫入資料之一寫入資料封包，而將裝置200置於一寫入模式。此外，命令及位址處理單元240將該命令封包中包含的 行位址傳輸到列/行預先解碼器及陣列控制單元230，以便選擇分頁緩衝器217中將要被寫入該寫入資料之一起始行。
在裝置200已被置於該寫入模式之後，在該裝置的DSI輸入端上接收之一資料選通脈衝信號被控制介面250轉換為一內部資料選通脈衝信號(int－DSI)。控制介面250然後將該內部資料選通脈衝信號傳輸到輸入及輸出緩衝器255，以便指示緩衝器255接收該寫入資料封包。輸入及輸出緩衝器255在該裝置的Dn輸入端接收(被以時脈驅動輸入)該寫入資料封包，並將該寫入資料封包經由該sdin匯流排傳輸到輸入及輸出資料處理單元245。輸入及輸出資料處理單元245將該寫入資料封包去序列化，並將該寫入資料封包中所含的寫入資料傳輸到資料控制單元及暫存器225。資料控制單元及暫存器225將該寫入資料傳輸到該行解碼器220所選擇的起始行位址。
裝置200稍後接收的其中包含一分頁程式化命令及一列位址之一命令封包被傳輸到命令及位址處理單元240，而命令及位址處理單元240執行下列各項：(1)執行該分頁程式化命令；(2)將該列位址傳輸到列/行預先解碼器及陣列控制單元230，以便選擇記憶體205中將要被寫入該寫入資料之一分頁；以及(3)指示資料控制單元及暫存器225將分頁緩衝器217中所含的該寫入資料寫到記憶體205中該被選擇的分頁。
如果裝置200所接收的一命令封包含有一分頁讀取命 令，則命令及位址處理單元240產生一讀取信號，並將該讀取信號傳輸到輸入及輸出資料處理單元245。此外，命令及位址處理單元240將該命令封包中所含的一列位址傳輸到列/行預先解碼器及陣列控制單元230，以便選擇記憶體中將要儲存被讀取的資料之一列。自記憶體205讀取該被選擇的列中之被讀取的資料，並將該被讀取的資料置於分頁緩衝器217。輸入及輸出資料處理單元245將該被讀取的資料序列化，並將該被序列化之被讀取的資料經由一內部序列“資料輸出”(sdout)匯流排傳輸到輸入及輸出緩衝器255。
裝置200稍後接收到的其中包含一叢訊資料讀取命令及一行位址之一命令封包被傳輸到命令及位址處理單元240，而命令及位址處理單元240執行下列事項：(1)執行該叢訊資料讀取命令；以及(2)產生一讀取信號，並將該讀取信號傳輸到輸入及輸出資料處理單元245，以便指示單元245將該被讀取的資料輸出到輸入及輸出緩衝器255，而將裝置200置於一讀取模式。輸入及輸出資料處理單元245接收該讀取信號，將該被讀取的資料序列化，並將該序列化之被讀取的資料傳輸到輸入及輸出緩衝器255。
在裝置200已被置於該讀取模式之後，控制介面250將在該裝置的DSI輸入端上接收的一資料選通脈衝信號轉換為一內部資料選通脈衝信號(int_DSI)。控制介面250將該內部資料選通脈衝信號傳輸到輸入及輸出緩衝器255， 以便指示緩衝器255輸出該被序列化之被讀取的資料。輸入及輸出緩衝器255自裝置200的Qn輸出端輸出(被以時脈驅動出)該被序列化之被讀取的資料。
表1示出被輸入到一裝置200中之一命令封包中可含有的資訊之一例子。
裝置位址被用來將一命令封包定址到一系統中之一或多個裝置200。該裝置位址可以是被用來將該命令封包定址到一特定裝置200之一單點傳播(unicast)位址。或者該裝置位址可以是被用來將該命令封包定址到屬於一特定 多點傳播(multicast)群組的一或多個裝置200之一多點傳播位址。接收(1)被定址到裝置200或(2)被定址到裝置200所屬的一多點傳播群組之一命令封包之一裝置200執行該命令封包中所含的命令。在一單一裝置200系統中，可省略該裝置位址。在一多個裝置200系統中，該裝置位址可能是識別該系統中將要執行該命令的那些裝置200所必需的。
命令被用來指示裝置200執行一特定作業。例如，可將一分頁讀取命令用來指示裝置200自該裝置之記憶體205讀取一分頁的資料，並將該資料置於該裝置的分頁緩衝器217中。同樣地，可將一叢訊資料讀取命令用來指示裝置200自裝置200之Qn輸出端輸出該裝置的分頁緩衝器217中所含的資料。在一命令封包中係以一運算(OP)碼代表一命令。
列位址被用來指定將要執行命令的記憶體205中所含的一起始記憶位置。例如，對於一分頁讀取命令而言，列位址指定將要讀取資料的記憶體205中之一分頁的起始位址。
行位址指定指定將要執行命令的分頁緩衝器217中之一行的一起始位址。例如，對於一叢訊資料讀取命令而言，行位址指定將要讀取資料的分頁緩衝器217中之一起始行。
表2示出可被用來使被輸入到一裝置200的一命令封包格式化之例示格式。
例如，請參閱表2，可被用來指示裝置200執行一分頁讀取作業的一命令封包可包含：與裝置200相關聯的一個一位元組裝置位址(Device Address；簡稱DA)、接續的用來指示一分頁讀取命令之一個一位元組運算碼(亦即，00h)、以及接續的用來指定與該命令相關聯的一列位址之一個三位元組列位址(Row Address；簡稱RA)。同樣地，例如，可被用來指示裝置200執行一叢訊資料讀取作業的一命令封包可包含：與裝置200相關聯的一個一位元組裝置位址、接續的用來指示一叢訊資料讀取命令之一個 一位元組運算碼(亦即，20h)、以及接續的用來指定與該命令相關聯的一行位址之一個二位元組行位址(Column Address；簡稱CA)。
第3圖是可被用來將一命令封包輸入到根據本發明的一實施例的系統100中之記憶體裝置200的步驟序列之一流程圖。請參閱第1及3圖，本序列開始於步驟305，且繼續進入步驟310，此時控制器110在該控制器的CSO輸出端上輸出(1)一被啟動的命令選通脈衝信號，且在該控制器的Qn輸出端上輸出(2)該命令封包之一第一部分。在步驟320中，如前文所述，記憶體裝置200於其CSI輸入端接收該命令選通脈衝信號，且於其Dn輸入端上將該命令封包的該第一部分輸入到(以時脈驅動到)裝置200。在步驟330，控制器110決定是否已自記憶體控制器110輸出了該命令封包的最後一部分。如果並非如此，則本序列繼續進入步驟340，此時如前文所述，控制器110輸出該命令封包的次一部分，且記憶體裝置200將該次一部分輸入到裝置200。
如果在步驟330中，控制器110決定已自控制器110輸出了該命令封包的該最後一部分，則本序列繼續進入步驟350，此時該控制器於其CSO輸出端上輸出一被停止啟動的命令選通脈衝信號，以便指示該命令封包的終止。在步驟360中，記憶體裝置200於其CSI輸入端上接收該被停止啟動的命令選通脈衝信號，並決定該整個命令封包已被輸入到裝置200。本序列終止於步驟395。
第4圖是可被用來將一命令封包輸入到根據本發明的一實施例的一記憶體裝置200的時序資訊之一時序圖。請參閱第4圖，該命令封包包含裝置位址(DA)、命令(CMD)、以及位址(ADDR)資訊。一被啟動的命令選通脈衝信號於該裝置的CSI輸入端上被輸入到記憶體裝置200。當該命令選通脈衝信號被啟動時，在與CK或CK#輸入端上出現的時脈信號相關聯之一時脈邊緣時，出現在該裝置的Dn輸入端上的該命令封包之一部分被時脈驅動到裝置200。於後續的時脈轉變時，該命令封包之後續部分被時脈驅動到裝置200。如前文所述，該命令封包中構成該部分的位元數目係取決於組態暫存器235中指定的Dn之寬度。
時間t IS代表出現在Dn輸入端上的命令封包的該部分之輸入準備時間(setup time)，且時間t IH代表該部分之輸入保持時間(hold time)。該命令選通脈衝信號在該命令封包的持續時間中被啟動，且被用來界定該命令封包。在該命令封包的該最後一部分被時脈驅動到裝置200之後，停止啟動該命令選通脈衝信號。
裝置200在係為自該命令選通脈衝信號被輸入到裝置200算起的一延遲時間之時間t IOL(輸入/輸出延遲時間)時在該裝置的CSO輸出端上輸出該命令選通脈衝信號之一複製信號，而旁通該命令選通脈衝信號。當自裝置200輸出該被啟動的命令選通脈衝信號時，裝置200以前文所述之方式，於出現在CK或CK#輸入端上的一時脈信號 之每一邊緣時，在該裝置之Qn輸出端上一部分接著一部分地以時脈自裝置200驅動出該命令封包，而旁通該命令封包。如前文所述，構成該部分的位元數係取決於組態暫存器235中指定的Qn之寬度。時間t OH代表Qn輸出端上輸出是有效的保持時間。時間t OA代表輸出存取時間。
在一實施例中，命令封包的長度是幾個位元組，且可使用四個時脈週期將每一位元組輸入到裝置200。在該實施例中，視每一命令封包的長度而定，在該命令封包的四個時脈週期之某幾個時脈週期中於該裝置的CSI輸入端及CSO輸出端上出現該被啟動的命令選通脈衝信號。例如，如果該命令封包的長度是五位元組，則在二十個時脈週期的每一時脈週期中，於該裝置的CSI輸入端及CSO輸出端上出現該被啟動的命令選通脈衝信號。
第5圖是可被用來將一寫入資料封包輸入到根據本發明的一實施例的系統100中之記憶體裝置200的步驟序列之一流程圖。請參閱第1及5圖，本序列開始於步驟505，且繼續進入步驟510，此時控制器110在該控制器的DSO輸出端上輸出一被啟動的資料選通脈衝信號，且在該控制器的Qn輸出端上輸出該寫入資料封包之一第一部分。在步驟520中，如前文所述，記憶體裝置200於該裝置的DSI輸入端上接收該被啟動的資料選通脈衝信號，並將該寫入資料封包的該第一部分輸入到裝置200之Dn輸入端。在步驟530中，控制器110決定是否已自記憶體控制器110輸出了該寫入資料封包的最後一部分。如果並非如此，則本序 列繼續進入步驟540，此時如前文所述，控制器110輸出該寫入資料封包的次一部分，且記憶體裝置200將該次一部分輸入到裝置200。
在步驟530中，如果控制器110決定已自記憶體控制器110輸出了該寫入資料封包之該最後一部分，則本序列繼續進入步驟550，此時該控制器在該控制器的DSO輸出端上輸出一被停止啟動的資料選通脈衝信號，以便指示該寫入資料封包之終止。在步驟560中，記憶體裝置200在該裝置的DSI輸入端上接收該被停止啟動的資料選通脈衝信號，並決定該寫入資料封包已被輸入到該裝置。本序列終止於步驟595。
第6圖是可被用來將一寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置200的時序資訊之一時序圖。當該資料選通脈衝信號在該裝置的Dn輸入端上被啟動時，在與CK或CK#輸入端上出現的時脈信號相關聯之一時脈邊緣時，出現在該裝置的Dn輸入端上的該資料封包之一部分被時脈驅動到裝置200。於後續的時脈轉變時，該寫入資料封包之後續部分被時脈驅動到裝置200。如前文所述，該命令封包中構成該部分的位元數目係取決於Dn之寬度。
時間t IS代表出現在Dn輸入端上的該寫入資料封包的該部分之準備時間，且時間t IH代表該部分之保持時間。該資料選通脈衝信號在該寫入資料封包的持續時間中被啟動，且被用來界定該寫入資料封包。在該寫入資料封包 的該最後一部分被時脈驅動到記憶體裝置200之後，停止啟動該資料選通脈衝信號。
請注意，當裝置200處於寫入模式時，該寫入資料封包被輸入到記憶體裝置200。記憶體裝置200係回應一命令(例如，一叢訊資料載入開始命令、一叢訊資料載入命令)之執行，而進入寫入模式。該寫入模式是記憶體裝置200之組態被設定成執行下列作業之一種模式：(1)經由該裝置的Dn輸入端而接收(輸入)寫入資料封包；以及(2)將寫入資料封包中所含的寫入資料傳輸到分頁緩衝器217。當裝置200處於寫入模式時，DSO及Qn輸出端之組態被設定成保持在一穩態，且在寫入資料封包被輸入到裝置200時不受該寫入資料封包的狀態之影響。此種方式可省電，這是因為DSO及Qn不積極地改變狀態，因而不會消耗額外的電力。裝置200執行稍後被輸入到裝置200的另一命令封包中所含的另一命令(例如，一分頁程式化命令)，而退出該寫入模式。
第7圖是可被用來自根據本發明的一實施例的系統100中之記憶體裝置200輸出被讀取的資料封包的步驟序列之一流程圖。請參閱第1及7圖，本序列開始於步驟705，且繼續進入步驟710，此時控制器110在該控制器的DSO輸出端上輸出被讀取的資料封包的長度之一被啟動的資料選通脈衝信號，而向該裝置要求被讀取的資料封包。該被啟動的資料選通脈衝信號界定所要求之該被讀取的資料封包。在步驟720中，如前文所述，記憶體裝置200於該裝置的 DSI輸入端上接收該被啟動的資料選通脈衝信號，於該裝置的DSO輸出端上輸出該被啟動的資料選通脈衝信號的複製信號，且於該裝置的Qn輸出端上輸出該資料封包之第一部分。在步驟730中，控制器110於該控制器的DSI輸入端上接收來自裝置200的該被啟動的資料選通脈衝信號之該複製信號，並於該控制器的CK或CK#輸入端上出現的一時脈信號之一轉變時，在該控制器的Dn輸入端上以時脈驅動輸入該被讀取的資料封包之該第一部分。
在步驟740中，記憶體裝置200決定是否已自記憶體裝置200輸出了該被讀取的資料封包之最後一部分。如果並非如此，則本序列繼續進入步驟750，此時如前文所述，記憶體裝置200輸出該被讀取的資料封包之次一部分，且控制器110將該被讀取的資料封包之該次一部分輸入到控制器110。本序列然後回到步驟740。
在步驟740中，如果記憶體裝置200決定已自記憶體裝置200輸出了該被讀取的資料封包之該最後一部分，則本序列繼續進入步驟760，此時記憶體裝置200在其DSO輸出端上輸出一被停止啟動的資料選通脈衝信號。在步驟770中，控制器110在其DSI輸入端上接收該被停止啟動的資料選通脈衝信號，並決定已自裝置200輸出了該被讀取的資料封包。本序列終止於步驟795。
第8圖是可被用來自根據本發明的一實施例的一記憶體裝置200輸出被讀取的資料封包的時序資訊之一時序圖。請參閱第8圖，如前文所述，一資料選通脈衝信號被啟 動，且在該裝置的DSI輸入端上被裝置200接收。時間t IS代表該被啟動的資料選通脈衝信號的之準備時間，且時間t IH代表該被啟動的資料選通脈衝信號之保持時間。裝置200在該裝置的DSO輸出端上輸出該被啟動的資料選通脈衝信號之複製信號。係在與被接收之被啟動的資料選通脈衝信號之相同的持續時間中啟動該被輸出的資料選通脈衝信號。
當自裝置200輸出該被啟動的資料選通脈衝信號之該複製信號時，自裝置200輸出該被讀取的資料封包。時間t OL是代表自裝置200識別該被啟動的資料選通脈衝信號至該裝置的Qn輸出端上出現了該被讀取的資料封包的第一部分的一段時間之一輸出延遲時間。於每一時脈轉變時，在該裝置的Qn輸出端上出現了該被讀取的資料封包之一部分。時間t OA代表在該裝置的Qn輸出端上出現了該被讀取的資料封包的該部分之輸出存取時間，且時間t OH代表該部分之輸出保持時間。
請注意，當裝置200處於讀取模式時，自裝置200輸出該被讀取的資料封包。在本發明的一實施例中，裝置200執行諸如一叢訊資料讀取命令等的一命令而進入該讀取模式，且於另一命令被輸入到裝置200時退出該讀取模式。
第9A－B圖是可被用來將資料儲存在根據本發明的一實施例的系統100中之記憶體裝置200的步驟序列之一流程圖。請參閱第1及9A－B圖，本序列開始於步驟905，且繼續進入步驟910，此時如前文所述，控制器110輸出其中包 含一叢訊資料載入開始命令及一行位址之一命令封包。在步驟915中，如前文所述，記憶體裝置200輸入該命令封包，並以其中包括進入寫入模式之方式處理該命令封包。在步驟920中，如前文所述，控制器110將其中包含將要被寫到該裝置的記憶體205的資料之一寫入資料封包輸出到記憶體裝置200。在步驟925中，如前文所述，記憶體裝置200輸入該寫入資料封包，並將該寫入資料封包中所含的寫入資料傳輸到該裝置的分頁緩衝器217中之被該命令封包指定的起始行位址。
在步驟930中，控制器110輸出其中包含一分頁程式化命令及一列位址之一命令封包。在步驟935中，如前文所述，記憶體裝置200輸入該命令封包，並處理該命令封包，其中包括將該分頁緩衝器的內容傳輸到記憶體205的由該命令封包中所含的列位址指定之起始位置。
在步驟940(第9B圖)中，控制器110將其中包含一讀取狀態暫存器命令的一命令封包輸出到記憶體裝置200。可將該讀取狀態暫存器命令用來指示裝置200輸出裝置200之狀態。在步驟945中，如前文所述，記憶體裝置200輸入該命令封包，且以其中包括進入一讀取模式之方式處理該命令封包。
在步驟950中，如前文所述，控制器110在其DSO輸出端上輸出一被啟動的資料選通脈衝信號，而向裝置200要求該狀態。在步驟955中，裝置200在其DSI輸入端上接收該要求(亦即，該被啟動的資料選通脈衝信號)，並在 其Qn輸出端上輸出該被要求的狀態。在步驟960中，控制器110在其Dn輸入端上輸入該被要求的狀態。
在步驟965中，控制器110決定該狀態是否指示記憶體裝置200已準備好。在記憶體裝置200完成了將資料寫到記憶體205之後，記憶體裝置200輸出用來指示裝置200已準備好之一狀態。如果該狀態並未指示裝置200已準備好，則本序列回到步驟955。否則，本序列繼續進入步驟970，此時控制器110在其DSO輸出端上輸出一被停止啟動的資料選通脈衝信號，並決定該資料已被寫到該裝置之記憶體205。本序列終止於步驟995。
第10圖是可被用來將資料儲存到根據本發明的一實施例的一記憶體裝置200的時序資訊之一時序圖。請參閱第10圖，如前文所述，被定址到裝置200且包含一叢訊資料載入開始命令及一行位址之一命令封包被輸入到裝置200。該行位址指示該裝置的分頁緩衝器217中將要寫入資料之一起始位址。因為該命令封包被定址到裝置200，所以裝置200處理該命令，且進入在該時序圖中被標示為T1至T2之一寫入模式。
如前文所述，於係為CSI至DSI的隔離時間之一時間間隔t CDS中，一被啟動的資料選通脈衝信號在該裝置的DSI輸入端上被輸入到裝置200，且其中包含將要被寫到該裝置的記憶體205之一寫入資料封包在該裝置的Dn輸入端上被輸入到裝置200。該寫入資料封包中所含的資料被置於該裝置的分頁緩衝器217的由該命令封包指定的起 始行位址。然後，如前文所述，包含該裝置的裝置位址、一分頁程式化命令、以及一列位址之一命令封包被輸入到裝置200。在係為DSI至CSI的隔離時間之一時間間隔t DCS之後，該命令封包被輸入到裝置200。該分頁程式化命令指示裝置200將分頁緩衝器217中所含的資料寫到該裝置的記憶體205的該命令封包所含之起始列位址。
然後如前文所述，包含一讀取狀態命令的一命令封包被輸入到裝置200。該讀取狀態命令使裝置200進入一讀取模式(在該時序圖中被標示為時間T3至T4)，並在該裝置的Qn輸出端上輸出裝置200的狀態(例如，忙碌中、準備好)。如前文所述，一被啟動的資料選通脈衝信號在該裝置的DSI輸入端上被輸入到裝置200，以便要求裝置200輸出該狀態。在係為CSI至DSI隔離時間之一時間間隔t CDS之後，該資料選通脈衝信號被啟動。當裝置200正忙碌於將資料寫到記憶體205時，裝置200在該裝置的Qn輸出端上回報一忙碌狀態。在裝置200結束了將該資料寫到記憶體205之後，裝置200在該裝置的Qn輸出端上回報一準備好狀態。在該裝置回報了一準備好狀態之後，停止啟動被輸入到該裝置的DSI輸入端之該資料選通脈衝信號。被輸入到裝置200的次一命令將使該裝置退出該讀取模式。
第11A－B圖是可被用來自根據本發明的一實施例的系統100中之記憶體裝置200擷取資料的步驟序列之一流程圖。請參閱第1及11A－B圖，本序列開始於步驟1105，且繼 續進入步驟1110，此時控制器110輸出其中包含一分頁讀取命令及一列位址之一命令封包。在步驟1115中，如前文所述，記憶體裝置200輸入該命令封包，且處理該命令封包，其中包括：自記憶體205擷取資料；自該命令封包中所含的列位址開始擷取；以及將被擷取的資料傳輸到該裝置之分頁緩衝器217。
在步驟1120中，控制器110輸出其中包含一讀取狀態命令之一命令封包。在步驟1125中，如前文所述，記憶體裝置200輸入該命令封包，並以其中包括進入一讀取模式之方式處理該命令封包。在步驟1130中，如前文所述，控制器110要求該裝置之狀態。在步驟1135中，如前文所述，記憶體裝置200接收該要求，且在該裝置的Qn輸出端上輸出該狀態。在步驟1140中，控制器110輸入該狀態，並檢查該狀態。
在步驟1145中，控制器110決定該狀態是否指示裝置200已準備好。在裝置200完成了該分頁讀取命令之後，裝置200指示一準備好狀態。如果該狀態並未指示裝置200已準備好，則本序列回到步驟1135；否則本序列繼續進入步驟1150(第11B圖)，此時控制器110輸出其中包含一叢訊資料讀取命令及一行位址之命令封包。
在步驟1155中，如前文所述，記憶體裝置200輸入其中包含該叢訊資料讀取命令及行位址之該命令封包，且退出與該讀取狀態命令相關聯的該讀取模式。在步驟1160中，記憶體裝置200處理其中包含該叢訊資料讀取命令及行 位址之該命令封包，其中包括：進入(與該叢訊資料讀取命令相關聯的)一讀取模式；以及自分頁緩衝器217中之該命令封包指定的起始行位址擷取資料。在步驟1165中，如前文所述，控制器110輸出一被啟動的資料選通脈衝信號，而向記憶體裝置200要求資料。在步驟1170中，如前文所述，記憶體裝置200接收該要求，並將其中包含被擷取的資料之一被讀取的資料封包輸出到控制器110。在步驟1175中，控制器110接收其中包含被擷取的資料之該被讀取的資料封包。本序列終止於步驟1195。
第12圖是可被用來自根據本發明的一實施例的一記憶體裝置200擷取資料的時序資訊之一時序圖。如前文所述，一被啟動的命令選通脈衝信號在該裝置的CSI輸入端上被輸入到裝置200，且其中包含一分頁讀取命令及一列位址之一命令封包在該裝置的Dn輸入端上被輸入到裝置200。該列位址被用來選擇記憶體205中包含被擷取的資料之一分頁。裝置200處理該命令封包，其中包括：自記憶體205的由該列位址指示之一分頁擷取資料；以及將該資料傳輸到該裝置之分頁緩衝器217。
如前文所述，然後其中包含一讀取狀態命令之一命令封包被輸入到裝置200。如前文所述，裝置200進入一讀取模式(該時序圖中被示為時間T1至T2)，並在該裝置的Qn輸出端上輸出裝置200的狀態(例如，忙碌中、準備好)。當裝置200正忙碌於自記憶體205讀取資料時，裝置200在該裝置的Qn輸出端上回報一忙碌狀態。時間t R指 示資料被自記憶體205讀取且被傳輸到該裝置的分頁緩衝器217之時間。在裝置200結束了自記憶體205讀取資料並將該資料傳輸到分頁緩衝器217之後，裝置200在該裝置的Qn輸出端上回報一準備好狀態。
如前文所述，然後其中包含一叢訊資料讀取命令及一行位址之一命令封包被輸入到裝置200。請注意，在一被啟動的CSI信號被輸入到裝置200時，激發了與該讀取狀態命令相關聯的讀取模式。該叢訊資料讀取命令將裝置200置於與該叢訊資料讀取命令相關聯的一讀取模式(該時序圖中被示為時間T3至T4)，並自裝置200輸出分頁緩衝器217中所含的資料。該命令封包中所含的該行位址代表分頁緩衝器217中資料被讀取的一起始位址。如前文所述，然後裝置200在該裝置的DSI輸入端上接收一被啟動的資料選通脈衝信號，且(1)裝置200在該裝置的DSO輸出端上輸出所接收的該被啟動的資料選通脈衝信號，並且(2)在該裝置的Qn輸出端上輸出其中包含該資料之一被讀取的資料封包。被輸入到裝置200的一後續命令封包使該裝置退出與該叢訊資料讀取命令相關聯的該讀取模式。
第13A－B圖是可被用來暫停及恢復將寫入資料封包輸入到根據本發明的一實施例的系統100中之記憶體裝置200的步驟序列之一流程圖。如前文所述，本序列開始於步驟1305，且繼續進入步驟1310，此時控制器110在該控制器的DSO輸出端上輸出一被啟動的資料選通脈衝信號，並 將該寫入資料封包的第一部分輸出到記憶體裝置200。在步驟1315中，如前文所述，記憶體裝置200在其DSI輸入端上接收該被啟動的資料選通脈衝信號，並將該資料封包之該第一部分輸入到裝置200。
在步驟1320中，控制器110決定是否已自控制器110輸出了該資料封包的最後一部分。如果確係如此，則本序列繼續進入步驟1325，此時控制器110停止啟動該被輸出的資料選通脈衝信號，且本序列繼續進入步驟1330，此時記憶體裝置200接收該被停止啟動的資料選通脈衝信號，並決定該資料封包已被輸入到記憶體裝置200。本序列終止於步驟1395。
如果在步驟1320中控制器110決定尚未自控制器110輸出該寫入資料封包的最後一部分，則本序列繼續進入步驟1335(第13B圖)，此時控制器110決定是否其應暫停輸出該寫入資料封包。如果並非如此，則本序列繼續進入步驟1340，此時如前文所述，控制器110將該寫入資料封包的次一部分輸出到記憶體裝置200，且該次一部分被輸入到記憶體裝置200。本序列然後回到步驟1320。
如果在步驟1335中，控制器110決定其應暫停輸出該寫入資料封包，則本序列繼續進入步驟1345，此時控制器110停止啟動在其DSO輸出端上被輸出的該資料選通脈衝信號。在步驟1350中，裝置200在其DSI輸入端上接收該被停止啟動的資料選通脈衝信號，且進入一暫停狀態。當處於該暫停狀態時，裝置200暫停在其Dn輸入端上輸入 該寫入資料封包。
在步驟1355中，控制器110決定是否其應恢復將該寫入資料封包輸出到記憶體裝置200。如果並非如此，則本序列回到步驟1355。否則本序列繼續進入步驟1360，此時如前文所述，控制器110在其DSO輸出端上輸出一被啟動的資料選通脈衝信號，並在其Qn輸出端上輸出該寫入資料封包之次一部分。在步驟1365中，如前文所述，記憶體裝置200在其DSI輸入端上接收該被啟動的資料選通脈衝信號，並將該寫入資料封包之次一部分輸入到裝置200。本序列然後回到步驟1320。
第14圖是可被用來暫停及恢復將寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置200的時序資訊之一時序圖。請注意，該時序圖示出與以三個704位元組叢訊之方式將一個2112位元組的資料封包輸入到裝置200相關聯的時序資訊之一例子，其中係在第一叢訊中輸入該資料封包的第一704位元組，係在第二叢訊中輸入該資料封包的第二704位元組，且係在第三叢訊中輸入該資料封包的第三704位元組。
請參閱第14圖，如前文所述，其中包含一叢訊資料載入開始命令及一行位址之一命令封包被輸入到裝置200。裝置200處理該命令封包，其中包括進入該時序圖中示為時間T1至T2之一寫入模式。如前文所述，一被啟動的資料選通脈衝信號然後在該裝置的DSI輸入端上被輸入到裝置200，該寫入資料封包的該第一704位元組被輸入到裝置 200，且被傳輸到該裝置的分頁緩衝器217。然後，該資料選通脈衝信號被停止啟動，以便暫停將該寫入資料封包輸入到裝置200。然後，如前文所述，該資料選通脈衝信號被重新啟動，且該寫入資料封包的次一704位元組被輸入到裝置200，且被傳輸到該裝置的分頁緩衝器217。該資料選通脈衝信號再度被停止啟動，以便暫停將該寫入資料封包輸入到裝置200。然後，如前文所述，該資料選通脈衝信號被重新啟動，且該寫入資料封包的剩餘704位元組被輸入到裝置200，且被傳輸到該裝置的分頁緩衝器217。
如前文所述，包含一分頁程式化命令之一命令封包然後被輸入到裝置200，以便指示裝置200將分頁緩衝器217中之資料寫到該裝置的記憶體205。同樣地，如前文所述，包含一讀取狀態命令之一命令封包被輸入到裝置200，以便取得該裝置的狀態，並決定裝置200是否已準備好。在完成了該分頁程式化作業之後，裝置200回到一準備好狀態。當資料被寫到該裝置的記憶體205之後，即完成了該分頁程式化作業。
雖然本說明書中已參照本發明之特定實施例而示出及說明了本發明，但是熟悉此項技術者當可了解：可在不脫離本發明的精神及範圍下，在形式及細節上作出或想出各種變化、變更、改變。
100‧‧‧系統
200‧‧‧記憶體裝置
110‧‧‧控制器
260‧‧‧內部電壓產生器
230‧‧‧列/行預先解碼器及陣列控制單元
210‧‧‧列解碼器
217‧‧‧分頁緩衝器
205‧‧‧記憶體
220‧‧‧行解碼器
225‧‧‧資料控制單元及暫存器
235‧‧‧組態暫存器
240‧‧‧命令及位址處理單元
245‧‧‧輸入及輸出資料處理單元
250‧‧‧控制介面
前文中已參照各附圖而以舉例方式說明了本發明，在 該等附圖中：第1圖是可配合本發明的一實施例而使用的一記憶體系統的一例子之一方塊圖；第2圖是可實施本發明的一實施例的一記憶體裝置的一例子之一方塊圖；第3圖是可被用來將一命令封包輸入到根據本發明的一實施例的一記憶體裝置的步驟序列之一流程圖；第4圖是可被用來將一命令封包輸入到根據本發明的一實施例的一記憶體裝置的時序資訊之一時序圖；第5圖是可被用來將一寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置的步驟序列之一流程圖；第6圖是可被用來將一寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置的時序資訊之一時序圖；第7圖是可被用來自根據本發明的一實施例的一記憶體裝置輸出被讀取的資料封包的步驟序列之一流程圖；第8圖是可被用來自根據本發明的一實施例的一記憶體裝置輸出被讀取的資料封包的時序資訊之一時序圖；第9A－B圖是可被用來將資料儲存到根據本發明的一實施例的一記憶體裝置的步驟序列之一流程圖；第10圖是可被用來將資料儲存到根據本發明的一實施例的一記憶體裝置的時序資訊之一時序圖；第11A－B圖是可被用來自根據本發明的一實施例的一記憶體裝置擷取資料的步驟序列之一流程圖；第12圖是可被用來自根據本發明的一實施例的一記憶 體裝置擷取資料的時序資訊之一時序圖；第13A－B圖是可被用來暫停及恢復將寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置的步驟序列之一流程圖；以及第14圖是可被用來暫停及恢復將寫入資料封包輸入到根據本發明的一實施例的一記憶體裝置的時序資訊之一時序圖。
200‧‧‧記憶體裝置
260‧‧‧內部電壓產生器
230‧‧‧列/行預先解碼器及陣列控制單元
210‧‧‧列解碼器
217‧‧‧分頁緩衝器
205‧‧‧記憶體
220‧‧‧行解碼器
225‧‧‧資料控制單元及暫存器
235‧‧‧組態暫存器
240‧‧‧命令及位址處理單元
245‧‧‧輸入及輸出資料處理單元
250‧‧‧控制介面

Claims (39)

  1. 一種記憶體裝置，包含：記憶體；組態被設定成將一或多個封包輸入到該記憶體裝置之一第一資料鏈路；組態被設定成將命令選通脈衝信號輸入到該記憶體裝置之一第一輸入，該命令選通脈衝信號係用來界定在該第一資料鏈路上被輸入到該記憶體裝置的第一封包，該第一封包含有被該記憶體裝置執行的一命令；組態被設定成將資料選通脈衝信號輸入到該記憶體裝置之一第二輸入，該資料選通脈衝信號係用來界定在該第一資料鏈路上被輸入到該記憶體裝置的第二封包，該第二封包含有資料；以及組態被設定成回應該命令而將資料儲存在該記憶體之電路。
  2. 如申請專利範圍第1項之記憶體裝置，進一步包含：組態被設定成自該記憶體裝置輸出該命令選通脈衝信號之一輸出。
  3. 如申請專利範圍第2項之記憶體裝置，進一步包含：組態被設定成當自該記憶體裝置的該輸出上輸出該命令選通脈衝信號時自該記憶體裝置輸出該第一封包之一第二資料鏈路。
  4. 如申請專利範圍第1項之記憶體裝置，進一步包含：組態被設定成自該記憶體裝置輸出該資料選通脈衝信號之一輸出。
  5. 如申請專利範圍第4項之記憶體裝置，進一步包含：組態被設定成當自該記憶體裝置的在該輸出上輸出該資料選通脈衝信號時自該記憶體裝置輸出該第二封包之一第二資料鏈路。
  6. 如申請專利範圍第5項之記憶體裝置，其中當該第二封包經由該第一資料鏈路而被輸入到該記憶體裝置時，該輸出及該第二資料鏈路保持一穩態。
  7. 如申請專利範圍第1項之記憶體裝置，其中該記憶體裝置回應該命令的執行而進入一寫入模式，該寫入模式將該記憶體裝置之組態設定成將該第二封包經由該第一資料鏈路而輸入到該記憶體裝置。
  8. 如申請專利範圍第7項之記憶體裝置，其中該第一資料鏈路之組態被設定成當一第二命令選通脈衝信號被輸入到該記憶體裝置的該第一輸入上時將一第三封包經由該第一資料鏈路而輸入到該記憶體裝置，該第三封包含有被該記憶體裝置執行之一命令，且其中該記憶體裝置回應執行了該第三封包中所含的該命令而退出該寫入模式。
  9. 如申請專利範圍第7項之記憶體裝置，進一步包含： 組態被設定成保留將要被儲存在記憶體中之資料的一資料緩衝器；以及組態被設定成回應該裝置係處於該寫入模式而將該第二封包中所含的資料傳輸到該資料緩衝器之電路。
  10. 如申請專利範圍第1項之記憶體裝置，其中該第一封包包含與該記憶體裝置相關聯的一裝置位址，該裝置位址被用來將該第一封包定址到該記憶體裝置。
  11. 一種記憶體控制方法，包含下列步驟：將一被啟動的命令選通脈衝信號輸入到一記憶體裝置的該記憶體裝置之一第一輸入上，該被啟動的命令選通脈衝信號界定在該記憶體裝置的一第一資料鏈路上被輸入到該記憶體裝置之一第一封包，該第一封包含有被該記憶體裝置執行之一命令；將一被啟動的資料選通脈衝信號輸入到該記憶體裝置的該記憶體裝置之一第二輸入上，該被啟動的資料選通脈衝信號界定在該第一資料鏈路上被輸入到該記憶體裝置的一第二封包，該第二封包含有資料；以及將資料儲存在該記憶體裝置包含的記憶體中。
  12. 如申請專利範圍第11項之記憶體控制方法，進一步包含下列步驟：自該記憶體裝置的該記憶體裝置的一輸出上輸出該被啟動的命令選通脈衝信號。
  13. 如申請專利範圍第11項之記憶體控制方法，進一步包含下列步驟： 自該記憶體裝置的該記憶體裝置的一輸出上輸出一被啟動的資料選通脈衝信號。
  14. 如申請專利範圍第13項之記憶體控制方法，進一步包含下列步驟：當自該記憶體裝置的該輸出上輸出該被啟動的命令選通脈衝信號時，在該記憶體裝置的一第二資料鏈路上自該記憶體裝置輸出該第二封包。
  15. 如申請專利範圍第14項之記憶體控制方法，進一步包含下列步驟：當該第二封包經由該第一資料鏈路而被輸入到該記憶體裝置時，將該輸出及第二資料鏈路保持在一穩態。
  16. 如申請專利範圍第11項之記憶體控制方法，其中係在該第二輸入上停止啟動該資料選通脈衝信號，以便暫停在該第一資料鏈路上輸入該第二封包。
  17. 如申請專利範圍第15項之記憶體控制方法，其中係在該第二輸入上重新啟動該資料選通脈衝信號，以便恢復在該第一資料鏈路上輸入該第二封包。
  18. 一種記憶體裝置，包含：快閃記憶體；組態被設定成接收資料封包之一第一輸入；組態被設定成接收用來界定在該第一輸入上接收的資料封包的長度之選通脈衝信號之一第二輸入；組態被設定成處理被接收的資料封包並修改該快閃記憶體之電路；以及 其中在該第一輸入上接收之資料封包包括一位址封包及一寫入資料封包，該位址封包包括位址資訊，指出該快閃記憶體儲存與該寫入資料封包有關的資料之位置。
  19. 如申請專利範圍第18項之記憶體裝置，進一步包含：一時脈輸入；以及其中該電路組態被設定成：以時脈驅動輸入在該第一輸入上出現的資料，以便在該選通脈衝信號的被啟動狀態期間根據該時脈輸入的轉變而接收對應的資料封包。
  20. 如申請專利範圍第18項之記憶體裝置，其中在該第一輸入上接收的資料封包中之至少一資料封包包含用於儲存在該快閃記憶體的一連續接收的資料位元序列。
  21. 如申請專利範圍第18項之記憶體裝置，其中該選通脈衝信號之第一邊緣對應於在該第一輸入上開始出現一特定資料封包之時間；以及其中在該選通脈衝信號的該第一邊緣之後的第二邊緣對應於在該第一輸入上終止出現該特定資料封包之時間。
  22. 如申請專利範圍第18項之記憶體裝置，其中在該第一輸入上接收的資料封包包含一第一資料封包及一第二資料封包；以及其中該電路組態被設定成根據該選通脈衝信號之邏輯位準而界定該第一資料封包與該第二資料封包之出現。
  23. 如申請專利範圍第18項之記憶體裝置，進一步包含： 用來將被接收的資料封包輸出到另一記憶體裝置之一第一輸出；以及用來將該選通脈衝信號輸出到另一記憶體裝置之一第二輸出。
  24. 一種記憶體控制方法，包含下列步驟：在一第一輸入上接收資料封包；在一第二輸入上接收一選通脈衝信號，該選通脈衝信號界定該第一輸入上接收的資料封包；處理該被接收的資料封包，以便修改快閃記憶體之內容；以及其中接收資料封包包括接收一位址封包及一寫入資料封包，該位址封包包括位址資訊，指出該快閃記憶體儲存與該寫入資料封包有關的資料之位置。
  25. 如申請專利範圍第24項之記憶體控制方法，進一步包含下列步驟：接收一時脈輸入；以及根據該時脈輸入在該選通脈衝信號被啟動期間之轉變而接收該該第一輸入上之一對應的資料封包。
  26. 如申請專利範圍第24項之記憶體控制方法，其中在該第一輸入上接收資料封包之該步驟包含下列步驟：接收用於儲存在該快閃記憶體的一序列被連續傳輸的資料位元。
  27. 如申請專利範圍第24項之記憶體控制方法，進一步包含下列步驟： 識別該選通脈衝信號之一第一邊緣，該第一邊緣對應於在該第一輸入上開始出現一特定資料封包之時間；以及識別在該選通脈衝信號的該第一邊緣之後的一第二邊緣，該第二邊緣對應於在該第一輸入上終止出現該特定資料封包之時間。
  28. 如申請專利範圍第24項之記憶體控制方法，其中接收資料封包之該步驟包含接收一第一資料封包及一第二資料封包，該方法進一步包含：根據在該第二輸入上接收的該選通脈衝信號之邏輯位準而界定該第一資料封包與該第二資料封包之出現。
  29. 如申請專利範圍第24項之記憶體控制方法，進一步包含下列步驟：偵測與在該第二輸入上接收的該選通脈衝信號相關聯之一第一邊緣及一第二邊緣；該選通脈衝信號之該第一邊緣對應於在該第一輸入上接收的一命令資料封包之開始；該選通脈衝信號的在該第一邊緣之後之該第二邊緣對應於在該第一輸入上接收的該命令資料封包之終止；以及根據該命令封包中之一命令的被執行而修改該快閃記憶體的內容。
  30. 如申請專利範圍第24項之記憶體控制方法，進一步包含下列步驟：將一第一輸出上接收的資料封包輸出到一記憶體裝置；以及將一第二輸出上的該選通脈衝信號輸出到該記憶體裝 置。
  31. 如申請專利範圍第24項之記憶體控制方法，其中接收資料封包之該步驟包含接收一第一封包、一第二封包、及一第三封包，該第一封包包含用來將該第二封包中之資料寫到一分頁緩衝器之一命令；以及該第三封包指示該快閃記憶體中要被寫入該分頁緩衝器的內容之一列位址。
  32. 一種記憶體系統，包含：一控制器；以及包括快閃記憶體之一記憶體裝置；該控制器組態被設定成執行下列步驟：在一第一鏈路上將資料封包輸出到該記憶體裝置；以及在一第二鏈路上將一選通脈衝信號輸出到該記憶體裝置，該選通脈衝信號界定該第一鏈路上被輸出到該記憶體裝置的資料封包；該記憶體裝置組態被設定成執行下列步驟：接收該等資料封包；接收用來識別該等資料封包之該選通脈衝信號；以及處理該等被接收的資料封包，並修改該快閃記憶體之內容；其中該記憶體裝置在該第一鏈路上接收的資料封包包含一第一資料封包及一第二資料封包；以及 其中該記憶體裝置中之電路組態被設定成根據在該第二鏈路上接收的該選通脈衝信號之邏輯位準而界定該第一資料封包與該第二資料封包之出現。
  33. 如申請專利範圍第32項之記憶體系統，其中該選通脈衝信號之第一邊緣對應於在該第一鏈路上開始出現一特定資料封包之時間；以及其中在該選通脈衝信號的該第一邊緣之後的第二邊緣對應於在該第一鏈路上終止出現該特定資料封包之時間。
  34. 如申請專利範圍第32項之記憶體系統，其中該記憶體裝置中之電路組態被設定成接收該第一鏈路上的來自該控制器之寫入資料封包，該寫入資料封包包含用於儲存在該快閃記憶體之資料；其中該記憶體裝置中之電路組態被設定成在該第一鏈路上接收來自該控制器之命令資料封包，該命令資料封包包含一對應的命令；以及其中該記憶體裝置中之電路組態被設定成執行該命令資料封包中之該對應的命令，以便將該寫入資料封包中接收的資料寫到該快閃記憶體。
  35. 如申請專利範圍第32項之記憶體系統，其中該記憶體裝置組態被設定成：利用在該第二鏈路上自該控制器接收的該選通脈衝信號，而接收該第一鏈路上被該控制器傳輸到該記憶體裝置之命令封包；以及其中該控制器組態被設定成在一第三鏈路上將一選通脈衝信號輸出到該記憶體裝置；以及 其中該記憶體裝置組態被設定成：利用在該第三鏈路上接收的該選通脈衝信號，而接收該第一鏈路上被該控制器傳輸之資料封包，以便根據該被接收的命令封包中之一命令而儲存在該快閃記憶體。
  36. 一種記憶體裝置，包含：快閃記憶體；組態被設定成接收資料封包之一輸入；組態被設定成接收界定在該輸入上接收的資料封包的長度之至少一選通脈衝信號之至少一額外輸入；組態被設定成處理被接收的資料封包並修改該快閃記憶體之電路；以及其中在該輸入上接收之資料封包包括一命令封包及與該命令封包分開地界定之一寫入資料封包，該命令封包包括一分頁寫入命令，指出將該寫入資料封包中接收之資料寫入至該快閃記憶體。
  37. 一種記憶體控制方法，包含下列步驟：在一輸入上接收資料封包；在至少一額外輸入上接收至少一選通脈衝信號，該至少一選通脈衝信號界定該輸入上接收的資料封包；處理該被接收的資料封包，以便修改快閃記憶體之內容；以及其中接收資料封包包括接收一命令封包及一寫入資料封包，該命令封包包括一分頁寫入命令，指出將出現在該寫入資料封包中之資料寫入至該快閃記憶體。
  38. 一種記憶體裝置，包含：記憶體；一第一序列資料鏈路，組態被設定成將一個或以上的封包序列地輸入至該記憶體裝置；一第一記憶體裝置輸入，組態被設定成將一命令選通信號輸入至該記憶體裝置，該命令選通信號界定在該第一序列資料鏈路被輸入至該記憶體裝置的一第一封包，該第一封包含有一命令，可由該記憶體裝置執行且與裝置操作之寫入模式相關聯；一第二記憶體裝置輸入，組態被設定成將一資料選通信號輸入至該記憶體裝置，該資料選通信號界定在該第一序列資料鏈路被輸入至該記憶體裝置的一第二封包，該第二封包含有寫入資料；以及電路，組態被設定成回應該命令將該寫入資料儲存於該記憶體中。
  39. 一種記憶體控制方法，包含下列步驟：在記憶體裝置的第一輸入，將一被啟動的命令選通信號輸入至該記憶體裝置，該被啟動的命令選通信號界定在該記憶體裝置的第一序列資料鏈路被序列地輸入至該記憶體裝置的一第一封包，該第一封包含有一命令，可由該記憶體裝置執行且與裝置操作之寫入模式相關聯；在該記憶體裝置的第二輸入，將一被啟動的資料選通信號輸入至該記憶體裝置，該被啟動的資料選通信號界定在該第一序列資料鏈路被序列地輸入至該記憶體裝置的一 第二封包，該第二封包含有寫入資料；以及將該寫入資料儲存於記憶體。
TW097122418A 2007-07-18 2008-06-16 具有資料控制之記憶體及其控制方法 TWI466129B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/779,587 US7688652B2 (en) 2007-07-18 2007-07-18 Storage of data in memory via packet strobing

Publications (2)

Publication Number Publication Date
TW200917275A TW200917275A (en) 2009-04-16
TWI466129B true TWI466129B (zh) 2014-12-21

Family

ID=40259238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097122418A TWI466129B (zh) 2007-07-18 2008-06-16 具有資料控制之記憶體及其控制方法

Country Status (7)

Country Link
US (2) US7688652B2 (zh)
EP (1) EP2183747A4 (zh)
KR (2) KR20150038167A (zh)
CN (2) CN103761986A (zh)
CA (1) CA2693929A1 (zh)
TW (1) TWI466129B (zh)
WO (1) WO2009009865A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529291B1 (ko) 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US8521979B2 (en) 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US20090296514A1 (en) * 2008-05-29 2009-12-03 Chih-Hui Yeh Method for accessing a memory chip
US7979757B2 (en) 2008-06-03 2011-07-12 Micron Technology, Inc. Method and apparatus for testing high capacity/high bandwidth memory devices
US7855931B2 (en) 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
US8127204B2 (en) 2008-08-15 2012-02-28 Micron Technology, Inc. Memory system and method using a memory device die stacked with a logic die using data encoding, and system using the memory system
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8200925B2 (en) * 2008-10-31 2012-06-12 Mosaid Technologies Incorporated Data mirroring in serial-connected memory system
US8549209B2 (en) 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
US8521980B2 (en) 2009-07-16 2013-08-27 Mosaid Technologies Incorporated Simultaneous read and write data transfer
US8843692B2 (en) 2010-04-27 2014-09-23 Conversant Intellectual Property Management Inc. System of interconnected nonvolatile memories having automatic status packet
WO2011137541A1 (en) * 2010-05-07 2011-11-10 Mosaid Technologies Incorporated Method and apparatus for concurrently reading a plurality of memory devices using a single buffer
US8463959B2 (en) 2010-05-31 2013-06-11 Mosaid Technologies Incorporated High-speed interface for daisy-chained devices
US8400808B2 (en) 2010-12-16 2013-03-19 Micron Technology, Inc. Phase interpolators and push-pull buffers
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices
EP2856467A1 (en) * 2012-05-29 2015-04-08 MOSAID Technologies Incorporated Ring topology status indication
CN103680577A (zh) * 2012-09-11 2014-03-26 华邦电子股份有限公司 储存媒体及存取系统
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9281020B2 (en) * 2012-10-29 2016-03-08 Winbond Electronics Corp. Storage medium and accessing system utilizing the same
US9171597B2 (en) 2013-08-30 2015-10-27 Micron Technology, Inc. Apparatuses and methods for providing strobe signals to memories
KR102129968B1 (ko) 2013-11-29 2020-07-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 입출력 제어 회로
KR102251809B1 (ko) 2014-05-28 2021-05-13 삼성전자주식회사 메모리 시스템, 메모리 인터페이스 장치 및 메모리 시스템에서의 인터페이싱 방법
KR102398201B1 (ko) 2017-06-30 2022-05-17 삼성전자주식회사 프로세서의 개입 없이 단순 작업을 관리하는 스토리지 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603686B2 (en) * 2001-03-09 2003-08-05 Samsung Electronics Co., Ltd. Semiconductor memory device having different data rates in read operation and write operation
US6909643B2 (en) * 2003-04-29 2005-06-21 Hynix Semiconductor Inc. Semiconductor memory device having advanced data strobe circuit
TWI244656B (en) * 2003-04-28 2005-12-01 Hynix Semiconductor Inc Data input unit of synchronous semiconductor memory device, and data input method using the same
US7058776B2 (en) * 2002-07-30 2006-06-06 Samsung Electronics Co., Ltd. Asynchronous memory using source synchronous transfer and system employing the same
US7126874B2 (en) * 2004-08-31 2006-10-24 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
TWI271748B (en) * 2003-12-15 2007-01-21 Hynix Semiconductor Inc Circuit for generating data strobe signal in semiconductor device and method thereof

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1012440B (it) * 1974-05-16 1977-03-10 Honeywell Inf Systems Apparato di controllo dei canali di ingresso e uscita delle informa zioni di un calcolatore
US4174536A (en) 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
JPS58169383A (ja) 1982-03-30 1983-10-05 Fujitsu Ltd 半導体記憶装置
JPS60193193A (ja) 1984-03-13 1985-10-01 Toshiba Corp メモリｌｓｉ
US4683555A (en) 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
JPS62152050A (ja) 1985-12-26 1987-07-07 Nec Corp 半導体メモリ
JPS63113624A (ja) 1986-10-30 1988-05-18 Tokyo Electric Co Ltd 電子秤のプリンタインタ−フエ−ス
DE69030858T2 (de) 1989-03-15 1998-01-29 Oki Electric Ind Co Ltd Serielleingabe-parallelausgabe-umwandlungsschaltung
US5243703A (en) 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
US5319598A (en) 1990-12-10 1994-06-07 Hughes Aircraft Company Nonvolatile serially programmable devices
US5237218A (en) 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
KR950012019B1 (ko) 1992-10-02 1995-10-13 삼성전자주식회사 반도체메모리장치의 데이타출력버퍼
JPH06275069A (ja) 1993-03-20 1994-09-30 Hitachi Ltd シリアルメモリ
US5452259A (en) 1993-11-15 1995-09-19 Micron Technology Inc. Multiport memory with pipelined serial input
US5596724A (en) 1994-02-04 1997-01-21 Advanced Micro Devices Input/output data port with a parallel and serial interface
US5878240A (en) 1995-05-11 1999-03-02 Lucent Technologies, Inc. System and method for providing high speed memory access in a multiprocessor, multimemory environment
JP2817672B2 (ja) 1995-08-11 1998-10-30 日本電気株式会社 半導体メモリ
KR0164395B1 (ko) 1995-09-11 1999-02-18 김광호 반도체 메모리 장치와 그 리이드 및 라이트 방법
JP3693721B2 (ja) 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
KR0170723B1 (ko) 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5938750A (en) 1996-06-28 1999-08-17 Intel Corporation Method and apparatus for a memory card bus design
WO1998013828A1 (fr) 1996-09-26 1998-04-02 Mitsubishi Denki Kabushiki Kaisha Memoire a semi-conducteur du type synchrone
KR100258859B1 (ko) 1997-04-30 2000-06-15 김영환 메모리의 데이터 출력 버퍼
US5964857A (en) 1997-05-30 1999-10-12 Quality Semiconductor, Inc. Priority encoder for a content addressable memory system
JPH1166874A (ja) 1997-08-08 1999-03-09 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP4039532B2 (ja) 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6102963A (en) 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
WO1999045460A2 (en) 1998-03-02 1999-09-10 Lexar Media, Inc. Flash memory card with enhanced operating mode detection and user-friendly interfacing system
US6304921B1 (en) 1998-12-07 2001-10-16 Motorola Inc. System for serial peripheral interface with embedded addressing circuit for providing portion of an address for peripheral devices
US7130958B2 (en) 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
JP4397076B2 (ja) 1999-08-20 2010-01-13 株式会社ルネサステクノロジ 半導体装置
US20050160218A1 (en) 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
WO2001069411A2 (en) 2000-03-10 2001-09-20 Arc International Plc Memory interface and method of interfacing between functional entities
US6807613B1 (en) 2000-08-21 2004-10-19 Mircon Technology, Inc. Synchronized write data on a high speed memory bus
US6449213B1 (en) 2000-09-18 2002-09-10 Intel Corporation Memory interface having source-synchronous command/address signaling
US6996644B2 (en) 2001-06-06 2006-02-07 Conexant Systems, Inc. Apparatus and methods for initializing integrated circuit addresses
US6763426B1 (en) 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
US7062601B2 (en) 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
KR100499686B1 (ko) 2002-07-23 2005-07-07 주식회사 디지털웨이 메모리 확장 가능한 휴대용 플래쉬 메모리 장치
US7032039B2 (en) 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
US7308524B2 (en) 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US7194581B2 (en) * 2003-06-03 2007-03-20 Intel Corporation Memory channel with hot add/remove
TWI252494B (en) 2003-06-11 2006-04-01 Samsung Electronics Co Ltd Memory system with reduced pin count
KR100542712B1 (ko) 2003-08-25 2006-01-11 주식회사 하이닉스반도체 동기형 디램의 라이트 패스 구조
DE10339787B4 (de) 2003-08-28 2005-11-03 Infineon Technologies Ag Speichermodul
IES20030722A2 (en) 2003-10-01 2005-04-06 Yqa Now Ltd A data storage device
US7433258B2 (en) 2003-10-10 2008-10-07 Datasecure Llc. Posted precharge and multiple open-page RAM architecture
US20050138267A1 (en) 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
US7031221B2 (en) 2003-12-30 2006-04-18 Intel Corporation Fixed phase clock and strobe signals in daisy chained chips
US7254663B2 (en) 2004-07-22 2007-08-07 International Business Machines Corporation Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes
US7457156B2 (en) 2004-09-02 2008-11-25 Micron Technology, Inc. NAND flash depletion cell structure
US7334070B2 (en) 2004-10-29 2008-02-19 International Business Machines Corporation Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels
WO2006080065A1 (ja) 2005-01-27 2006-08-03 Spansion Llc 記憶装置、およびその制御方法
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US20070165457A1 (en) 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
WO2007036050A1 (en) 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
US7499369B2 (en) 2006-07-19 2009-03-03 Sandisk Corporation Method of high-performance flash memory data transfer
US8407395B2 (en) * 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
US7889578B2 (en) * 2007-10-17 2011-02-15 Mosaid Technologies Incorporated Single-strobe operation of memory devices
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US8594110B2 (en) * 2008-01-11 2013-11-26 Mosaid Technologies Incorporated Ring-of-clusters network topologies
US7894294B2 (en) * 2008-01-23 2011-02-22 Mosaid Technologies Incorporated Operational mode control in serial-connected memory based on identifier
US8139390B2 (en) * 2008-07-08 2012-03-20 Mosaid Technologies Incorporated Mixed data rates in memory devices and systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603686B2 (en) * 2001-03-09 2003-08-05 Samsung Electronics Co., Ltd. Semiconductor memory device having different data rates in read operation and write operation
US7058776B2 (en) * 2002-07-30 2006-06-06 Samsung Electronics Co., Ltd. Asynchronous memory using source synchronous transfer and system employing the same
TWI244656B (en) * 2003-04-28 2005-12-01 Hynix Semiconductor Inc Data input unit of synchronous semiconductor memory device, and data input method using the same
US6909643B2 (en) * 2003-04-29 2005-06-21 Hynix Semiconductor Inc. Semiconductor memory device having advanced data strobe circuit
TWI271748B (en) * 2003-12-15 2007-01-21 Hynix Semiconductor Inc Circuit for generating data strobe signal in semiconductor device and method thereof
US7126874B2 (en) * 2004-08-31 2006-10-24 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
US7187617B2 (en) * 2004-08-31 2007-03-06 Micron Technology, Inc. Memory system and method for strobing data, command and address signals
US7245553B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Memory system and method for strobing data, command and address signals

Also Published As

Publication number Publication date
CN103761986A (zh) 2014-04-30
US20100202224A1 (en) 2010-08-12
KR20150038167A (ko) 2015-04-08
US8144528B2 (en) 2012-03-27
KR20100046005A (ko) 2010-05-04
CN101849262A (zh) 2010-09-29
EP2183747A1 (en) 2010-05-12
WO2009009865A8 (en) 2010-03-04
TW200917275A (en) 2009-04-16
US20090021992A1 (en) 2009-01-22
CN101849262B (zh) 2014-03-26
CA2693929A1 (en) 2009-01-22
WO2009009865A1 (en) 2009-01-22
US7688652B2 (en) 2010-03-30
EP2183747A4 (en) 2011-07-13

Similar Documents

Publication Publication Date Title
TWI466129B (zh) 具有資料控制之記憶體及其控制方法
US9779804B2 (en) Flash memory system
US7925854B2 (en) System and method of operating memory devices of mixed type
CA2623747C (en) Multiple independent serial link memory
TW201030746A (en) A bridging device having a configurable virtual page size
WO2008067658A1 (en) System and method of operating memory devices of mixed type
EP1774529B1 (en) Fuse data storage system using core memory
JP2006107691A (ja) 半導体メモリ装置、そのパッケージ及びそれを用いたメモリカード
JP2003317489A (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
JP2005182996A (ja) 同期式フラッシュメモリ装置及びその動作方法
CN108538332B (zh) 与非门闪存的读取方法
JP2021152779A (ja) 半導体記憶装置
JP2001344981A (ja) 不揮発性半導体記憶装置
CN117075798A (zh) 一种eMMC阵列读操作数据对齐控制装置及其控制方法