CN103680577A - 储存媒体及存取系统 - Google Patents
储存媒体及存取系统 Download PDFInfo
- Publication number
- CN103680577A CN103680577A CN201210334032.6A CN201210334032A CN103680577A CN 103680577 A CN103680577 A CN 103680577A CN 201210334032 A CN201210334032 A CN 201210334032A CN 103680577 A CN103680577 A CN 103680577A
- Authority
- CN
- China
- Prior art keywords
- unit
- memory cell
- data
- row
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种储存媒体包括多个存储单元、一控制单元、一行解码单元、一列解码单元以及一读取单元。每一存储单元具有至少十六存储胞。所述多个存储胞耦接一字元线以及多个位线。控制单元根据读取指令,接收一第一位址信息,并根据第一位址信息,产生一行读取信号以及一列读取信号。行解码单元根据行读取信号,致能字元线。列解码单元根据列读取信号,致能位线,用以输出该十六存储胞所储存的多个存储资料元。读取单元处理存储资料元,用以产生多个读取资料元。控制单元以串列方式,依序输出读取资料元予存储器控制器。
Description
技术领域
本发明是有关于一种储存媒体,特别是有关于一种利用一串列周边介面(Serial Peripheral Interface;SPI)进行资料传输的储存媒体。
背景技术
一般而言,储存媒体可分成挥发性存储器(Volatile memory)以及非挥发性存储器(Non-Volatile memory)。当电源供应中断后,存储器所储存的资料便会消失的存储器称为挥发性存储器。相较于挥发性存储器,由于非挥发性存储器所储存的资料并不会因电源供应中断而消失,因此,非挥发性存储器成为各种可携式数位装置的储存媒体。常见的非挥发性存储器包括,唯读存储器(Read-only memory;ROM)、可规化式唯读存储器(Programmable read-onlymemory;PROM)、可擦可规化式唯读存储器(Erasable programmable read onlymemory;EPROM)、可电擦可规化式唯读存储器(Electrically erasableprogrammable read only memory;EEPROM)以及快闪存储器(Flash memory)。
发明内容
本发明提供一种储存媒体,用以与一存储器控制器进行资料传输。存储器控制器提供一读取指令。本发明的储存媒体包括多个存储单元、一控制单元、一行解码单元、一列解码单元以及一读取单元。每一存储单元具有至少十六存储胞。所述多个存储胞耦接一字元线以及多个位线。控制单元根据读取指令,接收一第一位址信息,并根据第一位址信息,产生一行读取信号以及一列读取信号。行解码单元根据行读取信号,致能字元线。列解码单元根据列读取信号,致能位线,用以输出所述十六存储胞所储存的多个存储资料元。读取单元处理存储资料元,用以产生多个读取资料元。控制单元以串列方式,依序输出多个读取资料元予存储器控制器。
本发明更提供一种存取系统,包括一存储器控制器以及一储存媒体。存储器控制器提供一读取指令以及一第一位址信息。储存媒体根据第一位址信息,以串列方式依序输出至少十六读取资料元予存储器控制器,并包括多个存储单元、一控制单元、一行解码单元、一列解码单元以及一读取单元。每一存储单元具有至少十六存储胞。所述多个存储胞耦接一字元线以及多个位线。控制单元根据读取指令及第一位址信息,产生一行读取信号以及一列读取信号。行解码单元根据行读取信号,致能字元线。列解码单元根据列读取信号,致能位线,用以输出所述十六存储胞所储存的多个存储资料元。读取单元处理多个存储资料元,用以产生多个读取资料元。控制单元以串列方式,依序输出多个读取资料元予存储器控制器。
为让本发明的特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1为本发明的存取系统的一可能示意图。
图2为本发明的存储阵列的示意图。
附图标号:
100:存取系统; 110:存储器控制器;
120:储存媒体; 130:串列周边介面;
121:控制单元; 122:行解码单元;
123:存储阵列; 124:列解码单元;
125:读取单元; 200:存储胞;
SRR:行读取信号; SCR:列读取信号;
SRW:行写入信号; SCw:列写入信号;
CLK、/CS、IO0~IO3:接脚;
WL1~WLn:字元线;
BL11~BL116、BL21~BL216、BLM1~BLM16:位线;
MU11~MUnM:存储单元。
具体实施方式
图1为本发明的存取系统的一可能示意图。如图所示,存取系统100包括一存储器控制器110以及一储存媒体120。存储器控制器110存取储存媒体120。在一可能实施例中,储存媒体120是以一串列周边介面(Serial PeripheralInterface;SPI)130与该存储器控制器进行资料传输。串列周边介面130具有接脚CLK、/CS、IO0~IO3。接脚CLK用以传送一时脉信号(Clock signal)。接脚/CS用以传送一晶片选择信号(Chip select signal)。接脚IO0~IO3用以传送指令封包、位址封包及资料封包。另外,本发明并不限定储存媒体120的种类。在本实施例中,储存媒体120为一非挥发性存储器,如快闪存储器。
在一读取模式下,存储器控制器110透过接脚IO0~IO3提供一读取指令以及一读取位址信息予储存媒体120。储存媒体120根据读取指令及读取位址信息,以串列方式依序输出至少十六位元的资料(即读取资料元)予存储器控制器110。在一写入模式下,存储器控制器110提供一写入指令以及一写入位址信息。储存媒体120根据写入指令及写入位址信息,储存相对应的资料。
在本实施例中,储存媒体120透过接脚IO0~IO3接收读取位址信息或写入位址信息。在写入模式下,接脚IO0~IO3接收存储器控制器110所提供的一写入资料。在读取模式下,接脚IO0~IO3输出至少十六读取资料元予存储器控制器110。在一可能实施例中,接脚IO0~IO3的至少一者输出读取资料元予存储器控制器110。
针对每一位址信息,储存媒体120提供至少十六位元的资料予存储器控制器110,故可增加存储器控制器110与储存媒体120间的传输时间。
在本实施例中,储存媒体120包括一控制单元121、一行解码单元122、一存储阵列123、一列解码单元124以及一读取单元125。控制单元121分辨存储器控制器110所提供的指令(如读取指令或写入指令),并根据分辨后的结果,产生相对应的控制信号。在一可能实施例中,控制单元121为一SPI命令控制逻辑电路(command control logic)。
在读取模式下,存储器控制器110提供一读取指令及一读取位址信息。控制单元121根据读取指令及读取位址信息产生一行读取信号SRR以及一列读取信号SCR。在一写入模式下,存储器控制器110提供一写入指令及一写入位址信息。控制单元121根据写入指令及写入位址信息,产生一行写入信号SRW以及一列写入信号SCw。
行解码单元122根据控制单元121的输出(SRR或SRW)致能存储阵列123内的一字元线(word line)。在一可能实施例中,行解码单元122具有一计数器(未显示),用以依序致能存储阵列123内的字元线。
列解码单元124根据控制单元121的输出(SCR或SCW)致能存储阵列123内的多个位线(bit lines),用以输出被致能的位线所对应的存储胞所储存的资料,或是储存资料于被致能的位线所对应的存储胞中。本发明并不限定被致能的位线的数量。在本实施例中,列解码单元124每次致能十六条位线,用以存取十六个存储资料元。在其它实施例中,列解码单元124每次致能三十二或是六十四条字元线。
在一读取模式下,列解码单元124输出被致能的位线所对应的存储胞所储存的资料元。在一可能实施例中,列解码单元124所输出的资料元的数量为16的倍数。
在一写入模式下,控制单元121接收存储器控制器110所提供的一写入资料。列解码单元124每次将至少一外部资料元写入十六存储胞中的至少一存储胞。本发明并不限定列解码单元124每次写入的资料元数量。在一可能实施例中,列解码单元124将十六个外部资料元一对一地同时写入十六个存储胞中,或是将十六个资料元分成两群组,每群组具有八个资料元。在此例中,列解码单元124先将一群组的资料元写入相对应的存储胞,然后再将另一群组的资料元写入相对应的存储胞中。在其它实施例中,列解码单元124每次写入二、四或六个外部资料元于相对应的存储胞中。
读取单元125处理列解码单元124所输出的至少十六存储资料元,用以产生多个读取资料元。在一可能实施例中,读取单元125检测列解码单元124所输出的至少十六存储资料元,用以得知存储资料元为0或1。在本实施例中,读取单元125放大存储资料元,再将放大结果透过控制单元121,以串列方式依序提供予存储器控制器110。
本发明并不限定读取单元125的内部架构。在一可能实施例中,读取单元125具有至少十六个检测放大器(未显示)以及至少十六个闩锁器(未显示)。所述多个检测放大器放大存储胞所储存的存储资料元,用以产生多个读取资料元。该多个闩锁器储存所述多个读取资料元,并以串列方式,依序输出该等读取资料元。在本实施例中,放大器及闩锁器的数量相同于被致能的位线的数量。
图2为本发明的存储阵列的示意图。如图所示,存储阵列123包括多个字元线WL1~WLn、多个位线BL11~BL116、BL21~BL216、BLM1~BLM16以及多个存储胞200。每一存储胞200耦接一相对应的字元线及位线。
在本实施例中,同一字元线上的每十六个存储胞构成一存储单元。举例而言,字元线WL1与位线BL11~BL116的存储胞构成存储单元MU11。在其它实施例中,每一存储单元的存储胞数量为16的倍数。举例而言,每一存储单元具有三十二或六十四个存储胞。
在本实施例中,每一存储单元对应一位址信息。假设,读取位址信息为000000000000000000000000。控制单元121根据读取位址信息,产生行读取信号SRR及行读取信号SCR。行解码单元122根据行读取信号SRR,致能字元线WL1。列解码单元124根据列读取信号SCR,致能位线BL11~BL116,用以输出存储单元MU11所储存的十六个存储元。
在本实施例中,每一存储单元的存储胞数量与读取单元125内的检测放大器及闩锁器的数量相同,但并非用以限制本发明。在其它实施例中,读取单元125内的检测放大器及闩锁器的数量可能小于每一存储单元的存储胞数量,只要读取单元125内的检测放大器及闩锁器足以处理存储单元的存储胞所储存的资料元。
针对每一位址信息,本发明可提供至少十六位元的资料,故可大幅增加资料传输的速度,并且不需额外增加位址接脚的数量,因此,可维持储存媒体的尺寸。再者,本发明只需提供单一信息(如位址信息),而不需提供其它的信息(如递增信息),便可使储存媒体120输出至少十六位元的资料,因此,并不会增加存取的复杂度。
除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视申请专利范围所界定者为准。
Claims (17)
1.一种储存媒体,用以与一存储器控制器进行资料传输,所述存储器控制器提供一读取指令,其特征是,所述储存媒体包括:
多个存储单元,每一存储单元具有至少十六存储胞,所述十六存储胞耦接一字元线以及多个位线;
一控制单元,根据所述读取指令,接收一第一位址信息,并根据所述第一位址信息,产生一行读取信号以及一列读取信号;
一行解码单元,根据所述行读取信号,致能所述字元线;
一列解码单元,根据所述列读取信号,致能所述多个位线,用以输出所述十六存储胞所储存的多个存储资料元;以及
一读取单元,处理所述多个存储资料元,用以产生多个读取资料元,其中所述控制单元以串列方式,依序输出所述多个读取资料元予所述存储器控制器。
2.如权利要求1所述的储存媒体,其特征是,所述储存媒体更包括:
至少一接脚,用以接收所述第一位址信息。
3.如权利要求1所述的储存媒体,其特征是,所述读取单元包括:
至少十六放大器,放大所述多个存储资料元,用以产生所述多个读取资料元;以及
至少十六闩锁器,储存所述多个读取资料元,并以串列方式,依序输出所述多个读取资料元。
4.如权利要求3所述的储存媒体,其特征是,所述多个放大器及闩锁器的数量相同,并相同于每一存储单元的存储胞数量。
5.如权利要求1所述的储存媒体,其特征是,每一存储单元的存储胞数量为16的倍数。
6.如权利要求1所述的储存媒体,其特征是,当所述存储器控制器提供一写入指令时,所述控制单元根据所述写入指令,接收一第二位址信息,并根据所述第二位址信息,产生一行写入信号以及一列写入信号;所述行解码单元根据所述行写入信号,致能所述字元线;所述列解码单元根据所述列写入信号,致能所述多个位线,用以将十六外部资料元写入所述十六存储胞。
7.如权利要求6所述的储存媒体,其特征是,所述列解码单元将所述多个外部资料元同时写入所述十六存储胞。
8.如权利要求6所述的储存媒体,其特征是,所述列解码单元每次将至少一外部资料元写入所述十六存储胞中的至少一存储胞。
9.一种存取系统,其特征是,所述存取系统包括:
一存储器控制器,用以提供一读取指令以及一第一位址信息;以及
一储存媒体,根据所述读取指令及所述第一位址信息,以串列方式依序输出至少十六读取资料元予所述存储器控制器,并包括:
多个存储单元,每一存储单元具有至少十六存储胞,所述十六存储胞耦接一字元线以及多个位线;
一控制单元,根据所述读取指令,接收所述第一位址信息,并根据所述多个一位址信息,产生一行读取信号以及一列读取信号;
一行解码单元,根据所述行读取信号,致能所述字元线;
一列解码单元,根据所述列读取信号,致能所述多个位线,用以输出所述十六存储胞所储存的多个存储资料元;以及
一读取单元,处理所述多个存储资料元,用以产生所述多个读取资料元。
10.如权利要求9所述的存取系统,其特征是,所述储存媒体更包括:
至少一接脚,用以接收所述第一位址信息。
11.如权利要求9所述的存取系统,其特征是,所述读取单元包括:
至少十六放大器,放大所述多个存储资料元,用以产生所述多个读取资料元;以及
至少十六闩锁器,储存所述多个读取资料元,并以串列方式,依序输出所述多个读取资料元。
12.如权利要求11所述的存取系统,其特征是,所述多个放大器及闩锁器的数量相同,并相同于每一存储单元的存储胞数量。
13.如权利要求9所述的存取系统,其特征是,每一存储单元的存储胞数量为16的倍数。
14.如权利要求9所述的存取系统,其特征是,当所述存储器控制器提供一写入指令时,所述控制单元根据所述写入指令,接收一第二位址信息,并根据所述第二位址信息,产生一行写入信号以及一列写入信号;所述行解码单元根据上述行写入信号,致能所述字元线;所述列解码单元根据所述列写入信号,致能所述多个位线,用以将十六外部资料元写入所述十六存储胞。
15.如权利要求14所述的存取系统,其特征是,所述列解码单元将所述多个外部资料元同时写入所述十六存储胞。
16.如权利要求14所述的存取系统,其特征是,所述列解码单元每次将至少一外部资料元写入所述十六存储胞中的至少一存储胞。
17.如权利要求9所述的存取系统,其特征是,所述储存媒体是以一串列周边介面与所述存储器控制器进行资料传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210334032.6A CN103680577A (zh) | 2012-09-11 | 2012-09-11 | 储存媒体及存取系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210334032.6A CN103680577A (zh) | 2012-09-11 | 2012-09-11 | 储存媒体及存取系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103680577A true CN103680577A (zh) | 2014-03-26 |
Family
ID=50317903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210334032.6A Pending CN103680577A (zh) | 2012-09-11 | 2012-09-11 | 储存媒体及存取系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103680577A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108958639A (zh) * | 2017-05-19 | 2018-12-07 | 华邦电子股份有限公司 | 快闪存储器存储装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101236776A (zh) * | 2008-02-26 | 2008-08-06 | 北京芯技佳易微电子科技有限公司 | 一种串行接口快闪存储器及其设计方法 |
US20100182856A1 (en) * | 2009-01-16 | 2010-07-22 | Elpida Memory, Inc. | Semiconductor memory device and read wait time adjustment method thereof, memory system, and semiconductor device |
US20100202224A1 (en) * | 2007-07-18 | 2010-08-12 | Hakjune Oh | Memory with data control |
-
2012
- 2012-09-11 CN CN201210334032.6A patent/CN103680577A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100202224A1 (en) * | 2007-07-18 | 2010-08-12 | Hakjune Oh | Memory with data control |
CN101236776A (zh) * | 2008-02-26 | 2008-08-06 | 北京芯技佳易微电子科技有限公司 | 一种串行接口快闪存储器及其设计方法 |
US20100182856A1 (en) * | 2009-01-16 | 2010-07-22 | Elpida Memory, Inc. | Semiconductor memory device and read wait time adjustment method thereof, memory system, and semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108958639A (zh) * | 2017-05-19 | 2018-12-07 | 华邦电子股份有限公司 | 快闪存储器存储装置 |
CN108958639B (zh) * | 2017-05-19 | 2021-07-06 | 华邦电子股份有限公司 | 快闪存储器存储装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3403184B1 (en) | Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory | |
TWI700585B (zh) | 半導體裝置及包含該半導體裝置的記憶體系統 | |
CN101105980B (zh) | 具有自测试功能的存储器控制器及其测试方法 | |
CN103390422A (zh) | 具有多个温度传感器的动态随机存取存储器及其控制方法 | |
US9361961B2 (en) | Memory device and memory system including the same | |
US10490238B2 (en) | Serializer and memory device including the same | |
US20210208815A1 (en) | Storage device and operating method thereof | |
CN108962304A (zh) | 存储装置及其操作方法 | |
US20210043240A1 (en) | Non-volatile memory device, controller and memory system | |
CN104391799A (zh) | 内存装置中的内存访问控制 | |
US9640245B2 (en) | Semiconductor device and operating method thereof | |
US9401193B2 (en) | Memory device refreshing word line accessed in previous write operation | |
KR101861647B1 (ko) | 메모리 시스템 및 그 리프레시 제어 방법 | |
CN103680577A (zh) | 储存媒体及存取系统 | |
CN103514956A (zh) | 半导体存储器元件及其测试方法 | |
US20230025899A1 (en) | Processing-in-memory(pim) device | |
US11474787B2 (en) | Processing-in-memory (PIM) devices | |
US11681578B2 (en) | Apparatuses, systems, and methods for multi-pump error correction | |
TWI529739B (zh) | 儲存媒體及存取系統 | |
CN101494090B (zh) | 存储器存取控制方法 | |
JP2014149669A (ja) | 半導体記憶装置 | |
CN213241941U (zh) | 一种新的eeprom存储阵列保护装置 | |
US11537323B2 (en) | Processing-in-memory (PIM) device | |
US20210208877A1 (en) | Processing-in-memory (pim) device | |
US11163638B2 (en) | Memory device for swapping data and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |