TWI464861B - 使用微機電系統開關之靜電放電保護技術 - Google Patents
使用微機電系統開關之靜電放電保護技術 Download PDFInfo
- Publication number
- TWI464861B TWI464861B TW098122092A TW98122092A TWI464861B TW I464861 B TWI464861 B TW I464861B TW 098122092 A TW098122092 A TW 098122092A TW 98122092 A TW98122092 A TW 98122092A TW I464861 B TWI464861 B TW I464861B
- Authority
- TW
- Taiwan
- Prior art keywords
- interface circuit
- mems switch
- input pad
- mems
- transistor
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 5
- 239000010439 graphite Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
- H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Elimination Of Static Electricity (AREA)
Description
本發明的實施例係有關於電路。更具體而言,本發明的實施例係有關於保護電路免於靜電放電損傷之方法及電路。
許多積體電路(IC)之主要的可靠度問題是靜電放電(ESD)。在ESD事件期間,大量的電荷在相當短的時間內從一物體(例如人、傳輸線或金屬件)轉移至另一物體(例如IC),其造成峰值電流,而峰值電流對IC會造成顯著的傷害。舉例而言,ESD損害可包含:閘極-氧化物崩潰、在閘極氧化物中形成空洞、及/或互連的熔化及汽化。注意,用以測試IC對於ESD事件的恢復力之一般模型是人體模型,其中,受測IC必須承受10-30ns的上升時間之1.3A的峰值電流。另一廣泛使用的ESD要求為IC在任何接腳上承受2000V的能力。
圖1是方塊圖,顯示例如輸入/輸出電路之現有的介面電路110。在此電路中,ESD可以經由輸入墊110而被注入。當此事件可以傷害二電晶體112或其中任一電晶體時,n型下拉電晶體112-2典型上對ESD更敏感。圖2進一步說明此電晶體,圖2是方塊圖,顯示現有介面電路200中的寄生效應。注意,在與n型電晶體112-2有關的此電路中有二個「寄生」裝置,其包含:橫跨n通道之橫向npn雙極電晶體以及在汲極(輸入墊110)與基底210(接地)之間(亦即,在n+
區與n型電晶體112-2的p基底之間)的反向二極體。
在某些現有的CMOS介面電路中,與n型電晶體112-2有關的寄生雙極電晶體經由所謂的「驟回(snapback)」機構而提供ESD保護。這被顯示於圖3中,圖3是現有電晶體之電流310的圖形,而電流310成為電壓312的函數。忽略第二階效應(例如n-閘極自舉(bootstrapping)),在ESD事件期間,驟回機構基本上密集地開啟n型電晶體112-2中的n通道(圖2)並允許其能夠將電荷導至地面。注意,只要n-型電晶體112-2的驟回電壓(圖2)小於與n型電晶體112-2有關之寄生二極體的崩潰電壓(圖2),則驟回機構可以提供ESD保護。
但不幸地,隨著裝置的尺寸縮小,閘極氧化物厚度及pn接面寬度也減小,其允許具有更少能量及更低電壓的ESD事件能夠傷害或損毀IC。此外,對於關鍵尺寸小於或等於250nm的技術而言,寄生二極體的崩潰電壓變成小於驟回電壓,藉以將寄生逆向pn接面的崩潰轉換成用於n型電晶體之主ESD保護裝置,這通常是不足夠的。
結果,常常在IC的輸入墊、輸出墊、及功率墊之周圍附近增設保護電路,以提供有效的ESD保護。舉例而言,在典型的介面電路中,包含有非寄生二極體以供ESD保護。這被顯示於圖4中,圖4為方塊圖,顯示現有的介面電路400。典型上,二極體410必須能夠承受可在ESD事件期間發生的大電流(注意,橫跨n型電晶體的二極體係用作為分流器(shunt)並使所有的電流流出)。但是,使用現有的製程,最終的二極體會佔據與n型電晶體112-2一般多的面積,其會顯著地增加IC的成本。
因此,需要電路及技術以保護例如介面電路之電路免於ESD傷害,而無上述問題。
本發明的一個實施例提供介面電路,其包含輸入墊、控制節點及具有三個端子的電晶體。第一端子係電耦合至輸入墊,第二端子係電耦合至控制節點。此外,介面電路包含電耦合至輸入墊和控制節點之微機電系統(MEMS)開關,其中,MEMS開關與電晶體並聯。在沒有電壓被施加至MEMS開關的控制端子時,MEMS開關閉合,藉以使輸入墊與控制節點電耦合。此外,當電壓被施加至MEMS開關的控制端時,MEMS開關開啟,藉以使輸入墊與控制節點解除電耦合。
在某些實施例中,MEMS開關係組構來保護電晶體免於靜電放電(ESD)。
在某些實施例中,介面電路包含控制電路以提供電壓。當供應電壓被提供給介面電路時,此控制電路可以提供電壓。此外,控制電路包含電荷泵。在這些實施例中,電壓可大於介面電路的供應電壓。
在某些實施例中,控制節點係組構來電耦合至接地或供應電壓。
此外,電晶體可為n型。
在某些實施例中,介面電路係配置於積體電路上。此外,MEMS開關可至少部份地配置於積體電路的金屬層中。
在某些實施例中,MEMS開關包含藉由中間層而被分開的二金屬接點。此中間層可具有小於5Ω/□(每平方歐姆)的薄片電阻率。此外,中間層可具有大於2Ω/□的薄片電阻率。在某些實施例中,中間層包含:石墨、金屬矽化物材料、n型矽、p型矽、及/或經摻雜的多晶矽。注意,中間層可防止MEMS開關中之金屬對金屬的接觸。
在某些實施例中,MEMS開關包含薄膜開關架構及/或懸臂開關架構。此外,MEMS開關可具有垂直組態、水平組態、或這些組態的組合。注意,垂直組態實質上係在介面電路的平面外對齊,而水平組態實質上係在介面電路的平面中對齊。
在某些實施例中,在沒有供應電壓被施加至介面電路時,MEMS開關閉合。
另一實施例提供含有代表介面電路的資料之電腦可讀取媒體。
另一實施例提供積體電路。
另一實施例提供保護介面電路中之電晶體免於ESD的方法。在此方法期間,在沒有電壓被供應至MEMS開關的控制端子時,其中,閉合的MEMS開關使介面電路中的輸入墊電耦合至控制節點,電晶體的二端子係經由閉合的MEMS開關而彼此電耦合,而閉合的MEMS開關係與電晶體並聯。然後,電壓被施加至MEMS開關以開啟MEMS開關,當供應電壓被提供給介面電路時,藉以將電晶體的二端子解除電耦合,以及,使輸入墊與控制節點解除電耦合。
下述說明使任何習於此技藝者能夠實施及使用本發明,且以特定應用及其需求的上下文來提供說明。對於習於此技藝者而言,將會很容易明白所揭示的實施例之不同修改,在不違離本發明的精神及範圍之下,在此所界定的一般原理可以應用至其它實施例及應用。因而,本發明不限於所示的實施例,而是要依據與在此所揭示的原理及特點一致之最寬廣的範圍。
說明介面電路、方法、包含介面電路之積體電路(IC)、及含有代表介面電路的資料之電腦可讀取媒體的實施例。在此介面電路中,可以使用微機電系統(MEMS)開關以保護電耦合至輸入墊及控制節點(其可耦合至供應電壓(Vdd)或接地)之電晶體免於靜電放電(ESD)。特別是,MEMS開關可以與電晶體並聯地耦合至輸入墊及控制節點。在沒有電壓被施加至MEMS開關的控制端子時(舉例而言,在沒有供應電壓下,亦即,當供應電壓並未被施加至介面電路時,沒有電壓被施加至控制端子),MEMS開關閉合,以使得其電耦合輸入墊與控制節點。(因而,MEMS開關的預設狀態為使輸入墊電耦合至接地,因此,之後這被稱為「正常接地」組態)。此外,當電壓被施加至MEMS開關的控制端子(舉例而言,藉由控制電路)時,MEMS開關開啟,使得輸入墊與控制節點解除電耦合。
在某些實施例中,MEMS開關包含由中間層所分離的二個金屬接點。此中間層可防止MEMS開關中之金屬對金屬的接觸。
藉由使用具有「正常接地」組態(亦即,電耦合輸入墊與控制節點(例如接地、供應電壓、或二者))之MEMS開關,可以保護介面電路免於ESD。此外,相較於二極體,MEMS開關可以提供增進的ESD保護能力,以及,在IC中佔據顯著地更少的面積,因而增進可靠度及降低成本。
在後述的說明中,使用提供可逆、虛擬之分流至接地的MEMS開關作為IC中之ESD保護的說明例。但是,各種的機械開關可被用於介面電路中或配置於包含介面電路之IC上,介面電路包含奈米機電系統(NEMS)開關。
現在說明包含MEMS開關的電路之實施例,當電路並未作用時,例如,當供應電壓及/或接地並未電耦合至電路時,MEMS開關具有正常接地組態,並且,在電路被供予電源之後斷開此連接。此係顯示於圖5中,其係顯示例舉介面電路500的方塊圖。
在此電路中,MEMS開關510-2使n型電晶體112-2的汲極和源極端子分流,且選加的MEMS開關510-1可使p型電晶體112-1的源極和汲極端子分流。假使ESD事件發生,則電流突波具有經由MEMS開關510-2而至接地之直接、低電阻路徑,並且,保護n型電晶體112-2。(類似地,MEMS開關510-1可保護p型電晶體112-1)。此外,當電壓512(由控制電路514所提供)被施加至任一MEMS開關510時,當這些開關中之任一開關的狀態變成開啟時,相對應的分路斷開。舉例而言,在初始供電(power-up)期間(當包含介面電路500的IC係首先電耦合至供應電壓及/或接地時),藉由施加電壓512而使MEMS開關510移至斷開位置,藉以致使介面電路500能夠正常操作。
注意,MEMS開關510的狀態可以從閉合變成斷開一次、幾次、或是每當關閉介面電路500的電源時。因此,在沒有供應電壓被施加至介面電路500時,MEMS開關510可以閉合。舉例而言,在沒有電壓512時,MEMS開關510可以閉合。但是,在其它實施例中,MEMS開關510可具有二穩定位置(斷開及閉合),並且,當改變例如斷開狀態時僅需電壓512。
在某些實施例中,電壓512係小於或等於供應給介面電路500的供應電壓。但是,在某些實施例中,電壓512可以大於供應電壓。舉例而言,電壓512可以是7或10V,以及,供應電壓可以是小於或等於5V。因此,在某些實施例中,控制電路514包含選加的電荷泵516。
MEMS開關的預設或閉合狀態係顯示於圖6A中,圖6A是方塊圖,顯示MEMS開關600。特別是,此MEMS開關包含由中間層614所分開之二金屬臂部612。(注意,中間層可以包含於任一或二臂部612上。)
當MEMS開關係閉合時,中間層614可防止金屬對金屬的接觸,假使臂部612-1係電耦合至輸入墊且臂部612-2係電耦合至供應電壓或接地時,其藉由施加例如電壓512(圖5)之電壓至控制端子610而允許MEMS開關600能夠被斷開。這係顯示於圖6B中,圖6B是方塊圖,顯示MEMS開關650。
注意,中間層614可為具有低(但是有限)電阻的良好導體(其足以承載ESD電流),亦即,具有比金屬更高的薄片電阻率。舉例而言,此中間層可以具有小於5Ω/□(每平方歐姆)的薄片電阻率。此外,中間層可以具有大於2Ω/□的薄片電阻率。在某些實施例中,中間層包含:石墨、金屬矽化物材料、n型矽、p型矽、及/或經摻雜的多晶矽。注意,可以使用原子層沈積及/或化學汽相沈積來製造中間層614。
在某些實施例中,開關650包含位於臂部612上的金屬接點(例如銅)。這些金屬接點可藉由沈積於金屬接點其中之一上之導電的中間層(例如中間層614)而被分開。此外,此中間層相對於其它的金屬接點而言是「不黏的」。舉例而言,中間層可以是沈積於導電氮化鈦膜之頂部上的石墨。注意,石墨層可黏附或黏著於導電氮化鈦膜但可不黏附或黏著於其它的金屬接點(其可為銅或包含銅)。
雖然圖6A及6B顯示懸臂開關架構,在其它實施例中,使用薄膜開關架構。此外,MEMS開關600(圖6A)及650可具有垂直組態、水平組態、或這些組態的組合。注意,垂直組態實質上係在介面電路的平面之外對齊,而水平組態實質上係在介面電路的平面中對齊。
在某些實施例中,MEMS開關600(圖6A)及650可以至少部份地配置於IC的一或更多個金屬層中。此外,可以使用習於此技藝者所知之例如負型製程(其中,移除例如犠牲層之材料)或正型製程(其中,增添材料)等各種技術來製造MEMS開關600(圖6A)及650。但是,在其它實施例中,可以使用與包含介面電路的IC不同的製程或在不同的製造設備中來製造MEMS開關600(圖6A)及650。然後,舉例而言,使用覆晶式封裝及/或可撓纜線,MEMS開關600(圖6A)及650可被電耦合至IC。
在某些實施例中,MEMS開關600(圖6A)及650被設計來提供改變狀態所需之在電壓512附近之狹窄的電壓範圍(例如幾伏特)。此外,MEMS開關600(圖6A)及650可以被設計來控制:欠阻尼表現(當改變狀態時)、發弧、及或靜摩擦)。舉例而言,可以使用負型或正型製程以使任一或二臂部612的表面粗糙化。
根據具有正常接地組態的MEMS開關之ESD保護提供幾個優點。特別是,相對於以二極體為基礎的解決之道,面積成本降低。舉例而言,典型的懸臂MEMS開關佔據1x0.2μm2
的面積,其為n型電晶體面積的小部份。此外,可以在互連層上而非主動層上,建構MEMS開關。因此,MEMS開關可以與介面電路的n型電晶體相重疊,造成顯著的面積節省。
此外,由於當電路難以抵抗ESD時(例如在安裝於裝置中之前及/或與接地斷開)MEMS開關是正常接地的,所以,其提供ESD的立即放電。
再者,由於當ESD所引起的電流放電時輸入墊與接地(或供應電壓)之間的金屬短路,所以,MEMS開關可能能夠比二極體承受高很多的ESD電壓。
在某些實施例中,介面電路500(圖5)、MEMS開關600(圖6A)、及MEMS開關650包含較少或增加的元件。此外,二或更多個元件可以被組合成單一元件及/或可以改變一或更多個元件的位置。
現在說明用以保護介面電路中的電晶體免於ESD之方法的實施例。圖7是流程圖,顯示用以保護介面電路中的電晶體免於ESD之方法700。在此方法期間,在沒有電壓被施加至MEMS開關(710)的控制端子時,電晶體的二端子係經由與電晶體並聯的閉合MEMS開關而彼此電耦合,其中,閉合的MEMS開關使介面電路中的輸入墊電耦合至控制節點。然後,電壓被施加至MEMS開關以斷開MEMS開關,藉以使電晶體的二端子解除電耦合,並且,當供應電壓被提供給介面電路(712)時,使輸入墊與控制節點解除電耦合。
在方法700的一些實施例中,可能會有增加的或較少的操作。此外,可以改變操作的次序,及/或二或更多個操作可以被結合成單一操作。
可以使用技術領域中可取得的電腦輔助設計工具來實施在此所述的裝置及電路,並且,以含有這些電路的軟體說明之電腦可讀取檔案來予以具體實施。這些軟體說明可為:行為的、暫存器轉換、邏輯組件、電晶體及電路佈局幾何層級的說明。此外,軟體說明可被儲存於儲存媒體上或藉由載波來予以通訊。
可以實施這些說明的資料格式包含但不限於:支援例如C之行為語言的格式、例如Verilog及VHDL之支援暫存器轉移層次(RTL)語言的格式、支援幾何說明語言之格式(例如GDSII、GDSIII、GDSIV、CIF、及MEBES)、以及其它適合的格式及語言。此外,可以透過網路上各式各樣的媒體或經由例如電子郵件(email),以電子式地達成機器可讀取媒體上之這些檔案的資料轉移。注意,實體檔案可以在機器可讀取媒體上實施,舉例而言,機器可讀取媒體可為:4mm磁帶、8mm磁帶、3-1/2吋軟式媒體、CD、DVD、等等。
圖8是方塊圖,顯示儲存這些電腦可讀取檔案之系統800的實施例。此系統包含至少一資料處理器或中央處理單元(CPU)810、記憶體824、及用以使這些組件彼此耦合的一或更多個訊號線或通訊匯流排822。記憶體824包含例如ROM、RAM、EPROM、EEPROM之高速隨機存取記憶體及/或非揮發性記憶體、快閃記憶體、一或更多個智慧卡、一或更多個磁碟儲存裝置、及/或一或更多個光儲存裝置。
記憶體824可以儲存電路編譯器826及電路說明828。電路說明828包含參考圖5、6A、及6B之上述電路的子集合、或電路的說明。特別是,電路說明828可包含下述的電路說明:一或更多個介面電路830、一或更多個電晶體832、一或更多個MEMS開關834、一或更多個控制邏輯836、及/或一或更多個選加的電荷泵838。
在某些實施例中,系統800包含更少或增加的組件。此外,二或更多個組件可以被結合成單一元件,及/或可以改變一或更多個組件的位置。
雖然前述實施例使用介面電路作為舉例說明實施例,但是,在其它實施例中,使用MEMS開關以提供ESD保護給各種的電路、電子裝置、及IC,它們可以被使用於各種的應用。
上述本發明的實施例之說明僅作為示例及說明之用。它們並非是徹底詳盡的或是將本發明侷限於所揭示的形式。因此,習於此技藝者,可以清楚很多修改及變型。此外,上述揭示並非要限定本發明。本發明的範圍係由後附的申請專利範圍所界定。
110...輸入墊
112-1...電晶體
112-2...電晶體
210...基底
500...介面電路
510-1...MEMS開關
510-2...MEMS開關
514...控制電路
516...電荷泵
600...MEMS開關
610...控制端
612-1...臂部
612-2...臂部
614...中間層
650...MEMS開關
800...系統
810...處理器
822...訊號線
824...記憶體
826...電路編譯器
828...電路說明
830...介面電路
832...電晶體
834...MEMS開關
836...控制邏輯
838...電荷泵
圖1是方塊圖,顯示現有的介面電路。
圖2是方塊圖,顯示現有之介面電路中的寄生效應。
圖3是現有電晶體之作為電壓函數的電流的圖形。
圖4是方塊圖,顯示現有的介面電路。
圖5是方塊圖,顯示根據本發明的實施例之介面電路。
圖6A是方塊圖,顯示根據本發明的實施例之微機電系統(MEMS)開關。
圖6B是方塊圖,顯示根據本發明的實施例之MEMS開關。
圖7是流程圖,顯示根據本發明的實施例之保護介面電路中的電晶體免於靜電放電(ESD)之方法。
圖8是方塊圖,顯示根據本發明的實施例之系統。
注意,在圖式中,類似的代號代表對應的構件。
110...輸入墊
112-1...電晶體
112-2...電晶體
500...介面電路
510-1...MEMS開關
510-2...MEMS開關
512...電壓
514...控制電路
516...電荷泵
Claims (23)
- 一種介面電路,包括:輸入墊及控制節點;電晶體,具有三個端子,其中,第一端子係電耦合至該輸入墊,第二端子係電耦合至該控制節點;及微機電系統(MEMS)開關,係電耦合至該輸入墊及該控制節點,其中,該MEMS開關與該電晶體並聯;其中,在沒有電壓被施加至該MEMS開關的控制端子時,該MEMS開關是閉合的,藉以使該輸入墊及該控制節點電耦合,並且,當該電壓被施加至該MEMS開關的該控制端子時,該MEMS開關是斷開的,藉以使該輸入墊及該控制節點解除電耦合。
- 如申請專利範圍第1項之介面電路,其中,該MEMS開關係組構來保護電晶體免於靜電放電(ESD)。
- 如申請專利範圍第1項之介面電路,又包括控制電路,以提供該電壓。
- 如申請專利範圍第3項之介面電路,其中,當供應電壓被提供給該介面電路時,該控制電路提供該電壓。
- 如申請專利範圍第3項之介面電路,其中,該控制電路包含電荷泵。
- 如申請專利範圍第1項之介面電路,其中,該電壓大於該介面電路的供應電壓。
- 如申請專利範圍第1項之介面電路,其中,該控制節點係組構成電耦合至接地或供應電壓。
- 如申請專利範圍第1項之介面電路,其中,該電晶體是n型的。
- 如申請專利範圍第1項之介面電路,其中,該介面電路係配置於積體電路上。
- 如申請專利範圍第9項之介面電路,其中,該MEMS開關係至少部份地配置於該積體電路的金屬層中。
- 如申請專利範圍第1項之介面電路,其中,該MEMS開關包含由中間層所分開的二金屬接點。
- 如申請專利範圍第11項之介面電路,其中,該中間層具有小於5Ω/□的薄片電阻率。
- 如申請專利範圍第12項之介面電路,其中,該中間層具有大於2Ω/□的薄片電阻率。
- 如申請專利範圍第11項之介面電路,其中,該中間層防止該MEMS開關中之金屬對金屬的接觸。
- 如申請專利範圍第11項之介面電路,其中,該中間層包含金屬矽化物材料。
- 如申請專利範圍第11項之介面電路,其中,該中間層包含石墨。
- 如申請專利範圍第11項之介面電路,其中,該中間層包含n型矽、p型矽、或經摻雜的多晶矽。
- 如申請專利範圍第1項之介面電路,其中,該MEMS開關包含薄膜開關架構或懸臂開關架構。
- 如申請專利範圍第1項之介面電路,其中,該MEMS開關具有垂直組態或水平組態,其中,該垂直組態實質上係在該介面電路的平面之外對齊,且該水平組態實質上係在該介面電路的該平面中對齊。
- 如申請專利範圍第1項之介面電路,其中,在沒有供應電壓被施加至該介面電路時,該MEMS開關係閉合的。
- 一種電腦可讀取媒體,含有代表介面電路的資料,其中,該介面電路包括:輸入墊及控制節點;電晶體,具有三個端子,其中,第一端子係電耦合至該輸入墊,第二端子係電耦合至該控制節點;及微機電系統(MEMS)開關,係電耦合至該輸入墊及該控制節點,其中,該MEMS開關與該電晶體並聯;其中,在沒有電壓被施加至該MEMS開關的控制端子時,該MEMS開關是閉合的,藉以使該輸入墊及該控制節點電耦合,並且,當該電壓被施加至該MEMS開關的該控制端子時,該MEMS開關是斷開的,藉以使該輸入墊及該控制節點解除電耦合。
- 一種積體電路,包含:介面電路,其中,該介面電路包括:輸入墊及控制節點;電晶體,具有三個端子,其中,第一端子係電耦合至該輸入墊,第二端子係電耦合至該控制節點;及微機電系統(MEMS)開關,係電耦合至該輸入墊及該控制節點,其中,該MEMS開關與該電晶體並聯;其中,在沒有電壓被施加至該MEMS開關的控制端子時,該MEMS開關是閉合的,藉以使該輸入墊及該控制節點電耦合,並且,當該電壓被施加至該MEMS開關的該控制端子時,該MEMS開關是斷開的,藉以使該輸入墊及該控制節點解除電耦合。
- 一種用以保護介面電路中的電晶體免於靜電放電(ESD)之方法,包括:在沒有電壓被施加至MEMS開關的控制端子時,經由與該電晶體並聯之閉合的該MEMS開關,使該電晶體的二端子彼此電耦合,其中,該閉合的MEMS開關使該介面電路中的輸入墊電耦合至控制節點;以及當供應電壓被提供給該介面電路時,將電壓施加至該MEMS開關以斷開該MEMS開關,藉以使該電晶體的該二端子解除電耦合及將該輸入墊與該控制節點解除電耦合。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/176,801 US7679872B2 (en) | 2008-07-21 | 2008-07-21 | Electrostatic-discharge protection using a micro-electromechanical-system switch |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201017868A TW201017868A (en) | 2010-05-01 |
TWI464861B true TWI464861B (zh) | 2014-12-11 |
Family
ID=41152211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098122092A TWI464861B (zh) | 2008-07-21 | 2009-06-30 | 使用微機電系統開關之靜電放電保護技術 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7679872B2 (zh) |
EP (1) | EP2301072B1 (zh) |
JP (1) | JP2011528848A (zh) |
CN (1) | CN101790789B (zh) |
TW (1) | TWI464861B (zh) |
WO (1) | WO2010011514A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090161277A1 (en) * | 2007-12-21 | 2009-06-25 | Robert Roesner | Method and device for preventing damage to a semiconductor switch circuit during a failure |
US7944655B2 (en) * | 2008-05-28 | 2011-05-17 | Lsi Corporation | Electrostatic discharge protection circuit employing a micro electro-mechanical systems (MEMS) structure |
KR101128897B1 (ko) * | 2010-01-11 | 2012-03-27 | 매그나칩 반도체 유한회사 | 반도체 장치 |
US8918138B2 (en) * | 2010-08-13 | 2014-12-23 | Broadcom Corporation | Receive band selection and electrostatic discharge protection in a transceiver |
US8638093B2 (en) | 2011-03-31 | 2014-01-28 | General Electric Company | Systems and methods for enhancing reliability of MEMS devices |
FR2997803B1 (fr) * | 2012-11-06 | 2016-09-02 | Sagem Defense Securite | Composant de protection contre la foudre |
US10125011B2 (en) * | 2014-04-14 | 2018-11-13 | Skyworks Solutions, Inc. | MEMS devices having discharge circuits |
CN105187046A (zh) * | 2015-08-26 | 2015-12-23 | 昆山龙腾光电有限公司 | 一种双向电平转换电路板 |
US10083811B2 (en) * | 2015-10-22 | 2018-09-25 | General Electric Company | Auxiliary circuit for micro-electromechanical system relay circuit |
DE102016215001A1 (de) * | 2016-08-11 | 2018-02-15 | Siemens Aktiengesellschaft | Schaltzelle mit Halbleiterschaltelement und mikroelektromechanischem Schaltelement |
US10903145B2 (en) * | 2017-11-02 | 2021-01-26 | Microchip Technology Incorporated | Symmetric input circuitry for IC in two-pin package |
EP3654358A1 (en) * | 2018-11-15 | 2020-05-20 | Infineon Technologies Austria AG | Mems power relay circuit |
US11646576B2 (en) | 2021-09-08 | 2023-05-09 | Analog Devices International Unlimited Company | Electrical overstress protection of microelectromechanical systems |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946176A (en) * | 1998-08-17 | 1999-08-31 | International Business Machines Corporation | Electrostatic discharge protection utilizing microelectromechanical switch |
US6275361B1 (en) * | 1999-05-13 | 2001-08-14 | Maxtor Corporation | Protecting a magnetoresistive head against electrostatic discharge |
US6813122B1 (en) * | 2002-03-06 | 2004-11-02 | Seagate Technology Llc | Mems-based ESD protection of magnetic recording heads |
US6847266B2 (en) * | 1999-10-30 | 2005-01-25 | Hrl Laboratories, Llc | Microelectromechanical RF and microwave frequency power regulator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2518458B2 (ja) * | 1990-07-27 | 1996-07-24 | 三菱電機株式会社 | 回路遮断器 |
JP3080243B2 (ja) * | 1991-03-12 | 2000-08-21 | 住友電気工業株式会社 | 電気接点 |
JP3227056B2 (ja) * | 1994-06-14 | 2001-11-12 | 富士通株式会社 | 図形処理方法及び図形処理装置 |
JPH09199609A (ja) * | 1996-01-18 | 1997-07-31 | Ricoh Co Ltd | Mos集積回路およびその製造方法 |
US6239685B1 (en) * | 1999-10-14 | 2001-05-29 | International Business Machines Corporation | Bistable micromechanical switches |
US6937457B2 (en) * | 2003-10-27 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor |
US7388459B2 (en) | 2003-10-28 | 2008-06-17 | Medtronic, Inc. | MEMs switching circuit and method for an implantable medical device |
US7110230B2 (en) * | 2004-06-08 | 2006-09-19 | Sarnoff Corporation | Method and apparatus for providing current controlled electrostatic discharge protection |
TWI281742B (en) * | 2005-11-25 | 2007-05-21 | Novatek Microelectronics Corp | Differential input output device including electro static discharge (ESD) protection circuit |
-
2008
- 2008-07-21 US US12/176,801 patent/US7679872B2/en active Active
-
2009
- 2009-06-30 TW TW098122092A patent/TWI464861B/zh active
- 2009-07-13 JP JP2011520084A patent/JP2011528848A/ja active Pending
- 2009-07-13 WO PCT/US2009/050357 patent/WO2010011514A1/en active Application Filing
- 2009-07-13 EP EP09790320.7A patent/EP2301072B1/en active Active
- 2009-07-13 CN CN2009800002339A patent/CN101790789B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946176A (en) * | 1998-08-17 | 1999-08-31 | International Business Machines Corporation | Electrostatic discharge protection utilizing microelectromechanical switch |
US6275361B1 (en) * | 1999-05-13 | 2001-08-14 | Maxtor Corporation | Protecting a magnetoresistive head against electrostatic discharge |
US6847266B2 (en) * | 1999-10-30 | 2005-01-25 | Hrl Laboratories, Llc | Microelectromechanical RF and microwave frequency power regulator |
US6813122B1 (en) * | 2002-03-06 | 2004-11-02 | Seagate Technology Llc | Mems-based ESD protection of magnetic recording heads |
Also Published As
Publication number | Publication date |
---|---|
US7679872B2 (en) | 2010-03-16 |
EP2301072B1 (en) | 2017-08-23 |
TW201017868A (en) | 2010-05-01 |
JP2011528848A (ja) | 2011-11-24 |
CN101790789A (zh) | 2010-07-28 |
WO2010011514A1 (en) | 2010-01-28 |
CN101790789B (zh) | 2013-10-16 |
US20100014199A1 (en) | 2010-01-21 |
EP2301072A1 (en) | 2011-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI464861B (zh) | 使用微機電系統開關之靜電放電保護技術 | |
US7638857B2 (en) | Structure of silicon controlled rectifier | |
JP5576473B2 (ja) | トレラント及びフェールセーフ設計のためのロバストなesd保護回路、方法及び設計構造体 | |
US8891212B2 (en) | RC-triggered semiconductor controlled rectifier for ESD protection of signal pads | |
JP6215222B2 (ja) | 高保持電圧、混合電圧ドメイン静電気放電クランプ | |
TWI297207B (zh) | ||
US7667243B2 (en) | Local ESD protection for low-capicitance applications | |
JP4829880B2 (ja) | 静電放電保護回路 | |
TW533591B (en) | Low-substrate noise ESD protection circuits by using bi-directional polysilicon diodes | |
TW200539301A (en) | Electrostatic protection circuit and semiconductor integrated circuit using the same | |
JP2010153798A (ja) | 静電気放電シリコン制御整流器構造のための設計構造体及び方法 | |
JPH11135723A (ja) | 混合電圧チップ用カスコード接続mos esd保護回路 | |
TW573347B (en) | Active power/ground ESD trigger | |
US20080144244A1 (en) | Well potential triggered esd protection | |
CN107204326B (zh) | 一种应用于集成电路的静电放电esd保护电路 | |
TW200525727A (en) | Electrostatic discharge protection circuit | |
JP2006515960A (ja) | 静電気放電回路およびそのための方法 | |
WO2007146642A2 (en) | Semiconductor dual guard ring arrangement | |
TWI291224B (en) | Semiconductor layout structure for ESD production circuits | |
TW577166B (en) | BiCMOS electrostatic discharge power clamp | |
JP2008172216A (ja) | ウェル電位トリガによるesd保護 | |
JP2003209184A (ja) | ポリシリコン画定スナップバック・デバイス | |
TW518737B (en) | ESD protection circuit for protecting input buffer and output buffer | |
CN114709208A (zh) | 一种制造静电放电(esd)阵列的装置及方法 | |
TWI231987B (en) | Static electricity discharge protection circuit |