TWI463548B - 半導體晶圓及其製造方法 - Google Patents

半導體晶圓及其製造方法 Download PDF

Info

Publication number
TWI463548B
TWI463548B TW098117369A TW98117369A TWI463548B TW I463548 B TWI463548 B TW I463548B TW 098117369 A TW098117369 A TW 098117369A TW 98117369 A TW98117369 A TW 98117369A TW I463548 B TWI463548 B TW I463548B
Authority
TW
Taiwan
Prior art keywords
wafer
central portion
slot
channel
chuck
Prior art date
Application number
TW098117369A
Other languages
English (en)
Other versions
TW201003755A (en
Inventor
Florian Bieck
Asfhandy Carolinda Sukmadevi
Sven-Manfred Spiller
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of TW201003755A publication Critical patent/TW201003755A/zh
Application granted granted Critical
Publication of TWI463548B publication Critical patent/TWI463548B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Description

半導體晶圓及其製造方法
本發明係關於一種具強化構造之半導體晶圓及製造該半導體晶圓之方法。本發明另一方面係關於一種用以支持該半導體晶圓之夾盤(chuck)。該半導體晶圓包含一薄化中央部，其具有一第一側及一第二側受至少一突出邊緣部所圍繞。
在一已知半導體晶圓中，其設有一環狀框緣。該框緣包含一頂表面、一底表面、一外表面及一內表面。一種製造此一具薄化中央部及環狀突出框緣的晶圓之方法已見於美國公開第2008/0090505A1號。一薄化中央部形成在一標準晶圓之一後表面之一區域內，該區域對應於一經加工標準晶圓之前側之一裝置形成區。該薄化中央部係藉由一研磨單元加以研磨而成，及該環狀框緣係同時形成環繞於該薄化中央部外。該環狀框緣應可增加穩定性，因而可避免該晶圓之此一薄化中央部的翹曲(warping)。
本發明提供一種半導體晶圓，設有：一薄化中央部，其具有一第一側及一第二側；以及至少一強化構造，用以增加該半導體晶圓的抗徑向彎曲性。該強化構造提供 一個或多個之通道，以供一流體流動於此一強化構造之一內表面及該強化構造之一外表面之間並朝向該外表面。該流體可以是氣態或液態。
該強化構造可設置做為該中央部上的數個抬高區域，同時該通道可以是數個狹槽，其使至少二抬高區域相互分離。該狹槽亦可設於該抬高區域內。
該狹槽亦可設有一空間定位，其包含一水平傾斜角(σ)位於該狹槽與該晶圓在個別狹槽位置處之一水平方向之間。該狹槽亦可設有一徑向傾斜角j(φ)位於該狹槽與該晶圓的一徑向方向之間。
較佳設置至少一狹槽之一空間定位，因而使該狹槽的一內孔及一個別外孔之間沒有徑向重疊。此舉可增加該晶圓的穩定性。
在另一實施例中，該通道可以是一斜坡(ramp)，其設於該抬高區域處。
本發明之半導體晶圓通常係一標準半導體晶圓，其具有一薄化中央部，該薄化中央部係該晶圓之一平坦拋光鏡面狀正表面，及該第一側包含數個積體電子電路或半導體裝置。該薄化中央部之第二側可以是該晶圓之一後表面之一凹陷部，其亦包含數個積體電子電路或半導體裝置，該第一側及該第二側具有經由矽穿孔(TSV)形成的電性互連構造。
本發明亦提供一種用以支持一半導體晶圓之夾盤(chuck)，該夾盤包含一圓形基板，其受一具通孔之夾盤 框緣所圍繞，該通孔對應於該晶圓之通道之至少一位置。
該夾盤相應的可具有一雙重環形構造，其具有一內環體及一外環體，其中該些環體係加以穿孔並可轉動的相互排列，以使組合通孔尺寸之剖面更多樣化。
本發明亦提供一方法，其：(1)提供一晶圓40，包含一正表面11及一後表面16；(1)-製造積體電子電路15或半導體裝置構造於該正表面11上；(1)-提供至少一流體(可以是氣體或液體)通道10於該正表面11之周邊，且至少由該晶圓40之一外表面8徑向延伸朝向該晶圓40之一內表面9；(1)-在該晶圓40之後表面16形成一凹槽，以提供一薄化中央部2，其具有一第一側3及一第二側4受至少一強化構造所圍繞。
本發明提供一晶圓，在該晶圓上容易建構一構造化金屬化構造於該薄化中央部的第二側上。由於液體可輕易由該薄化中央部的第二側及該框緣之內表面之間的交叉角隅處排出，因此利用液體在該薄化中央部的第二側上進行的任何方法步驟，包含洗滌、噴塗、剝除或蝕刻，將不會造成問題。液體的累積使正確架構金屬化層變得可行，且可避免污染問題。
本發明亦關於一種具有強化構造之半導體晶圓及製造該半導體晶圓之方法。本發明另一方面係關於一種用 以支持該半導體晶圓之夾盤。
該半導體晶圓包含一薄化中央部，其具有一第一側及一第二側受至少一突出邊緣部所圍繞。該突出邊緣部包含一頂表面、一底表面、一外表面及一內表面。該突出邊緣構造具有數個通孔至少由該框緣之內表面徑向延伸朝向該突出邊緣構造之外表面，其中該突出邊緣構造之頂表面仍未經穿孔。該通孔之傾斜角係應用在偏離於徑向方向0至±60度之間，0至±20度之間，較佳係5至±15度之間。
此一半導體晶圓具有的優點為施加至該半導體晶圓之薄化中央部之第二側的過量加工液體可經由該些由該突出邊緣構造之內表面徑向延伸朝向其外表面的通孔加以排出或分流。可以減少或甚至可避免在該薄化中央部之第二側及該邊緣構造之內表面之間的交叉角隅內的液體累積，且可達成噴塗液體的較佳平面度。再者，可避免污染。
根據本發明之一實施例，該通孔之高度大於該薄化中央部之厚度。藉由該通孔增加之高度，可增加液體經由該通孔之分流及排出。
在另一實施例中，該薄化中央部之第一側及該突出邊緣構造之底表面提供一標準半導體晶圓之一平坦拋光鏡面狀正表面。此具備的優點為在該薄化中央部及該突出邊緣構造之間不存在交叉角隅位於該半導體晶圓之第一側上，因而標準半導體製程可在該第一側上實 行。
若該晶圓提供一雙側凹槽部皆受該突出邊緣構造所圍繞，則不僅在該突出邊緣構造之第二側及內表面之間具有一交叉角隅，而且在該薄化中央部之第一側及該突出邊緣構造之內表面之間亦會具有一交叉角隅。在本例或其他例子中，提供通孔以一傾斜形式由該內表面徑向延伸朝向該外表面(相似於在一渦輪內之渦輪葉片之方向)是有其優點的。
在另一實施例中，該薄化中央部之第一側，等於一標準晶圓之正表面，其包含數個預先藉由假想區分線決定的數個矩形區塊，其中各區塊包含一積體電子電路或一半導體裝置構造。該薄化中央部之第二側係由一標準半導體晶圓之一後表面之一凹槽部所形成。
在另一實施例中，該薄化中央部之第二側包含一金屬化層之一金屬化構造。此一金屬化構造可具有傳導線及接墊或甚至為凸塊，以提供半導體晶片之後表面的互相連接。
再者，亦可能在該薄化中央部之第二側包含數個金屬化構造，其包含數個絕緣層位於該些金屬化構造之間，及包含穿過該絕緣層之數個貫穿接點。由於過量加工液體目前將可經由該半導體晶圓之具通孔突出邊緣構造加以分流或排出，故此複雜之多層金屬化構造將變成可行。
該接點凸塊較佳包含一種子層部及至少一銅合金之 電鍍本體，其受一金或銀合金層所覆蓋。為了在該薄化中央部之第二側上提供此複雜的接點凸塊，由於該框緣之晶圓突出邊緣構造包含該通孔，因此數種不同的塗佈、噴塗、旋塗及洗滌之加工步驟將可成功的進行。
再者，該半導體晶圓亦可能包含在各側藉由區分線決定數個座標化矩形區塊，其中各座標化區塊包含一積體電子電路或一半導體裝置構造。此時，創造積體電路之程序必需藉助於設在該晶圓處的對位標示及晶圓定位標示來以極精密的方式實施在該晶圓之二側。
本發明在另一方面係關於一種夾盤用以支持一具強化環狀晶圓框緣之半導體晶圓，其中該晶圓具有數個通孔至少由該晶圓之一內表面徑向延伸朝向該晶圓之一外表面。該晶圓框緣之一部分仍未經穿孔。該夾盤包含一圓形基板，其受一具通孔之夾盤框緣所圍繞。該夾盤之基板相符於該半導體晶圓，及該夾盤框緣位於該晶圓之周邊。藉由此一夾盤，穩固的支持具薄化中央部之半導體晶圓將變成可行。
另外，亦可能將該夾盤框緣之通孔對位於該晶圓邊緣之通孔，因而加工液體將可分流或排出。因此，該夾盤框緣之通孔的位置可對應於該晶圓框緣之通孔。
在該夾盤之另一實施例中，該夾盤框緣具有一雙重環狀構造包含一內環體及一外環體，其中該些環體係加以穿孔並可轉動的相互排列，以變化組合通孔之剖面尺寸。接著，亦可能局部或完全封閉該通孔，以及完全開 放該通孔至一最大尺寸並具此一夾盤之雙重環狀框緣。若該通孔之最大開口不足以確保液體的分流或排出，亦可能連接一真空容器至該夾盤之夾盤框緣，並經由該晶圓框緣之通孔及該夾盤框緣之通孔來支持過量液體的分流或排出。
一種用以製造具強化構造之半導體晶圓的方法包含下列步驟。首先，提供一標準半導體晶圓。將積體電子電路或半導體裝置構造形成在該晶圓之正表面的數個預定矩形區塊內。設置數個通孔及突出構造。該些通孔及突出構造沿該晶圓之圓周加以定位。該些通孔徑向延伸於該晶圓之一預定區域之一外表面及該區域之一內表面之間，同時該晶圓之其他區域仍未經穿孔並設有突出部。
為達此目的，至少一凹槽係沿該晶圓之圓周而研磨或蝕刻形成在該具預製通孔之標準晶圓之後表面內。藉由此研磨步驟，可形成一薄化中央部，其具有一第一側及一第二側。該薄化中央部接著受一突出環狀邊緣部所圍繞。其接著可設置通孔，因而突出邊緣構造得以保留。
本方法之一可能的優點為該通孔構造及突出部係在該半導體加工步驟之後形成。
另一種用以製造具強化構造之半導體晶圓的方法包含下列步驟。首先，提供一標準半導體晶圓。接著，沿該晶圓之圓周設置數個通孔及突出部。之後，在該表面內進行凹槽之研磨或蝕刻。隨後，積體電子電路或半導 體裝置構造可形成在該晶圓之一或二側。該些裝置構造可定位於數個預定矩形區塊內。
該些通孔可為狹槽形式，其藉由一切鋸刀具加以切割，該切鋸刀具至少由該晶圓之外表面徑向傾斜朝向其內表面。該晶圓之頂表面仍可保持未切割。切割狹槽用以提供通孔，其極具成本效益及並非極為複雜，但在該切割步驟期間可能發生該晶圓表面的污染。因此，其優點在於：在半導體加工步驟完成之後及在進行該晶圓之一中央部的任何薄化之前切割該些狹槽。
可進行此一切割，因而該狹槽之切割深度可小於該突出構造之厚度，及深於該薄化中央部之厚度。若該切割進入該薄化中央部發生微裂隙，則該狹槽之傾斜徑向切割長度可儘可能最小程度的延伸至該薄化中央部內。
一種用以製做該數個通孔及突出部的改良方法係一蝕刻製程，其可以是一乾蝕刻製程，較佳是RIE-電漿蝕刻(反應性離子蝕刻)。然而，亦可能採用一濕蝕刻製程，以沿該晶圓之圓周建立該數個通孔。
當提供此一具通孔突出構造之晶圓時，其可能執行一金屬或碳種子層之沈積，以用於在該薄化中央部之第二側上形成一金屬化構造或一凸塊電鍍構造。若該電鍍構造可藉由一電化學電鍍製程來達成時，此一金屬或碳之種子層可能是必要的。若可能在經由該框緣之數個通孔來分流或排出過量液體之情況下藉由噴塗及旋塗一光阻、噴塗顯影液、噴塗蝕刻液、洗滌清潔液、噴塗剝 除液、電鍍或塗覆電解液之至少一步驟來電鍍該金屬或碳之種子層成該電子凸塊，則該金屬或碳之種子層將可架構成該金屬化構造。
當該金屬或碳之種子層係架構並電鍍成該金屬化構造及/或電子凸塊時，可藉由一濺鍍製程來將一薄金屬或碳種子層沈積至該薄化中央部之第二側。在經由該通孔將過量光阻排出之情況下，可進行一光阻層之噴塗及旋塗。接著，進行該光阻層之乾燥。該乾燥後之層可藉由通過一罩幕曝光來進行構造化。接著，在經由該通孔排出過量光阻及過量顯影液之情況下，該曝光後之光阻層藉由旋塗顯影液進行顯影。
在上述步驟後，該構造化光阻層藉由噴塗一洗滌液進行洗滌，同時洗滌液經由該通孔排出。該顯影後之光阻構造接著固化成一電鍍罩幕。在電鍍製程期間，未受覆蓋之無光阻種子層在一電化學浴內藉由循環使用電化學液於該構造化種子層上及經由該通孔進行該液體之分流，以將該無光阻種子層處理成一金屬化構造及/或金屬凸塊。
在電鍍之後，在經由該通孔將過量剝除液及已剝除光阻排出之情況下藉由噴塗剝除液將該電鍍罩幕之光阻由該薄化中央部之第二側加以剝除。接著，在經由該通孔將過量清潔液排出之情況下藉由清潔液來清潔該剝除後之構造。接著，在經由該通孔將過量蝕刻液排出之情況下藉由噴塗蝕刻液對該薄種子層之剩餘部位進 行濕蝕刻。
在濕蝕刻之後，在經由該通孔將過量洗滌液排出之情況下藉由噴塗洗滌液來洗滌該蝕刻後之構造。最後，在經由該通孔將過量清潔液排出之情況下藉由清潔液來對具凸塊之第二側進行清潔，以及乾燥該半導體晶圓。上述方法步驟之結果係在該薄化中央部之第二側上形成接點凸塊，其可用以藉由極小型方式將一半導體晶片堆疊於另一之上，以形成堆疊式半導體裝置之塊體或堆疊式積體電路之塊體。
根據本發明之一種半導體晶圓係設有：一薄化中央部，其具有一第一側及一第二側；以及至少一強化構造，用以增加該半導體晶圓的抗徑向彎曲性，該強化構造提供至少一通道，以供一流體流動於此一強化構造之一內表面及該強化構造之一外表面之間並朝向該外表面。
該通道可以是狹槽，其形成在該抬高區域內，該狹槽設有一空間定位，其包含一水平傾斜角(σ)位於該狹槽與該晶圓在個別狹槽位置處之一水平方向之間。該狹槽亦可設有一空間定位，其提供一徑向傾斜角j(φ)位於該狹槽與該晶圓在個別狹槽位置處的一徑向方向之間。
當設置至少一狹槽之空間定位時，可獲得良好的抗彎曲性，因而使該狹槽的一內孔及一個別外孔之間沒有徑向重疊。
代替狹槽或除了狹槽之外，該通道可以是一斜坡， 其設於該抬高區域處。
本發明亦提供一種用以支持一半導體晶圓之夾盤，該夾盤適用於該半導體晶圓內之通道。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖揭示一種具定位標示33之改良式半導體晶圓12的概要正視圖，該定位標示33取代一標準定位線38。該定位標示33係關於單晶矽晶圓之晶體定位，且相較於一傳統半導體晶圓之定位線38而言係一極微小標示。該些微小定位標示33係切割或蝕刻形成在該晶圓12之圓周之一預定區域內。再者，第1圖揭示一對位標示34可使該晶圓12對一晶圓夾盤之調校更容易。最近，由於直徑在200毫米(mm)以上的晶圓係僅以單一標準<100>晶體定位來運送，因此定位標示可省略設置，或藉由一對位缺槽加以簡單置換。
在該晶圓12之中央，其虛擬對稱軸63示意在第1圖中。
第2至8圖揭示數種用以形成具強化構造之晶圓的可行方法其中一種之概示圖，該強化構造係數個區塊且在其間具有通孔，以及具有一凹陷薄化中央部。
第2圖揭示一標準矽半導體之晶圓40之概要剖視 圖，該晶圓40具有一厚度D介於600至700微米(μm)之範圍內，及具有一半徑r約為50至150毫米(mm)。再者，此標準矽半導體晶圓包含一拋光鏡面狀之正表面11及一磨平之後表面16。該正表面11設置用以藉由已知半導體技術之製程來引入積體電路構造或半導體裝置構造。
第3圖揭示根據第2圖在半導體裝置構造或積體電路15加工形成於該晶圓40之正表面11上後之剖視圖。虛線係一切割刀具的虛擬區分線14，該切割刀具稍後將該晶圓40區分成數個積體電路15之半導體晶片或數個半導體裝置之半導體晶片。為了後續藉由導電通孔連接一具積體電路之半導體晶片的正表面及後表面，可能在進行研磨之前先在該拋光表面內蝕刻形成盲孔。該些孔可鍍上傳導層。在該晶圓之研磨及薄化後，該導通孔可連接至一傳導構造，其係在後續才形於該晶圓之後側(未繪示於此)。
第4圖揭示根據第3圖之晶圓40在該晶圓之圓周內切割出徑向延伸狹槽31後的剖視圖。該切割步驟最終成為如第5圖所示之改良式晶圓12。該狹槽31藉由一切鋸刀片32進行切割，該切鋸刀片32沿一箭頭A之方向移動，及同時沿一箭頭B之方向移動。該切割長度l係藉由該積體電路15之區域加以限定，及在方向B的切割深度c係藉由該半導體晶圓之厚度D及狀態加以限定，其中一預定框緣將設有一未經穿孔之頂表面。除 了切割步驟之外，亦可能以一蝕刻步驟來替代，以提供一具通孔之框緣。再者，較佳在切割後使用一蝕刻步驟，以釋放應力及使晶體缺陷最小化。
在一未繪示於此之實施例中，一傾斜角Ψ係偏離徑向方向介於0至±20度之間，較佳介於10至±15度之間。該傾斜角Ψ繪示於在第5圖中該晶圓之右下部位並具有以虛線繪示之一傾斜狹槽。
第5圖揭示根據第4圖之晶圓12在完成該晶圓12之圓周的通孔切槽後之概要正視圖。在本實施例中，該二通孔切槽或狹槽31之間的間距係以一11.75°的角度α來決定，其造成在該晶圓12之正表面11環繞形成32個切槽之等距通孔10。該晶圓12之主動表面提供虛擬矩形之區塊13，其受一切鋸刀具之虛擬區分線14所圍繞。在本實施例中，在各矩形區塊內設有一積體電路15。
第6圖揭示根據第4圖之晶圓12在一上側朝下位置之剖視圖。該正表面11目前位於下方位置，包含該積體電路15，同時該晶圓之後表面16目前位於一上方位置，因而一研磨石可用於該後表面16，以在該積體電路15的後側製做一薄化中央部。
第7圖揭示根據第6圖之晶圓12在研磨形成一凹槽於該晶圓12之後表面16內後之剖視圖。一凹陷薄化中央部2可藉由研磨加以製做，並具有一第一側3包含該積體電路15以及一第二側4形成在該積體電路15後 側。一環狀框緣1將藉由研磨此一凹槽而形成，其中該框緣提供一頂表面6，該頂表面6係該晶圓之原後表面16的一部分。再者，該框緣1具有一下表面7，其在本實施例中係共平面於該晶圓之正表面11。再者，該框緣具有一外表面8，其相同於該晶圓之外圓周區域。一內表面9形成於該晶圓12之凹陷薄化中央部2的研磨期間。通孔10之開口係由在該狹槽31之範圍內研磨該內表面9而加工形成。該些通孔10使得在製備不同積體電路15或半導體裝置構造之背側期間能允許加工液體的分流及排出。
第8圖揭示根據第7圖之晶圓之概要後視圖。該框緣1環繞該薄化中央部2，其顯示其第二側4，因而該積體電路15係以虛線表示。由於該框緣1之頂表面6提供一環狀邊緣部5且未經穿孔，因此該通孔10僅以傾斜徑向延伸虛線示意。該定位標示33及調校標示34係小於該框緣1之寬度w，因而該框緣1之頂表面6未被干擾。
第9圖揭示一研磨石41用以研磨一凹陷薄化中央部2之概要剖視圖。該研磨石41固定於一可轉動研磨石支撐座42。該研磨石支撐座42係在箭頭C的方向上移動，以研磨該晶圓12之後表面16，該薄化中央部2具有一第二側4及一交叉點介於該第二側4及該框緣1的內表面9之間。由於該研磨石41具有一90°之研磨角度α，因此介於該第二側4及該框緣1的內表面9之間的 交叉點亦為直角狀。除非藉由一切鋸刀具形成輪廓以虛線標示之通孔，否則此舉會造成上述加工液體及污染物之聚積。
第10圖揭示一改良研磨石41之概要剖視圖，該研磨石41藉由在本實施例中的一45°之研磨角度α來提供一平順之交叉點介於該薄化中央部2之第二表面4及該框緣1之內表面9之間。經由該平順之交叉點來減少加工液體之聚積以及污染物之聚積等問題，此一平順交叉點之框緣的區域必需較大於，及該積體電路之區域將較小於如第9圖之陡峭的交叉點。因此，較合理是提供具足夠數量及足夠尺寸之通孔的框緣1來圍繞該晶圓12。
第11圖揭示一具通孔的晶圓12之概要立體圖。再者，該薄化中央部2受一框緣1圍繞，該框緣1具有一未經穿孔之頂表面6及一外表面8以及一內表面9，該內表面9繪示有通孔10。在該框緣1之外表面8處，定位標示33及一調校標示34係定位成不致干擾該框緣1之頂表面6。
第12圖揭示根據第11圖之晶圓之概要剖視圖。此時，該晶圓12僅具一凹陷部，以建構該薄化中央部2，同時在下一圖示中將繪示一薄化中央部之改良。
第13圖揭示一晶圓12之一雙重凹陷中央部29之概要剖視圖。此時，可在該晶圓12之後表面16及該晶圓12之正表面11研磨及/或蝕刻形成凹槽。此雙重凹陷中 央部29具有一第一側3及一第二側4，其受一突出環狀邊緣部5所圍繞，以提供一環狀框緣1。在本實施例中，可在完成研磨製程後在二側3及4進行一半導體製程。
第14至17圖揭示數種改良式晶圓之概要後視圖，其包含不同之定位標示及/或調校標示之排列。第14圖之晶圓12具有一定位線38以提供一極微小之寬度W，其相對小於一標準半導體晶圓之一定位線的寬度。此微小寬度應要夠小，以獲得該框緣1之一連續狀未經穿孔之頂表面6。本實施例之通孔10具有一僅10°的間距角度，因而可在該環狀框緣1上定位出36個通孔10。
第15圖揭示一改良式晶圓12之概要後視圖，其包含第1圖所示之定位標示及對位標示。該對位標示僅提供該環狀框緣1內之微小切槽。因此，由一左側對位標示33至一右側對位標示33之寬度W可寬於第14圖者。
第16圖揭示一改良式晶圓12之概要後視圖，其提供埋入式定位及對位示33及34。該些標示並不干擾該晶圓框緣1之未經穿孔的頂表面6。
第17圖揭示一改良式晶圓12之概要後視圖。該定位及對位示係藉由變化某些通孔10之間距角度來達成，因而一具對應特徵鍵部(key)之夾盤可調校至該晶圓。
接下來之第18至24圖揭示一些步驟用以形成一構造化金屬化構造於一晶圓12之薄化中央部2之第二側 4上。
第18圖揭示根據第7圖在該薄化中央部2之第二側4上沈積一種子層21後之概要剖視圖。數奈米厚度之種子層21增加該薄化中央部2之第二側4之導電性，並提供一電性接點用以電化學電鍍數個金屬化構造或凸塊至該薄化中央部2之第二側4。該種子層21可噴塗至該第二表面4上或可藉由一金屬或碳沈積製程進行沈積。
第19圖揭示根據第18圖在沈積一光阻層35至該種子層21後之概要剖視圖。在藉由電鍍創造凸塊或金屬化構造於該種子層上之前，該光阻層必需構造化以便形成一電鍍罩幕。
第20圖揭示根據第19圖在一曝光步驟及一顯影步驟用以加工該光阻層之開口43後之概要剖視圖。在該顯影步驟，一顯影液沿一箭頭方向F噴塗在該晶圓12之薄化中央部2之光阻層4上，且過量之顯影液可經由該晶圓12之框緣1之通孔10進行分流或排出。
第21圖揭示一電鍍單元用於將凸塊形成在該晶圓12之薄化中央部2之第二層4上之概示圖。該電鍍單元具有一噴嘴44設有一具通孔銅板45。該銅板45連接至一直流電源之正電位，且一電化學液係經由該具通孔銅板45並沿一箭頭方向G進行噴塗，以在該晶圓12之薄化中央部2之第二表面4上形成一液態膜46做為一電化學浴37。
該晶圓係定位於一容器47內。該框緣1之外表面8相符於該容器47之內表面48，該容器47連接至該直流電源之負電位。該晶圓12係定位在該容器47之底部，且一導電密封件49係液態緊密接觸該晶圓12之第二側3，因而銅離子可經由該光阻層35之開口43修飾及電鍍該種子層21之空閒部位，該光阻層35係做為一電鍍罩幕36。該電化學浴37之過量液體可經由該晶圓12之通孔10及該容器47之開口50加以分流或排出。若該容器47與該晶圓12轉動，過量加工液體將藉助於箭頭方向H之離心力而排出。
第22圖揭示根據第21圖之晶圓12在剝除該光阻後之概示圖。為了剝除該光阻，一剝除液噴塗於該薄化中央部之第二側4，並可經由該晶圓12之通孔10加以排出。該凸塊20接著繪示於該晶圓12之薄化中央部2之第二側4的種子層21上。為了避免殘留種子層21造成的短路，該種子層必需藉由一蝕刻液加以蝕刻。
第23圖揭示根據第21圖之晶圓12在蝕刻該種子層後之概要剖視圖。在蝕刻期間，該蝕刻液可經由該晶圓12之通孔10排出或分流，且在蝕刻後，需要進行洗滌，因而一噴塗之洗滌液亦可經由該些通孔10分流或排出。
第24圖揭示該晶圓12在該晶圓12之薄化中央部2之第二側4上具有一多層構造51之概要剖視圖。該多層構造51可設有數個具傳導線之金屬化層17，並設有 絕緣層18位於該些金屬化層17之間。亦可能是在該多層構造51之頂面上，由凸塊20定位有貫穿接點52,其通過不同的絕緣層18至該些金屬化層17。該多層構造51的形成需要加工液體之多次噴塗，該加工液體目前可經由該晶圓12之具通孔框緣1加以分流或排出。
第25圖揭示一晶圓支持用夾盤22之正視圖。該晶圓支持用夾盤能支撐及支持如第22圖所示之一具強化環狀晶圓框緣1之晶圓12，其中該晶圓框緣1具有數個通孔10至少由該框緣1之內表面9徑向延伸朝向該框緣1之外表面8。該晶圓框緣1之一頂表面6仍保持未經穿孔。該夾盤22包含一圓形基板用以支撐該晶圓12，其受具通孔24之該夾盤框緣30所圍繞。該夾盤22之基板相符於該半導體晶圓，及該夾盤框緣30圍繞該晶圓框緣1。
第25圖之夾盤22的實施例揭示該夾盤22提供一夾盤框緣30，其包含雙重環狀構造具有一內環體26及一外環體27，其中該些環體26及27係加以穿孔並可轉動的相互排列，以使組合通孔尺寸之剖面更多樣化。藉由一把手53，該些環體26及27可沿一封閉方向C移動或沿一開啟方向O移動，以達到該通孔24之一最大開啟。加工液體因此可經由該晶圓框緣1之通孔10與該夾盤框緣30之該些環體26及27之通孔並沿一箭頭方向K進行分流或排出。
第26圖揭示根據第25圖之晶圓支持用夾盤22之概 要剖視圖。在第26圖之右手側，繪示該把手53，其係與一傳動裝置54協同作動。該傳動裝置54具有一齒輪56連接至該把手53。該齒輪56具有少量齒數。該齒輪56匹配於該基板23之一齒部。該齒輪56之軸桿55之軸承設於該夾盤框緣30之外環體27，因而藉由移動該把手53，即可能變化該通孔24之組合剖面尺寸。
第27圖揭示一種具真空連接構造57之晶圓支持用夾盤22之概要剖視圖。該真空連接構造57有助於使加工液體L經由該晶圓框緣1之通孔10與經由該夾盤環體26及27之通孔24由該晶圓12之薄化中央部2之第二側4進行分流及排出。該真空連接構造57將該加工液體吸至一真空容器28，該加工液體可被收集及回收在該真空容器28。
第28圖揭示根據第27圖之夾盤22在一上側朝下位置之概要剖視圖。第28圖證實一夾盤亦可應用在一上側朝下位置，特別是當藉助於一真空連接構造57吸至該真空容器28時。
第29、30、31及32圖揭示另一半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
如第30圖由該晶圓12之底側可視之最佳視角，該狹槽31的設置使得其相交(intersect)於該中央部2、並切割該下表面7及外表面8。該晶圓12之頂側之頂表面6並未受切割。第29至32圖之半導體裝置構造在一 程度上相似於第7圖之半導體裝置構造。此提供強化構造做為抬高區域位於該中央部2上，該強化構造包含該框緣1之一部分。
不同於第7圖之半導體裝置構造，第29至32圖之半導體裝置構造的狹槽31設有一空間定位，其提供一徑向傾斜角j(φ)位於各狹槽31與在個別狹槽31位置處之該晶圓12的一徑向方向之間。結果可改善該晶圓12之穩定性。
第31圖揭示第30圖沿A-A剖線之切面。第31圖繪示該晶圓12由該外表面8至內表面9之通道，其係經由該狹槽31來提供。
第32圖及第29圖繪示該狹槽31對於該晶圓12之可撓性的傾斜定位衝擊。該狹槽31具有內孔31’，其係位於該晶圓12之徑向方向，但與該相同狹槽31之外孔不在同一線上。其意指當由該晶圓12之徑向方向往內看時，觀測者無法完全看穿一狹槽31。若適當選擇該徑向傾斜角j，在此為60°，則該晶圓12之徑向剖面的有效幾何慣性矩將相較不同於第12圖之設計。一種選擇該徑向傾斜角j的方法係提供該狹槽，如此在該狹槽31之內孔31’及個別外孔之間沒有徑向重疊。其意指若觀測者由該晶圓12之外側經由該狹槽31徑向往內看，觀測者無法看到該內孔31’，但僅能看到該狹槽31在該晶圓12之框緣1內之內壁。
為了做較佳比較，第33圖揭示第7圖之晶圓12由 外側觀測之示意圖，其對應於第32圖之晶圓12示意圖。如第33圖所示，該徑向傾斜角j在此為0°，因而該狹槽31之內孔31’及個別外孔之間具有完全徑向重疊。若該晶圓12及狹槽31之尺寸相同，則第19至32圖之晶圓12之徑向剖面的有效幾何慣性矩將不同於第7圖之晶圓的對應幾何慣性矩。
可相信的是不只有該晶圓之徑向剖面的有效幾何慣性矩之實際尺寸扮演重要角色。沿該晶圓之圓周方向的徑向幾何慣性矩之最小絕對尺寸也很重要，其係因為該晶圓之破裂常發生在最小徑向幾何慣性矩的位置處。該狹槽在該晶圓之框緣內的適當位置及定位將可改善其行為。
另外可具優點的是放置該狹槽於一方向上使其方向不同於沿用於製做晶圓的晶體之主對稱軸的較佳結晶線或主要破裂線。
第34圖揭示另一半導體裝置構造之概要下視圖，其相似於第29至32圖之半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
該狹槽31係在該晶圓12之一平面上呈彎曲狀，且其相似於渦輪葉片之形狀。一種製造該彎曲狹槽之方法係使用一圓柱狀或錐狀之研磨頭，其移動進入該晶圓12之框緣1內。該製得之狹槽31的設置使得其相交於該中央部2，切割該下表面7及外表面8。該晶圓12之上側的頂表面6未受切割。該狹槽31亦可至少局部藉 由一蝕刻製程來加以形成。
此提供強化構造做為抬高區域位於該中央部2上，該強化構造包含該框緣1之一部分。
另可改善該晶圓12之徑向幾何慣性矩，在該狹槽內可能有一縮減之局部應力集中點，其接著改善該晶圓12之破裂強度。該彎曲狹槽31亦可具有正向效果可在該晶圓31旋轉時經由該狹槽31內之通孔10來排除液體。
第35及36圖揭示另一半導體裝置構造之概要下視圖及外側視圖，其相似於第29至32圖或第34圖之半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
該狹槽31係利用一斜角狀或傾斜的切割刀片來製造，該刀片移動進入該晶圓12之框緣1內，開始於該下表面7及外表面8。該製得之狹槽31的設置使得其相交於該中央部2，切割該下表面7及外表面8。該晶圓12之上側的頂表面6未受切割。該狹槽31亦可至少局部藉由一蝕刻製程來加以形成。
此提供強化構造做為抬高區域位於該中央部2上，該強化構造包含該框緣1之一部分。
該狹槽31在該下表面7及在該外表面8具有斜角狀基底，相較於第7圖之設計，對一預定切割深度係具有增加之截面積。其可具有正向效果可經由該狹槽31內之通孔10來排除液體。
在另一未繪示於此之替代方案中，該狹槽31具有斜角狀基底於該下表面7內及該框緣1內，且該外表面8相對於該晶圓12之徑向方向設有一傾斜定位。此設計在某一程度上相似於第29至32圖之設計。
第37圖揭示另一半導體裝置構造之概要上視圖。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。與上述設計之差異在於第37圖之設計具有狹槽31設於該晶圓12之頂表面6之框緣1內，因而該狹槽31延伸經過該框緣1之頂部。具有強化構造做為在二相鄰狹槽31之間的抬高區域。第37圖揭示一種設計具有一徑向傾斜角j(φ)在此為0°，因而該通孔10處之內孔31’及該狹槽31之個別外孔之間具有完全徑向重疊。相較於沒有強化構造之晶圓來說，關於該晶圓12之徑向方向內抵抗彎曲的穩定性似乎沒有重大的優點，但此設計可能具有關於由一旋轉晶圓12排出液體之優點。
第38圖揭示相似於第10圖之半導體裝置構造在切割該框緣1之前的另一半導體裝置構造之概要上視圖。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
如第39圖所示，其揭示第38圖之半導體裝置構造之概要剖視圖，一具約45°研磨角度α的研磨石已在一頂表面6形成一上緣60，及在一第二側4形成一下緣61，並在該上緣60及下緣61之間延伸形成一傾斜面。 亦可能在該上緣60及下緣61之間的該傾斜面具另一角度α，特別是介於10°至60°之間。在另一未繪示於此之實施例中，該上緣60及下緣61係為圓弧狀，因而不存在字義上之邊緣線。此可加速經由該頂表面6之液體流動。若該傾斜面之輪廓採用數學上之正切雙曲曲面的形狀將可獲得較佳結果。
第38圖之晶圓12可立即用於在其正表面11及第二側4上提供電子電路及半導體裝置構造，例如上述圖示所示，特別是參照第1至28圖所示。用於該些加工步驟之液體可藉由簡單流過在該上緣60及下緣61之間的傾斜面上而由該框緣1上排出。
另一未繪示於此之實施例是第37圖與第38及39圖之組合。具有強化構造做為在該中央部上之抬高區域，該強化構造包含被狹槽區分之框緣的部分。該強化構造在一頂表面形成一上緣，及在該晶圓之一第二側形成一下緣，並在該上緣及下緣之間延伸形成一傾斜面。此一晶圓可用於在其正表面及第二側上提供電子電路及半導體裝置構造。用於該些加工步驟之液體可藉由流過在該上緣及下緣之間的傾斜面或斜坡上並經由該些強化構造之間的狹槽，而由該框緣上排出。
第40圖揭示另一半導體裝置構造之概要上視圖。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。相似於第37圖之設計，第40圖之設計具有狹槽31，其設於該晶圓12之頂表面6上的框緣1內，因 而該狹槽31延伸通過該框緣1之頂部。強化構造因而設置做為介於二相鄰狹槽31之間的抬高區塊。第40揭示一設計具有一在此為約60°之徑向傾斜角j，因而在該通孔10之內孔31’及該狹槽31之個別外孔之間沒有徑向重疊。
相較於不具強化構造之晶圓，此涉及該晶圓12之一徑向方向內抵抗彎曲之穩定性增加，且具有關於由一旋轉晶圓12內排出液體的優點。
因為大部分之製造步驟及特別是其機械力學步驟(例如第二側4之研磨與該狹槽31之設置)皆可由單一側來設置且不需要個別製造步驟之間的晶圓中間處理，因此可輕易製做該晶圓12。若該晶圓12發生一濕式處理，該晶圓夾盤可避免發生化學物質之污染。再者，可以提高該夾槽31之有效剖面，以促使一液體流經該狹槽31。
第42圖揭示第40圖沿A-A線之剖面，其繪示由該晶圓12之外表面8至該內表面9之通道，其穿過該狹槽31。
第41圖揭示另一半導體裝置構造之概要上視圖，其相似於第40及42圖之半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
該狹槽31係在該晶圓12之一平面上呈彎曲狀，且其相似於渦輪葉片之形狀。一種製造該彎曲狹槽之方法係使用一圓柱狀或錐狀之研磨頭，其移動進入該晶圓 12之框緣1內。該製得之狹槽31的設置使得其相交於該中央部2，切割該下表面7及外表面8。該晶圓12之上側的頂表面6未受切割。該狹槽31亦可至少局部藉由一蝕刻製程來加以形成。
此提供強化構造做為抬高區域位於該中央部2上，該強化構造包含該框緣1之一部分。
另可改善該晶圓12之徑向幾何慣性矩，在該狹槽內可能有一縮減之局部應力集中點，其接著改善該晶圓12之破裂強度。該彎曲狹槽31亦可具有正向效果可在該晶圓31旋轉時經由該狹槽31內之通孔10來排除液體。
第43圖揭示另一半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
第29至32圖之半導體裝置構造的狹槽31設有一空間定位，其提供一水平傾斜角(σ)位於各狹槽31與該晶圓12在個別狹槽31位置處之一水平方向之間。結果亦可改善該晶圓12之穩定性。
該狹槽31之空間定位亦可組合於第32圖之徑向傾斜角j。如此可避免該內孔31’及該狹槽31之個別外孔之間的徑向重疊，保持該第二側4未經切割使其實質上具有較少或甚至不具任何損傷或破裂。
第44圖揭示另一半導體裝置構造。其元件相似於上述半導體裝置構造之元件者具有相同參考圖號。
當第42圖之半導體裝置構造設有狹槽31具有一空 間定位以提供一水平傾斜角(σ)及一徑向傾斜角j來穿過該頂表面6並保持該下表面7實質上未經切割，第43圖之半導體裝置構造則設有狹槽31具有一相似之空間定位穿過該下表面7，並保持該上表面6實質上未經切割。
第45圖揭示另一半導體裝置構造之剖面，其設有一狹槽31具有一空間定位，以提供一水平傾斜角(σ)及一徑向傾斜角j(φ)，該狹槽31延伸經過該頂表面6及經過該下表面7。在該框緣1之圓周上的特定位置具有一虛擬徑向彎曲軸62、一上彎曲區域Au及一下彎曲區域Al。該些區域有利於計算及改善該晶圓抵抗在該虛擬徑向彎曲軸62周圍之徑向彎曲的局部幾何慣性矩，且基本上有利於改善該晶圓12之應力程度。
為了製造上述具強化構造之半導體晶圓，操作者可首先創造該狹槽31型式之通道，接著在該晶圓12之後表面16內創造凹槽。或者，操作者可首先在該晶圓12之後表面16內創造該凹槽，接著再創造該狹槽31型式之通道。藉由某些製造方法，若該斜坡60、61或狹槽31型式的通道以及該後表面16之凹槽設於該晶圓12之同一側(如第37、40、41、42、43及45圖)，則將可共同創造該晶圓12之後表面16之凹槽及該斜坡60、61型式的通道或該狹槽31型式的通道，甚至在同一製程期間來共同創造。
其具有的優點為：因為該狹槽31之間的強化構造不 會形成一連續狀框緣1，故該狹槽31型式的液體通道及該後表面16之凹槽可設於該晶圓12同一側上。該些強化構造係數個分開區塊片段之集合，其不連續的排列在該晶圓12之圓周上。為形成此強化構造，操作者甚至可在不用任何機械研磨之下使用電漿蝕刻。
該狹槽31型式或斜坡60、61型式之通道可藉由一切割刀具或者利用一圓周研磨工具及數值化控制之更常見方式來加以形成。形成該狹槽31型式或斜坡60、61型式之通道的其他方法尚包含使用一雷射研磨(laser abrasive)法或指形銑刀(finger mill)或端銑刀(end mill)，其特別適用於形成如第34或41圖所示之彎曲狹槽。另亦可能提供一平版印刷構造接著利用至少一蝕刻步驟(如矽之乾蝕刻或濕蝕刻或兩種蝕刻法之組合)處理。
若一研磨步驟用以形成該晶圓12之後表面的凹槽，則通常接著進行一電漿製程，以釋放晶圓材料之應力。此亦可藉由一濕蝕刻步驟來進行。本發明之晶圓12提供的優點為：電漿氣體或蝕刻液容易經由該狹槽31型式或斜坡60、61型式之通道由該晶圓後表面之凹槽加以排除。此對後表面具凹槽的已知晶圓而言係不可能被輕易達成。
1‧‧‧環狀框緣
2‧‧‧薄化中央部
3‧‧‧第一側
4‧‧‧第二側
5‧‧‧環狀邊緣部
6‧‧‧頂表面
7‧‧‧下表面
8‧‧‧外表面
9‧‧‧內表面
10‧‧‧通道(通孔)
11‧‧‧正表面
12‧‧‧晶圓
13‧‧‧區塊
14‧‧‧虛擬區分線
15‧‧‧積體電路
16‧‧‧後表面
17‧‧‧金屬化層
18‧‧‧絕緣層
19‧‧‧金屬化構造
20‧‧‧凸塊
21‧‧‧種子層
22‧‧‧晶圓支持用夾盤
23‧‧‧基板
24‧‧‧通孔
25‧‧‧雙重環體
26‧‧‧內環體
27‧‧‧外環體
28‧‧‧真空容器
29‧‧‧雙重凹陷中央部
30‧‧‧夾盤框緣
31‧‧‧狹槽
31’‧‧‧內孔
32‧‧‧切鋸刀片
33‧‧‧定位標示
34‧‧‧對位標示
35‧‧‧光阻層
36‧‧‧電鍍罩幕
37‧‧‧電化學浴
38‧‧‧標準定位線
40‧‧‧晶圓
41‧‧‧研磨石
42‧‧‧研磨石支撐座
43‧‧‧開口
44‧‧‧噴嘴
45‧‧‧銅板
46‧‧‧液態膜
47‧‧‧容器
48‧‧‧內表面
49‧‧‧導電密封件
50‧‧‧開口
51‧‧‧多層構造
52‧‧‧貫穿接點
53‧‧‧把手
54‧‧‧傳動裝置
55‧‧‧軸桿
56‧‧‧齒輪
57‧‧‧真空連接構造
60‧‧‧上緣
61‧‧‧下緣
62‧‧‧虛擬徑向彎曲軸
63‧‧‧虛擬對稱軸
A‧‧‧方向
Au‧‧‧上彎曲區域
Al‧‧‧下彎曲區域
B‧‧‧方向
C‧‧‧方向
c‧‧‧切割深度
D‧‧‧厚度(方向)
d‧‧‧厚度
E‧‧‧方向
F‧‧‧方向
G‧‧‧方向
H‧‧‧方向
j‧‧‧徑向傾斜角
K‧‧‧方向
L‧‧‧加工液體
l‧‧‧切割長度
O‧‧‧方向
r‧‧‧半徑
α‧‧‧角度
σ‧‧‧水平傾斜角
φ‧‧‧徑向傾斜角
第1圖揭示一種具對位標示之改良式半導體晶圓的概 要正視圖；第2至8圖揭示一種用以形成具有凹陷薄化中央部、環狀框緣及圓周通孔之晶圓的方法之概示圖；第2圖揭示一標準半導體晶圓之概要剖視圖；第3圖揭示根據第2圖在半導體裝置構造加工後之概要剖視圖；第4圖揭示根據第3圖之晶圓在該晶圓之圓周內切割出傾斜徑向延伸狹槽後的剖視圖；第5圖揭示根據第4圖之晶圓之概要正視圖；第6圖揭示第4圖在一上側朝下位置之剖視圖；第7圖揭示根據第6圖之晶圓在研磨形成一凹槽於該晶圓之後表面內後之剖視圖；第8圖揭示根據第7圖之晶圓之概要後視圖；第9圖揭示一研磨石用以研磨一凹陷中央部之概要剖視圖；第10圖揭示一改良研磨石之概要剖視圖；第11圖揭示一具通孔半導體晶圓之概要立體圖；第12圖揭示根據第11圖之晶圓之概要剖視圖；第13圖揭示根據第11圖之晶圓具有雙重凹陷中央部及一環繞框緣之概要剖視圖；第14圖揭示一改良式晶圓之概要後視圖；第15圖揭示一改良式晶圓之概要後視圖；第16圖揭示一改良式晶圓之概要後視圖；第17圖揭示一改良式晶圓之概要後視圖； 第18圖揭示根據第7圖之晶圓在該薄化中央部之第二側沈積一種子層後之概要剖視圖；第19圖揭示根據第18圖之晶圓在沈積一光阻層至該種子層後之概要剖視圖；第20圖揭示根據第19圖之晶圓在一曝光步驟及一顯影步驟用以加工該光阻層內之開口後之概要剖視圖；第21圖揭示將凸塊電鍍形成在該光阻層之開口內的一電鍍製程之概示圖；第22圖揭示根據第21圖之晶圓在剝除一光阻罩幕後之概示圖；第23圖揭示根據第21圖之晶圓在蝕刻該種子層後之概示圖；第24圖揭示該晶圓之薄化中央部之第二側上的多層構造之概要剖視圖；第25圖揭示一晶圓支持用夾盤之正視圖；第26圖揭示根據第25圖之晶圓支持用夾盤之概要剖視圖；第27圖揭示一種具真空連接構造之晶圓支持用夾盤之概要剖視圖；第28圖揭示根據第27圖之夾盤在一上側朝下位置之概要剖視圖；第29圖揭示另一半導體裝置構造之概要剖視圖；第30圖揭示第29圖之半導體裝置構造之概要下視圖；第31圖揭示第29及30圖之半導體裝置構造沿A-A剖 線之概示圖；第32圖揭示第29至31圖之半導體裝置構造由外側觀測之概示圖；第33圖揭示第7及8圖之半導體裝置構造由外側觀測之概示圖；第34圖揭示另一半導體裝置構造之概要下視圖；第35圖揭示另一半導體裝置構造之概要下視圖；第36圖揭示第35圖之半導體裝置構造由外側觀測之概示圖；第37圖揭示另一半導體裝置構造之概要上視圖；第38圖揭示相似於第10圖之半導體裝置構造的另一半導體裝置構造之概要上視圖；第39圖揭示第38圖之半導體裝置構造之概要剖視圖；第40圖揭示另一半導體裝置構造之概要上視圖；第41圖揭示另一半導體裝置構造之概要上視圖；第42圖揭示第37及40圖之半導體裝置構造分別沿A-A剖線之概示圖；第43圖揭示另一半導體裝置構造由外側觀測之概示圖；第44圖揭示另一半導體裝置構造由外側觀測之概示圖；及第45圖揭示另一半導體裝置構造由外側觀測之概要剖視圖。
1‧‧‧環狀框緣
2‧‧‧薄化中央部
3‧‧‧第一側
4‧‧‧第二側
5‧‧‧環狀邊緣部
6‧‧‧頂表面
7‧‧‧下表面
8‧‧‧外表面
9‧‧‧內表面
10‧‧‧通道(通孔)
11‧‧‧正表面
12‧‧‧晶圓
15‧‧‧積體電路
31‧‧‧狹槽
c‧‧‧切割深度
D‧‧‧厚度
d‧‧‧厚度
l‧‧‧切割長度

Claims (37)

  1. 一種晶圓(12)，設有：一薄化中央部(2)，其具有一第一側(3)及一第二側(4)；以及至少一強化構造，該強化構造提供至少一通道(10)，以供一流體流動於此一強化構造之一內表面(9)及該強化構造之一外表面(8)之間並朝向該外表面。
  2. 如申請專利範圍第1項所述之晶圓(12)，其中該強化構造增加該晶圓(12)的抗徑向彎曲性。
  3. 如申請專利範圍第1或2項所述之晶圓(12)，其中該通道(10)包含一內孔(31’)。
  4. 如申請專利範圍第3項所述之晶圓(12)，其中該通道(10)之至少一部分的高度h大於該薄化中央部(2)之厚度d。
  5. 如申請專利範圍第1項之晶圓(12)，其中該強化構造包含抬高區域位於該中央部(2)上。
  6. 如申請專利範圍第5項所述之晶圓(12)，其中該通道(10)包含狹槽(31)，其使至少二該抬高區域相互分離。
  7. 如申請專利範圍第5項所述之晶圓(12)，其中該通道(10)包含狹槽(31)，其設於該抬高區域內。
  8. 如申請專利範圍第6或7項所述之晶圓(12)，其中該狹槽(31)設有一空間定位，其包含一水平傾斜角(σ)位於該狹槽(31)與該晶圓(12)在個別狹槽(31)位置處之一水平方向之間。
  9. 如申請專利範圍第6或7項所述之晶圓(12)，其中該 狹槽(31)設有一空間定位，其提供一徑向傾斜角j(φ)位於該狹槽(31)與該晶圓(12)在個別狹槽(31)位置處之一徑向方向之間。
  10. 如申請專利範圍第6或7項之任一項所述之晶圓(12)，其中至少一狹槽(31)之一空間定位的設置使得該狹槽(31)的一內孔(31’)及一個別外孔之間沒有徑向重疊。
  11. 如申請專利範圍第1項所述之晶圓(12)，其中該通道(10)包含一斜坡(60、61)，其設於該抬高區域處。
  12. 如申請專利範圍第1項所述之晶圓(12)，其中該薄化中央部(2)之第一側(3)包含一晶圓(12)之一正表面(11)。
  13. 如申請專利範圍第1項所述之晶圓(12)，其中該第一側(3)包含數個積體電子電路(15)或半導體裝置。
  14. 如申請專利範圍第1項所述之晶圓(12)，其中該薄化中央部(2)之第二側(4)包含一晶圓(12)之一後表面(16)之一部分。
  15. 如申請專利範圍第1項所述之晶圓(12)，其中該薄化中央部(2)之第二側(4)包含一金屬化構造(19)或一金屬化層(17)。
  16. 如申請專利範圍第1項所述之晶圓(12)，其中該中央部(2)之第二側(4)包含數個金屬化構造，其包含數個絕緣層(18)位於該些金屬化構造(19)之間，及包含穿過該絕緣層(18)之數個貫穿接點。
  17. 如申請專利範圍第1項所述之晶圓(12)，其中該中央部(2)之第二側(4)包含一金屬化構造(19)，其具有凸塊(20)。
  18. 如申請專利範圍第17項所述之晶圓(12)，其中該凸塊(20)包含一種子層(21)部及至少一銅或錫合金之電鍍本體，其覆蓋有另一金屬，例如金、銀或錫。
  19. 如申請專利範圍第1項所述之晶圓(12)，其中該薄化中央部(2)之第一側(3)及第二側(4)包含一晶圓(12)之一後表面(16)及一正表面(11)之凹陷部，其中各表面(11、16)包含數個區塊(13)，其中各區塊(13)包含一積體電子電路(15)或一半導體裝置構造。
  20. 一種用以支持如申請專利範圍第1項之晶圓(12)之夾盤，其包含一圓形基板(23)，其受一夾盤框緣(30)所圍繞，該夾盤框緣(30)具有數個通孔(24)。
  21. 如申請專利範圍第20項所述之夾盤，其中該夾盤框緣(30)之通孔(24)的位置對應於該晶圓(12)之通道(10)的至少一位置。
  22. 如申請專利範圍第20或21項所述之夾盤，其中該夾盤框緣(30)具有一雙重環體(25)構造，其具有一內環體(26)及一外環體(27)，其中該些環體(26、27)係加以穿孔並可轉動的相互排列，以使組合通孔尺寸之剖面更多樣化。
  23. 如申請專利範圍第20項所述之夾盤，其中該夾盤框緣(30)之通孔(24)連接一真空容器(28)，以經由該夾 盤框緣(30)之通孔(24)來支持過量液體的排出或分流。
  24. 一種具有凹陷薄化中央部的晶圓之形成方法，其包含：-提供一晶圓(40)，包含一正表面(11)及一後表面(16)；-製造積體電子電路(15)或半導體裝置構造於該正表面(11)上；-提供至少一流體通道(10)於該正表面(11)之周邊，且徑向延伸於該晶圓(40)之一外表面(8)及該晶圓(40)之一內表面(9)之間；-在該晶圓(40)之後表面(16)形成一凹槽，以提供一薄化中央部(2)，其具有一第一側(3)及一第二側(4)受至少一強化構造所圍繞。
  25. 如申請專利範圍第24項所述之方法，包含在該薄化中央晶圓部之正表面(11)及後表面(16)之間提供數個電性連接用孔。
  26. 如申請專利範圍第25項所述之方法，包含該孔之蝕刻或雷射燒蝕。
  27. 如申請專利範圍第24至26項之任一項所述之方法，包含在該晶圓(40)之後表面(16)內及該晶圓(40)之正表面(11)內設置一凹槽，以提供一雙重凹陷薄化中央部(29)，其具有一第一側(3)及一第二側(4)。
  28. 如申請專利範圍第24項所述之方法，其中提供該通道(10)係包含藉由一切鋸刀片(32)進行切割該狹槽 (31)。
  29. 如申請專利範圍第28項所述之方法，其中該狹槽(31)之切割高度c深於該薄化中央部(2)之厚度d。
  30. 如申請專利範圍第28項所述之方法，其中切割係以一徑向傾斜角來進行。
  31. 如申請專利範圍第28項所述之方法，其中切割係以一水平傾斜角來進行。
  32. 如申請專利範圍第24項所述之方法，其中提供該通道(10)係包含乾蝕刻。
  33. 如申請專利範圍第32項所述之方法，其中該蝕刻包含一RIE-電漿蝕刻製程。
  34. 如申請專利範圍第24項所述之方法，其中提供該通道(10)係包含濕蝕刻。
  35. 如申請專利範圍第24項所述之方法，其中一金屬或碳種子層(21)之沈積用於形成一金屬化構造或一凸塊(20)電鍍構造係實施在該薄化中央部(2)之第二側(4)上。
  36. 如申請專利範圍第35項所述之方法，其中在經由該通道(10)來分流或排出過量液體之情況下藉由噴塗及旋塗一光阻層(35)、噴塗顯影液、噴塗蝕刻液、洗滌清潔液、噴塗剝除液、電鍍或塗覆電解液之至少一步驟來將該金屬或碳之種子層(21)架構成該金屬化構造及/或電鍍成該凸塊(20)。
  37. 如申請專利範圍第35或36項所述之方法，其中該金 屬或碳種子層(21)係架構並電鍍成該金屬化構造及/或該凸塊(20)，其包含：-沈積一薄金屬或碳種子層(21)至該薄化中央部(2)之第二側(4)；-在經由該通道(10)將過量光阻排出之情況下，噴塗及旋塗一光阻層(35)；-乾燥該光阻層(35)；-藉由通過一罩幕曝光來架構該乾燥後之層；-在經由該通道(10)排出過量光阻及過量顯影液之情況下，藉由噴塗顯影液來顯影該曝光後之光阻層(35)；-在經由該通道(10)排出過量洗滌液之情況下，藉由噴塗一洗滌液洗滌該構造化光阻層(35)；-將該顯影後之光阻構造固化成一電鍍罩幕；-在一電化學浴內藉由循環使用電化學液於該構造化種子層(21)上及經由該通道(10)進行該液體之分流將未受覆蓋之無光阻種子層(21)電鍍成一金屬化構造及/或金屬凸塊；-在經由該通道(10)將過量剝除液及已剝除光阻排出之情況下，藉由噴塗剝除液將該電鍍罩幕(36)之光阻由該第二側(4)加以剝除；-在經由該通道(10)將過量清潔液排出之情況下，藉由清潔液來清潔該剝除後之構造；-在經由該通道(10)將過量蝕刻液排出之情況下，藉 由噴塗蝕刻液對該薄種子層(21)之剩餘部位進行濕蝕刻；-在經由該通道(10)將過量洗滌液排出之情況下，藉由噴塗洗滌液來洗滌該蝕刻後之構造；-在經由該通道(10)將過量清潔液排出之情況下，藉由清潔液來對具凸塊之第二側進行清潔；以及，乾燥該晶圓(12)。
TW098117369A 2008-05-23 2009-05-25 半導體晶圓及其製造方法 TWI463548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08104079 2008-05-23
IB2009050166 2009-01-17

Publications (2)

Publication Number Publication Date
TW201003755A TW201003755A (en) 2010-01-16
TWI463548B true TWI463548B (zh) 2014-12-01

Family

ID=41340623

Family Applications (2)

Application Number Title Priority Date Filing Date
TW098117368A TWI431675B (zh) 2008-05-23 2009-05-25 半導體晶圓及其製造方法
TW098117369A TWI463548B (zh) 2008-05-23 2009-05-25 半導體晶圓及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW098117368A TWI431675B (zh) 2008-05-23 2009-05-25 半導體晶圓及其製造方法

Country Status (6)

Country Link
US (2) US20110260296A1 (zh)
EP (1) EP2366194B1 (zh)
JP (1) JP5507548B2 (zh)
MY (1) MY155542A (zh)
TW (2) TWI431675B (zh)
WO (2) WO2009141740A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071377A (ja) * 2009-09-28 2011-04-07 Disco Abrasive Syst Ltd ウエーハの加工方法
CN102598225B (zh) 2009-10-16 2014-12-03 英派尔科技开发有限公司 向半导体晶片应用膜的设备和方法、处理半导体晶片的方法
WO2012020382A2 (en) * 2010-08-10 2012-02-16 Doublecheck Semiconductors Gmbh Modified mask for photolithography of a wafer with recess
JP5896607B2 (ja) * 2011-03-09 2016-03-30 株式会社ディスコ ウエーハの製造方法及びウエーハの搬送方法
TWI473283B (zh) 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP6042712B2 (ja) * 2012-12-18 2016-12-14 株式会社ディスコ サファイアウェーハの加工方法
JP6296899B2 (ja) 2014-05-26 2018-03-20 三菱電機株式会社 レジスト除去装置及びレジスト除去方法
US9966293B2 (en) 2014-09-19 2018-05-08 Infineon Technologies Ag Wafer arrangement and method for processing a wafer
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
DE102016112976A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
JP6791579B2 (ja) * 2016-09-09 2020-11-25 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法
US11626371B2 (en) 2020-12-28 2023-04-11 Infineon Technologies Ag Semiconductor structure with one or more support structures
CN116728624B (zh) * 2023-05-19 2024-05-03 江苏摩派半导体有限公司 一种半导体加工用切割装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478056B (en) * 1999-12-27 2002-03-01 Nu Tool Inc Work piece carrier head for plating and polishing
TW200737382A (en) * 2006-01-23 2007-10-01 Mitsubishi Electric Corp Method of manufacturing semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286826A (ja) * 1985-10-14 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
US5280894A (en) * 1992-09-30 1994-01-25 Honeywell Inc. Fixture for backside wafer etching
JP3304828B2 (ja) * 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JPH1190820A (ja) * 1997-09-12 1999-04-06 Shin Etsu Handotai Co Ltd ウエーハ研磨用テンプレートと該テンプレートを利用したウエーハ剥がし方法
US6162702A (en) 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP4227326B2 (ja) * 2001-11-28 2009-02-18 Ｄｏｗａホールディングス株式会社 焼結希土類磁石合金からなるリング状薄板の製法
EP2280412A3 (en) * 2002-11-29 2011-02-16 STMicroelectronics S.r.l. Semiconductor substrate comprising at least a buried insulating cavity
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
TWI263284B (en) * 2005-05-03 2006-10-01 Advanced Semiconductor Eng Method of fabricating wafer level package
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
DE102006015781A1 (de) * 2006-04-04 2007-10-11 Infineon Technologies Ag Halbleiterscheibe
JP4937674B2 (ja) * 2006-08-16 2012-05-23 株式会社ディスコ ウエーハのエッチング方法
JP4913517B2 (ja) * 2006-09-26 2012-04-11 株式会社ディスコ ウエーハの研削加工方法
JP4986568B2 (ja) 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP2008109015A (ja) * 2006-10-27 2008-05-08 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
JP2008171980A (ja) * 2007-01-11 2008-07-24 Toyota Motor Corp 半導体ウエハ及びその製造方法並びに半導体素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478056B (en) * 1999-12-27 2002-03-01 Nu Tool Inc Work piece carrier head for plating and polishing
TW200737382A (en) * 2006-01-23 2007-10-01 Mitsubishi Electric Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20110260296A1 (en) 2011-10-27
TW201003755A (en) 2010-01-16
EP2366194B1 (en) 2017-08-02
EP2366194A2 (en) 2011-09-21
WO2009141811A2 (en) 2009-11-26
JP2011530159A (ja) 2011-12-15
TWI431675B (zh) 2014-03-21
WO2009141811A3 (en) 2011-11-24
US20150235900A1 (en) 2015-08-20
TW200952055A (en) 2009-12-16
WO2009141740A3 (en) 2011-05-05
US9929018B2 (en) 2018-03-27
EP2366194A4 (en) 2014-03-26
MY155542A (en) 2015-10-30
WO2009141740A2 (en) 2009-11-26
JP5507548B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI463548B (zh) 半導體晶圓及其製造方法
KR100741864B1 (ko) 반도체장치의 제조방법
US6916725B2 (en) Method for manufacturing semiconductor device, and method for manufacturing semiconductor module
JP4621049B2 (ja) 配線基板の製造方法
JP7109862B2 (ja) 半導体ウェーハの加工方法
US8178421B2 (en) Method of fabricating semiconductor device
US10510604B2 (en) Semiconductor device and method
JP2018056502A (ja) デバイスウエーハの加工方法
KR100920380B1 (ko) 프로브 팁의 제조 방법
US6649077B2 (en) Method and apparatus for removing coating layers from alignment marks on a wafer
JP5936312B2 (ja) 半導体ウエーハの加工方法
JP2008103433A (ja) 半導体装置およびその製造方法
CN113410175A (zh) 一种tsv导电通孔结构制备方法
KR0172720B1 (ko) 반도체 소자의 결함 조사용 시편의 제작 방법
JP2011187608A (ja) ウェハーの加工方法
JP3437771B2 (ja) 半導体装置の製造方法
KR20080084274A (ko) 반도체 소자의 제조 방법
JP2006173153A (ja) 半導体装置の製造方法
TWI823495B (zh) 圖案化金屬層的檢測方法及其半導體結構
Spiller et al. Processing of ultrathin 300 mm wafers with carrierless technology
US20070059902A1 (en) Method for manufacturing semiconductor device
JP2010245571A (ja) 半導体装置の製造方法
JP2021100022A (ja) ウェハの加工方法および基板の製造方法
JP2006024810A (ja) 半導体装置の製造方法、半導体装置、露光マスクおよび露光装置
JP2010182757A (ja) 半導体ウエハ