JP2008171980A - 半導体ウエハ及びその製造方法並びに半導体素子の製造方法 - Google Patents

半導体ウエハ及びその製造方法並びに半導体素子の製造方法 Download PDF

Info

Publication number
JP2008171980A
JP2008171980A JP2007003201A JP2007003201A JP2008171980A JP 2008171980 A JP2008171980 A JP 2008171980A JP 2007003201 A JP2007003201 A JP 2007003201A JP 2007003201 A JP2007003201 A JP 2007003201A JP 2008171980 A JP2008171980 A JP 2008171980A
Authority
JP
Japan
Prior art keywords
plate portion
semiconductor wafer
hole
thin plate
thick plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007003201A
Other languages
English (en)
Inventor
Tomoharu Ikeda
知治 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007003201A priority Critical patent/JP2008171980A/ja
Publication of JP2008171980A publication Critical patent/JP2008171980A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】導体素子が形成される薄板部と、その薄板部の外周を一巡して設けられている円筒形状の厚板部を有しており、前記厚板部の板厚は前記薄板部の板厚よりの厚い半導体ウエハにおいて、半導体素子の製造工程で使用される液体を薄板部上から容易に除去することを可能とする。
【解決手段】薄板部12と薄板部12の外周に配置された厚板部14とを有する半導体ウエハ10において、厚板部14の薄板部12の上面から突出している箇所に厚板部14の内側から外側に貫通する貫通孔16が設けられている。
【選択図】 図2

Description

本発明は、半導体ウエハに関する。特に、薄板部と、その薄板部の外周に薄板部よりも板厚の厚い厚板部を有する半導体ウエハに関する。
縦型半導体素子は、活性層が薄いほどオン抵抗が小さくなり、エネルギー損失が少なくて済む。活性層を薄くするためには、半導体ウエハの板厚を薄くしなければならない。しかし、半導体ウエハの板厚を薄くすると、半導体素子の製造中に半導体ウエハが破損する等の問題がある。そこで、半導体ウエハの破損を防止でき、かつ、活性層が薄い半導体素子を作製することができる半導体ウエハが開発されている。
この半導体ウエハは、中央の薄板部と、その薄板部の外側を同心円状に囲む厚板部を備えている。この半導体ウエハでは、薄板部に所望の半導体素子を形成する。薄板部に半導体素子を形成するため、活性層の薄い半導体素子を作製することができる。また、この半導体ウエハでは、強度の低い薄板部を薄板部よりも板厚の厚い厚板部によって補強している。そのため、半導体素子の製造中に半導体ウエハが破損することを防止している。
この種の半導体ウエハを製作するためには、板厚が一定の半導体ウエハの一部をウェットエッチング、ドライエッチング、機械研削等の薄板化加工を施して、薄板部と厚板部を形成する。ウェットエッチングを用いた場合、半導体ウエハの表面に付着しているエッチング液を洗浄液で洗浄しなければならない。ドライエッチングや機械研削を用いた場合は、これらの加工自体では液体を用いないが、これらの加工によって加工面のダメージが生じるため、加工面のダメージを除去するためにウェットエッチングを行い、そのエッチング液を洗浄液で洗浄しなければならない。薄板部を洗浄液で洗浄すると、薄板部の表面に付着した洗浄液を排出しなければならない。通常、半導体ウエハの表面から洗浄液等の液体を除去するためには、半導体ウエハをスピニングして、液体に遠心力を付与する。これにより、半導体ウエハの表面に付着した液体は、半導体ウエハの半径方向外側にし、半導体ウエハの外部に放出される。しかしながら、上記の半導体ウエハは、薄板部の外側が厚板部によって囲まれている。そのため、この半導体ウエハでは、薄板部に付着した液体が外部に排出されることが厚板部によって妨げられてしまう。
そこで、特許文献1の半導体ウエハでは、洗浄液等の液体を薄板部から取り除くために、以下の2つの構造が採用されている。すなわち、(1)厚板部の内周面に傾斜を付ける構造と、(2)厚板部に切欠きを設ける構造が採られている。上記(1)の構造では、厚板部の内周面に傾斜が付けられているため、液体が厚板部を乗り越えて外部に排出され易くなり、薄板部から液体を排出することができるとされている。また、上記(2)の構造では、厚板部の切欠きより液体を排出することができる。
特開2004−281551号
上述した(1)の構造では、遠心力を付与された液体は、厚板部の内周面である傾斜面を伝って外部に放出される。したがって、液体には、傾斜面を伝わっていくだけの遠心力を付与しなければならない。しかしながら、液体に大きな遠心力を付与しようとすると、板厚の薄い薄板部に付与される遠心力も大きくなり、薄板部が破損してしまう虞がある。小さい遠心力で液体を外部に放出するために傾斜角度を緩やかにすると、厚板部を半径方向に大きくしなければならない。厚板部を半径方向に大きくすると、その分だけ薄板部の面積が小さくなり、1つの半導体ウエハから作製できる半導体素子の数が少なくなってしまう。
上述した(2)の構造では、切欠き部で厚板部が不連続となってしまうため、切欠き部に応力が集中して薄板部が破損する虞がある。厚板部に切欠きを形成した分の強度低下を厚板部を半径方向に大きくすることで補おうとすると、その分だけ薄板部の面積が小さくなり、1つの半導体ウエハから作製できる半導体素子の数が少なくなってしまう。
本発明は上述した事情を鑑みてなされたものであり、その目的は、厚板部の半径方向への大型化を抑制しながら充分な強度を発揮でき、かつ、半導体素子の製造工程で使用される液体を薄板部上から容易に除去することができる半導体ウエハを提供する。
上記課題を解決するために、本発明の半導体ウエハは、薄板部と、その薄板部の外周を一巡して設けられていると共にその板厚が薄板部の板厚より厚くされている厚板部を有している。この半導体ウエハの厚板部は、薄板部の少なくとも一方の面から突出している。そして、厚板部の突出している部位には、厚板部の内側から外側に貫通する貫通孔が少なくとも1つ設けられていることを特徴とする。
この半導体ウエハでは、半導体ウエハをスピニングさせることにより、半導体ウエハの厚板部に囲まれている薄板部上の液体には遠心力が付与される。これにより、液体は薄板部の半径方向外側に向かって流れる。薄板部上を流れて厚板部に到達した液体は、厚板部に設けられた貫通孔を通過して半導体ウエハの外側に放出される。この構成によれば、液体に厚板部の内周面を伝っていくだけの遠心力を付与しなくても、液体を半導体ウエハの外側に放出することができる。また、厚板部に貫通孔を開けても、それ以外の部分では厚板部が薄板部を一巡して連続している。そのため、厚板部の強度が低下することを抑えることができる。これによって、厚板部が半径方向へ大きくなることを抑えつつ充分な強度を持つことができ、かつ、薄板部上の液体を容易に排出することができる。
厚板部に貫通孔を複数設ける場合、各貫通孔の軸線上には、他の貫通孔が設けられていないことが好ましい。
貫通孔がその軸線上に並んで配置されると、その軸線に沿って薄板部が破損する虞がある。したがって、貫通孔を軸線上に設けないことで、半導体ウエハの強度が低下することを防ぐことができる。
厚板部に設けられた貫通孔は、薄板部の一方の面近傍に形成されており、その貫通孔の内周面には、厚板部とは異なる材質の膜が被膜されていることが好ましい。
半導体素子を作製する工程では、半導体ウエハの薄板部をダイシングして、半導体素子に分割する。半導体ウエハをダイシングするためには、ダイジングの邪魔になる厚板部を除去する必要がある。厚板部を除去する方法の1つとしてエッチングがある。貫通孔の内周面にその近傍(すなわち、厚板部)とは異なる材質の膜を形成しておくと、その膜を検出することでエッチングを終了する目安とすることができる。これにより、好適にエッチングを行うことができる。
また、本発明は、薄板部と厚板部を有する半導体ウエハを製造する新規な方法を提供する。すなわち、本発明の製造方法は、薄板部と、その薄板部の外周を一巡して設けられていると共にその板厚が薄板部の板厚より厚くされている厚板部を有している半導体ウエハを製造する方法であって、板厚が一定の半導体ウエハの側面に半導体ウエハの中心に向かって伸びる穴を形成する穴形成工程と、穴が形成された半導体ウエハの表面又は裏面の中央部を薄板化して薄板部を形成することで、その薄板部の外周を一巡する厚板部を形成する薄板化工程と、を有している。そして、薄板化工程では、その薄板化工程で形成される厚板部を穴形成工程で形成された穴が貫通するように半導体ウエハを薄板化する。
この製造方法によると、上述した本発明に係る半導体ウエハを好適に製造することができる。
また、本発明は、半導体素子を製造する新規な方法を提供する。本発明の製造方法は、板厚が一定の半導体ウエハの側面に半導体ウエハの中心に向かって伸びる穴を形成する穴形成工程と、半導体ウエハの表面の中央部に複数の半導体素子を形成する半導体素子形成工程と、半導体ウエハの裏面のうち半導体素子が形成された領域に対応する部分を薄板化して薄板部を形成することで、その薄板部の外周を一巡する厚板部を形成する第1薄板化工程と、半導体ウエハの裏面のうち薄板部の部分に電極を形成する電極形成工程と、電極形成工程後に半導体ウエハの厚板部を薄板化する第2薄板化工程と、第2薄板化工程後に半導体ウエハに形成されている複数の半導体素子をそれぞれの半導体素子に分離するダイシング工程と、を有している。そして、第1薄板化工程では、該第1薄板化工程で形成される厚板部を前記穴形成工程で形成された穴が貫通するように半導体ウエハを薄板化する。穴形成工程では、第1薄板化工程で形成される薄板部の近傍に穴が貫通するように穴を形成する。半導体素子形成工程では、穴形成工程で形成された穴の内周面に半導体ウエハとは異なる材質の膜を皮膜する。
この製造方法では、半導体素子形成工程において厚板部の貫通孔(穴)の内周面に膜が形成される。このため、貫通孔の内周面に膜を形成する工程を別途設ける必要がない。また、貫通孔の内周面に膜を形成することで、第2薄板化工程の終了時点を貫通孔の内周面に形成した膜を利用して検出することができる。これによって、第2薄板化工程を適切なタイミングで終了することができる。
下記の実施例に記載の技術の主要な特徴について列記する。
(形態1) 本発明の半導体ウエハを製造する方法は、厚板部の板厚と同一の板厚を有する平板の側面にレーザを照射して、平板の側面に第1の深さの穴を形成する工程と、前記穴の内周面に前記穴の近傍とは異なる材質の膜を成膜する工程と、平板の側面から所定の距離(第1の深さより短い)だけ内側の領域をエッチング又は研削により薄板化し、前記穴の両端を開口させて厚板部を貫通する貫通孔を作製する工程を有している。
(形態2) 本発明の半導体ウエハから半導体素子を作製する方法は、薄板部の一方の面に半導体素子を形成する工程と、半導体ウエハの厚板部をエッチングする工程を有している。
本発明を具現化した一実施例に係る半導ウエハを図面を参照して説明する。図1は、半導体ウエハ10の平面図である。図2は、図1のII−II断面を示している。半導体ウエハ10は、シリコンで作製されている。図1に示すように、半導体ウエハ10は、薄板部12と厚板部14で構成されている。薄板部12は、板厚の厚さが、例えば、50μm〜150μmの円板形状を有している。薄板部12の外側には、薄板部12と同心上に円筒形状の厚板部14が形成されている。すなわち、厚板部14は、薄板部12の外周縁を一巡するように形成されている。図2に示すように、厚板部14は、薄板部12よりも板厚(図2の上下方向の幅)が厚くされている。厚板部14の外径は、約8インチである。薄板部12と厚板部14は一体で形成されている。厚板部14は、半導体ウエハ10の半径方向に約3mmの厚みを有している。図2に示すように、薄板部12の下面には、シリコンの酸化膜18が形成されている。
図1に示すように、厚板部14には、厚板部14の外周面14aから内周面14bに向かって厚板部14を半径方向に貫通する貫通孔16が複数形成されている。各貫通孔16は、その軸線上に他の貫通孔16が形成されていない。図2に示すように、貫通孔16の内周面は、シリコンの酸化膜20で覆われている。
次に、半導体ウエハ10の製造方法及び半導体素子の製造方法について説明する。半導体ウエハ10を製造するには、図3に示すようなシリコン製の平板30を用意する。図3は、平板30の側面図である。平板30は円板形状を有している。平板30の厚さは、厚板部14の上下方向の厚さと略同一である。
まず、平板30の側面にレーザを照射し、深さt1(例えば、3mm以上)の穴32を形成する。穴32は、平板30の上面30aから薄板部12の板厚と略同一か、又は、それよりも若干下方に形成される。また、穴32は、平板30の上面30aと略平行で、かつ、平板30の側面から平板30の中心軸に向かって伸びるように形成される。穴32は複数形成され、各穴32はその軸線上に他の穴32が位置しないように配置されている。
次に、図4に示すように、平板30の上面30a(図2では下面)に複数の半導体素子34を形成する。図4は、平板30の側面図である。半導体素子34を形成する方法は、公知の方法が採られる。なお、半導体素子34を形成する際に、平板30の上面30aと穴32の内周面32aにそれぞれ酸化膜18,20が形成される。
次に、図4のシリコン平板30の下面30b(図2では上面)の中央部を砥石で研削する。平板30は、外周面から半径方向内側に厚みt2(例えば、約3mm)を残して、その内側部分が研削される。この研削工程は、シリコン平板30の研削領域の板厚が薄板部12の板厚(例えば、約100μm)となるまで実施される。研削工程が終了した時点の半導体ウエハの状態を図5に示している。図5は、図2と同一の位置の断面図である。なお、図6〜図10も、図2と同一の位置の縦断面図である。図5に示すように、研削工程が終了すると、シリコン平板30の中央の半導体素子34が形成された領域12の板厚が薄くされ、その周囲に板厚の厚い領域14が形成される(すなわち、薄板部12と厚板部14が形成される)。また、厚板部14の半径方向の厚みt2が穴32の深さt1より短いことから、シリコン平板30の側面に形成された穴32の両端は開口される。すなわち、厚板部14に、厚板部14を貫通する貫通孔16が形成されることとなる。研削された薄板部12の表面12a(図5において薄板部12の下面)は、後述する電極36を形成するために要求される面粗度よりも粗い。そのため、研削面12aをウェットエッチングし、その後にエッチング液を洗浄する。これにより、要求される面粗度を達成することができる。上記した穴形成工程と薄板化工程を行うことによって、図2に示す半導体ウエハ10を作製することができる。
ウェットエッチング後にエッチング液を洗浄した後は、厚板部14に囲まれた薄板部12上にウェットエッチングで使用した液体又は洗浄液が残留している。そこで、図5に示す矢印の向きに、半導体ウエハ10の中心軸を回転中心としてスピニングする。これにより、厚板部14に囲まれた薄板部12上の液体には、半導体ウエハ10の半径方向外側に向う遠心力が付与される。遠心力が付与された液体は、薄板部12上を移動して、貫通孔16から半導体ウエハ10の外側に放出される。これにより、薄板部12上に残留した液体を半導体ウエハ10外に排出することができる。
なお、シリコン平板30から薄板部12を作製する工程としては、砥石による研削以外にも、ウェットエッチング又はドライエッチングによって、シリコン平板30をエッチングしてもよい。ウェットエッチングを用いても、厚板部14に囲まれた薄板部12上には液体(エッチング液及び/又は洗浄液)が残留する。ドライエッチングを用いると、研削加工を用いた場合と同様、エッチング後の面が要求される面粗度よりも粗い。したがって、ドライエッチングされた面をウェットエッチングし、洗浄液で洗浄しなければならない。そのため、厚板部14に囲まれた薄板部12上には液体が残留する。すなわち、ウェットエッチング又はドライエッチングを用いても、薄板部12上に残留する液体を半導体ウエハ10をスピニングして半導体ウエハ10外に放出させなければならない。
半導体ウエハ10では、厚板部14に囲まれた薄板部12上の液体を、厚板部14の貫通孔16を介して半導体ウエハ10外に排出する。したがって、厚板部14を乗り越えるだけの遠心力を液体に付与しなくてもよく、液体が薄板部12上を移動するだけの遠心力を付与するだけでよい。そのため、半導体ウエハ10に付与する単位時間当たりの回転数を抑えることができる。これにより、厚板部14の板厚が半径方向に大きくし過ぎなくても、薄板部12が破損することを防止することができる。
次に、図6に示すように、薄板部12上にアルミ等の導電性材料の電極膜36を形成する。薄板部12上に形成された導電性材料は、パターニングし、エッチングして電極を形成する。このとき、エッチングで使用した液体は、半導体ウエハ10をスピニングして貫通孔16から半導体ウエハ10外に放出される。
次に、図7に示すように、厚板部14の内周面と薄板部12で形成される領域に薄板部12を保護するためのポリイミド38を充填する。次に、厚板部14を、厚板部14の上方(図7の上方)からエッチングする。このエッチングでは、ポリイミド38もエッチングされる。厚板部14のエッチングは、貫通孔16の酸化膜20が検出されなくなった時点で終了とする。図8に厚板部14のエッチングが終了した時点の半導体ウエハの状態が示されている。貫通孔16が薄板部12の表面近傍に形成されているため、図8に示すように、厚板部14の上面は電極膜36の上面と略同一となっている。本実施例では、貫通孔16を薄板部12の表面近傍に形成することによって、貫通孔16の酸化膜20をエッチングの終点検出に利用し、厚板部14のエッチングを適切なタイミングで終了している。
厚板部14をエッチングした後、エッチングで残存したポリイミド38を除去する(図9に示す状態)。次いで、電極膜36の上面と厚板部14の上面(図9の上面、図10の下面)にダイシングテープ50を貼り付ける(図10に示す状態)。ポリイミド38を除去すると、電極膜36の上面と厚板部14の上面は略同一となっているため、ダイシングテープ50を半導体ウエハ10に貼り付けることができる。ダイシングテープ50を貼り付けると、図10に示すように、半導体ウエハ10の半導体素子34を形成した側から、ダイヤモンドの微粒が表面に貼り付けられたダイヤモンドブレード52を用いてダイシングして、半導体素子34をそれぞれに分割する。
なお、上述した実施例では、薄板部12の厚板部14に囲まれていない側の面に半導体素子を形成したが、薄板部12の厚板部14に囲まれた側の面に半導体素子を形成してもよい。かかる場合に半導体素子を形成するために用いられるレジストやエッチング用の溶液は、半導体ウエハ10をスピニングすることにより、貫通孔16から半導体ウエハ10外に排出することができる。
また、上述した実施例では、半導体ウエハの厚板部のみを貫通するように貫通孔を設けたが、本発明はこのような形態に限られない。例えば、貫通孔の一端が半導体ウエハの側面に開口し、貫通孔の他端が半導体ウエハの薄板部に開口するように、半導体ウエハに対して貫通孔を斜めに設けてもよい。あるいは、貫通孔が薄板部を貫通するように設けてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、上述した実施例では、半導体ウエハ10の厚板部14が、薄板部12の一方の面側のみに突出している。しかしながら、厚板部14を薄板部12の両方の面から突出させてもよい。かかる場合、厚板部14には、突出している双方に貫通孔16を設けることが好ましい。
また、上述した実施例では、半導体素子を形成してから半導体ウエハの中央部を薄板化し、薄板部と厚板部を形成したが、本発明はこのような形態に限られず、半導体ウエハの中央部を薄板化して厚板部と薄板部を形成してから半導体素子を形成するようにしてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
半導体ウエハの平面図。 図1のII−II断面図。 側面に穴が形成されたシリコン平板を示す側面図。 半導体素子が形成されたシリコン平板を示す側面図。 薄板部と厚板部が形成された半導体ウエハを示す断面図。 薄板部に電極が形成された半導体ウエハを示す断面図。 薄板部のポリイミドが充填された半導体ウエハを示す断面図。 厚板部がエッチングされた半導体ウエハを示す断面図。 ポリイミドが除去された半導体ウエハを示す断面図。 半導体ウエハのダイジング工程を示す断面図。
符号の説明
10:半導体ウエハ
12:薄板部
14:厚板部
16:貫通孔
18,20:酸化膜
30:シリコン平板
32:穴

Claims (5)

  1. 薄板部と、その薄板部の外周を一巡して設けられていると共にその板厚が薄板部の板厚より厚くされている厚板部を有している半導体ウエハであって、
    厚板部は、薄板部の少なくとも一方の面から突出しており、その突出している部位には、厚板部の内側から外側に貫通する貫通孔が少なくとも1つ設けられていることを特徴とする半導体ウエハ。
  2. 前記厚板部には前記貫通孔が複数設けられており、各貫通孔の軸線上には、他の貫通孔が設けられていないことを特徴とする請求項1の半導体ウエハ。
  3. 前記貫通孔は、前記薄板部の一方の面近傍に形成されており、前記貫通孔の内周面には、厚板部とは異なる材質の膜が被膜されていることを特徴とする請求項1又は2に記載の半導体ウエハ。
  4. 薄板部と、その薄板部の外周を一巡して設けられていると共にその板厚が薄板部の板厚より厚くされている厚板部を有している半導体ウエハを製造する方法であって、
    板厚が一定の半導体ウエハの側面に半導体ウエハの中心に向かって伸びる穴を形成する穴形成工程と、
    穴が形成された半導体ウエハの表面又は裏面の中央部を薄板化して薄板部を形成することで、その薄板部の外周を一巡する厚板部を形成する薄板化工程と、を有しており、
    前記薄板化工程では、その薄板化工程で形成される厚板部を前記穴形成工程で形成された穴が貫通するように半導体ウエハを薄板化することを特徴とする半導体ウエハの製造方法。
  5. 半導体素子を製造する方法であって、
    板厚が一定の半導体ウエハの側面に半導体ウエハの中心に向かって伸びる穴を形成する穴形成工程と、
    半導体ウエハの表面の中央部に複数の半導体素子を形成する半導体素子形成工程と、
    半導体ウエハの裏面のうち半導体素子が形成された領域に対応する部分を薄板化して薄板部を形成することで、その薄板部の外周を一巡する厚板部を形成する第1薄板化工程と、
    半導体ウエハの裏面のうち薄板部の部分に電極を形成する電極形成工程と、
    電極形成工程後に半導体ウエハの厚板部を薄板化する第2薄板化工程と、
    第2薄板化工程後に半導体ウエハに形成されている複数の半導体素子をそれぞれの半導体素子に分離するダイシング工程と、を有しており、
    前記第1薄板化工程では、該第1薄板化工程で形成される厚板部を前記穴形成工程で形成された穴が貫通するように半導体ウエハを薄板化し、
    前記穴形成工程では、前記第1薄板化工程で形成される薄板部の近傍に穴が貫通するように穴を形成し、
    前記半導体素子形成工程では、前記穴形成工程で形成された穴の内周面に半導体ウエハとは異なる材質の膜を皮膜することを特徴とする半導体素子の製造方法。
JP2007003201A 2007-01-11 2007-01-11 半導体ウエハ及びその製造方法並びに半導体素子の製造方法 Pending JP2008171980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007003201A JP2008171980A (ja) 2007-01-11 2007-01-11 半導体ウエハ及びその製造方法並びに半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007003201A JP2008171980A (ja) 2007-01-11 2007-01-11 半導体ウエハ及びその製造方法並びに半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2008171980A true JP2008171980A (ja) 2008-07-24

Family

ID=39699804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007003201A Pending JP2008171980A (ja) 2007-01-11 2007-01-11 半導体ウエハ及びその製造方法並びに半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2008171980A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010115892A (ja) * 2008-11-14 2010-05-27 Seiko Epson Corp ノズル基板、液滴吐出ヘッド及び液滴吐出装置の製造方法
JP2011530159A (ja) * 2008-05-23 2011-12-15 ダブルチェック、セミコンダークターズ、プロプライエタリー、リミテッド 半導体ウェーハおよびそれを生成する方法
JP2013508745A (ja) * 2009-10-16 2013-03-07 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530159A (ja) * 2008-05-23 2011-12-15 ダブルチェック、セミコンダークターズ、プロプライエタリー、リミテッド 半導体ウェーハおよびそれを生成する方法
JP2010115892A (ja) * 2008-11-14 2010-05-27 Seiko Epson Corp ノズル基板、液滴吐出ヘッド及び液滴吐出装置の製造方法
JP2013508745A (ja) * 2009-10-16 2013-03-07 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
US9245765B2 (en) 2009-10-16 2016-01-26 Empire Technology Development Llc Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Similar Documents

Publication Publication Date Title
JP5594986B2 (ja) 機械電気変換素子及び機械電気変換装置の製造方法
US9482863B2 (en) Production of micro-mechanical devices
EP1061584A2 (en) Self-supported ultra thin silicon wafer process
US8987122B2 (en) Method of manufacturing semiconductor device
US10510604B2 (en) Semiconductor device and method
JP2005123425A (ja) 半導体基板の製造方法、半導体基板及び半導体装置の製造方法
US20090320274A1 (en) Electromechanical transducer and fabrication method of electromechanical transducing apparatus
US20160086838A1 (en) Wafer arrangement and method for processing a wafer
JP2008171980A (ja) 半導体ウエハ及びその製造方法並びに半導体素子の製造方法
US7601051B2 (en) Grinding machine having grinder head and method of manufacturing semiconductor device by using the grinding machine
JP5638218B2 (ja) 半導体装置およびその製造方法
US20240092634A1 (en) Method for manufacturing mirror device
JP2010283185A (ja) 半導体装置の製造方法
JP6250239B2 (ja) 段差付ウエハおよびその製造方法
US20150044783A1 (en) Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
JP2004363517A (ja) 半導体ウェハのチップ化方法
JP5666791B2 (ja) 微小試料台および微小試料台の製造方法
JP6724566B2 (ja) 半導体装置の製造方法
JP7467069B2 (ja) ミラーデバイスの製造方法
JP6699515B2 (ja) 半導体ウエハおよびその製造方法
WO2023182393A1 (ja) ウエハの製造方法
CN110911356A (zh) 用于制造半导体设备的方法以及半导体设备
JP6513159B2 (ja) ウエハチャック補助具
JP6911397B2 (ja) 荷電粒子線露光用マスクおよびその製造方法
CN107546104A (zh) 一种晶圆薄化制备工艺