TWI457271B - 半導體外延結構的製備方法 - Google Patents

半導體外延結構的製備方法 Download PDF

Info

Publication number
TWI457271B
TWI457271B TW100112845A TW100112845A TWI457271B TW I457271 B TWI457271 B TW I457271B TW 100112845 A TW100112845 A TW 100112845A TW 100112845 A TW100112845 A TW 100112845A TW I457271 B TWI457271 B TW I457271B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor epitaxial
carbon nanotube
substrate
growing
Prior art date
Application number
TW100112845A
Other languages
English (en)
Other versions
TW201238882A (en
Inventor
Yang Wei
Shou-Shan Fan
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201238882A publication Critical patent/TW201238882A/zh
Application granted granted Critical
Publication of TWI457271B publication Critical patent/TWI457271B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

半導體外延結構的製備方法
本發明涉及一種半導體外延結構的製備方法。
外延結構，尤其異質外延結構為製作半導體器件的主要材料之一。例如，近年來，製備發光二極體(LED)的氮化鎵外延片成為研究的熱點。
所述氮化鎵外延片指在一定條件下，將氮化鎵材料分子，有規則排列，定向生長在藍寶石基底上。然而，高品質氮化鎵外延片的製備一直為研究的難點。由於氮化鎵和藍寶石基底的晶格常數以及熱膨脹係數的不同，從而導致氮化鎵外延層存在較多錯位缺陷(dislocation defect)。而且，氮化鎵外延層和藍寶石基底之間存在較大應力，應力越大會導致氮化鎵外延層破裂。這種異質外延結構普遍存在晶格失配現象，且易形成錯位等缺陷。
先前技術提供一種改善上述不足的方法，其採用非平整的藍寶石基底外延生長氮化鎵。然而，先前技術通常採用光刻等微電子工藝在藍寶石基底表面形成溝槽從而構成非平整外延生長面。該方法不但工藝複雜，成本較高，而且會對藍寶石基底外延生長面造成污染，從而影響外延結構的品質。
有鑒此，提供一種工藝簡單，成本低廉，且不會對基底表面造成污染的半導體外延結構的製備方法實為必要。
一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一外延生長面；在所述基底的外延生長面設置一奈米碳管層；在所述基底的外延生長面生長一GaN低溫緩衝層；在所述GaN低溫緩衝層表面生長一N型GaN層；在所述N型GaN層表面生長一InGaN/GaN多量子阱層；在所述InGaN/GaN多量子阱層表面生長一P型GaN層；以及進行退火處理。
一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一支持半導體外延層生長的外延生長面；在所述基底的外延生長面設置一奈米碳管層；以及在基底的外延生長面生長一摻雜的半導體外延層。
一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一支持半導體外延層生長的外延生長面；在所述基底的外延生長面設置一奈米碳管層；在基底的外延生長面生長一本征半導體外延層；以及對所述本征半導體外延層進行摻雜。
與先前技術相比，由於在所述基底的外延生長面設置一奈米碳管層而獲得圖形化的掩模的方法工藝簡單、成本低廉，大大降低了外延結構的製備成本，同時降低了對環境的污染。
10,20,30‧‧‧半導體外延結構
100,200,300‧‧‧基底
101‧‧‧外延生長面
102,202,302‧‧‧奈米碳管層
103‧‧‧孔洞
104,204,304‧‧‧半導體外延層
1042‧‧‧半導體外延晶粒
1044‧‧‧半導體外延薄膜
105‧‧‧開口
106‧‧‧N型半導體外延層
107‧‧‧有源層
108‧‧‧P型半導體外延層
143‧‧‧奈米碳管片段
145‧‧‧奈米碳管
圖1為本發明實施例提供的半導體外延結構的製備方法的工藝流程圖。
圖2為本發明實施例的半導體外延結構中採用的奈米碳管膜的掃 描電鏡照片。
圖3為圖2中的奈米碳管膜中的奈米碳管片段的結構示意圖。
圖4為本發明實施例的半導體外延結構中採用的複數層交叉設置的奈米碳管膜的掃描電鏡照片。
圖5為本發明實施例的半導體外延結構中採用的非扭轉的奈米碳管線的掃描電鏡照片。
圖6為本發明實施例的半導體外延結構中採用的扭轉的奈米碳管線的掃描電鏡照片。
圖7為本發明實施例的半導體外延結構中半導體外延層生長過程示意圖。
圖8為本發明第一實施例提供的半導體外延結構的立體結構示意圖。
圖9為圖8所示的半導體外延結構沿線IX-IX的剖面示意圖。
圖10為本發明第一實施例的半導體外延結構截面的掃描電鏡照片。
圖11為本發明第一實施例的半導體外延結構介面處的透射電鏡照片。
圖12為本發明第二實施例提供的半導體外延結構的立體結構示意圖。
圖13為本發明第三實施例提供的半導體外延結構的立體結構示意圖。
以下將結合附圖詳細說明本發明實施例提供的半導體外延結構及其製備方法。為了便於理解本發明的技術方案，本發明首先介紹一種摻雜的半導體外延結構的製備方法。
請參閱圖1，本發明實施例提供一種半導體外延結構10的製備方法，其具體包括以下步驟：S10：提供一基底100，且該基底100具有一支持半導體外延層104生長的外延生長面101；S20：在所述基底100的外延生長面101設置一奈米碳管層102；S30：在基底100的外延生長面101生長一摻雜的半導體外延層104。
步驟S10中，所述基底100提供了半導體外延層104的外延生長面101。所述基底100的外延生長面101為分子平滑的表面，且去除了氧或碳等雜質。所述基底100可以為單層或複數層結構。當所述基底100為單層結構時，該基底100可以為一單晶結構體，且具有一晶面作為半導體外延層104的外延生長面101。所述單層結構的基底100的材料可以為GaAs、GaN、AlN、Si、SOI、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3等。當所述基底100為複數層結構時，其需要包括至少一層上述單晶結構體，且該單晶結構體具有一晶面作為半導體外延層104的外延生長面101。所述基底100的材料可以根據所要生長的半導體外延層104來選擇，優選地，使所述基底100與半導體外延層104具有相近的晶格常數以及熱膨脹係數。所述基底100的厚度、大小和形狀不限，可以根據實際需要 選擇。所述基底100不限於上述列舉的材料，只要具有支持半導體外延層104生長的外延生長面101的基底100均屬於本發明的保護範圍。
步驟S20中，所述奈米碳管層102為包括複數個奈米碳管的連續的整體結構。所述奈米碳管層102中複數個奈米碳管沿著基本平行於奈米碳管層102表面的方向延伸。當所述奈米碳管層102設置於所述基底100的外延生長面101時，所述奈米碳管層102中複數個奈米碳管的延伸方向基本平行於所述基底100的外延生長面101。所述奈米碳管層的厚度為1奈米~100微米，或1奈米~1微米，或1奈米~200奈米，優選地厚度為10奈米~100奈米。所述奈米碳管層102為一圖形化的奈米碳管層102。所述“圖形化”指所述奈米碳管層102具有複數個開口105，該複數個開口105從所述奈米碳管層102的厚度方向貫穿所述奈米碳管層102。當所述奈米碳管層102覆蓋所述基底100的外延生長面101設置時，從而使所述基底100的外延生長面101對應該開口105的部分暴露以便於生長半導體外延層104。所述開口105可以為微孔或間隙。所述開口105的尺寸為10奈米~500微米，所述尺寸指所述微孔的孔徑或所述間隙的寬度方向的間距。所述開口105的尺寸為10奈米~300微米、或10奈米~120微米、或10奈米~80微米、或10奈米~10微米。開口105的尺寸越小，有利於在生長外延層的過程中減少錯位缺陷的產生，以獲得高品質的半導體外延層104。優選地，所述開口105的尺寸為10奈米~10微米。進一步地，所述奈米碳管層102的占空比為1：100~100：1，或1：10~10：1，或1：2~2：1，或1：4~4：1。優選地，所述占空比為1：4~4：1。所謂“占空比”指該奈米碳管層102設置於基底100的外延生長面101後，該外延生長面101被奈米碳 管層102佔據的部分與通過開口105暴露的部分的面積比。
進一步地，所述“圖形化”指所述奈米碳管層102中複數個奈米碳管的排列方式為有序的、有規則的。例如，所述奈米碳管層102中複數個奈米碳管的軸向均基本平行於所述基底100的外延生長面101且基本沿同一方向延伸。或者，所述奈米碳管層102中複數個奈米碳管的軸向可有規律性地基本沿兩個以上方向延伸。或者，所述奈米碳管層102中複數個奈米碳管的軸向沿著基底100的一晶向延伸或與基底100的一晶向成一定角度延伸。上述奈米碳管層102中沿同一方向延伸的相鄰的奈米碳管通過凡得瓦(Van Der Waals)力首尾相連。
在所述奈米碳管層102具有如前所述的開口105的前提下，所述奈米碳管層102中複數個奈米碳管也可無序排列、無規則排列。優選地，所述奈米碳管層102設置於所述基底100的整個外延生長面101。所述奈米碳管層102中的奈米碳管可以為單壁奈米碳管、雙壁奈米碳管或多壁奈米碳管中的一種或複數種，其長度和直徑可以根據需要選擇。
所述奈米碳管層102用作生長半導體外延層104的掩模。所謂“掩模”指該奈米碳管層102用於遮擋所述基底100的部分外延生長面101，且暴露部分外延生長面101，從而使得半導體外延層104僅從所述外延生長面101暴露的部分生長。由於奈米碳管層102具有複數個開口105，故，該奈米碳管層102形成一圖形化的掩模。當奈米碳管層102設置於基底100的外延生長面101後，複數個奈米碳管沿著平行於外延生長面101的方向延伸。由於所述奈米碳管層102在所述基底100的外延生長面101形成複數個開口105，從而 使得所述基底100的外延生長面101上具有一圖形化的掩模。可以理解，相對於光刻等微電子工藝，通過設置奈米碳管層102掩模進行外延生長的方法工藝簡單、成本低廉，不易在基底100的延生長面101引入污染，而且綠色環保，可以大大降低了半導體外延結構10的製備成本。
可以理解，所述基底100和奈米碳管層102共同構成了用於生長半導體外延結構10的襯底。該襯底可用於生長不同材料的半導體外延層104。該半導體外延層104的材料可以與基底100的材料相同或不同。當該半導體外延層104的材料可以與基底100的材料不同時，所述生長方法稱為異質外延生長。當該半導體外延層104的材料可以與基底100的材料相同時，所述生長方法稱為同質外延生長。
所述奈米碳管層102可以預先形成後直接鋪設在所述基底100的外延生長面101。所述奈米碳管層102為一宏觀結構，且所述奈米碳管層102為一個自支撐的結構。所謂“自支撐”指該奈米碳管層102不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身狀態，即將該奈米碳管層102置於(或固定於)間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管層102能夠懸空保持自身狀態。由於奈米碳管層102為自支撐結構，所述奈米碳管層102不必要通過複雜的化學方法形成在基底100的外延生長面101。進一步優選地，所述奈米碳管層102為複數個奈米碳管組成的純奈米碳管結構。所謂“純奈米碳管結構”指所述奈米碳管層在整個製備過程中無需任何化學修飾或酸化處理，不含有任何羧基等官能團修飾。
所述奈米碳管層102還可以為一包括複數個奈米碳管以及添加材料的複合結構。所述添加材料包括石墨、石墨稀、碳化矽、氮化硼、氮化矽、二氧化矽、無定形碳等中的一種或複數種。所述添加材料還可以包括金屬碳化物、金屬氧化物及金屬氮化物等中的一種或複數種。所述添加材料包覆於奈米碳管層102中奈米碳管的至少部分表面或設置於奈米碳管層102的開口105內。優選地，所述添加材料包覆於奈米碳管的表面。由於，所述添加材料包覆於奈米碳管的表面，使得奈米碳管的直徑變大，從而使奈米碳管之間的開口105減小。所述添加材料可以通過化學氣相沈積(CVD)、物理氣相沈積(PVD)、磁控濺射等方法形成於奈米碳管的表面。
將所述奈米碳管層102鋪設在所述基底100的外延生長面101後還可以包括一有機溶劑處理的步驟，以使奈米碳管層102與外延生長面101更加緊密結合。該有機溶劑可選用乙醇、甲醇、丙酮、二氯乙烷和氯仿中一種或者幾種的混合。本實施例中的有機溶劑採用乙醇。該使用有機溶劑處理的步驟可通過試管將有機溶劑滴落在奈米碳管層102表面浸潤整個奈米碳管層102或將基底100和整個奈米碳管層102一起浸入盛有有機溶劑的容器中浸潤。
所述奈米碳管層102也可以通過化學氣相沈積(CVD)等方法直接生長在所述基底100的外延生長面101或先生長在矽基底表面，然後轉印到所述基底100的外延生長面101。
具體地，所述奈米碳管層102可以包括奈米碳管膜或奈米碳管線。所述奈米碳管層102可以為一單層奈米碳管膜或複數個層疊設置的奈米碳管膜。所述奈米碳管層102可包括複數個平行設置的 奈米碳管線或複數個交叉設置的奈米碳管線。當所述奈米碳管層102為複數個層疊設置的奈米碳管膜時，奈米碳管膜的層數不宜太多，優選地，為2層~100層。當所述奈米碳管層102為複數個平行設置的奈米碳管線時，相鄰兩個奈米碳管線之間的距離為0.1微米~200微米，優選地，為10微米~100微米。所述相鄰兩個奈米碳管線之間的空間構成所述奈米碳管層102的開口105。相鄰兩個奈米碳管線之間的間隙長度可以等於奈米碳管線的長度。所述奈米碳管膜或奈米碳管線可以直接鋪設在基底100的外延生長面101構成所述奈米碳管層102。通過控制奈米碳管膜的層數或奈米碳管線之間的距離，可以控制奈米碳管層102中開口105的尺寸。
所述奈米碳管膜為由若干奈米碳管組成的自支撐結構。所述若干奈米碳管為沿同一方向擇優取向延伸。所述擇優取向指在奈米碳管膜中大多數奈米碳管的整體延伸方向基本朝同一方向。而且，所述大多數奈米碳管的整體延伸方向基本平行於奈米碳管膜的表面。進一步地，所述奈米碳管膜中多數奈米碳管為通過凡得瓦力首尾相連。具體地，所述奈米碳管膜中基本朝同一方向延伸的大多數奈米碳管中每一奈米碳管與在延伸方向上相鄰的奈米碳管通過凡得瓦力首尾相連。當然，所述奈米碳管膜中存在少數隨機排列的奈米碳管，這些奈米碳管不會對奈米碳管膜中大多數奈米碳管的整體取向排列構成明顯影響。所述自支撐為奈米碳管膜不需要大面積的載體支撐，而只要相對兩邊提供支撐力即能整體上懸空而保持自身膜狀狀態，即將該奈米碳管膜置於(或固定於)間隔特定距離設置的兩個支撐體上時，位於兩個支撐體之間的奈米碳管膜能夠懸空保持自身膜狀狀態。所述自支撐主要通過奈米碳管膜中存在連續的通過凡得瓦力首尾相連延伸排列的奈米碳管而 實現。
具體地，所述奈米碳管膜中基本朝同一方向延伸的多數奈米碳管，並非絕對的直線狀，可以適當的彎曲；或者並非完全按照延伸方向上排列，可以適當的偏離延伸方向。故，不能排除奈米碳管膜的基本朝同一方向延伸的多數奈米碳管中並列的奈米碳管之間可能存在部分接觸。
請參閱圖2及圖3，具體地，所述奈米碳管膜包括複數個連續且定向延伸的奈米碳管片段143。該複數個奈米碳管片段143通過凡得瓦力首尾相連。每一奈米碳管片段143包括複數個相互平行的奈米碳管145，該複數個相互平行的奈米碳管145通過凡得瓦力緊密結合。該奈米碳管片段143具有任意的長度、厚度、均勻性及形狀。所述奈米碳管膜可通過從一奈米碳管陣列中選定部分奈米碳管後直接拉取獲得。所述奈米碳管膜的厚度為1奈米~100微米，寬度與拉取出該奈米碳管膜的奈米碳管陣列的尺寸有關，長度不限。所述奈米碳管膜中相鄰的奈米碳管之間存在微孔或間隙從而構成開口105，且該微孔的孔徑或間隙的尺寸小於10微米。優選地，所述奈米碳管膜的厚度為100奈米~10微米。該奈米碳管膜中的奈米碳管145沿同一方向擇優取向延伸。所述奈米碳管拉膜的結構及其製備方法請參見范守善等人於2007年2月12日申請的，於2010年7月11公告的第I327177號台灣公告專利申請“奈米碳管薄膜結構及其製備方法”，申請人：鴻海精密工業股份有限公司。為節省篇幅，僅引用此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部分。
請參閱圖4，當所述奈米碳管層包括層疊設置的複數層奈米碳管 膜時，相鄰兩層奈米碳管膜中的奈米碳管的延伸方向形成一交叉角度α，且α大於等於0度小於等於90度(0°<=α<=90°)。
為減小奈米碳管膜的厚度，還可以進一步對該奈米碳管膜進行加熱處理。為避免奈米碳管膜加熱時被破壞，所述加熱奈米碳管膜的方法採用局部加熱法。其具體包括以下步驟：局部加熱奈米碳管膜，使奈米碳管膜在局部位置的部分奈米碳管被氧化；移動奈米碳管被局部加熱的位置，從局部到整體實現整個奈米碳管膜的加熱。具體地，可將該奈米碳管膜分成複數個小的區域，採用由局部到整體的方式，逐區域地加熱該奈米碳管膜。所述局部加熱奈米碳管膜的方法可以有複數種，如鐳射加熱法、微波加熱法等等。本實施例中，通過功率密度大於0.1×104瓦特/平方米的鐳射掃描照射該奈米碳管膜，由局部到整體的加熱該奈米碳管膜。該奈米碳管膜通過鐳射照射，在厚度方向上部分奈米碳管被氧化，同時，奈米碳管膜中直徑較大的奈米碳管束被去除，使得該奈米碳管膜變薄。
可以理解，上述鐳射掃描奈米碳管膜的方法不限，只要能夠均勻照射該奈米碳管膜即可。鐳射掃描可以沿平行奈米碳管膜中奈米碳管的排列方向逐行進行，也可以沿垂直於奈米碳管膜中奈米碳管的排列方向逐列進行。具有固定功率、固定波長的鐳射掃描奈米碳管膜的速度越小，奈米碳管膜中的奈米碳管束吸收的熱量越多，對應被破壞的奈米碳管束越多，鐳射處理後的奈米碳管膜的厚度變小。然，如果鐳射掃描速度太小，奈米碳管膜將吸收過多熱量而被燒毀。本實施例中，鐳射的功率密度大於0.053×1012瓦特/平方米，鐳射光斑的直徑在1毫米~5毫米範圍內，鐳射掃描照 射時間小於1.8秒。優選地，雷射器為二氧化碳雷射器，該雷射器的功率為30瓦特，波長為10.6微米，光斑直徑為3毫米，鐳射裝置140與奈米碳管膜的相對運動速度小於10毫米/秒。
所述奈米碳管線可以為非扭轉的奈米碳管線或扭轉的奈米碳管線。所述非扭轉的奈米碳管線與扭轉的奈米碳管線均為自支撐結構。具體地，請參閱圖5，該非扭轉的奈米碳管線包括複數個沿平行於該非扭轉的奈米碳管線長度方向延伸的奈米碳管。具體地，該非扭轉的奈米碳管線包括複數個奈米碳管片段，該複數個奈米碳管片段通過凡得瓦力首尾相連，每一奈米碳管片段包括複數個相互平行並通過凡得瓦力緊密結合的奈米碳管。該奈米碳管片段具有任意的長度、厚度、均勻性及形狀。該非扭轉的奈米碳管線長度不限，直徑為0.5奈米~100微米。非扭轉的奈米碳管線為將奈米碳管膜通過有機溶劑處理得到。具體地，將有機溶劑浸潤所述奈米碳管膜的整個表面，在揮發性有機溶劑揮發時產生的表面張力的作用下，奈米碳管膜中的相互平行的複數個奈米碳管通過凡得瓦力緊密結合，從而使奈米碳管膜收縮為一非扭轉的奈米碳管線。該有機溶劑為揮發性有機溶劑，如乙醇、甲醇、丙酮、二氯乙烷或氯仿，本實施例中採用乙醇。通過有機溶劑處理的非扭轉的奈米碳管線與未經有機溶劑處理的奈米碳管膜相比，比表面積減小，黏性降低。
所述扭轉的奈米碳管線為採用一機械力將所述奈米碳管膜兩端沿相反方向扭轉獲得。請參閱圖6，該扭轉的奈米碳管線包括複數個繞該扭轉的奈米碳管線軸向螺旋延伸的奈米碳管。具體地，該扭轉的奈米碳管線包括複數個奈米碳管片段，該複數個奈米碳管 片段通過凡得瓦力首尾相連，每一奈米碳管片段包括複數個相互平行並通過凡得瓦力緊密結合的奈米碳管。該奈米碳管片段具有任意的長度、厚度、均勻性及形狀。該扭轉的奈米碳管線長度不限，直徑為0.5奈米~100微米。進一步地，可採用一揮發性有機溶劑處理該扭轉的奈米碳管線。在揮發性有機溶劑揮發時產生的表面張力的作用下，處理後的扭轉的奈米碳管線中相鄰的奈米碳管通過凡得瓦力緊密結合，使扭轉的奈米碳管線的比表面積減小，密度及強度增大。
所述奈米碳管線及其製備方法請參見范守善等人於2002年11月5日申請的，2008年11月27日公告的第I303239號台灣公告專利“一種奈米碳管繩及其製造方法”，申請人：鴻海精密工業股份有限公司，以及2005年12月16日申請的，2009年7月21日公告的第I312337號台灣公告專利“奈米碳管絲之製作方法”，申請人：鴻海精密工業股份有限公司。為節省篇幅，僅引用此，但上述申請所有技術揭露也應視為本發明申請技術揭露的一部分。
步驟S30中，所述半導體外延層104的生長方法可以通過分子束外延法(MBE)、化學束外延法(CBE)、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法(LPE)、金屬有機氣相外延法(MOVPE)、超真空化學氣相沈積法(UHVCVD)、氫化物氣相外延法(HVPE)、以及金屬有機化學氣相沈積法(MOCVD)等中的一種或複數種實現。
所述半導體外延層104指通過外延法生長在基底100的外延生長面101的單晶結構體，其材料與基底100的材料相同或不同。當該半導體外延層104的材料可以與基底100的材料不同時，稱為半導體 異質外延層。當該半導體外延層104的材料可以與基底100的材料相同時，稱為半導體同質外延層。所述半導體外延層104的生長的厚度可以根據需要製備。具體地，所述半導體外延層104的生長的厚度可以為0.5奈米~1毫米。例如，所述半導體外延層104的生長的厚度可以為100奈米~500微米，或200奈米~200微米，或500奈米~100微米。所述半導體外延層104的材料為Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP：Zn或GaP：N。所述摻雜的半導體外延層104包括N型半導體外延層或P型半導體外延層中的至少一種。所述半導體外延層104可以為一複數層結構，如，所述摻雜的半導體外延層104包括一N型半導體外延層和一P型半導體外延層形成一PN結。進一步，所述摻雜的半導體外延層104包括一有源層設置於所述N型半導體外延層和所述P型半導體外延層之間。所述有源層為一單層量子阱結構或複數層量子阱結構。進一步，所述摻雜的半導體外延層104還可以包括一高摻雜的半導體電極接觸層設置於所述PN結遠離所述基底的一表面。
本發明實施例通過在源氣中通入含有摻雜元素的氣體，直接生長摻雜的半導體外延層104。請參閱圖7，具體地，所述摻雜的半導體外延層104的生長過程具體包括以下步驟：S31：沿著基本垂直於所述基底100的外延生長面101方向成核並外延生長形成複數個半導體外延晶粒1042；S32：所述複數個半導體外延晶粒1042沿著基本平行於所述基底 100的外延生長面101方向外延生長形成一連續的半導體外延薄膜1044；S33：所述半導體外延薄膜1044沿著基本垂直於所述基底100的外延生長面101方向外延生長形成一摻雜的半導體外延層104；S34：對所述摻雜的半導體外延層104進行退火處理。
步驟S31中，所述複數個半導體外延晶粒1042在所述基底100的外延生長面101通過該奈米碳管層102的開口105暴露的部分開始生長，且其生長方向基本垂直於所述基底100的外延生長面101，即該步驟中複數個半導體外延晶粒1042進行縱向外延生長。
步驟S32中，通過控制生長條件使所述複數個半導體外延晶粒1042沿著基本平行於所述基底100的外延生長面101的方向同質外延生長並連成一體將所述奈米碳管層102覆蓋。即，該步驟中所述複數個半導體外延晶粒1042進行側向外延生長直接合攏，並最終在奈米碳管周圍形成複數個孔洞103將奈米碳管包圍。優選地，奈米碳管與包圍該奈米碳管的半導體外延層104間隔設置。所述孔洞的形狀與奈米碳管層102中的奈米碳管的排列方向有關。當奈米碳管層102為單層奈米碳管膜或複數個平行設置的奈米碳管線時，所述複數個孔洞103為基本平行設置的溝槽。當奈米碳管層102為複數層交叉設置的奈米碳管膜或複數個交叉設置的奈米碳管線時，所述複數個孔洞103為交叉設置的溝槽網絡。
步驟S33中，由於所述奈米碳管層102的存在，使得半導體外延晶粒1042與基底100之間的晶格錯位在形成連續的半導體外延薄膜1044的過程中停止生長。故，該步驟的半導體外延層104相當於 在沒有缺陷的半導體外延薄膜1044表面進行同質外延生長。所述半導體外延層104具有較少的缺陷。該步驟中通過在源氣中通入含有摻雜元素的氣體，故，可以直接生長摻雜的半導體外延層。該步驟通過控制源氣可以控制半導體外延層104的材料、摻雜成分以及摻雜比例，通過控制生長時間可以控制半導體外延層104的厚度。
步驟S34中，通過高溫退火處理使所述半導體外延層104的摻雜元素被激活。
進一步，生長摻雜的半導體外延層104之前還可以包括一在所述基底100的外延生長面101生長一本征半導體外延層(圖未示)的步驟。所述本征半導體外延層設置於摻雜的半導體外延層104與奈米碳管層102之間，覆蓋所述奈米碳管層102設置並滲透奈米碳管層102的開口105與所述基底100的外延生長面101接觸。所述摻雜的半導體外延層104設置於本征半導體外延層遠離基底100的表面。
可以理解，所述摻雜的半導體外延結構的製備方法中，也可以先在基底的外延生長面101生長一本征半導體外延層，再對該本征半導體外延層進行摻雜得到摻雜的半導體外延層104。其具體包括以下步驟：S10：提供一基底100，且該基底100具有一支持半導體外延層104生長的外延生長面101；S20：在所述基底100的外延生長面101設置一奈米碳管層102；S30：在基底100的外延生長面101生長一本征半導體外延層104； S40：對所述本征半導體外延層104進行摻雜，其中，所述摻雜的方法可以為熱擴散或離子注入。
以下將分實施例介紹本發明的半導體外延結構及其製備方法。
實施例1
請參閱圖8與圖9，本發明第一實施例提供一種半導體外延結構10，其包括：一基底100、一奈米碳管層102以及一半導體外延層104。其中，所述半導體外延層104包括一N型半導體外延層106、一有源層107以及一P型半導體外延層108。
所述基底100具有一外延生長面101。所述奈米碳管層102設置於所述基底100的外延生長面101，該奈米碳管層102具有複數個開口105，所述基底100的外延生長面101對應所述奈米碳管層102的開口105的部分暴露。所述N型半導體外延層106設置於所述基底100的外延生長面101，並覆蓋所述奈米碳管層102。所述奈米碳管層102設置於所述N型半導體外延層106與基底100之間。所述P型半導體外延層108設置於所述N型半導體外延層106遠離基底100的表面。所述有源層107設置於所述N型半導體外延層106與P型半導體外延層108之間。
所述半導體外延層104將所述奈米碳管層102覆蓋，並滲透所述奈米碳管層102的複數個開口105與所述基底100的外延生長面101接觸，即所述奈米碳管層102的複數個開口105中均滲透有所述半導體外延層104。所述半導體外延層104與其覆蓋的奈米碳管層102在微觀上間隔設置，即所述半導體外延層104與基底100接觸的表面形成複數個孔洞103，所述奈米碳管層102設置於該孔洞103內 ，具體地，所述奈米碳管層102中的奈米碳管分別設置在複數個孔洞103內。所述孔洞103形成在半導體外延層104與所述基底100接觸的表面，在所述半導體外延層104的厚度方向該孔洞103均為盲孔。在每個孔洞103內，奈米碳管均基本不與所述半導體外延層104接觸。
本實施例中，所述基底100為一藍寶石(Al2O3)基片。所述奈米碳管層102為一單層奈米碳管膜，該奈米碳管膜包括複數個奈米碳管，該複數個奈米碳管的軸向沿同一方向擇優取向延伸，延伸方向相同的相鄰的奈米碳管通過凡得瓦力首尾相連。在垂直於延伸方向的相鄰的奈米碳管之間部分間隔設置存在微孔或間隙，從而構成開口105。所述N型半導體外延層106為一Si摻雜的GaN層。所述有源層107為一InGaN/GaN多量子阱層。所述P型半導體外延層108為一Mg摻雜的GaN層。本實施例進一步還可以包括一Mg摻雜P型AlGaN層設置於InGaN/GaN多量子阱層與Mg摻雜的GaN層之間。
本發明第一實施例採用MOCVD工藝製備所述半導體外延結構10。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)或三乙基鎵(TEGa)作為Ga源，採用三甲基銦(TMIn)作為In源，採用三甲基鋁(TMAl)作為Al源，採用矽烷(SiH4)作為Si源，採用二茂鎂(Cp2Mg)作為Mg源。具體包括以下步驟。
步驟(a)，將藍寶石基底100置入反應室，加熱到1000℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒，對基底100進行高溫淨化處理。
步驟(b)，通入三甲基鎵或三乙基鎵以及氨氣，使反應室壓強為 500托~600托，並使反應室降溫到500℃~650℃，生長厚度為10奈米~50奈米的GaN低溫緩衝層。
步驟(c)，停止通入三甲基鎵或三乙基鎵，繼續通入氨氣和載氣，同時將溫度升高到1100℃~1200℃，並恒溫保持30秒~300秒，進行退火。
步驟(d)，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在100托~300托，繼續通入氨氣和載氣，同時重新通入三甲基鎵或三乙基鎵以及矽烷，生長厚度為1微米~3微米的Si摻雜N型GaN層。
步驟(e)，停止通入矽烷，將反應室的溫度保持在700℃~900℃，使反應室壓強保持在50托~500托，並向反應室通入三甲基銦，生長InGaN/GaN多量子阱層。其中，InGaN阱層的厚度為2奈米~5奈米，GaN壘層的厚度為5奈米~20奈米。
步驟(f)，停止通入三甲基銦，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在76托~200托，並向反應室通入二茂鎂，生長厚度為100奈米~200奈米的Mg摻雜P型GaN層。
步驟(g)，停止生長，並在700℃~800℃的N2的氣氛下進行退火，其中，退火時間為10分鐘~20分鐘。
進一步，步驟(f)前還可以包括一生長Mg摻雜P型AlGaN層的步驟。其中，反應室的溫度保持在1000℃~1100℃，反應室壓強保持在76托~200托，並向反應室通入三甲基鋁，P型AlGaN層的厚度為30奈米~50奈米。
樣品生長完畢後，分別用掃描電子顯微鏡(SEM)和透射電子顯微 鏡(TEM)對樣品進行觀察和測試。請參閱圖10和圖11，本實施例製備的半導體外延結構中，半導體外延層僅從基底的外延生長面沒有奈米碳管層的位置開始生長，然後連成一體。所述半導體外延層與基底接觸的表面形成複數個孔洞，所述奈米碳管層設置於該孔洞內，且與半導體外延層間隔設置。具體地，從所述圖10中可以清楚其看到GaN外延層和藍寶石基底之間的介面，其中，深色部分為GaN外延層，淺色部分為藍寶石基底。所述GaN外延層與藍寶石基底接觸的表面具有一排孔洞。從所述圖11中可以看到，每個孔洞內設置有奈米碳管。所述孔洞內的奈米碳管設置於藍寶石基底表面，且與形成孔洞的GaN外延層間隔設置。
實施例2
請參閱圖12，為本發明第二實施例提供一種半導體外延結構20，其包括：一基底200，一奈米碳管層202以及一半導體外延層204。本發明第二實施例中的半導體外延結構20的基底200和半導體外延層204的材料，以及基底200、奈米碳管層202與半導體外延層204的位置關係與第一實施例的半導體外延結構10基本相同，其區別在於，所述半導體外延層204為一P型摻雜的半導體外延層，所述奈米碳管層202為複數個平行且間隔設置的奈米碳管線，相鄰的奈米碳管線之間形成微孔。
所述奈米碳管線可以為非扭轉的奈米碳管線或扭轉的奈米碳管線。具體地，所述非扭轉的奈米碳管線包括複數個沿該非扭轉的奈米碳管線長度方向延伸的奈米碳管。所述扭轉的奈米碳管線包括複數個繞該扭轉的奈米碳管線軸向螺旋延伸的奈米碳管。
本發明第二實施例中，所述基底200為一絕緣體上的矽 (SOI：silicon on insulator)基片。所述奈米碳管層202為複數個平行且間隔設置的奈米碳管線。所述半導體外延層204為一Mg摻雜的GaN層。本實施例進一步還包括一本征GaN層設置於基底200與Mg摻雜的GaN層之間。
本發明第二實施例採用MOCVD工藝製備所述半導體外延結構20。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三甲基鎵(TMGa)作為Ga源，採用二茂鎂(Cp2Mg)作為Mg源。具體包括以下步驟。
步驟(a)，將藍寶石基底200置入反應室，加熱到1000℃~1200℃，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒，對基底200進行高溫淨化處理。
步驟(b)，通入三甲基鎵以及氨氣，使反應室壓強為500托~600托，並使反應室降溫到500℃~650℃，生長厚度為10奈米~50奈米的GaN低溫緩衝層。
步驟(c)，停止通入三甲基鎵，繼續通入氨氣和載氣，同時將溫度升高到1100℃~1200℃，並恒溫保持30秒~300秒，進行退火。
步驟(d)，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在100托~300托，繼續通入氨氣和載氣，同時重新通入三甲基鎵，生長厚度為0.5微米~1微米的本征GaN層。
步驟(e)，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在76托~200托，並向反應室通入二茂鎂，生長厚度為100奈米~200奈米的Mg摻雜GaN層。
步驟(f)，停止生長，並在700℃~800℃的N2的氣氛下進行退火， 其中，退火時間為10分鐘~20分鐘。
實施例3
請參閱圖13，本發明第三實施例提供一種半導體外延結構30，其包括：一基底300，一奈米碳管層302以及一半導體外延層304。本發明第三實施例中的半導體外延結構30的基底300和半導體外延層304的材料，以及基底300、奈米碳管層302與半導體外延層304的位置關係與第二實施例的半導體外延結構20基本相同，其區別在於，所述半導體外延層304為一N型摻雜的半導體外延層，所述奈米碳管層302為複數個交叉且間隔設置的奈米碳管線，交叉且間相鄰的四個奈米碳管線之間形成微孔。
具體地，該複數個奈米碳管線分別沿第一方向與第二方向平行設置，所述第一方向與第二方向交叉設置。交叉且間相鄰的四個奈米碳管線之間形成一開口。本實施例中，相鄰的兩個奈米碳管線平行設置，相交叉的兩個奈米碳管線相互垂直。可以理解，所述奈米碳管線也可採用任意交叉方式設置，只需使奈米碳管層302形成複數個開口，從而使基底300的外延生長面部分暴露即可。
本實施例中，所述基底300為一GaN基底。所述N型半導體外延層304為一Si摻雜的GaN層。
本發明第三實施例採用MOCVD工藝製備所述半導體外延結構30。其中，採用高純氨氣(NH3)作為氮的源氣，採用氫氣(H2)作載氣，採用三乙基鎵(TEGa)作為Ga源，採用矽烷(SiH4)作為Si源。具體包括以下步驟。
步驟(a)，將藍寶石基底300置入反應室，加熱到1000℃~1200℃ ，並通入H2、N2或其混合氣體作為載氣，高溫烘烤200秒~1000秒，對基底300進行高溫淨化處理。
步驟(b)，通入三乙基鎵以及氨氣，使反應室壓強為500托~600托，並使反應室降溫到500℃~650℃，生長厚度為10奈米~50奈米的GaN低溫緩衝層。
步驟(c)，停止通入三乙基鎵，繼續通入氨氣和載氣，同時將溫度升高到1100℃~1200℃，並恒溫保持30秒~300秒，進行退火。
步驟(d)，將反應室的溫度保持在1000℃~1100℃，使反應室壓強保持在100托~300托，繼續通入氨氣和載氣，同時重新通入三乙基鎵和矽烷，生長厚度為1微米~3微米的Si摻雜GaN層。
步驟(e)，停止生長，並在700℃~800℃的N2的氣氛下進行退火其中，退火時間為10分鐘~20分鐘。
本發明採用一奈米碳管層作為掩模設置於所述基底外延生長面生長半導體外延結構具有以下有以效果：
第一，所述奈米碳管層為一自支撐結構，可直接鋪設在基底的外延生長面，相對於先前技術通過沈積後光刻等工藝形成掩模，本發明工藝簡單，成本低廉，有利於量產。
第二，所述奈米碳管層為圖形化結構，其厚度、開口尺寸均可達到奈米級，所述襯底用來生長外延層時形成的半導體外延晶粒具有更小的尺寸，有利於減少錯位缺陷的產生，以獲得高品質的半導體外延層。
第三，所述奈米碳管層的開口尺寸為奈米級，所述外延層從與奈 米級開口對應的暴露的外延生長面生長，使得生長的外延層與基底之間的接觸面積減小，減小了生長過程中外延層與襯底之間的應力，從而可以生長厚度較大的半導體外延層，可進一步提高半導體外延層的品質。
第四，所述半導體外延結構包括一圖案化奈米碳管層設置於所述摻雜的半導體外延層與基底之間，使得半導體外延層與基底之間的接觸面積減小，故，可以減小由於半導體外延層與基底熱膨脹係數不同而導致的半導體外延層所承受的應力。
第五，所述半導體外延結構包括一奈米碳管層設置於所述摻雜的半導體外延層與基底之間，可以應用於製備各種半導體器件。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋以下申請專利範圍內。
10‧‧‧半導體外延結構
100‧‧‧基底
101‧‧‧外延生長面
102‧‧‧奈米碳管層
103‧‧‧孔洞
104‧‧‧半導體外延層
105‧‧‧開口

Claims (18)

  1. 一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一外延生長面；從一奈米碳管陣列中拉取獲得一自支撐的奈米碳管膜並直接將該奈米碳管膜鋪設在所述基底的外延生長面形成一奈米碳管層；以該奈米碳管層為掩模在所述基底的外延生長面生長一GaN低溫緩衝層；在所述GaN低溫緩衝層表面生長一N型GaN層；在所述N型GaN層表面生長一InGaN/GaN多量子阱層；在所述InGaN/GaN多量子阱層表面生長一P型GaN層；以及進行退火處理。
  2. 如請求項第1項所述的半導體外延結構的製備方法，其中，所述奈米碳管層膜包括複數個奈米碳管沿著平行於奈米碳管層膜表面的方向延伸，且複數個奈米碳管之間具有複數個開口。
  3. 如請求項第2項所述的半導體外延結構的製備方法，其中，該奈米碳管膜中的奈米碳管沿同一方向擇優取向延伸，且沿同一方向相鄰的奈米碳管通過凡得瓦力首尾相連。
  4. 如請求項第1項所述的半導體外延結構的製備方法，其中，所述在GaN低溫緩衝層表面生長N型GaN層之前進一步包括一生長本征GaN層的步驟。
  5. 如請求項第4項所述的半導體外延結構的製備方法，其中，所述在InGaN/GaN多量子阱層表面生長P型GaN層之前進一步包括一生長P型AlGaN層的步驟。
  6. 如請求項第5項所述的半導體外延結構的製備方法，其中，採用MOCVD工藝製備所述半導體外延結構，其中，採用氨氣作為氮的源氣，採用氫氣 作載氣，採用三甲基鎵或三乙基鎵作為鎵源，採用三甲基銦作為銦源，採用三甲基鋁作為鋁源，採用矽烷作為矽源，採用二茂鎂作為鎂源。
  7. 如請求項第6項所述的半導體外延結構的製備方法，其中，所述生長GaN低溫緩衝層步驟中，反應室壓強保持在500托~600托，溫度保持在500℃~650℃；所述生長N型GaN層步驟中，反應室壓強保持在100托~300托，溫度保持在1000℃~1100℃；所述生長InGaN/GaN多量子阱層步驟中，反應室溫度保持在700℃~900℃，壓強保持在50托~500托；所述生長P型GaN層步驟中，反應室壓強保持在76托~200托，溫度保持在1000℃~1100℃；所述生長本征GaN層步驟中，反應室的溫度保持在1000℃~1100℃，壓強保持在100托~300托；所述生長P型AlGaN層步驟中，反應室壓強保持在76托~200托，溫度保持在1000℃~1100℃；所述退火處理的步驟為在700℃~800℃的N2的氣氛下進行退火10分鐘~20分鐘。
  8. 一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一支持半導體外延層生長的外延生長面；從一奈米碳管陣列中拉取獲得一自支撐的奈米碳管膜並直接將該奈米碳管膜鋪設在所述基底的外延生長面形成一奈米碳管層；以及以該奈米碳管層為掩模在基底的外延生長面生長一摻雜的半導體外延層。
  9. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述基底為一單晶結構體，且所述基底的材料為GaAs、GaN、Si、SOI、AlN、SiC、MgO、ZnO、LiGaO2、LiAlO2或Al2O3。
  10. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述摻雜的半導體外延層包括N型半導體外延層及P型半導體外延層中的至少一種。
  11. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述半導體外延層的材料為Si、GaAs、GaN、GaSb、InN、InP、InAs、InSb、AlP、 AlAs、AlSb、AlN、GaP、SiC、SiGe、GaMnAs、GaAlAs、GaInAs、GaAlN、GaInN、AlInN、GaAsP、InGaN、AlGaInN、AlGaInP、GaP：Zn或GaP：N。
  12. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述奈米碳管層中具有複數個開口，所述摻雜的半導體外延層從所述基底的外延生長面通過該開口暴露的部分生長。
  13. 如請求項第12項所述的半導體外延結構的製備方法，其中，所述摻雜的半導體外延層的生長方法具體包括以下步驟：沿著基本垂直於所述基底的外延生長面方向成核並外延生長形成複數個半導體外延晶粒；所述複數個半導體外延晶粒沿著基本平行於所述基底的外延生長面方向外延生長形成一連續的半導體外延薄膜；所述半導體外延薄膜沿著基本垂直於所述基底的外延生長面方向外延生長形成一摻雜的半導體外延層；以及對所述摻雜的半導體外延層進行退火處理。
  14. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述摻雜的半導體外延層的生長方法包括分子束外延法、化學束外延法、減壓外延法、低溫外延法、選擇外延法、液相沈積外延法、金屬有機氣相外延法、超真空化學氣相沈積法、氫化物氣相外延法以及金屬有機化學氣相沈積法中的一種或複數種。
  15. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述摻雜的半導體外延層在所述奈米碳管層周圍形成複數個孔洞將所述奈米碳管層中的奈米碳管包圍。
  16. 如請求項第8項所述的半導體外延結構的製備方法，其中，所述生長摻雜的半導體外延層之前還可以包括一在所述基底的外延生長面生長一本征 半導體外延層的步驟。
  17. 一種半導體外延結構的製備方法，其包括以下步驟：提供一基底，且該基底具有一支持半導體外延層生長的外延生長面；從一奈米碳管陣列中拉取獲得一自支撐的奈米碳管膜並直接將該奈米碳管膜鋪設在所述基底的外延生長面形成一奈米碳管層；以該奈米碳管層為掩模在基底的外延生長面生長一本征半導體外延層；以及對所述本征半導體外延層進行摻雜。
  18. 如請求項第17項所述的半導體外延結構的製備方法，其中，所述摻雜的方法為熱擴散或離子注入。
TW100112845A 2011-03-29 2011-04-13 半導體外延結構的製備方法 TWI457271B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110077488.4A CN102723408B (zh) 2011-03-29 2011-03-29 半导体外延结构的制备方法

Publications (2)

Publication Number Publication Date
TW201238882A TW201238882A (en) 2012-10-01
TWI457271B true TWI457271B (zh) 2014-10-21

Family

ID=46949121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100112845A TWI457271B (zh) 2011-03-29 2011-04-13 半導體外延結構的製備方法

Country Status (3)

Country Link
US (1) US9450142B2 (zh)
CN (1) CN102723408B (zh)
TW (1) TWI457271B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952983B (zh) * 2014-03-26 2018-07-10 清华大学 外延结构的制备方法
CN105986321B (zh) * 2015-02-16 2018-08-28 中国科学院苏州纳米技术与纳米仿生研究所 在Ge衬底上生长GaAs外延薄膜的方法
CN106298457A (zh) * 2016-09-22 2017-01-04 东莞市联洲知识产权运营管理有限公司 一种SiGe/Si外延片生长方法
CN106783547B (zh) * 2016-12-30 2020-08-21 东莞市中镓半导体科技有限公司 用于在硅衬底上制备高电子迁移率场效应晶体管的方法
CN106711024B (zh) * 2016-12-30 2020-08-21 东莞市中镓半导体科技有限公司 一种在硅衬底上制备高电子迁移率场效应晶体管的方法
US11930565B1 (en) * 2021-02-05 2024-03-12 Mainstream Engineering Corporation Carbon nanotube heater composite tooling apparatus and method of use

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
TW200744231A (en) * 2006-05-26 2007-12-01 Univ Nat Chunghsing Epitaxy structure and fabrication method thereof
TW200927647A (en) * 2007-12-26 2009-07-01 Hon Hai Prec Ind Co Ltd Method for making carbon nanotube composite
TW200949905A (en) * 2008-02-08 2009-12-01 Showa Denko Kk Group III nitride semiconductor epitaxial substrate and process for producing the same
TW201025421A (en) * 2008-12-30 2010-07-01 Univ Nat Chunghsing Method of manufacturing epitaxial substrate
CN101937953A (zh) * 2010-09-29 2011-01-05 苏州纳晶光电有限公司 一种氮化镓基发光二极管及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656027B2 (en) * 2003-01-24 2010-02-02 Nanoconduction, Inc. In-chip structures and methods for removing heat from integrated circuits
FR2856702B1 (fr) * 2003-06-27 2005-09-09 Centre Nat Rech Scient Procede de synthese d'un materiau cristallin et materiau obtenu par ce procede
US7999176B2 (en) * 2007-05-08 2011-08-16 Vanguard Solar, Inc. Nanostructured solar cells
US8022601B2 (en) * 2008-03-17 2011-09-20 Georgia Tech Research Corporation Piezoelectric-coated carbon nanotube generators
CN101378104A (zh) * 2008-09-19 2009-03-04 苏州纳维科技有限公司 半导体异质衬底及其生长方法
CN101685844A (zh) * 2008-09-27 2010-03-31 中国科学院物理研究所 GaN基单芯片白光发光二极管外延材料
CN101488551B (zh) * 2009-02-20 2011-12-14 华中科技大学 一种GaN基发光二极管的制备方法
CN101820036B (zh) * 2009-02-27 2013-08-28 清华大学 一种发光二极管的制备方法
FR2945891B1 (fr) * 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
US8974967B2 (en) * 2009-12-21 2015-03-10 The Board Of Trustees Of The Leland Stanford Junior Univerity Nanotube-based nanomaterial membrane

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191657A (ja) * 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
TW200744231A (en) * 2006-05-26 2007-12-01 Univ Nat Chunghsing Epitaxy structure and fabrication method thereof
TW200927647A (en) * 2007-12-26 2009-07-01 Hon Hai Prec Ind Co Ltd Method for making carbon nanotube composite
TW200949905A (en) * 2008-02-08 2009-12-01 Showa Denko Kk Group III nitride semiconductor epitaxial substrate and process for producing the same
TW201025421A (en) * 2008-12-30 2010-07-01 Univ Nat Chunghsing Method of manufacturing epitaxial substrate
CN101937953A (zh) * 2010-09-29 2011-01-05 苏州纳晶光电有限公司 一种氮化镓基发光二极管及其制备方法

Also Published As

Publication number Publication date
US20160064597A1 (en) 2016-03-03
CN102723408B (zh) 2015-04-15
US9450142B2 (en) 2016-09-20
CN102723408A (zh) 2012-10-10
TW201238882A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
TWI464903B (zh) 外延襯底及其製備方法、外延襯底作為生長外延層的應用
US20120175742A1 (en) Epitaxial structure and method for making the same
TWI415303B (zh) 發光二極體
CA2993884A1 (en) Process for growing nanowires or nanopyramids on graphitic substrates
TWI473758B (zh) 外延結構體的製備方法
TWI457271B (zh) 半導體外延結構的製備方法
TWI431667B (zh) 外延結構體及其製備方法
TWI444326B (zh) 發光二極體的製備方法
CN102760806B (zh) 发光二极管
CN102610718B (zh) 用于生长外延结构的衬底及其使用方法
TWI446579B (zh) 發光二極體之製備方法
TWI474966B (zh) 外延構造體的製備方法
TWI449659B (zh) 外延結構體的製備方法
TWI479681B (zh) 半導體外延結構
CN102593272A (zh) 外延结构及其制备方法
TWI505984B (zh) 外延構造體
TWI442451B (zh) 具有微構造的基板及其製備方法
TWI476948B (zh) 外延結構及其製備方法
TWI426159B (zh) 用於生長外延結構的掩模及其使用方法
TWI443863B (zh) 用於生長外延結構的襯底及其使用方法
TWI466321B (zh) 外延結構體之製備方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent