TWI453827B - Vertical NPN transistor and its manufacturing method - Google Patents

Vertical NPN transistor and its manufacturing method Download PDF

Info

Publication number
TWI453827B
TWI453827B TW099127934A TW99127934A TWI453827B TW I453827 B TWI453827 B TW I453827B TW 099127934 A TW099127934 A TW 099127934A TW 99127934 A TW99127934 A TW 99127934A TW I453827 B TWI453827 B TW I453827B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
type epitaxial
layer
npn transistor
emitter
Prior art date
Application number
TW099127934A
Other languages
English (en)
Other versions
TW201209924A (en
Original Assignee
Csmc Technologies Fab1 Co Ltd
Csmc Technologies Fab 2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Csmc Technologies Fab1 Co Ltd, Csmc Technologies Fab 2 Co Ltd filed Critical Csmc Technologies Fab1 Co Ltd
Priority to TW099127934A priority Critical patent/TWI453827B/zh
Publication of TW201209924A publication Critical patent/TW201209924A/zh
Application granted granted Critical
Publication of TWI453827B publication Critical patent/TWI453827B/zh

Links

Description

垂直NPN電晶體及其製造方法
本發明涉及半導體器件製造領域，尤其涉及一種垂直NPN電晶體及其製造方法。
雙極電晶體是構成現代大型積體電路的器件結構之一，雙極電晶體優點在於操作速度快、單位晶片面積的輸出電流大、導通電壓變動小，適於製作類比電路。
隨著半導體工藝的不斷發展，對器件性能要求越來越高。在傳統的雙極電晶體(例如垂直NPN電晶體)製作工藝中，通常採用兩步基區/發射區熱過程來形成有效基區寬度，即先進行基區硼注入/擴散形成基極，再進行發射區的磷注入/擴散形成發射極，由基極和發射極的深度差來得到基區寬度。
現有形成垂直NPN電晶體的製造工藝如下：如圖1所示，提供半導體襯底100，所述半導體襯底100的材料可以是矽或矽鍺等；向半導體襯底100內注入銻離子且進行擴散，形成N型埋層區域101；採用外延法在N埋層區域101上形成N型外延層102。
如圖2所示，在N型外延層102上形成第一光刻膠層(未圖示)，經過光刻工藝後，在第一光刻膠層上定義出基區開口圖形；以第一光刻膠層為掩膜(mask)，沿基區開口圖形向N型外延層102中注入P型離子並進行擴散，形成基極104，所述P型離子為硼離子。
參考圖3，去除第一光刻膠層後，在N型外延層102上形成第二光刻膠層(未圖示)，經過光刻工藝後，在第二光刻膠層上定義出發射區開口圖形；以第二光刻膠層為掩膜，沿發射區開口圖形向N型外延層102中注入N型離子並進行擴散，形成發射極106，所述N型離子為磷離子。所述發射極106包含於基極104內，且基極104深度大於發射極106。
由於現有工藝形成的NPN電晶體中發射極是包含於基極內的，這樣會產生發射極電流集邊效應，使發射極邊緣的電流密度增大，產生基區電導調製效應，同時也減小了發射極中央電流密度，使發射極面積不能充分利用。
本發明解決的問題是提供一種垂直NPN電晶體及其製造方法，防止發射極邊緣電流密度增大，中央電流密度減小。
為解決上述問題，本發明提供一種垂直NPN電晶體的製造方法，包括：提供半導體襯底；向半導體襯底注入離子且擴散，形成N型埋層區域；在N型埋層區域上形成第一N型外延層，作為集電極；在第一N型外延層上形成P型外延層，作為基極；在P型外延層上形成氧化層；刻蝕氧化層至露出P型外延層，形成發射極開口；向發射極開口內填充滿第二N型外延層，作為發射極。
可選的，所述P型外延層的材料為外延單晶矽，厚度為1μm~3μm。
可選的，所述第一N型外延層的材料為外延單晶矽，厚度為4μm~5μm。
可選的，所述第二N型外延層的材料為外延單晶矽，厚度為2μm~3μm。
可選的，所述氧化層的材料為含矽氧化物，厚度為2500埃~3500埃。
可選的，所述形成氧化層的方法為化學氣相沉積法或熱氧化法。
可選的，所述填充第二N型外延層的方法為選擇性外延法。
本發明還提供一種垂直NPN電晶體，包括：半導體襯底；位於半導體襯底內的N型埋層區域；位於N埋層區域上的作為集電極的第一N型外延層；其特徵在於，還包括：位於第一N型外延層上的作為基極的P型外延層；位於P型外延層上的氧化層，所述氧化層內具有貫穿其厚度的發射極開口；填充滿發射極開口的第二N型外延層，作為發射極。
可選的，所述P型外延層的材料為外延單晶矽，厚度為1μm~3μm。
可選的，所述第二N型外延層的材料為外延單晶矽，厚度為2μm~3μm。
可選的，所述氧化層的材料為含矽氧化物，厚度為2500埃~3500埃。
與現有技術相比，本發明具有以下優點：發射極不包含於基極內，消除了發射極電流集邊效應。
另外，本發明還節省了一道光刻工藝，使工藝流程更簡潔，節省了工藝成本。
現有工藝形成的NPN電晶體中發射極是包含於基極內的，這樣會產生發射極電流集邊效應，使發射極邊緣的電流密度增大，產生基區電導調製效應，同時也減小了發射極中央電流密度，使發射極面積不能充分利用。
本發明形成垂直NPN電晶體的具體實施方式流程如圖4所示，執行步驟S1，提供半導體襯底；執行步驟S2，向半導體襯底注入離子且擴散，形成N型埋層區域；執行步驟S3，在N型埋層區域上形成第一N型外延層，作為集電極；執行步驟S4，在第一N型外延層上形成P型外延層，作為基極；執行步驟S5，在P型外延層上形成氧化層；執行步驟S6，刻蝕氧化層至露出P型外延層，形成發射極開口；執行步驟S7，向發射極開口內填充滿第二N型外延層，作為發射極。
基於上述實施方式形成的垂直NPN電晶體，包括：半導體襯底；位於半導體襯底內的N型埋層區域；位於N埋層區域上的作為集電極的第一N型外延層；其特徵在於，還包括：位於第一N型外延層上的作為基極的P型外延層；位於P型外延層上的氧化層，所述氧化層內具有貫穿其厚度的發射極開口；填充滿發射極開口的第二N型外延層，作為發射極。
本發明製作的NPN電晶體中發射極不包含於基極內，消除了發射極電流集邊效應。另外，本發明還節省了一道光刻工藝，使工藝流程更簡潔，節省了工藝成本。
下面結合附圖對本發明的具體實施方式做詳細的說明。
圖5至圖7是本發明形成垂直NPN電晶體的實施例示意圖。如圖5所示，提供半導體襯底200，所述半導體襯底200的材料可以是矽或矽鍺等；向半導體襯底內注入N型離子，形成N型埋層區域201，所述注入的N型離子為銻離子，注入離子的劑量為5×1014 /cm2 ~8×1014 /cm2 ，能量為40Kev~80Kev；然後，採用退火的工藝使N型離子擴散。接著，採用外延生長法在N型埋層區域201上形成作為集電極的第一N型外延層202，所述第一N型外延層202的材料為外延單晶矽，厚度為4μm~5μm。
繼續參考圖5，採用外延生長法在第一N型外延層202上形成厚度為外1μm~3μm的P型外延層204，所述P型外延層204的材料為外延單晶矽。
本實施例中，所述P型外延層204作為NPN電晶體的基極。
如圖6所示，用化學氣相沉積法或熱氧化法在P型外延層204上形成厚度為2500埃~3500埃的氧化層206，所述氧化層206的材料為含矽氧化物，例如二氧化矽。如果氧化層206的材料為二氧化矽，則形成方法為熱氧化法。
本實施例中，氧化層206的厚度優選3000埃。氧化層206的作用為防止後續選擇性外延生長時在發射區外生長單晶矽。
繼續參考圖6，用旋塗法在氧化層206上形成光刻膠層(未圖示)，經過曝光顯影工藝後，在光刻膠層上定義出發射極圖形；以光刻膠層為掩膜，沿發射極圖形，用乾式刻蝕法刻蝕氧化層206至露出P型外延層204，形成發射極開口。
如圖7所示，採用選擇性外延方法有選擇性的在發射極開口內沉積並填充滿第二N型外延層207，形成發射極，所述第二N型外延層207的厚度與氧化層206一致。
除上述實施例外，還有其它實施例，採用外延方法在氧化層206上形成第二N型外延層207，且第二N型外延層207填充滿發射極開口；用化學機械拋光法平坦化第二N型外延層207至露出氧化層206，所述發射極開口內的第二N型外延層207作為發射極。
最後，進行退火工藝，使離子擴散均勻。
基於上述實施例形成的垂直NPN電晶體，包括：半導體襯底200；N型埋層區域201，位於半導體襯底200內；第一N型外延層202，位於N埋層區域201上，作為垂直NPN電晶體的集電極；P型外延層204，位於N型外延層202上，作為垂直NPN電晶體的基極；氧化層206，位於P型外延層204上，所述氧化層206內具有貫穿其厚度的發射極開口；N型外延層207，填充滿發射極開口，作為垂直NPN電晶體的發射極。
本發明的方案除了適用垂直NPN電晶體外，還可以用於形成垂直PNP電晶體。例如：提供半導體襯底；向半導體襯底注入離子且擴散，形成N型埋層區域；在N型埋層區域上形成第一P型外延層，作為集電極；在第一P型外延層上形成N型外延層，作為基極；在N型外延層上形成氧化層；刻蝕氧化層至露出N型外延層，形成發射極開口；向發射極開口內填充滿第二P型外延層，作為發射極。
雖然本發明已以較佳實施例披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為准。
S1．．．步驟
S2．．．步驟
S3．．．步驟
S4．．．步驟
S5．．．步驟
S6．．．步驟
S7．．．步驟
200．．．半導體襯底
201．．．N型埋層區域
202．．．第一N型外延層
204．．．P型外延層
206．．．氧化層
207．．．第二N型外延層
圖1至圖3是現有形成垂直NPN電晶體的示意圖；
圖4是本發明形成垂直NPN電晶體的具體實施方式流程圖；
圖5至圖7是本發明形成垂直NPN電晶體的實施例示意圖。
200．．．半導體襯底
201．．．N型埋層區域
202．．．第一N型外延層
204．．．P型外延層
206．．．氧化層
207．．．第二N型外延層

Claims (11)

  1. 一種垂直NPN電晶體的製造方法，其特徵在於，包括：提供半導體襯底；向半導體襯底注入離子且擴散，形成N型埋層區域；在N型埋層區域上形成第一N型外延層，作為集電極；在第一N型外延層上形成P型外延層，作為基極；在P型外延層上形成氧化層；刻蝕氧化層至露出P型外延層，形成發射極開口；向發射極開口內填充滿第二N型外延層，作為發射極。
  2. 依據申請專利範圍第1項所述之垂直NPN電晶體的製造方法，其特徵在於，所述P型外延層的材料為外延單晶矽，厚度為1μm~3μm。
  3. 依據申請專利範圍第1項所述之垂直NPN電晶體的製造方法，其特徵在於，所述第一N型外延層的材料為外延單晶矽，厚度為4μm~5μm。
  4. 依據申請專利範圍第1項所述之垂直NPN電晶體的製造方法，其特徵在於，所述第二N型外延層的材料為外延單晶矽，厚度為2μm~3μm。
  5. 依據申請專利範圍第1項所述之垂直NPN電晶體的製造方法，其特徵在於，所述氧化層的材料為含矽氧化物，厚度為2500埃~3500埃。
  6. 依據申請專利範圍第5項所述之垂直NPN電晶體的製造方法，其特徵在於，所述形成氧化層的方法為化學氣相沉積法或熱氧化法。
  7. 依據申請專利範圍第1項所述之垂直NPN電晶體的製造方法，其特徵在於，所述填充第二N型外延層的方法為選擇性外延法。
  8. 一種垂直NPN電晶體，包括：半導體襯底，位於半導體襯底內的N型埋層區域，位於N埋層區域上的作為集電極的第一N型外延層；其特徵在於，還包括：位於第一N型外延層上的作為基極的P型外延層；位於P型外延層上的氧化層，所述氧化層內具有貫穿其厚度的發射極開口；填充滿發射極開口的第二N型外延層，作為發射極。
  9. 依據申請專利範圍第8項所述之垂直NPN電晶體，其特徵在於，所述P型外延層的材料為外延單晶矽，厚度為1μm~3μm。
  10. 依據申請專利範圍第8項所述之垂直NPN電晶體，其特徵在於，所述第二N型外延層的材料為外延單晶矽，厚度為2μm~3μm。
  11. 依據申請專利範圍第8項所述之垂直NPN電晶體，其特徵在於，所述氧化層的材料為含矽氧化物，厚度為2500埃~3500埃。
TW099127934A 2010-08-20 2010-08-20 Vertical NPN transistor and its manufacturing method TWI453827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099127934A TWI453827B (zh) 2010-08-20 2010-08-20 Vertical NPN transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099127934A TWI453827B (zh) 2010-08-20 2010-08-20 Vertical NPN transistor and its manufacturing method

Publications (2)

Publication Number Publication Date
TW201209924A TW201209924A (en) 2012-03-01
TWI453827B true TWI453827B (zh) 2014-09-21

Family

ID=46763806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127934A TWI453827B (zh) 2010-08-20 2010-08-20 Vertical NPN transistor and its manufacturing method

Country Status (1)

Country Link
TW (1) TWI453827B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742624A1 (de) * 1997-09-26 1999-04-22 Siemens Ag Herstellverfahren für einen vertikalen Bipolartransistor
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6946348B2 (en) * 2002-05-03 2005-09-20 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformity doped channel and its edge termination technique
US7132344B1 (en) * 2004-12-03 2006-11-07 National Semiconductor Corporation Super self-aligned BJT with base shorted field plate and method of fabricating

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19742624A1 (de) * 1997-09-26 1999-04-22 Siemens Ag Herstellverfahren für einen vertikalen Bipolartransistor
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6946348B2 (en) * 2002-05-03 2005-09-20 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformity doped channel and its edge termination technique
US7132344B1 (en) * 2004-12-03 2006-11-07 National Semiconductor Corporation Super self-aligned BJT with base shorted field plate and method of fabricating

Also Published As

Publication number Publication date
TW201209924A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
TWI520327B (zh) 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法
US9583587B2 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN109065615B (zh) 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法
JPS60170257A (ja) 半導体装置
US8729669B2 (en) Bipolar transistor and method for manufacturing the same
JP2022500879A (ja) トランジスタの製造方法及びゲートオールアラウンドデバイス構造
CN102915975A (zh) 一种BJT以及BiCMOS的制作方法
TWI453827B (zh) Vertical NPN transistor and its manufacturing method
WO2014029186A1 (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
JP2005101602A (ja) 高耐圧電界効果トランジスタ及びこれの形成方法
JP2007180559A (ja) バイポーラトランジスタ及びその製造方法
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
JP6059333B2 (ja) 半導体装置及びその製造方法
CN106257646B (zh) 嵌入pip电容的cmos制作方法
TW200426951A (en) Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure
JPH1140573A (ja) 半導体装置の製造方法
CN108400114B (zh) 一种双极性线路板的制作工艺
CN101834135A (zh) 一种双极型晶体管及其制作方法
CN103594357A (zh) Pnp晶体管的制造方法
KR100821084B1 (ko) 반도체 소자 및 그 제조 방법
KR101063924B1 (ko) 전력용 ｍｏｓｆｅｔ의 자기정렬식 제조방법
JPH04245481A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH04105364A (ja) ゲートターンオフサイリスタの製造方法
JPH02203535A (ja) 半導体装置の製造方法
JP2000068526A (ja) 半導体装置の製造方法