CN108400114B - 一种双极性线路板的制作工艺 - Google Patents
一种双极性线路板的制作工艺 Download PDFInfo
- Publication number
- CN108400114B CN108400114B CN201810228607.3A CN201810228607A CN108400114B CN 108400114 B CN108400114 B CN 108400114B CN 201810228607 A CN201810228607 A CN 201810228607A CN 108400114 B CN108400114 B CN 108400114B
- Authority
- CN
- China
- Prior art keywords
- photoetching
- layer
- aluminum
- epitaxial layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明公开了一种双极性线路板的制作工艺，包括以下步骤：S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；S2、第一次光刻：n+隐埋层扩散孔光刻；S3、生长外延层；S4、第二次光刻：P隔离扩散孔光刻；S5、第三次光刻：N型基区扩散孔光刻；S6、第四次光刻：N+发射区、集电极欧姆接触区光刻；S7、第五次光刻：引线孔光刻；S8、淀积铝：采用金属铝作为电极引线，进行铝的淀积，用蒸发与溅射的方法在表面淀积一层金属铝；S9、第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管。
Description
技术领域
发明涉及线路板的制作技术领域，具体为一种双极性线路板的制作工艺。
背景技术
典型的pn结隔离工艺是实现集成电路制造的最原始工艺，迄今为止产生的双极型集成电路制造工艺都是在此基础上为达到特定的目的增加适当的工序来完成的。
目前的双极性线路板的制作工艺，存在电隔离效果不理想；晶体管工作性能较差及不能够形成欧姆接触所必须的介质；双极性线路板的制作效果差和防护系数低的问题。
发明内容
发明的目的在于提供一种双极性线路板的制作工艺，以解决上述背景技术中提出目前的双极性线路板的制作工艺，存在电隔离效果不理想；晶体管工作性能较差及不能够形成欧姆接触所必须的介质；双极性线路板的制作效果差和防护系数低的问题。
为实现上述目的，发明提供如下技术方案：一种双极性线路板的制作工艺，
包括以下步骤：
S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；
S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入以及去胶等；
S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，饱和压降小，电阻率应取小；
S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触；
S5、第三次光刻：N型基区扩散孔光刻，形成npn晶体管的基极，进行基区光刻之后用扩散或离子注入的方法进行基区掺杂，由于基区的浓度和结深对器件的特性有显著影响，因此基区掺杂由掺杂和再分布两步完成，掺入的杂质为p与As杂质；
S6、第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别；
S7、第五次光刻：引线孔光刻，将晶体管工作时与外部元件以及设备进行连接，把晶体管的各个电极采用金属引线的方式引出，通过光刻把各个电极要淀积金属引线的引线孔暴露出来；
S8、淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；
S9、第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管。
优选的，所述步骤9中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层。
与现有技术相比，发明的有益效果是：
1、该双极性线路板的制作工艺，通过选择<100>晶向的硅片，因为<100>晶向的硅界面态密度低，缺陷少，迁移率高，以及衬底的电阻率选择ρ≈10Ω.cm，使隔离结有较高的击穿电压同时又不使外延层在后续工艺中下推的距离太多。
2、该双极性线路板的制作工艺，通过第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触，实现较好的电隔离效果。
3、该双极性线路板的制作工艺，通过第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别，晶体管工作性能较好及能够形成欧姆接触所必须的介质。
4、该双极性线路板的制作工艺，通过生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，为了击穿电压高；饱和压降小，电阻率应取小，为了减小集电极串联电阻。
5、该双极性线路板的制作工艺，淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管，其中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层，提高防护效果。
附图说明
图1为一种双极性线路板的制作工艺的流程示意图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，发明提供一种技术方案：一种双极性线路板的制作工艺，包括以下步骤：
S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；
S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入以及去胶等；
S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，饱和压降小，电阻率应取
S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触；
S5、第三次光刻：N型基区扩散孔光刻，形成npn晶体管的基极，进行基区光刻之后用扩散或离子注入的方法进行基区掺杂，由于基区的浓度和结深对器件的特性有显著影响，因此基区掺杂由掺杂和再分布两步完成，掺入的杂质为p与As杂质；
S6、第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别；
S7、第五次光刻：引线孔光刻，将晶体管工作时与外部元件以及设备进行连接，把晶体管的各个电极采用金属引线的方式引出，通过光刻把各个电极要淀积金属引线的引线孔暴露出来；
S8、淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；
S9、第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管。
优选的，所述步骤9中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层。
工作原理：该双极性线路板的制作工艺，通过选择<100>晶向的硅片，因为<100>晶向的硅界面态密度低，缺陷少，迁移率高，以及衬底的电阻率选择ρ≈10Ω.cm，使隔离结有较高的击穿电压同时又不使外延层在后续工艺中下推的距离太多。该双极性线路板的制作工艺，通过第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125％，使隔离p+扩散与衬底有一定宽度的接触，实现较好的电隔离效果。该双极性线路板的制作工艺，通过第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂，掺杂浓度为最高级别，晶体管工作性能较好及能够形成欧姆接触所必须的介质。该双极性线路板的制作工艺，通过生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、几点结耗尽区宽度、基区扩散结深以及后道工序生成氧化成所消耗的外延层厚度之和，外延层上推小，电阻率应取大，为了击穿电压高；饱和压降小，电阻率应取小，为了减小集电极串联电阻。该双极性线路板的制作工艺，淀积铝：采用金属铝作为电极引线，进行铝的淀积，用“蒸发”与“溅射”的方法在表面淀积一层金属铝；第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管，其中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层，提高防护效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种双极性线路板的制作工艺，其特征在于：包括以下步骤：
S1、衬底的选择：选择<100>晶向的硅片以及衬底的电阻率选择ρ≈10Ω.cm；
S2、第一次光刻：n+隐埋层扩散孔光刻，双极型集成电路各元器件均从表面实现互联，为了减少集电极串联电阻效应，减小寄生pnp晶体管的影响，在制作元器件的衬底和外延层之间制作n+隐埋层，n+隐埋层形成的具体步骤包括甩胶、掩膜对准、曝光、显影、刻蚀、去胶、离子注入；
S3、生长外延层：n+隐埋层形成之后生长一层p型层来作为npn晶体管的集电极，后面形成的基极与发射极也是通过在外延层上掺杂来获得，外延层生长时，要对其厚度及电阻率进行分析，保证外延层的厚度至少要大于隐埋层上推距离、集电结耗尽区宽度、基区扩散结深以及后道工序生成氧化层所消耗的外延层厚度之和;
S4、第二次光刻：P隔离扩散孔光刻，实现器件之间的隔离外延后对外延层表面进行氧化，形成一定厚度的氧化层，然后光刻氧化层形成隔离扩散窗口，再进行P+扩散和推进，隔离扩散深度大于外延层厚度，设置为Tepi的125%，使隔离p+扩散与衬底有一定宽度的接触；
S5、第三次光刻：N型基区扩散孔光刻，形成npn晶体管的基极，进行基区光刻之后用扩散或离子注入的方法进行基区掺杂，基区掺杂由掺杂和再分布两步完成，掺入的杂质为p与As杂质；
S6、第四次光刻：N+发射区、集电极欧姆接触区光刻，进行掺杂的发射区，发射区光刻的同时形成晶体管发射区和集电区的集电极欧姆接触区，光刻之后进行发射区和集电极欧姆接触区进行掺杂；
S7、第五次光刻：引线孔光刻，将晶体管工作时与外部元件以及设备进行
连接，把晶体管的各个电极采用金属引线的方式引出，通过光刻把各个电极要淀积金属引线的引线孔暴露出来；
S8、淀积铝：采用金属铝作为电极引线，进行铝的淀积，用蒸发与溅射的方法在表面淀积一层金属铝；
S9、第六次光刻：反刻铝，按照电路的连接要求刻出相应的铝条形状，把表面多余的铝膜通过反刻除去，制作成一个npn型晶体管。
2.如权利要求1所述的一种双极性线路板的制作工艺，其特征在于：所述步骤9中制成的npn型晶体管，为了防止空气中杂质离子及水蒸气对npn型晶体管造成污染，待npn型晶体管制作完成之后淀积一层如磷硅玻璃与氮化硅作为保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810228607.3A CN108400114B (zh) | 2018-03-20 | 2018-03-20 | 一种双极性线路板的制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810228607.3A CN108400114B (zh) | 2018-03-20 | 2018-03-20 | 一种双极性线路板的制作工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108400114A CN108400114A (zh) | 2018-08-14 |
| CN108400114B true CN108400114B (zh) | 2021-12-17 |
Family
ID=63093075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810228607.3A Active CN108400114B (zh) | 2018-03-20 | 2018-03-20 | 一种双极性线路板的制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400114B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436541A (zh) * | 2008-12-19 | 2009-05-20 | 北京工业大学 | 硅材料内透明集电区绝缘栅双极晶体管的制造方法 |
-
2018
- 2018-03-20 CN CN201810228607.3A patent/CN108400114B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101436541A (zh) * | 2008-12-19 | 2009-05-20 | 北京工业大学 | 硅材料内透明集电区绝缘栅双极晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108400114A (zh) | 2018-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| US9019667B2 (en) | Protection device and related fabrication methods | |
| US9620496B2 (en) | Stacked protection devices with overshoot protection and related fabrication methods | |
| US20150085407A1 (en) | Stacked protection devices and related fabrication methods | |
| JPH0123949B2 (zh) | ||
| US9129806B2 (en) | Protection device and related fabrication methods | |
| CN108400114B (zh) | 一种双极性线路板的制作工艺 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| US6445057B1 (en) | Semiconductor device having a trimming circuit for suppressing leakage current | |
| JPS5811743B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP3443069B2 (ja) | 半導体装置の製造方法 | |
| JPH0465528B2 (zh) | ||
| CN117219677B (zh) | 一种阳极浓度梯度线性分布的限幅二极管及其制备方法 | |
| KR0163898B1 (ko) | 싱크-익스트린식 베이스 접합 다이오드 | |
| JPH0366815B2 (zh) | ||
| KR100356792B1 (ko) | 에스오아이 소자 및 그의 제조방법 | |
| JP2005026392A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| JPS62200766A (ja) | 高耐圧ｄｓａｍｏｓｆｅｔ素子の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| CN111430305A (zh) | 一种制作静电放电保护器件的方法及静电放电保护器件 | |
| CN114220854A (zh) | 一种逆导型绝缘栅双极型晶体管及其制作方法 | |
| JPS641933B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211126 Address after: 225400 No. 109, Wenchang East Road, Taixing high tech Industrial Development Zone, Taixing City, Taizhou City, Jiangsu Province Applicant after: Jiangsu Jintai new reducer Co.,Ltd. Address before: 313000 No. 28, Shuanglin Avenue, Shuanglin Town, Nanxun District, Huzhou City, Zhejiang Province Applicant before: NANXUN SHUANGLIN RONGFENG MAGNETIC MATERIAL FACTORY |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230621 Address after: Room 101, Building 2, No. 21, East Ring Second Road, Humen Town Road, Dongguan City, Guangdong Province 523000 Patentee after: Dongguan Meiwei Electronic Technology Co.,Ltd. Address before: 225400 No. 109, Wenchang East Road, Taixing high tech Industrial Development Zone, Taixing City, Taizhou City, Jiangsu Province Patentee before: Jiangsu Jintai new reducer Co.,Ltd. |