TWI452626B - A plasma processing apparatus and a plasma processing method, and a memory medium - Google Patents

A plasma processing apparatus and a plasma processing method, and a memory medium Download PDF

Info

Publication number
TWI452626B
TWI452626B TW098104963A TW98104963A TWI452626B TW I452626 B TWI452626 B TW I452626B TW 098104963 A TW098104963 A TW 098104963A TW 98104963 A TW98104963 A TW 98104963A TW I452626 B TWI452626 B TW I452626B
Authority
TW
Taiwan
Prior art keywords
frequency
electrode
impedance
voltage
plasma
Prior art date
Application number
TW098104963A
Other languages
English (en)
Other versions
TW200952066A (en
Inventor
Manabu Iwata
Hiroyuki Nakayama
Kenji Masuzawa
Masanobu Honda
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200952066A publication Critical patent/TW200952066A/zh
Application granted granted Critical
Publication of TWI452626B publication Critical patent/TWI452626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Description

電漿處理裝置及電漿處理方法以及記憶媒體
本發明係有關對於半導體基板等之被處理基板實施電漿處理之電漿處理裝置及電漿處理方法以及記憶媒體。
例如在半導體裝置之製造處理，係為了對於形成於被處理基板之半導體晶圓的特定層，形成特定的圖案，多使用將抗蝕劑作為光罩，經由電漿而進行蝕刻之枚葉式的電漿蝕刻處理。
作為進行如此之枚葉式的電漿蝕刻之電漿處理裝置，係使用各種構成，但其中，容量結合型平行平板電漿處理裝置乃為主流。
在如此之容量結合型平行平板電漿蝕刻裝置中，於處理室內配置一對之平行平板電極(上部及下部電極)，並於下部電極載置被處理基板，將處理氣體導入於真空狀態之處理室內的同時，於任一之電極施加高頻率電力，於電極間形成高頻率電場，經由其高頻率電場而將電子加速，經由電子與處理氣體之碰撞電離而形成電漿，並對於半導體晶圓之特定的層而言，實施電漿蝕刻。在如此之容量結合型平行平板電漿蝕刻裝置中，於載置被處理基板之下部電極，施加高頻電力，將此作為陰極之陰極對方式係經由利用產生於下部電極之本身偏壓電壓，將電漿中的離子引入於被處理基板之時，可作為向異性蝕刻。
並且，在最近，提案有在如此之陰極對方式，於支撐被處理基板之下部電極，重疊適合於電漿生成之比較高的頻率數(一般，27MHz以上)之第1高頻率，和適合於離子引入之比較低的頻率數(一般，13MHz以下)之第2高頻率的下部2頻率重疊施加方式(例如，專利文獻1)。
如此之下部2頻率重疊施加方式係除了可將電漿密度及向異性蝕刻的選擇性，經由第1高頻率及第2高頻率，個別地作為最佳化之優點之外，亦有對於附著聚合物於上部電極的堆積物(沉澱物)的抑制比較低之頻率數之第2頻率乃有效地產生作用之優點。
但近年來，在半導體等之製造處理的設計規範日益細微化，特別在電漿蝕刻中，要求有更高的尺寸精確度，要求更提昇在蝕刻之光罩或對於基底之選擇比或面內之均一性者。因此，指向處理室內之處理範圍的低壓力化，低離子能量化，因此為了電漿生成，持續使用40MHz以上之較以往為非常高之頻率數的高頻率。
但，如此，為了電漿生成而使用高頻率數的高頻率電力時，其高頻率電流則有集中於電極之中心部的傾向，中心部側的電漿電位乃較邊緣部側為高，電漿密度則變為不均一。並且，在由如此之高頻率數之高頻率電力所生成之低壓，低離子能量的電漿中，產生伴隨電漿電位的面內不均一之電漿密度的不均一乃容易引起處理之不均一或充電損失的問題。
作為解決如此之問題點，對於專利文獻2，係記載有將上部電極分割成內側電極與外側電極，經由於此等施加直流電壓之時，控制電漿的空間電位分布，使蝕刻速率等之電漿處理參數的面內均一性提昇之技術。
但，在只將記載於專利文獻2之技術單純適用於下部2頻率重疊施加方式的電漿處理裝置中，蝕刻速率等之控制範圍變窄，另外伴隨蝕刻速率的提升，沉澱物則增加而有產生CD不均一之副作用之虞。
[專利文獻1]日本特開2000-156370號公報
[專利文獻2]日本特開2006-286814號公報
本發明係有鑑於有關情事所作為之構成，其目的為提供在下部2頻率重疊施加方式，電漿處理之均一性控制範圍廣，且不易產生如經由沉澱物之CD不均一之副作用的電漿處理裝置及電漿處理方法者。
為了解決上述課題，在本發明之第1觀點中，提供一種電漿處理裝置，其特徵乃具備收容被處理基板，可真空排氣之處理容器，和配置於前述處理容器內，分割成構成外側部分之外側電極與構成中央部分之內側電極的第1電極，和於前述處理容器內，對向於前述第1電極而加以配置，支撐被處理基板之第2電極，和於前述第2電極，施加相對性頻率數高之第1高頻率電力之第1高頻率電力施加單元，和於前述第2電極，施加相對性頻率數低之第2高頻率電力之第2高頻率電力施加單元，和於前述外側電極，施加直流電壓之第1直流電壓施加電路，和於前述內側電極，施加直流電壓之第2直流電壓施加電路，和於前述處理容器內，供給處理氣體之處理氣體供給單元；前述第1電極與前述第2電極之間乃成為電漿生成空間，在從前述電漿生成空間側來看前述第1電極時之前述外側電極的頻率數阻抗特性乃隨著施加於前述外側電極之直流電壓增加，呈成為在前述第1高頻率電力之頻率數，阻抗則減少，在前述第2高頻率電力之頻率數，阻抗則增加的特性地，設定從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性。
在上述第1觀點，在從前述電漿生成空間側來看前述第1電極時之前述內側電極的頻率數阻抗特性乃與施加於前述內側電極之直流電壓增加之同時，呈成為在前述第1高頻率電力之頻率數，阻抗則增加，在前述第2高頻率電力之頻率數，阻抗則增加的特性地，設定從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性者為佳。
呈消除對於施加於前述外側電極之直流電壓最大時所形成之電漿套的前述第1高頻率電力之頻率數的阻抗地，設定從前述上部電極所視之前述第1直流電壓施加電路的阻抗者為佳。
在未施加直流電壓於前述外側電極及前述內側電極之情況，對於前述第1高頻率電力之頻率數之阻抗則乃較對於前述第2高頻率電力之頻率數之阻抗為大地，設定從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性及從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性者為佳。
前述第1直流電壓施加電路係具有抑制前述第1高頻率電力之頻率數之流入的低通濾波器，從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性係可作為經由調整前述低通濾波器之頻率數阻抗特性之時而加以設定者。
第2直流電壓施加電路係具有抑制前述第2高頻率電力之頻率數之流入的低通濾波器，從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性係可作為經由調整前述低通濾波器之頻率數阻抗特性之時而加以設定者。
從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性係僅較前述第1高頻率電力之頻率數為低之頻率數乃成為串聯共振頻率數，作為於前述第2高頻率電力之頻率數近旁，亦存在有串聯共振頻率數者亦可。
前述第1高頻率電力之頻率數乃30～110MHz，而前述第2高頻率電力之頻率數乃0.1～30MHz者為佳。
在本發明之第2觀點中，提供一種電漿處理方法，屬於在上述第1觀點之電漿處理裝置，於被處理基板實施電漿處理之電漿處理方法，其特徵乃將施加於前述內側電極之直流電壓值設定成特定值，將其直流電壓值施加於前述內側電壓的同時，電漿密度的均一性乃呈成為所期望的值地，調整施加於前述外側電極之直流電壓值而決定處理條件，以其條件進行電漿處理者。
在本發明之第3觀點中，提供一種記憶媒體，屬於記憶在電腦上進行動作，為了控制電漿處理裝置之程式的記憶媒體，其特徵乃前述程式係在執行時，呈進行上述電漿處理方法地，控制前述電漿處理裝置者。
如根據本發明，因在從前述電漿生成空間側來看前述第1電極時之前述外側電極的頻率數阻抗特性乃與施加於前述外側電極之直流電壓增加之同時，呈成為在前述第1高頻率電力之頻率數，阻抗則減少，在前述第2高頻率數電力之頻率數，阻抗則增加的特性地，設定從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性，故將第1高頻率電力之高頻率功率誘導至外側電極，可得到更高電漿密度，並可增加外側的電漿密度之調整界限同時，使第2高頻率電力之高頻率功率，從外側電極分離，降低在施加前述第1高頻率電力時之其本身偏壓效果，減弱經由直流電壓施加之電漿的沉澱物性上升效果，而可抑制經由沉澱物之CD的不均一之副作用者。
另外，在如此之裝置，首先，將施加於前述內側電極之直流電壓值設定成特定值，將其直流電壓值施加於前述內側電壓的同時，電漿密度的均一性乃呈成為所期望的值地，調整施加於前述外側電極之直流電壓值而決定處理條件，以其條件進行電漿處理之故，可確實地發現適當之電漿處理條件者。
以下，參照附加圖面，對於本發明之實施型態加以具體說明。
在此，對於關於本發明之電漿處理裝置之一實施型態之電漿蝕刻裝置加以說明。圖1係顯示有關本發明之一實施型態的電漿蝕刻裝置之概略構成圖。其電漿蝕刻裝置係作為電容結合型平行平板電漿蝕刻裝置而加以構成，例如具有陽極氧化處理表面的鋁所成之略圓筒狀的處理室(處理容器)10。其處理室10係加以保護性接地。
對於處理室10之底部，係藉由陶瓷等所成之絕緣板12，配置圓柱狀之感應器支撐台14，於其感應器支撐台14的上方，設置有例如由鋁所成之感應器16。感應器16係構成下部電極，於其上方載置被處理基板之半導體晶圓W。
對於其感應器16之上面，係設置有以靜電吸附半導體晶圓W之靜電夾盤18。其靜電夾盤18乃具有以一對之絕緣層或絕緣板夾持由導電膜所成之電極20的構造者，對於電極20係電性連接直流電源22。並且，經由從直流電源22之直流電壓而產生之庫倫力等之靜電力而吸附半導體晶圓W保持於靜電夾盤18。
對於在靜電夾盤18(半導體晶圓W)周圍，感應器16的上面，係配置有為了使蝕刻之均一性提昇的例如由矽所成之導電性的中心環(補正環)24。對於感應器16及感應器支撐台14的側面，係設置有例如由石英等所成之圓筒狀的內壁構件26。
對於感應器支撐台14的內部，係例如於圓周上設置有冷媒室28。對於其冷媒室，係從設置於外部未圖示之冷卻單元，藉由配管30a，30b而循環供給特定溫度之冷媒，例如冷卻水，經由冷媒的溫度，可控制感應器上之半導體晶圓W的處理溫度者。
更且，來自未圖示之傳熱氣體供給機構的傳熱氣體，例如He氣體乃藉由氣體供給線路32，供給至靜電夾盤18的上面與半導體晶圓W的背面之間。
對於下部電極之感應器16的上方，係呈與感應器16對向地，平行地設置有上部電極34。並且，上部及下部電極34，16間的空間乃成為電漿生成空間。上部電極34係與下部電極之感應器16上的半導體晶圓W對向，形成與電漿生成空間接觸的面，也就是對向面。
其上部電極34係藉由絕緣性遮蔽構件42，支撐於處理室10之上部，上部電極34係由與感應器16拉開特定間隔加以對向配置之環狀或圈狀之外側上部電極34a，和以對於其外側上部電極34a之半徑方向內側加以絕緣之狀態所配置之圓板狀的內側上部電極34b而加以構成。
對於外側上部電極34a與內側上部電極34b之間，係形成有例如0.25~2.0mm之環狀墊片(間隙)，對於其墊片係設置有絕緣構件72。
外側上部電極34a係具有電極板36a，和可拆裝地支撐其電極板36a之導電材料，例如陽極氧化處理表面的鋁所成之電極支撐體38a。電極板36a係由焦耳熱少之低阻抗的導電體或半導體，例如由矽或SiC而加以構成者為佳。
內側上部電極34b係具有：具有多數之氣體的氣體吐出孔37之電極板36b，和可拆裝地支撐其電極板36b之導電材料，例如陽極氧化處理表面的鋁所成之電極支撐體38b。對於電極支撐體38b係設置有氣體擴散室40。從氣體擴散室40係連通於氣體吐出孔37之多數的氣體流通孔41乃延伸於下方。
對於電極支撐體38b係形成有引導處理氣體至氣體擴散室40之氣體導入口62，對於其氣體導入口62係連接有氣體供給管64，對於氣體供給管64係連接有處理氣體供給源66。對於氣體供給管64，係從上流側依序設置有流量控制器(MFC)68，以及開關閥70。並且，從處理氣體供給源66，作為為了蝕刻之處理氣體，例如，如C4 F8 氣體之氟碳化合物氣體(CxFy)乃從氣體供給管64至氣體擴散室40，藉由氣體流通孔41及氣體吐出孔37，簇射狀地吐出於電漿生成空間。即，上部電極34係作為為了供給處理氣體之噴射頭而發揮機能。
對於外側上部電極34a係藉由第1直流電壓施加電路47a，電性連接第1可變直流電源50a。第1直流電壓施加電路47a係具有供電線45a，和為了控制介入存在於其間之40MHz的高頻率電流之低通濾波器(LPF)46a。第1可變直流電源50a係經由開啟、關閉開關52a而可開啟、關閉供電。對於內側上部電極34b係藉由第2直流電壓施加電路47b，電性連接第2可變直流電源50b。第2直流電壓施加電路47b係具有供電線45b，和為了控制介入存在於其間之40MHz的高頻率電流之低通濾波器(LPF)46b。第2可變直流電源50b係經由開啟、關閉開關52b而可開啟、關閉供電。第1及第2可變直流電源50a，50b之極性及電流、電壓以及開啟、關閉開關52之開啟、關閉係經由控制器(控制裝置)51而加以控制。
低通濾波器(LPF)46a，46b係在控制來自後述之第1高頻率電源的高頻率之流入同時，對應於此等高頻率電源的高頻率，為了將從外側上部電極34a所視之上部側的第1直流電壓施加電路47a之阻抗，及從內側上部電極34b所視之上部側的第2直流電壓施加電路47b之阻抗作為適當值之構成，而最佳為由LC濾波器所構成。
呈從處理室10的側壁沿著較上部電極34的高度位置為上方地，設置覆蓋圓筒狀之接地導體10a。
對於下部電極之感應器16係藉由整合器87，電性連接第1高頻率電源89，另外，藉由整合器88，連接第2高頻率電源90。第1高頻率電源89係輸出27MHz以上之頻率數，例如40MHz之第1高頻率電力。第2高頻率電源90係輸出13MHz以下之頻率數，例如3.2MHz之第2高頻率電力。
整合器87，88係為了對於各第1及第2高頻率電源89，90的內部(或輸出)阻抗，整合負荷阻抗之構成，在於處理室10內生成電漿時，第1及第2高頻率電源89，90的內部阻抗與負荷阻抗在明顯成為一致地發揮機能。
對於處理容器10之底部係形成有排氣口80，對於其排氣口80係藉由排氣管82，連接排氣裝置84。排氣裝置84係具有渦輪式分子泵等之真空泵，可將處理室10內減壓至所期望的真空度者。另外，對於處理容器10之側壁，設置有半導體晶圓W之輸送出口85，其輸送出口85係經由閘閥而成為開關可能。另外，拆裝自由地設置有為了防止沿處理室10之內壁，附著蝕刻副生物(沉澱物)於處理室10者之附著板11。即，附著板11乃構成處理室壁。另外，附著板11乃亦設置於內壁構件26之外周。對於處理室10之底部的處理室壁側之附著板11與內壁構件26側之附著板11之間，係設置有排氣板83。作為附著板11及排氣板83，係可適當使用被覆Y2 O3 等之陶瓷於鋁材之構成。
對於與構成附著板11之處理室內壁之部分的半導體晶圓W略相同高度位置，係設置有DC性地連接於地之導電性構件(GND方塊)91，由此而防止異常放電。
電漿蝕刻裝置之各構成部係成為連接於控制部(全體控制裝置)95加以控制之構成。另外，對於控制部95，係連接有操作者為了管理電漿蝕刻裝置而進行指令之輸入操作的鍵盤，或將電漿蝕刻裝置的稼動狀況作為可視化而顯示之顯示器等所成之使用者介面部96。
更且，對於控制部95，係連接有收納為了以控制部95的控制而實現在電漿蝕刻裝置所執行之各種處理的控制程式，或對應於處理條件，為了對於電漿蝕刻裝置之各構成部執行處理之程式，即方法之記憶部97。方法係記憶於記憶部97中之記憶媒體。記憶媒體係亦可為如硬碟之固定性之構成，而亦可為CDROM、DVD等可運性之構成。另外，亦可作為從其他裝置，例如藉由專用線路而適宜傳送方法者。
並且，因應必要，由以來自使用者介面部96的指示，從記憶部97叫出任意的方法使控制器95執行者，在控制器95之控制下，進行在電漿蝕刻裝置之所期望的處理。然而，在本發明之實施型態所述之電漿處理裝置(電漿蝕刻裝置)係作為含有其控制部95之構成。
對於在如此所構成之電漿蝕刻裝置，進行蝕刻處理時，首先，將閘閥86作為開啟狀態，藉由輸送出口85，將蝕刻對象之半導體晶圓W輸入至處理室10內，載置於感應器16上。並且，從處理氣體供給源66，將為了蝕刻之處理氣體，以特定的流量供給至氣體擴散室40，再藉由氣體流通孔41及氣體吐出孔37而供給至處理室10內之同時，經由排氣裝置84，將處理室10內進行排氣，將其中的壓力作為例如0.1～150Pa之範圍內的設定值。在此，作為處理氣體，係可採用以往所使用之各種構成者，例如可適當使用由C4 F8 氣體之氟碳化合物氣體(CxFy)所代表之含有鹵素元素的氣體者。更且，亦可含有Ar氣體或O2 氣體之其他的氣體。
如此，在於處理室10內導入蝕刻氣體的狀態，於下部電極之感應器16，從第1高頻率電源89，將電漿生成用的第1高頻率電力，以特定的功率加以施加的同時，從第2高頻率電源90，將離子引入用的第2高頻率電力，以特定的功率加以施加。並且，從第1及第2的可變直流電源50a，50b，藉由第1直流電壓施加電路47a及第2直流電壓施加電路47b，將特定之直流電壓，施加於外側上部電極34a及內側上部電極34b。更且，從為了靜電夾盤18之直流電源22，將直流電壓，施加於靜電夾盤18之電極20，將半導體晶圓W固定於感應器16。
從形成於上部電極34之電極板36的氣體吐出孔37所吐出之處理氣體係在經由高頻率電力而產生之上部電極34與下部電極之感應器16間之揮光放電中，加以電漿化，經由在其電漿所生成之自由基或離子，蝕刻半導體晶圓W之被處理面。
在其電漿蝕刻裝置中，因於下部電極之感應器16，重疊施加來自第1高頻率電源89之相對性高之頻率數範圍的第1高頻率電力，和來自第2高頻率電源90之相對性低之頻率數範圍的第2高頻率電力，故可個別進行經由更高頻率數之第1高頻率電力的電漿密度之調整，和經由更低頻率數之第2高頻率電力的離子引入性之調整，由此，可進行電漿的密度及向異性蝕刻的選擇性之調整者。另外，經由如此之下部2頻率重疊施加方式，亦可得到可使更低之第2高頻率電力，有效地作用於對於上部電極34之沉澱物附著之抑制的優點。另外，從第1高頻率電源89所施加之高頻率電力係因為為例如40MHz之高頻率數範圍之高頻率電力，故可以低壓的條件下形成低離子能量的高密度電漿者。
但，對於經由如此高頻率數之高頻率電力而生成電漿之情況，其高頻率電流則有集中於電極之中心部的傾向，中心部側的電漿電位乃較邊緣部側為高之故，在本實施型態中，為了迴避此，而將上部電極34，作為呈各自個別地從第1及第2可變直流電源50a，50b施加適當強度之直流電壓於外側上部電極34a與內側上部電極34b，調整電漿之空間電位的分佈。
即，從當於上部電極施加直流電壓時，電漿套則擴大而可調整電漿之空間電位之情況，經由於外側上部電極34a及內側上部電極34b，藉由第1及第2直流電壓施加電路47a，47b而從第1及第2可變直流電源50a，50b個別地施加直流電壓，調整其值之時，可控制形成有電漿之空間的外側與內側之空間電位分佈，進而可調整電漿密度。具體而言，如圖2所示，經由增加施加於外側上部電極34a之直流電壓的值而擴大電漿套之時，謀求電漿密度之均一化。
但在單只使施加於外側上部電極34a與內側上部電極34b之直流電壓的值變化中，電漿密度(電子密度)之控制範圍變窄，進而蝕刻速率等之電漿處理的控制範圍變窄，另外伴隨蝕刻速率的提升，沉澱物則增加而有產生CD不均一之副作用之虞。
因此，在本實施型態中，調整在從未施加高頻率電力及直流電壓情況之外側上部電極34a所視之上部側的第1直流電壓施加電路47a之頻率數阻抗特性，作為與從內側上部電極34b所視之上部側的第2直流電壓施加電路47b之頻率數阻抗特性不同者，提昇對於外側上部電極34a之直流電壓施加之效果。
具體而言，對於施加高頻率電力及直流電壓情況，從電漿生成空間側所視時之外側上部電極34a之頻率數阻抗特性乃隨著施加之直流電壓的增加，呈在高頻率側之第1高頻率電力的頻率數，阻抗則減少，而低頻率側之第2高頻率電力的頻率數，阻抗則增加地，進行從外側上部電極34a所視之第1直流電壓施加電路47a的阻抗設計。由此，在據大電漿密度(電子密度)之控制範圍同時，可消解經由沉澱物之增加的CD之不均一的副作用。如此之阻抗設計乃例如可經由調整低通濾波器(LPF)46a之阻抗者而實現。其他，亦可經由電極間電容或供電線路之阻抗的調整而實現。
以下，將經由低通濾波器(LPF)46a之阻抗而調整之情況舉例，加以詳細說明。
以往，例如將第1高頻率電源89的頻率數作為40MHz，而將第2高頻率電源90的頻率數作為3.2MHz時，作為使用於直流施加電路用之低通濾波器(LPF)，一般使用如圖3所示之頻率數阻抗特性之構成。即，作為低通濾波器(LPF)所使用之並聯LC電路係一般，具有在特定之頻率數，阻抗乃突出於高側之並聯共振頻率數，和在從其並聯共振頻率數相距之特定頻率數，阻抗乃突出於低側之串聯共振頻率數，並經由調整傳達正的阻抗之線圈成分與傳達負的阻抗之電容的大小等，可調整此等並聯共振頻率數及串聯共振頻率數的位置，但通常係如圖3所示，高頻率側之第1頻率數的40MHz附近乃作為呈成為並聯共振頻率數，而低頻率側之第2頻率數的3.2MHz附近乃作為呈成為串聯共振頻率數，使用在40MHz附近係為高阻抗，在3.2MHz附近係具有低阻抗之特性的構成。對於將具有如此特性之低通濾波器(LPF)使用於上部電極之直流電壓施加電路的情況，從未施加高頻率電力及直流電壓時之上部電極所視之上部側的頻率數阻抗特性乃例如成為如圖4所示。即，第2高頻率電力之頻率數的3.2MHz附近乃成為串聯共振頻率數，而10MHz附近乃成為並聯共振頻率數，在第1高頻率電力之頻率數的40MHz中，阻抗則緩慢下降。
在生成電漿的同時，於上部電極施加直流電壓時，形成相當於此電壓之電漿套，從電漿空間側來看上部電極時之阻抗係圖4之阻抗曲線則位移至右邊，半隨著施加直流電壓的值變大，位移量係變大，但如圖4所示，在第1高頻率電力之頻率數的40MHz中，阻抗曲線則位移至右邊時，阻抗則變為增加，而即使將如此之阻抗特性適用於外側上部電極34a，電漿密度(電子密度)亦無法說是充分者。隨之，在外側上部電極34a中，期望經由直流電壓施加，更擴大其控制範圍者。但，在內側上部電極34b中，因無需經由直流電壓施加而使電漿密度上升之必要之故，在以往之阻抗曲線而為充分。
另一方面，對於低頻率數側之第2高頻率電力之頻率數的3.2MHz而言，有必要降低其本身偏壓(Vdc)效果，減弱經由直流電壓施加的電漿之沉澱物性上升效果，抑制經由沉澱物之CD之不均一的副作用。
因此，在本實施型態中，如圖5所示，作為對於內側上部電極34b之直流電壓施加電路的低通濾波器(LPF)46b，使用具有與如圖3所示之以往相同的阻抗特性的構成，而作為對於外側上部電極34a之直流電壓施加電路的低通濾波器(LPF)46a，使用串聯共振頻率數除了第2高頻率電力之頻率數的3.2MHz附近，還存在於60MHz附近，而並聯共振頻率數則存在於15MHz附近之阻抗特性的構成，直流電壓則作為更有效地作用。
經由使用如圖5之阻抗特性之低通濾波器(LPF)46a之時，如圖6所示，將從外側上部電極34a所視之上部側的第1直流電壓施加電路47a之頻率數阻抗特性，作為與從和以往特性同等之內側上部電極46b所視之頻率數阻抗特性不同之如以下的特性。
即，經由使用圖5之特性的低通濾波器(LPF)46a之時，將從外側上部電極46a所視之上部側的第1直流電壓施加電路47a之頻率數阻抗特性，設定成低頻率數側之第2高頻率電力之頻率數的3.2MHz附近乃成為串聯共振頻率數，多少較高頻率數側之第1高頻率電力之頻率數的40MHz為小之頻率數亦成為串聯共振頻率數。
由此，在生成電漿之同時，於外側上部電極34a施加直流電壓時，從電漿空間側來看外側上部電極34a時之阻抗係在高頻率數側之第1高頻率電力之頻率數的40MHz中，施加的直流電壓越上升越接近於串聯共振頻率數，將40MHz之高頻率功率誘導至外側上部電極34a，可得到更高之電漿密度(電子密度)者。即，如此之阻抗設計係發揮加強經由直流電壓施加之電漿密度(電子密度)上升效果之機能。由此，可加大外側之電漿密度的調整界限，可將控制電漿密度之面內均一性，進而蝕刻速率等之處理特性的面內均一性之範圍擴大。另一方面，在低頻率數側之第2高頻率電力之頻率數的3.2MHz中，電漿空間側來看外側上部電極34a時之阻抗係施加的直流電壓越上升，離串聯共振頻率數越遠，使3.2MHz之高頻率功率外側上部電極34a拉離，降低在施加上述3.2MHz時之其本身偏壓(Vdc)效果，減弱經由直流電壓施加的電漿之沉澱物性上升效果，可抑制經由沉澱物之CD之不均一的副作用。
對此，在內側上部電極34b中，進行以往之阻抗設計，在高頻率數側之第1高頻率電力之頻率數的40MHz中，施加的直流電壓即使上升，阻抗係增加，作為呈控制電漿密度的上升。另一方面，在低頻率數側之第2高頻率電力之頻率數的3.2MHz中，與外側上部電極34a同樣，施加的直流電壓越上升，離串聯共振頻率數越遠。
然而，在圖3~6，縱軸的阻抗Z係將阻抗成分作為R，將電抗成分作為X時，可由Z=(R2 +X2 )1/2 所表現，但R係幾乎可忽視之故，如只考慮X既相當充分。在某頻率數之X的直系實際上有正負，在此等圖之阻抗曲線的其頻率數之傾斜乃在右上時，X為正，而在右下時，X為負。隨之，從圖5，低通濾波器(LPF)46a之阻抗係對於3.2MHz而言，成為-1Ω附近，對於40MHz而言，成為-20Ω附近，而低通濾波器(LPF)46b之阻抗係對於3.2MHz而言，成為-3Ω附近，對於40MHz而言，成為-4000Ω附近。
另外，如圖6所示，從對於3.2MHz之外側上部電極34a所視之上部側的阻抗乃成為僅較串聯共振頻率數為大的值，但此係因在施加高頻率電力的時點，阻抗曲線乃位移至右側。即，將對於直流電壓施加前之從對於3.2MHz之外側上部電極34b所視之上部側的阻抗，在較串聯共振頻率數為小之範圍極力接近於串聯共振頻率數，降低經由直流電壓施加之沉澱物性上升效果之效果作為更大之故。
在如此之阻抗調整，施加於外側上部電極34a的直流電壓係在頻率數為第1高頻率電力之頻率數的40MHz，阻抗位移即使為最大，作為呈成為至圖6之串聯共振頻率數者為佳。換言之，呈消除對於將施加於外側上部電極34a之直流電壓做為最大時所形成之電漿套的40MHz之阻抗地，設定從外側上部電極34a所視之上部側阻抗者為佳。由改變直流電壓超出如此大小而電阻上升，並不理想。
另外，如圖6所示，在未施加直流電壓的狀態，外側上部電極34a及內側上部電極34b同時，對於相對性頻率數高之第1高頻率數電力的頻率數之40MHz之阻抗乃較相對性頻率數低之第2高頻率數電力的頻率數之3.2MHz之阻抗為高者為佳。由對於第1高頻率數電力的頻率數之40MHz而言傳達高的阻抗者，第1高頻率數電力乃成為不易從下部電極之感應器16流動於上部電極，電漿之電子電流之中流動於壁部之比例則相對性增大，電漿則擴散於半徑方向外側，而可提昇電漿密度的均一性。另一方面，由對於第2高頻率數電力的頻率數之3.2MHz而言傳達低的阻抗者，使跟著3.2MHz之高頻率而振動之電漿中的離子，以強力衝擊入射於上部電極34，可提昇濺鍍除去上部電極34表面的沉澱物之機能者。
如此，對於調整施加於加以阻抗設計之外側上部電極34a及內側上部電極34b之直流電壓，進行電漿處理的提出條件時，首先，從沉澱物除去性及安定性的觀點，決定施加於內側上部電極34b之直流電壓，對於內側上部電極34b，係將如此作為所決定之直流電壓，以一定值加以施加的同時，電漿密度的面內均一性乃呈期望的值地調整施加於外側上部電極34a之直流電壓的值。
如此，在決定施加於內側上部電極34b之適當的直流電壓之後，因將施加於外側上部電極34a之直流電壓，看均一性之同時加以調整，故可確實地找出適當的電漿處理條件者。
然而，本發明乃非限定於上述實施形態者，而可做各種變形。例如，在上述實施型態中，已將電漿生成用之第1高頻率電力的頻率數作為40MHz，將離子引入用之第2高頻率電力的頻率數作為3.2MHz情況舉例說明過，但並不局限於此，而可作為第1高頻率電力的頻率數，採用30～110MHz、例如100MHz等，作為第2高頻率電力的頻率數，採用0.1～30MHz、例如0.3MHz或13.56MHz等。
另外，低通濾波器(LPF)46a，46b之阻抗特性乃不過為一例，而可對應於處理而使用任意之特性者。另外，低通濾波器(LPF)46a係亦可使用阻抗為可變之構成。另外，如上述，從外側上部電極34a，內側上部電極34b所視之上部側的阻抗調整，並不限於低通濾波器，而可採用電極間容量或供電線路之阻抗的調整等各種方法。另外，在本發明，從內側上部電極34b所視之上部側的阻抗特性係並無特別加以限定，而對應於處理做適宜設定。
更且，在上述實施型態中，對於將本發明適用於電漿蝕刻之情況已做過說明，但對於電漿CVD，電漿氧化等之其他的電漿處理亦可適用。更且，在上述實施型態中，對於被處理基板乃半導體晶圓之情況已做過說明，但對於平面顯示器用之基板等，其他的基板之電漿處理的情況亦可適用。
10‧‧‧處理室(處理容器)
16‧‧‧感應器(下部電極)
34‧‧‧上部電極
34a‧‧‧外側上部電極
34b‧‧‧內側上部電極
46a，46b‧‧‧低通濾波器
47a‧‧‧第1直流電壓施加電路
47b‧‧‧第2直流電壓施加電路
50a‧‧‧第1可變直流電源
50b‧‧‧第2可變直流電源
51‧‧‧控制器
52a，52b‧‧‧開啟、關閉開關
66‧‧‧處理氣體供給源
84‧‧‧排氣裝置
89‧‧‧第1高頻率電源
90‧‧‧第2高頻率電源
W‧‧‧半導體晶圓(被處理基板)
95‧‧‧控制部
96‧‧‧使用者介面部
97‧‧‧記憶部
68‧‧‧MFC
87‧‧‧整合器
88‧‧‧整合器
圖1係顯示有關本發明之一實施型態的電漿蝕刻裝置之概略剖面圖。
圖2係模式性地顯示在圖1的裝置，於外側上部電極及內側上部電極施加直流電壓情況之電漿套的圖。
圖3係顯示使用於對於上部電極之直流電壓施加電路之以往的低通濾波器(LPF)之頻率數阻抗特性的圖表。
圖4係顯示使用圖3之特性的低通濾波器(LPF)之情況，從上部電極所視之上部側的頻率數阻抗特性的圖表。
圖5係顯示在圖1的裝置，使用於對於外側上部電極之直流電壓施加電路之低通濾波器(LPF)及使用於對於內側上部電極之直流電壓施加電路之低通濾波器(LPF)之頻率數阻抗特性的圖表。
圖6係顯示使用圖5之特性的低通濾波器(LPF)之情況，從外側上部電極所視之上部側的頻率數阻抗特性及從內側上部電極所視之上部側的頻率數阻抗特性的圖表。
10a．．．接地導體
11．．．附著板
12．．．絕緣板
14．．．感應器支撐台
16．．．感應器(下部電極)
18．．．靜電夾盤
20．．．電極
22．．．直流電源
24．．．中心環(補正環)
26．．．內壁構件
28．．．冷媒室
30a、30b．．．配管
32．．．氣體供給線路
34．．．上部電極
34a．．．外側上部電極
34b．．．内側上部電極
36a、36b．．．電極板
37．．．氣體吐出孔
38a、38b．．．電極支撐體
40．．．氣體擴散室
41．．．氣體流通孔
42．．．絕緣性遮蔽構件
45a、45b．．．供電線
46a，46b．．．低通濾波器
47a．．．第1直流電壓施加電路
47b．．．第2直流電壓施加電路
50a．．．第1可變直流電源
50b．．．第2可變直流電源
51．．．控制器
52a，52b．．．開啟、關閉開關
62．．．氣體導入口
64．．．氣體供給管
66．．．處理氣體供給源
68．．．MFC
70．．．開關閥
72．．．絕緣構件
80．．．排氣口
82．．．排氣管
83．．．排氣板
84．．．排氣裝置
85．．．輸送出口
86．．．閘閥
87、88．．．整合器
89．．．第1高頻率電源
90．．．第2高頻率電源
91．．．導電性構件(GND方塊)
95．．．控制部
96．．．使用者介面部
97．．．記憶部
W．．．半導體晶圓(被處理基板)

Claims (10)

  1. 一種電漿處理裝置，其特徵乃具備收容被處理基板，可真空排氣之處理容器，和配置於前述處理容器內，分割成構成外側部分之外側電極與構成中央部分之內側電極的第1電極，和於前述處理容器內，對向於前述第1電極而加以配置，支撐被處理基板之第2電極，和於前述第2電極，施加第1頻率數之第1高頻率電力之第1高頻率電力施加單元，和於前述第2電極，施加較前述第1頻率數為低之第2頻率數之第2高頻率電力之第2高頻率電力施加單元，和於前述外側電極，施加第1直流電壓之第1直流電壓施加電路，和於前述內側電極，施加直流電壓之第2直流電壓施加電路，和控制前述第1直流電壓施加電路及前述第2直流電壓施加電路之控制裝置，和於前述處理容器內，供給處理氣體之處理氣體供給單元；控制前述第1電極與前述第2電極之間之電漿生成空間之外側與內側之空間電位之控制部；於前述第1電極施加前述直流電壓、於前述第2電極施加前述第1及第2高頻電力時，在從前述電漿生成空間側來看前述第1電極時之前述 外側電極的頻率數阻抗特性乃隨著施加於前述外側電極之直流電壓增加，呈成為在前述第1高頻率電力之頻率數，阻抗則減少，在前述第2高頻率電力之頻率數，阻抗則增加的特性地，設定從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性者。
  2. 如申請專利範圍第1項記載之電漿處理裝置，其中，在從前述電漿生成空間側來看前述第1電極時之前述內側電極的頻率數阻抗特性乃與施加於前述內側電極之第2直流電壓增加之同時，呈成為在前述第1高頻率電力之頻率數，阻抗則增加，在前述第2高頻率電力之前述第2頻率數，阻抗則增加的特性地，設定從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性者。
  3. 如申請專利範圍第1項或第2項記載之電漿處理裝置，其中，呈消除對於施加於前述外側電極之前述第1直流電壓為最大時所形成之電漿套的前述第1高頻率電力之前述第1頻率數的阻抗地，設定從前述上部電極所視之前述第1直流電壓施加電路的阻抗者。
  4. 如申請專利範圍第1項或第2項之電漿處理裝置，其中，前述第1直流電壓施加電路係具有抑制前述第1高頻率電力之頻率數之流入的第1低通濾波器，從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性係經由調整前述低通濾波器之頻率數阻抗特性之時而加以設定者。
  5. 如申請專利範圍第1項或第2項之電漿處理裝置 ，其中，前述第2直流電壓施加電路係具有抑制前述第2高頻率電力之頻率數之流入的第2低通濾波器，從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性係經由調整前述低通濾波器之頻率數阻抗特性之時而加以設定者。
  6. 如申請專利範圍第1項或第2項之電漿處理裝置，其中，從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性係僅較前述第1高頻率電力之前述第1頻率數為低之頻率數乃成為串聯共振頻率數，於前述第2高頻率電力之前述第2頻率數近旁，亦存在有串聯共振頻率數者。
  7. 如申請專利範圍第1項或第2項之電漿處理裝置，其中，前述第1高頻率電力之前述第1頻率數乃30~110MHz，而前述第2高頻率電力之前述第2頻率數乃0.1~30MHz者。
  8. 如申請專利範圍第1項或第2項之電漿處理裝置，其中，在未施加直流電壓於前述外側電極及前述內側電極之情況，對於前述第1高頻率電力之前述第1頻率數之阻抗則乃較對於前述第2高頻率電力之前述第2頻率數之阻抗為大地，設定從前述外側電極所視之前述第1直流電壓施加電路的頻率數阻抗特性及從前述內側電極所視之前述第2直流電壓施加電路的頻率數阻抗特性者。
  9. 一種電漿處理方法，屬於在如申請專利範圍第1項至第8項任一記載之電漿處理裝置，於被處理基板實施 電漿處理之電漿處理方法，其特徵乃首先，將施加於前述內側電極之直流電壓值設定成特定值，將其直流電壓值施加於前述內側電壓的同時，電漿密度的均一性乃呈成為所期望的值地，調整施加於前述外側電極之直流電壓值而決定處理條件，以其條件進行電漿處理者。
  10. 一種記憶媒體，屬於記憶在電腦上進行動作，為了控制電漿處理裝置之程式的記憶媒體，其特徵乃前述程式係在執行時，呈進行如申請專利範圍第9項之電漿處理方法地，控制前述電漿處理裝置者。
TW098104963A 2008-02-18 2009-02-17 A plasma processing apparatus and a plasma processing method, and a memory medium TWI452626B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008036195A JP5231038B2 (ja) 2008-02-18 2008-02-18 プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体

Publications (2)

Publication Number Publication Date
TW200952066A TW200952066A (en) 2009-12-16
TWI452626B true TWI452626B (zh) 2014-09-11

Family

ID=40954151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104963A TWI452626B (zh) 2008-02-18 2009-02-17 A plasma processing apparatus and a plasma processing method, and a memory medium

Country Status (5)

Country Link
US (1) US8440050B2 (zh)
JP (1) JP5231038B2 (zh)
KR (1) KR101061673B1 (zh)
CN (1) CN101515545B (zh)
TW (1) TWI452626B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725034B (zh) * 2015-06-17 2021-04-21 日商東京威力科創股份有限公司 電漿處理方法
TWI735509B (zh) * 2016-01-26 2021-08-11 日商東京威力科創股份有限公司 電漿處理裝置及控制方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8626472B2 (en) * 2006-07-21 2014-01-07 James C. Solinsky System and method for measuring balance and track motion in mammals
US8962101B2 (en) 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
JP5348919B2 (ja) * 2008-03-27 2013-11-20 東京エレクトロン株式会社 電極構造及び基板処理装置
JP5571996B2 (ja) 2010-03-31 2014-08-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2012004160A (ja) * 2010-06-14 2012-01-05 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US20120164834A1 (en) * 2010-12-22 2012-06-28 Kevin Jennings Variable-Density Plasma Processing of Semiconductor Substrates
JP2013149790A (ja) * 2012-01-19 2013-08-01 Tokyo Electron Ltd プラズマ処理装置
US9088085B2 (en) 2012-09-21 2015-07-21 Novellus Systems, Inc. High temperature electrode connections
KR102152811B1 (ko) 2013-11-06 2020-09-07 어플라이드 머티어리얼스, 인코포레이티드 Ｄｃ 바이어스 변조에 의한 입자 발생 억제기
US10153139B2 (en) * 2015-06-17 2018-12-11 Applied Materials, Inc. Multiple electrode substrate support assembly and phase control system
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP6769127B2 (ja) * 2016-06-21 2020-10-14 東京エレクトロン株式会社 プラズマ処理装置
JP6869034B2 (ja) * 2017-01-17 2021-05-12 東京エレクトロン株式会社 プラズマ処理装置
JP7018729B2 (ja) * 2017-09-19 2022-02-14 東京エレクトロン株式会社 成膜方法
TW202329762A (zh) * 2017-11-17 2023-07-16 新加坡商Aes 全球公司 用於在空間域和時間域上控制基板上的電漿處理之系統和方法，及相關的電腦可讀取媒體
CN108172531B (zh) * 2017-12-20 2021-01-15 武汉华星光电半导体显示技术有限公司 刻蚀设备
JP7234036B2 (ja) * 2019-05-28 2023-03-07 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102279639B1 (ko) * 2019-07-09 2021-07-20 한양대학교 산학협력단 기판 처리 장치
CN115877164B (zh) * 2023-03-03 2023-05-12 长鑫存储技术有限公司 可动离子电荷面密度的测试方法及装置、电子设备和介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221540A1 (en) * 2005-03-31 2006-10-05 Shinji Himori Capacitive coupling plasma processing apparatus
TW200802598A (en) * 2006-03-30 2008-01-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156370A (ja) 1998-09-16 2000-06-06 Tokyo Electron Ltd プラズマ処理方法
US6642149B2 (en) * 1998-09-16 2003-11-04 Tokyo Electron Limited Plasma processing method
JP2003068659A (ja) 2001-08-29 2003-03-07 Sharp Corp プラズマ処理装置及びプラズマ処理方法、それらを用いて作製した薄膜、基板、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221540A1 (en) * 2005-03-31 2006-10-05 Shinji Himori Capacitive coupling plasma processing apparatus
TW200802598A (en) * 2006-03-30 2008-01-01 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI725034B (zh) * 2015-06-17 2021-04-21 日商東京威力科創股份有限公司 電漿處理方法
TWI735509B (zh) * 2016-01-26 2021-08-11 日商東京威力科創股份有限公司 電漿處理裝置及控制方法

Also Published As

Publication number Publication date
TW200952066A (en) 2009-12-16
US8440050B2 (en) 2013-05-14
KR101061673B1 (ko) 2011-09-01
JP2009194318A (ja) 2009-08-27
JP5231038B2 (ja) 2013-07-10
CN101515545B (zh) 2011-01-12
KR20090089265A (ko) 2009-08-21
CN101515545A (zh) 2009-08-26
US20090206058A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
TWI452626B (zh) A plasma processing apparatus and a plasma processing method, and a memory medium
JP6953133B2 (ja) 容量結合型プラズマ処理装置のエッジリングのｒｆ振幅の制御
TWI622081B (zh) 電漿處理裝置及電漿處理方法
TWI473158B (zh) Plasma processing device and plasma processing method
TWI424792B (zh) Plasma processing device and plasma processing method
TWI553729B (zh) Plasma processing method
US9190302B2 (en) System and method for controlling plasma with an adjustable coupling to ground circuit
TWI460786B (zh) A plasma processing apparatus, a plasma processing method, and a memory medium
JP5848140B2 (ja) プラズマ処理装置
JP5199595B2 (ja) プラズマ処理装置及びそのクリーニング方法
TWI528491B (zh) Plasma processing device, plasma processing method, program
JP4584565B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP4482308B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP4753276B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6120527B2 (ja) プラズマ処理方法
JP4699127B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2010186841A (ja) プラズマ処理方法
JP2000323460A (ja) プラズマエッチング装置
TW201338034A (zh) 乾蝕刻裝置及乾蝕刻方法
KR101858324B1 (ko) 플라즈마 에칭 방법
JP4935149B2 (ja) プラズマ処理用の電極板及びプラズマ処理装置
JPH11283940A (ja) プラズマ処理方法
JP4467667B2 (ja) プラズマ処理装置
KR20230063007A (ko) 기판 처리 방법