TWI451702B - 資料處理設備及方法 - Google Patents

資料處理設備及方法 Download PDF

Info

Publication number
TWI451702B
TWI451702B TW097141385A TW97141385A TWI451702B TW I451702 B TWI451702 B TW I451702B TW 097141385 A TW097141385 A TW 097141385A TW 97141385 A TW97141385 A TW 97141385A TW I451702 B TWI451702 B TW I451702B
Authority
TW
Taiwan
Prior art keywords
address
symbol
bits
code
ldpc
Prior art date
Application number
TW097141385A
Other languages
English (en)
Other versions
TW200937870A (en
Inventor
Matthew Paul Athol Taylor
Samuel Asanbeng Atungsiri
Takashi Yokokawa
Makiko Yamamoto
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB0721271A external-priority patent/GB2454195A/en
Priority claimed from GB0721269.9A external-priority patent/GB2454193B/en
Priority claimed from GB0721270A external-priority patent/GB2454194A/en
Priority claimed from GB0721272.3A external-priority patent/GB2454196B/en
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200937870A publication Critical patent/TW200937870A/zh
Application granted granted Critical
Publication of TWI451702B publication Critical patent/TWI451702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/71—Wireless systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0058—Allocation criteria
    • H04L5/0064—Rate requirement of the data, e.g. scalable bandwidth, data priority
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

資料處理設備及方法
本發明相關於用於自一數量之一正交分頻多工(OFDM)符號的副載波訊號來接收資料位元以形成一輸出位元串流的資料處理方法及設備。
本發明的實施例可提供一OFDM接收器。
該數位視訊地面廣播標準(DVB-T)使用正交分頻多工(OFDM)以通訊經由一廣播無線電通訊訊號來接收代表視訊影像及聲音的資料。已知有用於該DVB-T標準的兩模式，其已知為該2k及該8k模式。該2k模式提供2048副載波，然而該8k模式提供8192副載波。相似地，已提供一4k模式用於該數位視訊手持標準(DVB-H)，其中副載波的該數量為4096。
誤差校正編碼方式，諸如一LDPC/BCH編碼，其已被提議用於當導因於通訊之該等訊號值的雜訊及退化(degradation)係非相關之時DVB-T2的更佳執行。地面廣播通道可能遭受在該時間及頻率領域兩者中相關的衰落(fading)。如此，藉由盡可能將編碼資料位元分散(separating)至不同資料訊號上及將該等資料符號的通訊分散在該等OFDM符號之不同的副載波訊號上，誤差校正方法的性能已被增加。
為了改善使用DVB-T或DVB-H之資料通訊的整合性(integrity)，已知提供一符號交錯器以隨著輸入資料符號被映射至一OFDM符號的該等副載波上將這些符號交錯。已揭露用於該2k模式及該8k模式的一配置，其在DBV-T標準中用於產生用以進行(effect)該映射的位址。如同用於DVB-H的4k模式，用於產生用於該映射之位址的一配置已被提供且用於實施(implementing)此映射的位址產生器在歐洲專利申請案04251667.4中被揭露。該位址產生器包含一線性回饋位移暫存器，其可操作以產生一虛擬隨機位元順序(pseudo radom bit sequence)及一排列電路(permutation circuit)。該排列電路排列該線性回饋位移暫存器之該內容的該順序以產生一位址。該位址提供該交錯器記憶體之一記憶體位置(memory location)的一指示(indication)，該交錯記憶體用於將該輸入資料符號寫入或自該交錯器記憶體讀出，該交錯記憶體用於映射至該等OFDM符號之該等副載波訊號之其一上。相似地，在該接受器中的一位址產生器被配置以產生該交錯器記憶體的位址，該交錯記憶體用於將該輸入資料符號寫入或自該交錯器記憶體讀出，以形成一輸出符號串流(output symbol stream)。
依照該數位視頻廣播地面標準，已知為DVB-T2，的進一步發展，想要改善該資料位元的通訊，且尤其提供一改善的配置用於交錯以LDPC碼編碼的資料位元與至OFDM符號之該副載波訊號上的資料符號。
依照本發明，提供一資料處理設備，其配置在操作中以從接收自一正交分頻多工(OFDM)符號之一預定數量之副載波訊號的資料符號來收回(recovery)資料位元以形成一輸出位元串流，該資料處理設備包含：一符號解交錯器，可操作以將來自該等OFDM副載波訊號的該預定數量的資料符號讀入一符號交錯器記憶體，且將該等資料符號自該符號交錯器記憶體讀出至一輸出符號串流中以進行一映射，該讀出係與該讀入在一不同的順序中，該順序係由一組位址來決定，其作用係將該等資料符號由該等OFDM副載波訊號解交錯至該輸出符號串流中。一解映射單元，可操作以藉由將代表該等OFDM副載波訊號的一調變符號之該輸出符號串流的該等資料符號的各個轉換成依照一調變方式的資料符號，來由該輸出符號串流的該等資料符號產生同位交錯的LDPC編碼資料位元。一反向排列器，適用以執行一反向的排列處理以進行施加至該同位交錯的LDPC編碼資料位元的一反向的排列處理來排列該等LDPC編碼資料位元，使得對應於一LDPC碼之資訊位元之一資訊矩陣之一任意列中之1之一值之複數個該等LDPC編碼資料位元，其用來編碼該等資料位元，不被併入相同的資料符號。一LDPC解碼器，適用以在該反向的排列處理已執行於其上之該等LDPC編碼資料位元上執行LDPC解碼，以形成輸出資料位元。該符號解交錯器包含一位址產生器，可操作以產生該組位址，針對該等接收之各個資料符號產生一位址以指示一OFDM副載波訊號，藉此該接收之資料符號被映射至該輸出符號串流中，該位址產生器包含：
一線性回饋位移暫存器，包含一預定數量之暫存器級(stage)且係可操作以依照一產生器多項式(generator polynomial)來產生一虛擬隨機位元順序(pseudo-random bit sequence)，
一排列電路，可操作以接收該位移暫存器級的內容且依照一排列碼來排列在該暫存器級中所表示的該等位元以形成該等OFDM副載波之一的一位址，以及
一控制單元，可與一位址檢查電路合併操作以在產生的一位址超過一預定的最大有效位址(predetermined maximum valid address)之時再產生(regenerate)一位址，且其中
該預定最大有效位址係大約三萬兩千，
該線性回饋位移暫存器，具有用於該線性回饋位移暫存器之一產生器多項式的十四個暫存器級，且該排列碼，以一額外的位元，依照下表由該第n暫存器級Ri ' [n]存在的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]：
在一範例中，其中係依照一32K模式產生該OFDM符號，該預定的最大有效位址係近乎三萬兩千，該線性回饋位移暫存器具有十四個暫存器級與一用於該線性回饋位移暫存器的多項式，且該排列碼以一額外的位元由依照下表之該第n暫存器級Ri ' [n]中代表的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]。
該表如下：
在其他模式中，該最大有效位址、該線性回饋位移暫存器之級的數量、該產生器多項式、及該排列碼可在各模式中依照每OFDM符號之副載波訊號的該預定數量來適用。
本發明的實施例包含一位元交錯器，其與一符號交錯器合併以改善一OFDM通訊系統的效能，該系統使用低密度同位檢查(LDPC)校正編碼。該位元交錯器包含一排列器(permuter)，用以二或更多之一低密度同位檢查碼(LDPC)的碼位元被傳送及接收作為一符號之時，執行一排列處理，其排列該LDPC碼的該等碼位元使得對應於一資訊矩陣之一任意列中的1值的複數個碼位元不被併入該相同符號。該資訊矩陣對應於該LDPC碼之資訊位元。
該資料處理設備可為一獨立裝置且亦可為包含在一裝置內的一內部區塊，諸如一傳送器或在其他實施例中之一接收器。
LDPC碼可在加法白高斯雜訊通道(Additive White Gaussian Noise channel)以外的通訊路徑中提供一高誤差校正性能。該加法白高斯雜訊通道係優於迴旋碼(convolutional code)或串接式立德所羅門(Reed Solomon)(RS)-迴旋碼。此在通訊通道中提供，該通訊通道呈現導致抹除(erasure)之誤差的叢訊(burst)。因此，當維護AWGN通訊路徑的性能之時，有需要提供用於增加針對叢訊誤差或抹除的抵抗方法。
本發明係考慮到上述情況而製作，且提供一資料處理設備及方法可增加針對諸如叢訊錯誤或抹除之LDPC碼的碼位元中的誤差的抵抗，本發明係藉由合併用於該LDPC編碼資料位元的一位元交錯器與一符號交錯器。
亦即，依照本發明之該等實施例，同位交錯係執行於藉由執行LDPC編碼所獲得之一LDPC碼上，該LDPC編碼係依照包含步進結構之同位矩陣的一同位檢查矩陣，該步進結構之同位矩陣對應於該LDPC的同位位元，使得該LDPC碼的同位位元被交錯至不同的同位位元位置。
OFDM系統的多種操作模式已被設想，本發明找到應用於其中。例如為了在一單一頻率網路之內提供DVB傳送器之一甚至更稀疏的部署(sparser deployment)，其已被建議以提供該32k模式。為了實行32k模式，須提供一符號交錯器以映射該輸入資料符號至該OFDM符號的該等副載波訊號上。
本發明的實施例可提供一資料處理設備可操作作為一符號交錯器用於映射一OFDM符號上之欲通訊的資料符號，該符號具有大約三萬兩千個副載波訊號。在一實施例中，副載波訊號的數量可為實質地在二萬四千至三萬兩千七百六十八之間的一值。再者，該OFDM符號可包含引導副載波(pilot sub-carrier)，其被配置以運送(carry)已知符號，及相依於在該OFDM符號中之該等引導副載波的數量的該預定最大有效位址。如此該32k模式可被提供為一DVB標準，諸如DVB-T2、DVB-Cable2、DVB-T、DVB-H，的範例。
一OFDM符號之欲傳送至該等副載波訊號上的映射資料符號，該處之副載波訊號係大約三萬兩千，代表一技術問題須模擬分析及測試以建立用於該線性回饋位移暫存器及該排列順序(permutation order)之適當的產生器的多項式。這是因為該映射須該等符號被以一效果而交錯至該等副載波上，該效果係來自該輸入資料串流之連續的符號被藉由一最大可能量而分散在頻率中以最佳化該誤差校正碼方式的效能。
如將要說明，由模擬性能分析發現，用於該線性回饋位移暫存器的該多項式與指示於上的該排列電路順序相結合，提供好性能。再者，藉由提供一配置，其可藉由改變用於該線性回饋位移暫存器及該排列順序之該產生器多項式的分接頭(tap)實行產生用於2k模式、4k模式、8k模式的位址，可提供用於該32k模式之該符號交錯器的一成本效益實行(cost effective implementation)。再者，一傳送器及一接收器可藉由改變該產生器多項式及該等排列順序，在該1k模式、2k模式、4k模式、8k模式、及16k模式以及32k模式之間改變。此可在軟體中(或藉由嵌入發訊(signalling))生效，藉此提供一可撓性實行。
本發明的多種觀點以及特徵已定義在附加的申請專利範圍中。本發明之進一步的觀點包含一資料處理設備可操作以將接收自一正交分頻多工(OFDM)符號之之副載波的符號映射至一輸出符號串流中，一接收器亦同。
第1圖提供一OFDM傳送器的一範例區塊圖，其可被用於例如依照該DVB-T2標準來傳送視頻影像及聲頻訊號。在第1圖中，一程式源產生藉由該OFDM傳送器傳送的資料。一視頻編碼器2、一聲頻編碼器4、及一資料編碼器6產生欲傳送的視頻、聲頻、及其他資料，其被饋送(fed)至一程式多工器10。該程式多工器10的該輸出，形成具有用以通訊該視頻、聲頻、及其他資料所需之其他資訊的一多工串流(multiplexed stream)。該多工器10在一連接通道13上提供一串流。可有許多此種多工串流被饋送至不同分支(branch)A、B等中。為了簡單化，將僅描述分支A。
如第1圖中所示，一OFDM傳送器11在一多工器適應(adaptation)及能量分散區塊20接收該串流。該多工器適應及能量分散區塊20隨機化該資料且饋送該核示資料至一前向誤差校正編碼器21，其執行該串流的誤差校正編碼。提供一位元交錯器22以交錯該等編碼資料位元，其例如係DVB-T2之該LDCP編碼器輸出。來自該位元交錯器22的該輸出被饋送至一位元進入群集映射器(bit into constellation mapper)26，其映射位元的群組至一群集點上，該點被用以運輸(convey)該等該等編碼的資料位元。來自該位元進入群集映射器26的該輸出係群集點標籤(constellation point label)，其代表真實以及假想的組件。該等群集點標籤代表由相依於該使用的模組方式之兩或更多位元所形成的資料符號。這些將被稱為資料格(data cell)。這些資料格被傳遞通過一時間交錯器，其之作用係交錯多重LDPC碼字元所導致的資料格。然後，來自該時間交錯器30的該等資料格係被饋送至一調變及框建立器(modulation and frame builder)27，其映射該等資料格至用於傳送的調變符號上。
該等資料格以藉由第1圖中之分支B等所產生的資料格，經由其他通道31，藉由一框建立器32被接收到該調變單元27之內。然後，該框建立器32形成進入欲在OFDM符號上運輸的順序中的許多資料格，各資料格被映射至該等副載波之一者上。副載波的數量將相依於該系統的該操作模式，其可包含1k、2k、4k、8k、16k之一者或32k，其等各依照例如下表，提供副載波的一不同的數量。該表如下：
因此在一範例中，用於該32k模式之副載波的該數量為二萬四千一百九十二。用於該DVB-2系統，每一OFDM符號之副載波的該數量可相依於引導及其他預留載波的該數量而改變。因此，在DVB-T2中，不同於在DVB-T中，用於運輸資料之副載波的該數量係不固定。廣播器可由1k、2k、4k、8k、16k、32k，其等各提供每一OFDM符號用於資料之副載波的一範圍，選擇該等操作模式之一者，各這些模式的該最大可得分別為1024、2048、4096、8192、16384、32768。在DVB-T2中，一實體層係由許多OFDM符號所構成。典型地，該框以一或多個前置碼(preamble)或P2 OFDM符號來開始，然後跟隨有一數量酬載運送OFDM符號(number payload carrying OFDM symbol)。該實體層的結束藉由一框結束符號來標示(mark)。針對各操作模式，副載波的該數量可因為符號的各類型而不同。再者，各可依照是否選擇頻寬延伸(bandwidth extension)、是否選擇致能音調預留(tone reservation)，依照選擇哪個引導副載波圖案(pilot sub-carrier pattern)而改變。針對每一個OFDM符號之副載波的一特定數量，如此一普遍化(generalization)是困難的。然而，用於各模式的該頻率交錯器可交錯任何符號，其之副載波的數量係小於或相同於針對該給定模式之副載波的該最大可得數量。例如，在該1k模式中，該交錯器可為具有小於或等於1024之副載波數量的符號來工作，且在該16k模式中，該交錯器可為具有小於或等於16348之副載波數量的符號來工作。
然後，在各OFDM符號中被運送之資料格的該順序係通過至該符號交錯器33。然後，藉由一OFDM符號建立器區塊37，其導入來自一引導及嵌入訊號形成器36的引導及同步訊號，來產生該OFDM符號。然後，一OFDM調變器38在時間領域中來形成該OFDM符號，其被饋送至用於在符號之間產生一保護間隔的一保護插入處理器(guard insertion processor)40，且然後至類比轉換器(analogue converter)42，且最後至一RF前端44之內的一RF放大器，結果藉由來自一天線46的該OFDM傳送器來廣播。
本發明的實施例提供一OFDM通訊系統，其包含用於交錯以一LDPC編碼器結合一符號交錯器所編碼之位元的一位元交錯器，該位元交錯器將代表該一或多交錯及編碼的位元交錯至一OFDM符號的該等副載波符號上。依照範例實施例之該位元交錯器及該符號交錯器的兩者都被敘述於下列段落中，由該位元交錯器，其與LDPC編碼一同敘述，來開始：
用於LDPC編碼的位元交錯器 LDPC誤差校正碼
LDPC碼具有高誤差校正功能且最近開始被用在包含衛星數位廣播的通訊方式中，該衛星數位廣播，諸如DVB-S.2，已被引入歐洲(例如，見DVB-S.2：ETSI EN 302 307 V1.1.2(2006-06))。施加LDPC碼至下一代的地面數位廣播亦在討論之下。
近來的學習顯示，LDPC碼的功能隨著該碼長度的增加，類似於渦輪碼(turbo code)，而接近向農極限(Shannon Limit)。因為LDPC碼具有該最小距離與該碼長度成比例的特性，LDPC碼在區塊誤差機率特性係極佳且誤差地板(error floor)極少發生中具有優勢。該誤差地板係與渦輪碼或相似物之解碼特性相關之所觀察的一現象。
現在將針對此等LDPC碼詳細製作參照。LDPC碼係線性碼。雖然LDPC碼不須一定是二進位，將以針對二進位LDPC碼的參照給予下列敘述。
LDPC碼最重要的特徵，係定義各LDPC碼的一同位檢查矩陣係一稀疏矩陣，其具有的非常小數量的「1」之元件，亦即其元件大部分為「0」。
第2圖說明一LDPC碼之一範例同位檢查矩陣H。
第2圖之該同位檢查矩陣H的各行具有一3之重量(亦即3個「1」之元件)及各列具有6之重量(亦即6個「1」之元件)。
執行基於LDPC碼的編碼，例如藉由基於一同位檢查矩陣H來計算一產生矩陣(generation matrix)G及藉由資訊位元來乘該產生矩陣G以產生一代號(codeword)(LDPC碼)。
詳而言之，一LDPC編碼器首先計算一產生矩陣，其以該同位檢查矩陣H的一轉置矩陣HT (transposed matrix)來滿足GHT =0的等式。在此，當該產生矩陣G係一K×N矩陣，則該編碼器將該產生矩陣G乘以一K位元資訊位元順序(向量u)以產生一N位元代碼c(=uG)。藉由該編碼器所產生的該代碼(LDPC碼)係經由一通訊路徑藉由一接收側來接收。
該LDPC碼可藉由一訊息通過演算法來解碼，該演算法係藉由界洛格(Gallager)及複錄(dubbed)一「機率性解碼演算法」來產生。該訊息通過演算法在包含可變節點(亦可稱為訊息節點)及檢查節點的坦納圖上使用信念傳播(belief propagation)。在下列描述中，各該可變節點及該檢查節點將被簡單地被適當稱為一「節點」。
第3圖說明用於一LDPC碼的一程序。
在下列中，一實值(real value)，作為一對數似然比(log likelihood ratio)，其表示藉由一接收側所接收之一LDPC碼(一代號)的一第i碼位元具有被適當稱為一接收的值u01 的「0」之值的機率。再者，來自一檢查節點的一訊息輸出被稱為uj 且來自一可變節點的一訊息輸出被稱為vi 。
一LDPC碼在下列方式中解碼。首先，如第3圖所示，在步驟S11，接收一LDPC碼，一訊息(檢查節點訊息)uj 係被初始化為「0」且一可變k，其具有一整數值作為一迭代處理(iterative process)的一記數器(counter)。然後，該程序進行(proceed)至步驟S12。在步驟S12，藉由等式(1)所代表的一計算(可變節點計算)係基於藉由接收該LDPC碼所得的一接收的值u01 而執行以獲得一訊息(可變節點訊息)vi ，且藉由等式(2)的一計算(檢查節點計算)係然後基於該訊息vi 以獲得一訊息uj 。
在等式(1)及等式(2)中的dV 及dC 係任意可選的參數，其代表在該同位檢查矩陣H之一垂直方向(行)中及一水平方向(列)中之1的個別數量。例如，在一(3，6)碼之該案例中dV =3及dC =6。
在等式(1)之該可變節點計算及等式(2)的該檢查節點計算中之用於計算的該等個別範圍係由1至dV -1及由1至dC -1，因為輸出一訊息之由一邊緣(亦即，將一可變節點與一檢查節點彼此連接的一線)所接收的該訊息係被排除在等式(1)及(2)之外。實際上，如等式(4)所示，等式(2)之該檢查節點計算係藉由遞迴地(recursively)使用如在等式(3)中所示之一函數R(v1 ,v2 )所預先地創造的一表來執行，該表定義有關兩輸入v1 及v2 的一輸出。
在步驟S12，該可變k係藉由「1」來增加值，且程序進行至步驟S13。在步驟S13，決定該可變k是否大於解碼之迭代的一預定數量C。如果在步驟S13所決定為該可變k未大於C，則該程序回到步驟S12以重複相同處理。
如果在步驟S13所決定為該可變k大於C，則該程序前進至步驟S14以執行藉由等式(5)所代表之一計算以獲得且輸出一訊息vi 作為一最後解碼結果。然後，該LDPC解碼程序係終止。
在此，不像等式(1)之該可變節點計算，等式(5)的該計算係使用來自連接至該可變節點之所有邊緣(edge)的訊息uj 來執行。
第4圖說明具有1/2的碼比例及12的碼長度之一(3,6)LDPC碼的一範例同位檢查矩陣H。
如同第2圖的該同位檢查矩陣H，該第4圖的該同位檢查矩陣H具有3的行重量及6的列重量。
第5圖說明第4圖之該同位檢查矩陣H的一坦納圖。
在第5圖中，「+」代表一檢查節點且「=」代表一可變節點。檢查節點及可變節點分別地對應至該同位檢查矩陣H的列及行。在一對檢查及可變節點之間的各連接線係對應於該同位檢查矩陣H之一「1」元件的一邊緣。
詳而言之，當一同位檢查矩陣之第j列及第I行的一元件為「1」，則第i可變節點「=」(由頂部計數)及第j檢查節點「+」(由頂部計數)係通過在第5圖中的一邊緣而連接。該邊緣指出對應至該可變節點的一碼具有對應至該檢查節點的一限制(constraint)。
一和積演算法(sum product algorithm)，其係依LDPC碼解碼演算碼，重複地執行一可變節點及一檢查節點計算。
第6圖說明在一可變節點執行的一可變節點計算。
用於計算之對應至一邊緣的一訊息vi 係依照等式(1)的該可變節點計算而獲得，該等式(1)使用來自連接至該可變節點的剩餘邊緣(remaining edge)所接收的值u0i 及訊息u1 和u2 。對應至其他邊緣的訊息係以相同方式獲得。
第7圖說明在一檢查節點執行的一檢查節點計算。
用於檢查節點計算的該上述等式(2)可使用一關係式(relation equation)a×b=exp{ln(|a|)+ln(|b|))×sign(a)×sign(b)，而重寫為等式(6)，其中當x≧0則sign(x)=1，當x＜0則sign(x)=-1。
再者，當一函數Φ(x)=ln(tanh(x/2))被定義為當x≧0，則滿足一函數Φ-1 (x)=2tanh-1 (e-x )，且因此等式(6)可重新配置成等式(7)。
在該檢查節點，等式(2)的該檢查節點計算係依照等式(7)來執行。
亦即，在該檢查節點，對應於用於計算之一邊緣的一訊息uj 係依照等式(7)的檢查節點計算而獲得。該等式(7)使用來自連接至如第7圖所示之該檢查節點之剩餘邊緣的訊息v1 、v2 、v3 、v4 、及v5 。對應至其他邊緣的訊息係以相同方式獲得。
在等式(7)中的該函數Φ(x)亦可表示為Φ(x)=In((e× +1)/(e× -1))及Φ(×)=Φ-1 (x)，當x>0。當該等函數Φ(x)及Φ-1 (x)被嵌入硬體，它們可使用相同的查詢表(LUT)來嵌入。
雖然已知LDPC碼在加法白高斯雜訊(AWGN)通訊路徑中顯出非常高的性能，近幾年來亦已知與過去的迴旋碼或串接式立德所羅門(RS)迴旋碼相比，LDPC碼在其他通訊路徑中具有高的誤差校正性能。
亦即，當選擇在-AWGN通訊路徑中具有優良性能的一碼，該選擇的碼在其通通訊路徑中通常顯出超過其他碼的優良性能。
例如，隨著LDPC碼被應用於地面數位廣播，已建議將定義在該DVB-S.2規格中的LDPC碼及定義在該DVB-T規格中的調變加以合併，以及在一LDPC編碼器及一調變器之間可提供用於交錯一LDPC碼之碼位元的一位元交錯器，以改善在AWGN通訊路徑中之LDPC碼的性能。
然而，抹除或叢訊誤差可發生在被假定為地面波的通訊路徑中。例如，在一正交分頻多工(OFDM)系統中，可因為一回波(echo)的延遲而抹除依特定符號(即，在功率中掉到零)。該回波的延遲係不同於該主路徑的一路徑，其在多重路徑環境中該處，一想要對不想要比例(D/U)為0dB使得該主路徑功率等於作為不想要功率的回波功率。
當該D/U比例為0dB之時，在一特定時間的所有OFDM符號亦可能因為在一顫動中的一多普勒頻率頻率而被抹除(亦即，在功率上掉到零)。該顫動中的多普勒頻率係一通訊路徑，具有一多普勒頻率的一回波被施加至該處且具有一已被附加之「0」的一延遲。
再者，叢訊誤差可能因為由天限制接收器之寫入的不穩定功率或不想要狀態而發生。
在相關技術中，在AWGN通訊路徑中具有優良性能的誤差校正碼，亦頻繁地被用在如上述之叢訊誤差或抹除發生的路徑之中。
另一方面，當一LDPC被解碼，不僅對應於一同位檢查矩陣H之一行亦對應於該LDPC之一碼位元的一可變節點，被依照相關於如第6圖所示之一LDPC碼之一碼位元(一接收的值u0i )之加法的等式(1)來計算。所以，如果誤差發生在被用在該可變節點計算中的一碼位元，則該獲得訊息的正確性減少。
再者，當一LDPC被解碼，一檢查節點，被依照使用在連接至該檢查節點的一可變節點所獲得之訊息的等式(7)而計算。所以，如果包含一抹除的一誤差同時地發生在(該LDPC碼之複數的碼位元對應於)連接至大數量之檢查節點的複數可變節點，則該解碼性能減少。
更詳而言之，例如當連接至一檢查節點之兩或更多個可變節點同時地被抹除，則該檢查節點將具有「0」之機率等於「1」之機率的一訊息轉回(return)至連接至該檢查節點的每一個可變節點。在此案例中，轉回具有「0」及「1」之相等機率之該訊息的該檢查節點，無貢獻至一解碼處理，該解碼處理係一組可變節點計算及一檢查可變計算。此增加所需之解碼處理的數量，因此減少該解碼性能及增加執行LDPC碼之解碼之一接收器的功率消耗。因此，在維持AWGN通訊路徑的性能的同時，有需要提供用於增加針對叢訊誤差或抹除之抵抗的方法。
在此，如果將交錯一LDPC碼之碼位元的一位元交錯器提供在一LDPC編碼器及一調變器之間以改善在如上所述之AWGN通訊路徑中的LDPC碼的性能，且如果該位元交錯器被設計使得其可執行交錯以減少一誤差同時地發生在(該LDPC碼之複數的碼位元對應於)連接至一檢查節點的複數節點，則有可能增加該解碼性能。
依照上述環境已製作本發明，且提供可增加在LDPC碼中之誤差，諸如叢訊誤差或抹除，之抵抗的資料處理設備及方法。
依照本發明之一實施例的用於交錯資料的一資料處理設備，包含在一低密度同位檢查(LDPC)碼上用於執行同位交錯的一同位交錯器，該低密度同位檢查碼係藉由依照一同位檢查矩陣來執行LDPC編碼而獲得，該同位檢查矩陣包含對應於該LDPC碼之同位位元的一同位矩陣，該同位矩陣具有一步進結構使得該LDPC的同位位元被交錯至不同的同位位元位置。
依照本發明之一實施例之用於一資料處理設備交錯資料的一資料處理方法，包含導致該資料處理設備在一低密度同位檢查(LDPC)上執行同位交錯的步驟，該低密度同位檢查碼係藉由依照一同位檢查矩陣來執行LDPC編碼而獲得，該同位檢查矩陣包含對應於該LDPC碼之同位位元的一同位矩陣，該同位矩陣具有一步進結構使得該LDPC的同位位元被交錯至不同的同位位元位置。
亦即，依照本發明之該等實施例，同位交錯係在一LDPC碼上執行，該LDPC碼係藉由依照一同位檢查矩陣來執行LDPC編碼而獲得，該同位檢查矩陣包含對應於該LDPC碼之同位位元的一步進結構的同位矩陣使得該LDPC的同位位元被交錯至不同的同位位元位置。
該資料處理設備可為一獨立裝置且亦可為包含在一裝置中的一內部區塊。
一範例位元交錯器的詳細說明
第8圖提供顯示在第1圖中之該傳送器之部分的更詳細說明，其說明該位元交錯器的操作。尤其將描述該LDPC編碼器21。該LDPC編碼器21將該目標資料編碼至LDPC編碼資料位元中，該等LDPC編碼資料位元依照一同位檢查矩陣包含對應於該同位資料的資料位元，其中對應於該LDPC碼之同位位元的一同位矩陣具有步進結構。
詳而言之，該LDPC編碼器21將目標資料編碼至，以例如依照該DVB-S.2規格定義，的一LDPC碼中且輸出該LDPC碼。
定義在該DVB-S.2規格中的該LDPC碼係一不規則重複累積(Irregular Repeat Accumulate)(IRA)碼，且在該LDPC碼之一同位檢查矩陣中的一同位矩陣具有一步進結構。該同位矩陣及其之步進結構的詳細將描述於下。該IRA碼之一範例被描述在“Irregular Repeat一Accumulate Code”,H. Jin,A. Khandekar,and R.J. McEliece,in Proceedings of 2nd International Symposium on Turbo codes and Related Topics,pp.1-8,Sept. 2000。
輸出自該LDPC編碼器21的該LDPC碼係提供至該位元交錯器22。該位元交錯器22係一資料處理設備，其交錯資料且包含一同位交錯器23、一行扭轉交錯器24、及一解多工器25。
該同位交錯器23在來自該LDPC編碼器21的該LDPC碼上執行同位交錯以將該LDPC碼之同位位元交錯至不同的同位位元位置，並將該已同位交錯的LDPC碼提供至該行扭轉交錯器24。
該行扭轉交錯器24在來自該同位交錯器23的該LDPC碼上執行行扭轉交錯，且然後將該已行扭轉交錯的LDPC碼提供至該解多工器25。
因此，該LDPC碼之兩或更多個碼位元經由下述之映射單元26被映射至一正交調變符號之後，傳送該LDPC碼。
該行扭轉交錯器24在接收自該同位交錯器23之該LDPC碼的該等位元碼上執行排列(例如，下述的扭轉交錯)，使得藉由該LDPC編碼器21所使用的在該同位檢查矩陣中之任意列中對應於「1」的該LDPC碼的複數碼位元未被映射至一符號。
該解多工器25在接收自該行扭轉交錯器24的該LDPC碼上執行一重新排序處理，使得被映射至一符號之該LDPC的兩或更多碼位元的位置被重新排序、獲得針對AWGN增加抵抗的一LDPC碼、及然後提供LDPC碼至該映射單元26。
該映射單元26將來自該解多工器25之該LDPC碼的兩或更多的碼位元映射至依照一調變方式所決定的各訊號點，正交調變器27使用該調變方式以執行正交調變(多重值調變(multi-value modulation))。
更詳而言之，該映射單元26將來自該解多工器25的該LDPC碼轉換至依照在一IQ平面(IQ群集)上的調變方式所決定之訊號點所代表的符號(符號值)中，該IQ平面以I軸代表作為載波之相同相位(phase)的I個組件且Q軸代表正交至載波的Q個組件。
第1圖之該OFDM傳送器所用來執行正交調變的該調變方式，包含第一在該DVB-T中的一調變方式，其之範例包含四相移鍵控(Quadrature Phase Shift Keying)(QPSK)、16相正交幅度調變(16 Quadrature Amplitude Modulation)(16QAM)、64QAM、256QAM、1024QAM、及4096QAM。係預先設定該正交調變器27使用該等調變方式之一者來執行正交調變，例如藉由一操作者來操作第1圖之該傳送器。該正交調變器可使用之其他調變方式的範例，可用來執行包含4脈衝振幅調變(4 Pulse Amplitude Modulation)(4PAM)的正交調變。
在映射單元26所獲得之該符號被提供至該時間交錯器，其可將不同的LDPC碼字元交錯至不同的OFDM符號上。該時間交錯器30的輸出然後被饋送至第1圖之該框建立器。顯示在第1圖之該傳送器的其餘部分，執行接受至該映射單元26該OFDM符號的該等副載波訊號的正交調變以產生一調變的訊號，且然後傳送該調變的訊號。
第9圖說明第8圖之該LDPC編碼器21用來LDPC編碼的一同位檢查矩陣H。
該同位檢查矩陣H具有一低密度產生矩陣(Low-Density Generation Matrix)(LDGM)結構，且可藉由包含一資訊矩陣HA 及一同位矩陣HT 一等式「H=[HA |HT ]」來表示，該資訊矩陣HA 作為左成分(left component)，該同位矩陣HT 作為右成分(right component)，該處之該資訊矩陣HA 對應於該LDPC碼之該等碼位元之中的資訊位元，該同位矩陣HT 對應於同位位元。
在此，一LDPC碼(一個碼字元)之該等碼位元之中的資訊位元的數量及同位位元的數量，係定義為訊號長度K及同位長度M，且該等碼位元的數量係定義為碼長度N(=K+M)。
一碼長度N之一LDPC碼的該資訊長度K及該同位長度M，係基於一碼比例(code rate)來決定。因此，該同位檢查矩陣H係依M×N矩陣。再者，該資訊資訊矩陣HA 係一M×K且該同位矩陣HT 係一M×M。
第10圖說明定義在該DVB-S.2規格中之一LDPC碼之一同位檢查矩陣H的一同位矩陣HT 。
該定義在該DVB-S.2規格中之一LDPC碼之一同位檢查矩陣H的一同位矩陣HT ，具有一步進結構使得該同位矩陣HT 的「1」元件被配置在如第10圖所示之步進方式(step fashion)中。該同位檢查矩陣H的第一列具有1之重量，且其餘的列具有2之重量。該同位檢查矩陣H的最後一行具有1之重量，且其餘的行具有2之重量
具有該步進結構的同位矩陣HT 之該同位檢查矩陣H的該LDPC碼，可使用該同位檢查矩陣H容易地產生。
更詳而言之，使一列向量c代表一LDPC碼(碼字元)且使CT 代表藉由移項(transpose)該列向量所得的一行向量。再者，使一列向量A代表該列向量c的一資訊位元部份，該列向量c係該LDPC碼，使一列向量T代表其之一同位位元部份。
在此案例中，該列向量c可藉由一等式「c=[A|T]」來表示，該等式包含一列向量A作為左成分及一行向量T作為一右成分，該處之該列向量A對應於資訊位元且該列向量T對應於同位位元。
該同位檢查矩陣H及該列向量c=[A|T]，其對應於該LDPC碼，須滿足一等式「HC T =0」。因此，當在該同位檢查矩陣H=[HA |HT ]的該同位矩陣HT 具有一如第10圖所示的步進結構，對應於包含在該列向量c=[A|T]中的同位位元之該列向量T的各元件的值，可藉由將在該等式「HC T =0」中之該行向量HC T 之各列的元件設定為零而以由該第一列的該元件開始的順序來順序地獲得。
第12a及12b說明定義在該DVB-S.2規格中之一LDPC碼的一同位檢查矩陣H及行重量。
亦即，第11A說明定義在該DVB-S.2規格中之一LDPC碼的一同位檢查矩陣H。
首先直至該同位檢查矩陣H的第KX行具有X之行重量，該接下來的K3行具有3之行重量，該接下來的M-1行具有2之行重量，且該最後之行具有1的行重量。
在此，行之數量的總合「KX+K3+M-1+1」係等於該碼長度N。
在該DVB-S.2規格中，行的數量KX、K3、及M(同位長度)，以及行重量X被定義為如第11B圖所示者。
亦即，第11B圖說明定義在該DVB-S.2規格中之LDPC碼之針對各碼比例之行的數量KX、K3、及M及行重量X。
分別具有碼長度N為64800位元及16200位元的兩個LDPC碼係被定義在該DVB-S.2規格中。
再者，如第11B圖所示，11個名義上的碼比例1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、及9/10，係針對其之碼長度N為64800位元的該LDPC碼而定義，以及10個名義上的碼比例1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、及8/9，係針對其之碼長度N為16200位元的該LDPC碼而定義。
針對DPC碼，已知一碼位元的該誤差比例係對應於一同位檢查矩陣H中之該碼位元的行重量的增加而隨之減少。
在定義在該DVB-S.2規格中的該同位檢查矩陣H的案例中，該行重量隨著該行的序數號碼(ordinal number)增加而減少(亦即，隨著該行更加靠近該同位檢查矩陣H的左端)，以及所以對應於該同位檢查矩陣H的一LDPC碼的一碼位元係隨著該碼位元的該序數號碼減少(亦即，該第一碼位元係最能抵抗)而能更強固地(robust)對抗(抵抗於)誤差，且隨著該碼位元的該序數號碼增加(亦即，該最後一碼位元係最敏感)而對於誤差更敏感。
第12A及12B說明在第8圖之該正交調變器27執行16QAM之案例中之一IQ平面中的(單一點對應於)16個符號的配置。
亦即，第13A圖說明16QAM的符號。
在16QAM中，一符號代表4位元且提供16個(=24 )符號。再者，16符號被配置至在該I及Q方向之4×4符號的一方陣(square)中，集中在該IQ平面的原點(origin)。
在此，當y0 、y1 、y2 、及y3 代表藉由16QAM之一符號所表示的4位元，順序地由該最有效位元(MSB)開始，則第8圖之該映射單元26將一LDPC碼的4碼位元，映射至調變方式係16QAM之案例中之對應於4碼位元之y0 至y3 的一符號。
第13B圖顯示藉由一16QAM符號所代表之4位元y0 至y3 的位元邊界(bit boundary)。
在此，一位元yi (在第12A及12B圖中i=0、1、2、3)的位元邊界，係在具有一「0」之位元的yi 及具有一「1」之位元的yi 之間的邊界。
如第13B圖所示，在該IQ平面對應於該Q軸的一邊界僅是針對藉由16QAM符號所代表之該等4位元y0 至y3 之該第一位元(亦即，MSB)y0 的一位元邊界，以及在該IQ平面對應於該I軸的一邊界僅是針對該第二位元(亦即，該第二MSB)y1 的一位元邊界。
再者，兩個邊界，其一在該4×4符號中之該第一及第二行(由左側開始計算)的符號之間，以及另一在該第三及第四行之間，係針對該第三位元y2 的位元邊界。
再者，兩個邊界，其一在該4×4符號中之該第一及第二列(由頂部開始計算)的符號之間，以及另一在該第三及第四列之間，係針對該第四位元y3 的位元邊界。
隨著遠離該位元邊境的符號數量增加，則藉由一符號代表的各位元yi 係更能抵抗誤差，以及隨著接近該位元邊境的符號數量增加，則更敏感於誤差。
當抵抗(強固對抗)誤差的一位元被稱為「強位元」且易感於(敏感於)誤差的一位元被稱為「弱位元」，則如第12A及12B圖所示之該第一位元(亦即，該MSB)y0 及該第二位元y1 係強位元且該第三位元y2 及該第四位元y3 係弱位元。
第13至15圖說明在第8圖之該正交調變器27執行64QAM之案例中之一IQ平面中的(單一點對應於)64個符號的配置。
在64QAM中，一符號代表6位元且提供64個(=26 )符號。再者，64符號被配置至在該I及Q方向之8×8符號的一方陣(square)中，集中在該IQ平面的原點。
在此，當y0 、y1 、y2 、y3 、y4 及y5 代表藉由64QAM之一符號所表示的6位元，順序地由該最有效位元(MSB)開始，則第8圖之該映射單元26將一LDPC碼的6碼位元，映射至調變方式係64QAM之案例中之對應於6碼位元之y0 至y5 的一符號。
第13圖顯示藉由一64QAM符號所代表之6位元y0 至y5 之中之該第一及第二位元y0 及y1 的位元邊界，第14圖顯示該第三及第四位元y2 及y3 的位元邊界，第15圖顯示該第五及第六位元y4 及y5 的位元邊界。
如第14圖中所示，針對該第一及第二位元y0 及y1 代表一個位元邊界。如第14圖中所示之針對該第三及第四位元y2 及y3 以及如第15圖中所示之針對該第五及第六位元y4 及y5 代表二個位元邊界。
於是，藉由一64QAM符號代表之該6位元y0 至y5 之中的該第一及第二位元y0 及y1 係強位元，該第三位元y2 及該第四位元y3 係第二強位元，且該第五位元y4 及該第六位元y5 係弱位元。
由第12、13、及15圖，可看見，在正交地調變的符號之位元的案例中，更加有效位元係強位元，更少有效位元係弱位元。
由第8圖之該LDPC編碼器21輸出的該LDPC碼，包含如上參照第11圖所述之誤差易感碼位元(error-susceptible code bit)及誤差對抗碼位元(error-resistant code bit)。藉由該正交調變器27正交調變之符號的該等位元，包含如上參照第12至15圖所述之強位元及弱位元。
因此，當一LDPC碼的誤差易桿碼位元被映射至正交調變符號的弱位元之時，針對誤差的整體抵抗(overallresistance to error)係減少。
所以，本發明建議一交錯器，其交錯一LDPC碼的碼位元使得該LDPC碼的誤差易感碼位元係映射至正交調變符號的強位元。
第8圖的該解多工器25執行此交錯器的操作。
第16A至16D圖，說明第8圖之該解多工器25的操作。
更詳而言之，第16A圖說明該解多工器25的一範例功能組態。
該解多工器25包含一記憶體49及一重新排序單元(reordering unit)50。一LDPC碼被提供至該記憶體49。該記憶體49具有用於在一列(水平)方向儲存mb位元及在一行(垂直)方向儲存N/mb位元的一儲存容量(storage capacity)。被提供至該記憶體49之該LDPC碼的碼位元，係寫入該記憶體49的一行方向且由該記憶體49的一列方向讀取，然後該讀取的碼位元(read code bit)被提供至該重新排序單元50。
在此，「m」代表映射至一個符號之該LDPC碼之碼位元的數量，且「b」代表一特定的正整數(亦即，因數)，將「m」乘以該特定的正整數以獲得「m」之一整數倍(integral multiple)。再者，「N」(=資訊長度K+同位長度M)代表如上所述之該LDPC碼的該碼長度。
第16A圖說明當該調變方式係64QAM之時之該解多工器25的一範例組態。因此，映射至一個符號之一LDPC碼之碼位元「m」的數量為6。
在第16A圖中，該因數「b」為1且因此該記憶體49在該行及列方向中具有N/(6×1)×(6×1)位元的儲存容量。
下述中，該記憶體49的一儲存區域(storage region)，其係在一列方向中一位元且延伸在一行方向中，係適當地稱作一行。在第16A圖的該範例中，該記憶體49包含6(=6×1)行。
該解多工器25將該LDPC碼的碼位元，在各行之由該頂部至該底部的一行方向中，順序地由最左行開始至右邊，寫至該記憶體49。
當碼位元已被完整地寫至該最右行的底部之時，由該記憶體49以列方向，順序地由以6位元(亦即，mb位元)為單元之該記憶體49的所有之行的該第一列開始，讀取碼位元，且該讀取的碼位元被提供至該重新排序單元50。
該重新排序單元50，重新排序接收自該記憶體49之6個碼位元的位置且輸出該6個重新排序的碼作為代表一64QAM符號的6位元y0 、y1 、y2 、y3 、y4 、及y5 。
更詳而言之，依照第11圖所述之該行重量關係，當在一列方向中讀取自該記憶體49的該6個碼位元由該MSB開始順序地被標記為b0 、b1 、b2 、b3 、b4 、及b5 之時，包含且鄰近於該位元「b0 」的碼位元係誤差抵抗碼位元，而包含且鄰近於該位元「b5 」的碼位元係誤差易感碼位元。
該重新排序單元50重新排序接收自該記憶體49之6碼位元b0 至b5 的位置，使得來自該記憶體49之該等6碼位元b0 至b5 中的誤差易感碼位元分別被配置至代表一64QAM符號之該等6碼位元y0 至y5 中的強位元。
各家公司已分別地建議由記憶體49來記錄該6個碼位元b0 、b1 、b2 、b3 、b4 、及b5 的各種方法及分配(allocate)它們至代表一個64QAM符號的6個碼y0 至y5 。
第16B圖說明一第一記錄方法，第16C圖說明一第二記錄方法，及第16D圖說明一第三記錄方法。
在第16B至16D圖中，連接位元bi 及yj 的線指示被分配至一符號位元yj 的一位元bi (亦即，該碼位元bi 的位置被改變至該符號位元yj )，相似於下述的第17A及17B圖。
第16B圖的該第一記錄方法建議使用三記錄型態之一者，第16C圖的該第二記錄方法建議使用兩記錄型態之一者。
第16D圖的該第三記錄方法建議順序的選擇及6記錄類型的使用。
第17A及17B圖說明一解多工器25的一範例組態，及該處之調變方法係64QAM之案例中的一第四記錄方法(使得被映射至一個符號之LDPC碼之碼位元「m」的數量為6，如第16圖)，且該因數「b」為2。
當該因數「b」為2之時，該記憶體49在該行及列方向中具有N/(6×2)×(6×2)的儲存容量，且具有12(=6×2)行。
第17A圖說明一LDPC碼的碼位元被寫至該記憶體49的順序。
該解多工器25將該LDPC碼的碼位元，以由各行之頂部至底部，如參照上述之第16A圖之順序地由最左行至右邊的方式，寫至該記憶體49。
當碼位元已被完整地寫至該最右行的底部之時，由該記憶體49以列方向，順序地由以12位元(亦即，mb個位元)為單元之該記憶體49的所有之行的該第一列開始，讀取碼位元，且該讀取的碼位元被提供至該重新排序單元50。
該重新排序單元50，依照該第四記錄方法來重新排序接收自該記憶體49之12個碼位元的位置且輸出該12個重新排序的碼作為64QAM之代表兩符號(亦即，b個位元)的12個位元，亦即代表一64QAM符號的6位元y0 、y1 、y2 、y3 、y4 、及y5 ，以及代表另一符號的6位元y0 、y1 、y2 、y3 、y4 、及y5 。
第17B圖說明藉由第17A圖之該重新排序單元50來執行的該第四記錄方法。
該等記錄方法的最佳(optimum)，其最小化在AWGM通訊路徑誤差比例，係相依於一LDPC碼的該碼比例或相似物。
現在將參照第18至20圖，描述第8圖的該同位交錯器23如何執行同位交錯。
第18圖說明一LDPC碼之一同位檢查矩陣的一坦納圖(的一部分)。
如果諸如一抹除的一誤差同時地發生在連接至一檢查節點之兩或更多的可變節點(或對應於該檢查節點之兩或更多的碼位元)中，則然後該檢查節點將具有「0」之機率等於「1」之機率的一訊息轉回至如第18圖中所示之連接至該檢查節點之每一可變節點。所以，如果連接至相同之檢查節點的多個可變節點被抹除，則該解碼性能減少。
定義在該DVB-S.2規格中的一LDPC碼，其藉由第8圖的該LDPC編碼器21來輸出，係一IRA碼且該同位檢查矩陣H的一同位矩陣HT 具有如第11圖所示的一步進結構。
第19A及19B圖說明具有一步進結構的一同位矩陣HT ，及對應於該同位矩陣HT 的一坦納圖。
亦即，第19A圖說明一步進結構的同位矩陣HT ，且第19B圖說明對應於第19A圖之該同位矩陣HT 的一坦納圖。
當該同位矩陣HT 具有一步進結構，則其之訊息可使用鄰接一LDPC碼之鄰近的碼位元(同位位元)來獲得的可變節點，其對應於在該同位矩陣HT 中包含具有「1」之值之元件的行，係連接至在該同位矩陣HT 之該坦納圖中的相同之檢查節點。
因此，如果諸如-叢訊誤差或抹除的-誤差同時地發生在鄰近的同位位元中，則因為連接至可變節點，該等可變節點個別地對應於該等誤差的(erroneous)的同位位元(亦即，使用該等同位位元來獲得訊息的可變節點)，的-檢查節點將具有「0」之機率等於「1」之機率的-訊息轉回至連接至該檢查節點之每一可變節點而使得該解碼性能減少。當該叢訊長度(burst length)，其係因為該叢訊而誤差的位元數量，為大之時，則該解碼性能亦會減少。
然後，第8圖的該同位交錯器23在來自該LDPC編碼器21的該LDPC碼上執行同位交錯，以將該LDPC碼的同位位元交錯至不同的同位位元位置，來避免該解碼性能減少。
第20圖說明在第8圖之該同位交錯器23在-LDPC碼上執行同位交錯之後，對應於該LDPC碼之-同位檢查矩陣H的-同位矩陣HT 。
在此，由該LDPC編碼器21輸出之對應於定義在該DVB-S.2規格中之該同位檢查矩陣H中的-資訊矩陣HA ，具有循環結構(cyclic structure)。
該名詞「循環結構」，係一結構中之一行循環地位移之時，該行匹配另一行的結構。該循環結構的範例包含一結構，其中每P行之各列的「1」之元件的位置對應至該P行之該第一的位置，其已藉由與以該同位長度「M」劃分(divide)所獲得該值「q」成比例的一值，在行方向中循環地位移。在後文中，在該循環結構中之「P」行的數量被適當稱為具有一循環結構之行的單位數量。
由該LDPC編碼器21輸出之定義在該DVB-S.2規格中之該LDPC碼的範例，包含參照第12圖描述於上之分別具有16200位元及64800位元之碼長度N之LDPC碼的兩種類型。
現在，下列將給予之描述將著重於在分別具有16200位元及64800位元之碼長度N之LDPC碼的兩種類型之中，具有碼長度N為64800位元之LDPC碼的類型，如參照第12圖所描述之碼長度N為64800位元的LDPC碼定義有11個名義上的碼比例。
針對具有11個名義上的碼比例之各個碼長度N為64800位元的任何LDPC碼，在該DVB-S.2規格中具有一循環結構之行之單位數量P被定義為「360」，其係該同位長度M之除數(除了1及M之外)的一者。
針對具有11個名義上的碼比例之各個碼長度N為64800位元的任何LDPC碼，依照使用相依於該碼比例而改變之一值「q」的等式M=q×P=q×360來計算作為一非質數值(non-prime value)的該同位長度M。因此，相似於具有一循環結構之行之單位數量P，該值「q」係該同位長度M的另一除數(除了1及M之外)且係藉由將該同位長度M除以具有一循環結構之行的單位數量P來計算(亦即，該同位長度M係該同位長度M之該等除數「P」及「q」的乘積)。
當K是該資訊長度，x是大於等於0且小於P的一整數，以及y是大於等於0且小於q的一整數之時，則該同位交錯器23在接收自該LDPC編碼器21的該LDPC碼上，執行同位交錯以將在同位碼，其係該LDPC碼之第K+1至第K+M(=N)的碼位元，之中的一第K+qx+y+1的碼位元交錯至一第K+Py+x+1的碼位元位置。
依照此同位交錯方法，連接至相同檢查節點的(同位位元對應至之)可變節點，係位於對應於具有一循環結構之行之單位數量P(在此範例中係為360位元)的一距離，藉此避免在連接至該相同檢查節點的複數的可變節點中同時的誤差發生。此可改善針對叢訊誤差的抵抗。
該LDPC碼，其已經歷(undergo)諸如將該第K+qx+y+1的碼位元交錯至該第K+Py+x+1的碼位元位置之同位交錯操作，係等同於(identical to)藉由在該正交同位檢查矩陣H上執行行排列(column permutation)所獲得的一同位檢查矩陣(以後稱為一轉換之同位檢查矩陣(converted parity check matrix))的一LDPC碼，該行排列係以該正交同位檢查矩陣H之第K+qx+y+1行來取代其之第K+Py+x+1行。
該轉換之同位檢查矩陣的該同位矩陣具有一虛擬循環結構(pseudo-cyclic structure)，其之行之單位數量「P」係如第20圖所示(第20圖中為360)。
在此，該名詞「虛擬循環結構」，係一結構中之除了該同位矩陣之一特定部份之外的一部分的具有一循環結構。藉由對應於定義在該DVB-S.2規格中之一LDPC碼的一同位檢查矩陣上的同位交錯來執行行排列所獲得的一轉換之同位檢查矩陣，具有一360×360之右邊角落部分(right corner portion)(對應於描述於下之一位移的矩陣)，其係除了該循環結構之外僅一個「1」之元件(亦即，該360×360之右邊角落部分具有在該循環結構中所需之一「0」而非「1」的元件)。因為該轉換的同位檢查矩陣不具有一(完整的)循環結構，其被稱為一「虛擬循環結構」。
事實上，第20圖之該轉換的同位檢查矩陣，係藉由在該原始的同位檢查矩陣H上執行列排列，加上對應於同位交錯的該行排列而獲得，以允許該轉換的同位檢查矩陣來包含如下描述的成分矩陣(component matrix)。
第8圖之該行扭轉交錯器24如何執行行扭轉交錯來作為一排列處理將參照第21至24圖來描述。
第8圖的該傳送器11該LDPC碼的兩或更多碼位元作為描述於上的一個符號以改進頻率的使用效率。例如，當兩或更多之碼位元被傳送作為一個符號之時使用QPSK作為一調變方法，而當四碼位元被傳送作為一個符號之時使用16QAM作為一調變方法。
如果在兩或更多碼位元被傳送作為一符號的案例中，諸如一抹除的誤差發生在一符號中，則該符號的所有碼位元變成誤差的(亦即，被抹除)。
因此，為了改善解碼效能，位了減少連接至相同檢查節點的(碼位元對應於)可變節點被同時抹除的機率，須避免對應於一符號之碼位元的可變節點被連接至相同的檢查節點。
另一方面，在輸出自該LDPC編碼器21之定義在該DVB-S.2中的該LDPC碼的該同位檢查節點H的案例中，如上所述在該同位檢查節點H的該資訊矩陣HA 具有一循環結構，且該同位矩陣HT 具有一步進結構。在該LDPC碼之同位檢查矩陣係一轉換的同位檢查矩陣的案例中，該同位矩陣亦具有參照第20圖所描述於上的一循環結構(更詳而言之，係一虛擬循環結構)。
第21A及21B圖說明一轉換的同位檢查矩陣。
更詳而言之，第21A圖說明一LDPC碼之一同位檢查矩陣H的一轉換的同位檢查矩陣，該LDPC碼之碼長度N為64800位元而其之碼比例(r)為3/4。
在第21A圖中，在該轉換的同位檢查矩陣中具有「1」之值之各元件的位置係以「‧」來顯示。
第21B圖說明一操作，其係第8圖的該解多工器25執行於第21A圖的該轉換的同為檢查矩陣的一LDPC碼，亦即已被交付給(subject to)同位交錯的一LDPC碼。
在第21B圖中，使用16QAM作為一調變方法，該同位交錯的LDPC碼的碼位元針對構成該解多工器25之該記憶體49的四行被寫入行方向中。
被寫入該記憶體49之四行的行方向中的該等碼位元係以4位元為單元作為一符號而在列方向中讀取。
在此案例中，一個符號中該四個碼位元B0 、B1 、B2 、及B3 可包含第21A圖之該轉換的同位檢查矩陣中的一任意列中對應於「1」的複數的碼位元。在此案例中，對應於該四個碼位元的B0 、B1 、B2 、及B3 可變節點係連接至相同的檢查節點。
因此，在一符號之該四個碼位元的B0 、B1 、B2 、及B3 包含該轉換的同位檢查矩陣中的一任意列中對應於「1」的複數的碼位元的該案例中，如果一抹除發生在該符號中，則難以獲得用於分別連接至對應於該等碼位元B0 、B1 、B2 、及B3 之可變節點的相同檢查節點的一適當訊息，因此減少該解碼性能。
當採用不是3/4的碼比例之時，則對應於連接至相同檢查節點之複數的可變節點的複數碼位元，可構成一個16QAM符號。
所以，該行扭轉交錯器24在來自該同位交錯器23之該同位交錯的LDPC碼上執行行扭轉交錯，以交錯該同扭轉的LDPC碼的該等碼位元使得在該轉換的同位檢查矩陣的任意一列中對應於「1」的複數的碼位元不被映射至一個符號。
第22圖說明如何執行行扭轉交錯。
更詳而言之，第22圖說明顯示在第16及17圖中的該解多工器25的該記憶體49。
該記憶體49具有用於在一列(水平)方向中儲存mb位元且在一行(垂直)方向中儲存N/mb位元的儲存容量，以及包含參照第16圖描述於上的mb行。當一LDPC碼的碼位元在一行方向被寫入該記憶體49且在一列方向由該記憶體49讀取之時，該行扭轉交錯器24藉由控制在該記憶體49之各行的一寫入開始位置，於其上中開始該行之寫入，來執行行扭轉交錯。
更詳而言之，該行扭轉交錯器24適當地改變碼位元開始被寫入各複數的行的寫入開始位置，使得構成一個符號之一列方向中的複數的碼位元不包含該轉換的同位檢查矩陣的一任意列中對應於「1」的複數的碼位元。亦即，該行扭轉交錯器24排列該LDPC碼的碼位元，使得該同位檢查矩陣之一任意行對應於「1」的複數的碼位元係不被併入至相同符號中。
第22圖說明該記憶體49的一範例組態，在該案例中係採用16QAM作為一調變方法且參照第16圖的該因數「b」為1。因此，映射至一個符號之該LDPC碼的碼位元的數量「m」為4且該記憶體包含4(=mb)行。
第22圖之該行扭轉交錯器24(取代第16圖之該解多工器25)將該LDPC碼的碼位元，以該記憶體49的四行各由頂部至底部的行方向，順序地開始自最左行至右邊的方式，寫入該記憶體49中。
當碼位元已被完整地寫至該最右行的底部之時，由該行扭轉交錯器24以列方向，以4位元(mb位元)為單元自該記憶體49的所有之行的該第一列開始讀取碼位元，且將該讀取的碼位元作為一行扭轉交錯的LDPC碼輸出至顯示在第16及17圖中之該解多工器25的該重新排序單元50。
當各行之該第一(頂部)位址被藉由「0」表示之時，沿著一行方向的各位置的位址被藉由一順序地增加的整數來表示，第22圖的該行扭轉交錯器24決定最左行之寫入開始位置的位址為「0」，該第二行(由左起)之寫入開始位址的位址為「2」，該第三行之寫入開始位址的位址為「4」，及該第四行之寫入開始位址的位址為「7」。
在碼位元已被寫至具有不是「0」之位址之一寫入開始位置的一行直到該行的底部之後，該行扭轉交錯器24轉回在「0」之位址的該行的該第一位置且繼續將碼位元寫至該行直到該寫入開始位置之緊接在前的位置。然後，該行扭轉交錯器24執行寫入至該下一個左行(right column)。
執行如上所描述的行扭轉交錯，可避免對應於連接至相同檢查節點之可變節點之複數的碼位元被分配至用於一LDPC碼之16QAM的一個符號(亦即，免於被併入相同符號)，該LDPC碼之每個碼比例具有定義在DVB-S.2中之64800的碼長度N。此可改善發生一抹除之通訊路徑中的解碼效能。
第23圖說明行扭轉交錯所需之該記憶體49之行的數量及相關於一LDPC碼之各調變方法之寫入開始位置的位址，該LDPC之各個該等11碼比例具有定義在DVB-S.2中之64800的碼長度N。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用QPSK作為該調變方法之時，一個符號之位元的數量「m」為2且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存2×1(=mb)位元的2行，且在如第23圖之一行方向中儲存64800/(2×1)位元。該記憶體49之2行之第一的該寫入開始位置係在「0」的一位址，且該第二行的該寫入開始位置係在「2」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用QPSK作為該調變方法之時，一個符號之位元的數量「m」為2且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存2×2位元的4行，且在如第23圖之一行方向中儲存64800/(2×2)位元。該記憶體49之4行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「4」的一位址，且該第四行的該寫入開始位置係在「7」的一位址。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用16QAM作為該調變方法之時，一個符號之位元的數量「m」為4且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存4×1(=mb)位元的4行，且在如第23圖之一行方向中儲存64800/(4×1)位元。該記憶體49之4行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「4」的一位址，且該第四行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用16QAM作為該調變方法之時，一個符號之位元的數量「m」為4且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存4×2位元的8行，且在如第23圖之一行方向中儲存64800/(4×2)位元。該記憶體49之8行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「4」的一位址，該第五行的該寫入開始位置係在「4」的一位址，該第六行的該寫入開始位置係在「5」的一位址，該第七行的該寫入開始位置係在「7」的一位址，且該第八行的該寫入開始位置係在「7」的一位址。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用64QAM作為該調變方法之時，一個符號之位元的數量「m」為6且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存6×1位元的6行，且在如第23圖之一行方向中儲存64800/(6×1)位元。該記憶體49之6行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「5」的一位址，該第四行的該寫入開始位置係在「9」的一位址，該第五行的該寫入開始位置係在「10」的一位址，且該第六行的該寫入開始位置係在「13」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用64QAM作為該調變方法之時，一個符號之位元的數量「m」為6且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存6×2位元的12行，且在如第23圖之一行方向中儲存64800/(6×2)位元。該記憶體49之12行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「3」的一位址，該第六行的該寫入開始位置係在「4」的一位址，該第七行的該寫入開始位置係在「4」的一位址，該第八行的該寫入開始位置係在「5」的一位址，該第九行的該寫入開始位置係在「5」的一位址，該第十行的該寫入開始位置係在「7」的一位址，該第十一行的該寫入開始位置係在「8」的一位址，且該第十二行的該寫入開始位置係在「9」的一位址。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用256QAM作為該調變方法之時，一個符號之位元的數量「m」為8且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存8×1位元的8行，且在如第23圖之一行方向中儲存64800/(8×1)位元。該記憶體49之8行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「4」的一位址，該第五行的該寫入開始位置係在「4」的一位址，該第六行的該寫入開始位置係在「5」的一位址，該第七行的該寫入開始位置係在「7」的一位址，且該第八行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用256QAM作為該調變方法之時，一個符號之位元的數量「m」為8且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存8×2位元的16行，且在如第23圖之一行方向中儲存64800/(8×2)位元。該記憶體49之16行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「2」的一位址，該第六行的該寫入開始位置係在「3」的一位址，該第七行的該寫入開始位置係在「7」的一位址，該第八行的該寫入開始位置係在「15」的一位址，該第九行的該寫入開始位置係在「16」的一位址，該第十行的該寫入開始位置係在「20」的一位址，該第十一行的該寫入開始位置係在「22」的一位址，該第十二行的該寫入開始位置係在「22」的一位址，該第十三行的該寫入開始位置係在「27」的一位址，該第十四行的該寫入開始位置係在「27」的一位址，該第十五行的該寫入開始位置係在「28」的一位址，且該第十六行的該寫入開始位置係在「32」的一位址。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用1024QAM作為該調變方法之時，一個符號之位元的數量「m」為10且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存10×1位元的10行，且在如第23圖之一行方向中儲存64800/(10×1)位元。該記憶體49之10行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「3」的一位址，該第三行的該寫入開始位置係在「6」的一位址，該第四行的該寫入開始位置係在「8」的一位址，該第五行的該寫入開始位置係在「11」的一位址，該第六行的該寫入開始位置係在「13」的一位址，該第七行的該寫入開始位置係在「15」的一位址，該第八行的該寫入開始位置係在「17」的一位址，該第九行的該寫入開始位置係在「18」的一位址，且該第十行的該寫入開始位置係在「20」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用1024QAM作為該調變方法之時，一個符號之位元的數量「m」為10且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存10×2位元的20行，且在如第23圖之一行方向中儲存64800/(10×2)位元。該記憶體49之20行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「1」的一位址，該第三行的該寫入開始位置係在「3」的一位址，該第四行的該寫入開始位置係在「4」的一位址，該第五行的該寫入開始位置係在「5」的一位址，該第六行的該寫入開始位置係在「6」的一位址，該第七行的該寫入開始位置係在「6」的一位址，該第八行的該寫入開始位置係在「9」的一位址，該第九行的該寫入開始位置係在「13」的一位址，該第十行的該寫入開始位置係在「14」的一位址，該第十一行的該寫入開始位置係在「14」的一位址，該第十二行的該寫入開始位置係在「16」的一位址，該第十三行的該寫入開始位置係在「21」的一位址，該第十四行的該寫入開始位置係在「21」的一位址，該第十五行的該寫入開始位置係在「23」的一位址，該第十六行的該寫入開始位置係在「25」的一位址，該第十七行的該寫入開始位置係在「25」的一位址，該第十八行的該寫入開始位置係在「26」的一位址，該第十九行的該寫入開始位置係在「28」的一位址，且該第二十行的該寫入開始位置係在「30」的一位址。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用4096QAM作為該調變方法之時，一個符號之位元的數量「m」為12且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存12×1位元的12行，且在如第23圖之一行方向中儲存64800/(12×1)位元。該記憶體49之12行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「3」的一位址，該第六行的該寫入開始位置係在「4」的一位址，該第七行的該寫入開始位置係在「4」的一位址，該第八行的該寫入開始位置係在「5」的一位址，該第九行的該寫入開始位置係在「5」的一位址，該第十行的該寫入開始位置係在「7」的一位址，該第十一行的該寫入開始位置係在「8」的一位址，且該第十二行的該寫入開始位置係在「9」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用4096QAM作為該調變方法之時，一個符號之位元的數量「m」為12且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存12×2位元的24行，且在如第23圖之一行方向中儲存64800/(12×2)位元。該記憶體49之24行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「5」的一位址，該第三行的該寫入開始位置係在「8」的一位址，該第四行的該寫入開始位置係在「8」的一位址，該第五行的該寫入開始位置係在「8」的一位址，該第六行的該寫入開始位置係在「8」的一位址，該第七行的該寫入開始位置係在「10」的一位址，該第八行的該寫入開始位置係在「10」的一位址，該第九行的該寫入開始位置係在「10」的一位址，該第十行的該寫入開始位置係在「12」的一位址，該第十一行的該寫入開始位置係在「13」的一位址，該第十二行的該寫入開始位置係在「16」的一位址，該第十三行的該寫入開始位置係在「17」的一位址，該第十四行的該寫入開始位置係在「19」的一位址，該第十五行的該寫入開始位置係在「21」的一位址，該第十六行的該寫入開始位置係在「22」的一位址，該第十七行的該寫入開始位置係在「23」的一位址，該第十八行的該寫入開始位置係在「26」的一位址，該第十九行的該寫入開始位置係在「37」的一位址，該第二十行的該寫入開始位置係在「39」的一位址，該第二十一行的該寫入開始位置係在「40」的一位址，該第二十二行的該寫入開始位置係在「41」的一位址，該第二十三行的該寫入開始位置係在「41」的一位址，且該第二十四行的該寫入開始位置係在「41」的一位址。
第24圖說明行扭轉交錯所需之該記憶體49之行的數量及相關於一LDPC碼之各調變方法之寫入開始位置的位址，該LDPC之各個該等10碼比例具有定義在DVB-S.2中之16200的碼長度N。
當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用QPSK作為該調變方法之時，一個符號之位元的數量「m」為2且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存2×1位元的2行，且在如第24圖之一行方向中儲存16200/(2×1)位元。該記憶體49之2行之第一的該寫入開始位置係在「0」的一位置，且該第二行的該寫入開始位置係在「0」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用QPSK作為該調變方法之時，一個符號之位元的數量「m」為2且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存2×2位元的4行，且在如第24圖之一行方向中儲存16200/(2×2)位元。該記憶體49之4行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「3」的一位址，且該第四行的該寫入開始位置係在「3」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用16QAM作為該調變方法之時，一個符號之位元的數量「m」為4且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存4×1位元的4行，且在如第24圖之一行方向中儲存16200/(4×1)位元。該記憶體49之4行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「2」的一位址，該第三行的該寫入開始位置係在「3」的一位址，且該第四行的該寫入開始位置係在「3」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用16QAM作為該調變方法之時，一個符號之位元的數量「m」為4且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存4×2位元的8行，且在如第24圖之一行方向中儲存16200/(4×2)位元。該記憶體49之8行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「1」的一位址，該第五行的該寫入開始位置係在「7」的一位址，該第六行的該寫入開始位置係在「20」的一位址，該第七行的該寫入開始位置係在「20」的一位址，且該第八行的該寫入開始位置係在「21」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用64QAM作為該調變方法之時，一個符號之位元的數量「m」為6且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存6×1位元的6行，且在如第24圖之一行方向中儲存16200/(6×1)位元。該記憶體49之6行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「3」的一位址，該第五行的該寫入開始位置係在「7」的一位址，且該第六行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用64QAM作為該調變方法之時，一個符號之位元的數量「m」為6且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存6×2位元的12行，且在如第24圖之一行方向中儲存16200/(6×2)位元。該記憶體49之12行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「2」的一位址，該第六行的該寫入開始位置係在「2」的一位址，該第七行的該寫入開始位置係在「3」的一位址，該第八行的該寫入開始位置係在「3」的一位址，該第九行的該寫入開始位置係在「3」的一位址，該第十行的該寫入開始位置係在「6」的一位址，該第十一行的該寫入開始位置係在「7」的一位址，且該第十二行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用256QAM作為該調變方法之時，一個符號之位元的數量「m」為8且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存8×1位元的8行，且在如第24圖之一行方向中儲存16200/(8×1)位元。該記憶體49之8行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「1」的一位址，該第五行的該寫入開始位置係在「7」的一位址，該第六行的該寫入開始位置係在「20」的一位址，該第七行的該寫入開始位置係在「20」的一位址，且該第八行的該寫入開始位置係在「21」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用1024QAM作為該調變方法之時，一個符號之位元的數量「m」為10且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存10×1位元的10行，且在如第24圖之一行方向中儲存16200/(10×1)位元。該記憶體49之10行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「1」的一位址，該第三行的該寫入開始位置係在「2」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「3」的一位址，該第六行的該寫入開始位置係在「3」的一位址，該第七行的該寫入開始位置係在「4」的一位址，該第八行的該寫入開始位置係在「4」的一位址，該第九行的該寫入開始位置係在「5」的一位址，且該第十行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用1024QAM作為該調變方法之時，一個符號之位元的數量「m」為10且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存10×2位元的20行，且在如第24圖之一行方向中儲存16200/(10×2)位元。該記憶體49之20行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「2」的一位址，該第六行的該寫入開始位置係在「2」的一位址，該第七行的該寫入開始位置係在「2」的一位址，該第八行的該寫入開始位置係在「2」的一位址，該第九行的該寫入開始位置係在「5」的一位址，該第十行的該寫入開始位置係在「5」的一位址，該第十一行的該寫入開始位置係在「5」的一位址，該第十二行的該寫入開始位置係在「5」的一位址，該第十三行的該寫入開始位置係在「5」的一位址，該第十四行的該寫入開始位置係在「7」的一位址，該第十五行的該寫入開始位置係在「7」的一位址，該第十六行的該寫入開始位置係在「7」的一位址，該第十七行的該寫入開始位置係在「7」的一位址，該第十八行的該寫入開始位置係在「8」的一位址，該第十九行的該寫入開始位置係在「8」的一位址，且該第二十行的該寫入開始位置係在「10」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第16圖之該第一至第三記錄方法之一者且採用4096QAM作為該調變方法之時，一個符號之位元的數量「m」為12且該因數「b」為1。
在此案例中，該記憶體49在一列方向具有用於儲存12×1位元的12行，且在如第24圖之一行方向中儲存16200/(12×1)位元。該記憶體49之12行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「2」的一位址，該第五行的該寫入開始位置係在「2」的一位址，該第六行的該寫入開始位置係在「2」的一位址，該第七行的該寫入開始位置係在「3」的一位址，該第八行的該寫入開始位置係在「3」的一位址，該第九行的該寫入開始位置係在「3」的一位址，該第十行的該寫入開始位置係在「6」的一位址，該第十一行的該寫入開始位置係在「7」的一位址，且該第十二行的該寫入開始位置係在「7」的一位址。
再者，當顯示在第8圖之該解多工器25的記錄處理採用第17圖之該第四記錄方法且採用4096QAM作為該調變方法之時，一個符號之位元的數量「m」為12且該因數「b」為2。
在此案例中，該記憶體49在一列方向具有用於儲存12×2位元的24行，且在如第24圖之一行方向中儲存16200/(12×2)位元。該記憶體49之24行之第一的該寫入開始位置係在「0」的一位址，該第二行的該寫入開始位置係在「0」的一位址，該第三行的該寫入開始位置係在「0」的一位址，該第四行的該寫入開始位置係在「0」的一位址，該第五行的該寫入開始位置係在「0」的一位址，該第六行的該寫入開始位置係在「0」的一位址，該第七行的該寫入開始位置係在「0」的一位址，該第八行的該寫入開始位置係在「1」的一位址，該第九行的該寫入開始位置係在「1」的一位址，該第十行的該寫入開始位置係在「1」的一位址，該第十一行的該寫入開始位置係在「2」的一位址，該第十二行的該寫入開始位置係在「2」的一位址，該第十三行的該寫入開始位置係在「2」的一位址，該第十四行的該寫入開始位置係在「3」的一位址，該第十五行的該寫入開始位置係在「7」的一位址，該第十六行的該寫入開始位置係在「9」的一位址，該第十七行的該寫入開始位置係在「9」的一位址，該第十八行的該寫入開始位置係在「9」的一位址，該第十九行的該寫入開始位置係在「10」的一位址，該第二十行的該寫入開始位置係在「10」的一位址，該第二十一行的該寫入開始位置係在「10」的一位址，該第二十二行的該寫入開始位置係在「10」的一位址，該第二十三行的該寫入開始位置係在「10」的一位址，且該第二十四行的該寫入開始位置係在「11」的一位址。
藉由第8圖之傳送器11所執行的一傳送程序將參照第25圖之一流程圖而描述。
在步驟S101，該LDPC編碼器21等待直到接收目標資料，且將該接收的目標資料編碼至一LDPC碼中並將該LDPC碼提供至該位元交錯器22，以及然後該程序前進至在步驟S102。
在步驟S102，該位元交錯器22在來自該LDPC編碼器21的該LDPC碼上執行位元交錯，且將該位元交錯的LDPC碼提供至該映射單元26，以及然後該程序前進至步驟S103。
更詳而言之，在步驟S102，在該位元交錯器22中之該同位交錯器23在來自該LDPC編碼器21的該LDPC碼上執行同位交錯，且將該同位交錯的LDPC碼提供至該行扭轉交錯器24。
該行扭轉交錯器24在來自該同位交錯器23的該LDPC碼上執行行扭轉交錯，且該解多工器25在藉由該行扭轉交錯器24所行扭轉交錯之該LDPC碼上執行重新排序處理。然後該解多工器25將該重新排序的LDPC碼提供至該映射單元26。
在步驟S103，該映射單元26將來自該解多工器25之該LDPC碼的m個碼位元映射至依照一調變方式決定之一訊號點所代表的一符號，且提供該映射的符號至該正交調變器27，以及然後該程序前進至步驟S104。該正交調變器27使用該調變方法來執行正交調變。
在步驟S104，該正交調變器27在來自該映射單元26之該符號上執行載波的正交調變，以及然後該步驟前進至S105且傳送該正交調變的訊號，以及然後終止該程序。
第25圖之該傳送程序被重複。
執行如上所述之該同位交錯或行扭轉交錯，在一LDPC碼之複數的碼位元被傳送作為一個符號之時，可增加針對抹除或叢訊誤差的抵抗。
雖然為了方便說明而在第8圖中顯示將該同位交錯器23及該同位交錯器24分開地組構，然而該同位交錯器23，其係用於執行同位交錯的一區塊，與該行扭轉交錯器24，其係用於執行行扭轉交錯的一區塊，可整體地組構。
更詳而言之，該同位交錯器及該行扭轉交錯器可自該記憶體讀取碼位元或將碼位元寫入至該記憶體，且可藉由一矩陣來表示，該矩陣可將碼位元寫入的位址(寫入位址)轉換為碼位元讀取的位址(讀取位元)。
因此，藉由使用代表同位交錯之矩陣與代表行扭轉交錯之矩陣的相乘所獲得的一矩陣來轉換碼位元，可獲得已經同位交錯且已經行扭轉交錯的一LDPC碼。
該同位交錯器23及該行扭轉交錯器24與該解多工器25，亦可整體地組構。
更詳而言之，藉由該解多工器25來執行的一重新排序處理，亦可藉由一矩陣來表示，該矩陣將儲存一LDPC碼之該記憶體49的一寫入位址轉換成一讀取位址。
因此，可使用藉由將代表同位交錯的一矩陣、代表行扭轉交錯的一矩陣、及代表一重新排序處理的一矩陣相乘所得的一矩陣，以整體地執行同步交錯、行扭轉交錯、及一重新排序處理。
亦可單獨執行同位交錯或行扭轉交錯。
第8圖之該傳送器11所執行之測量位元誤差比例的模擬，現在將參照第26至28圖來描述。
使用以0dB顫動(flutter)之D/U的一通訊路徑來執行模擬。
第26A及26B圖說明在該等模擬中所採用的一通訊路徑的一模型。
詳而言之，第26A圖顯示該等模擬中所採用之一顫動的一模型。
第26B說明，具有其之模型被顯示在第26A中之該暫動之該通訊路徑的一模型。
在第26B圖中的「H」表示第26A圖中之該暫動的該模型。「N」表示第26B圖中的載波間干擾(Inter-Carrier Interference)(ICI)。在該等模擬中，藉由AWGN來近似(approximate)該ICI之功率的一預期E[N2 ]。
第27及28說明來自該等模擬之顫動的多普勒頻率fd 與誤差比率之間的關係。
更詳而言之，第27圖顯示當調變方式為16QAM、該碼比例(r)為3/4、及該重新排序方法為該第一重新排序方法之時，誤差比例與多普勒頻率fd 之間的關係。第28圖顯示當調變方式為64QAM、該碼比例(r)為5/6、及該重新排序方法為該第一重新排序方法之時，誤差比例與多普勒頻率fd 之間的關係。
在第27及28圖中，一粗線指出當同位交錯、行扭轉交錯、及一重新排序處理均被實行之時，誤差比例與多普勒頻率fd 之間的關係。以及，一細線指出當在該三個處理之中僅該重新排序處理被實行之時，誤差比例與多普勒頻率fd 之間的關係。
可由任何第27及28圖看見，與該三個處理之中僅該重新排序處理被實行相較之時，同位交錯、行扭轉交錯、及一重新排序處理均被實行之時改善了誤差比例(亦即，較低)。
接收器
第29圖提供一接收器的範例說明，該接收器可被用以偵測OFDM符號且由該等OFDM符號的該等副載波訊號收回(recover)資料位元。如第29圖所示，藉由一天線500來接收、藉由一調諧器(tuner)502來偵測、且藉由一類比轉數位轉換器504來轉換一OFDM訊號，將該訊號轉換成一數位形式。一防護間距移除處理器(guard interval removal processor)506，在依照已知技術而使用快速傅立葉轉換處理器(FFT)508與一通道估計器及矯正(channel estimator and correction)510組合且與一嵌入訊號解碼單元511一同操作來收回該資料之前，將該防護間格由一接收的OFDM符號移除。由一解映射器512收回的該等解調變的資料符號，被饋送至一符號解交錯器514，其操作以進行該等接收的資料符號的映射以使用解交錯的資料符號來產生一輸出符號串流。該符號解交錯器將簡短地更詳細描述。
位元交錯器及LDPC解碼器
如第29圖所示，該接收器亦包含一解映射單元52、一解交錯器53、及一LDPC解碼器56。該解映射單元52由該符號解交錯器514(以I及Q軸方向之個別值)來接收符號，且操作以將該等符號解映射至一LDPC碼中，且提供該LDPC碼的該等編碼的位元至該位元解交錯器53。藉由辨識該等位元來進行該等接收之資料符號的該解映射，該等位元係藉由辨識自該OFDM符號之該等副載波訊號的該資料符號來代表。
該位元解交錯器53包含一解多工器54及一行扭轉解交錯器55，且在來自該解映射單元52之該LDPC碼的該等碼位元上執行解交錯。
更詳而言之，該解多工器54在來自該解映射器52的該LDPC碼上，執行一反向的重新排序處理(inverse reordering process)，其係藉由第8圖的該解多工器25所執行之該重新排序處理的反相。詳而言之，該解多工器54執行一反向的重新排序處理，以復原(restore)藉由該重新排序處理而重新排序至正交位置中之該等碼位元的該等位置，且將該等反相地重新排序的LDPC碼至該行扭轉解交錯器55。
該行扭轉解交錯器55在來自該解多工器54的該LDPC碼上，執行一行扭轉交錯處理，其係藉由第8圖之該行扭轉交錯器24所執行之該排列處理的行扭轉交錯的反向。詳而言之，該行扭轉解交錯器55為了復原藉由該等碼位元之該排列處理的行扭轉交錯而重新排序至該LDPC碼之該等碼位元的該正交排序的順序而執行一反向的排列處理(例如，行扭轉解交錯)。
更詳而言之，該行扭轉解交錯器55藉由將該LDPC碼的該等碼位元寫入至或讀取自用於解交錯的一記憶體來執行行扭轉交錯，用於解交錯的該記憶體係建構為相似於第22圖所示的該記憶體49。
然而，該行扭轉解交錯器55使用一讀取位址作為一寫入位址將在一列方向中的一碼位元寫入至用於解交錯的該記憶體，該碼位元係在該讀取位址被讀取自該記憶體49。再者，該行扭轉交錯器55使用一寫入位址作為一讀取位址將一行方向中的一碼位元讀取自用於解交錯的該記憶體，該碼位元係在該寫入位址被寫入自該記憶體49。
該行扭轉解交錯器55提供該行扭轉解交錯的LDPC碼至該LDPC解碼器56。
雖然同位交錯、行扭轉交錯、及一重新排序處理被順序地在由該解映射單元52提供至該解交錯器53的該LDPC碼上執行，該解交錯器53在該LDPC碼上僅執行該兩個處理，亦即對應於該重新排序處理的一反向的重新排序處理，及對應於該行扭轉處理的行扭轉解交錯。因此，該解交錯器53不執行對應於同位交錯的同位解交錯(亦即，同位交錯的反向)。亦即，該解交錯器53不執行同位解交錯，其用於復原藉由同位交錯所重新排序之該LDPC碼之該等碼位元的正交順序。
因此，將該LDPC碼，於其上已執行該反向的重新排序處理以及行扭轉解交錯且不執行同位解交錯，由該解交錯器53(的該行扭轉解交錯器55)提供至該LDPC解碼器56。
該LDPC解碼器在56使用一轉換的同位檢查矩陣在來自該解交錯器53的該LDPC碼上執行LDPC解碼，及然後將該結果資料作為解碼的目標資料而輸出。該轉換的同位檢查矩陣藉由在該同位檢查矩陣H上執行至少對應於同位交錯的行排列而獲得，該同位檢查矩陣H係被第8圖之該LDPC編碼器21用以LDPC編碼。
第30圖係一流程圖，說明藉由第29圖之該接收器12所執行的一接收程序。
在步驟S111，該正交解多工器由該傳送器11接收一調變的訊號。然後前進至步驟S112以在該調變的訊號上執行正交解調變。然後，該正交解調變器51將通過該正交調變所獲得的一符號提供至該解映射單元52，且然後由步驟S112前進至步驟S113。
在步驟S113，該解映射單元52將來自該正交調變器51的該符號解映射至一LDPC碼的碼位元中，且將一LDPC碼之該等碼位元提供至該解交錯器53。然後該程序前進至步驟S114。
在步驟S114，該解交錯器53在來自該解映射單元52之該LDPC碼的該等碼位元上執行解交錯，且然後該程序前進至步驟S115。
更詳而言之，在步驟S114，在該解交錯器53中的該解多工器54在來自該解映射單元52之該LDPC碼上執行一反向的重新排序處理，且然後將該結果的LDPC碼提供至該行扭轉解交錯器55。
該行扭轉解交錯器55在來自該解多工器54的該LDPC碼上執行行扭轉交錯，且將該結果的LDPC碼提供至該LDPC解碼器56。
在步驟S115，該LDPC解碼器56使用一轉換的同位檢查矩陣在來自該行扭轉解交錯器55的該LDPC碼上執行LDPC解碼，及然後將該結果資料作為解碼的目標資料而輸出。該轉換的同位檢查矩陣藉由在該同位檢查矩陣H上執行至少對應於同位交錯的行排列而提供，該同位檢查矩陣H係被第8圖之該LDPC編碼器21用以LDPC編碼。然後該程序終止。
第30圖的該接收程序被重複。
與第8圖相同的方式，雖然為了方便說明而在第29圖中顯示將該解多工器54及該行扭轉解交錯器55分開地組構，然而該接多工器54，其執行一反向的重新排序處理，及該行扭轉解交錯器55，其執行行扭轉解交錯，可整體地組構。
在第8圖之該傳送器11不執行行扭轉交錯的案例中，在第29圖的該接收器12中不須提供該行扭轉解交錯器55。
針對第29圖的該LDPC解碼器56如何執行LDPC解碼，將作出一參照。
第29圖的該LDPC解碼器56執行來自該行扭轉解交錯器55之該LDPC的LDPC解碼，於其上該反向的重新排序處理及行扭轉解交錯已被執行且未執行通位解交錯，該LDPC解碼使用藉由在該同位檢查矩陣H上執行至少對應於同位交錯的行排列而獲得的一轉換的同位檢查矩陣，該同位檢查矩陣H係被第8圖之該LDPC編碼器21用以LDPC編碼。
在此，LDPC解碼，其使用該轉換的同位檢查矩陣來執行以減少電路的尺寸及將操作頻率限制在一可完全達成的範圍中，已被先前地建議(例如，詳見日本專利申請案No.2004-343170)。
首先，使用該先前建議之轉換的同位檢查矩陣的LDPC解碼，參照第31至34圖描述。
第31圖說明具有一碼長度N為90且一碼比例為2/3之一LDPC碼的一範例之同位檢查矩陣H。
在第31圖中，藉由「.」代表「0」。在描述於下的第32及33圖中亦同。
第31圖的該同位檢查矩陣H中的一同位矩陣具有一步進結構。
第32圖說明，藉由在第31圖的該同位檢查矩陣H上執行數學式(mathematical expression)(8)的一列排列及數學式(9)的行排列而獲得一同位檢查矩陣H'。
列排列：第6s+t+1列→第5t+s+1列　…(8)
行排列：第6x+y+61行→第5y+x+61行　…(9)
在數學式(8)及(9)中，s、t、x、及y係整數，使得0≦s<5、0≦t<6、0≦x<5、0≦y<6。
依照數學式(8)的該列排列，第1、7、13、19、及25列，當被除以6之時其之正交數量產生(yield)「1」作為餘數，該等列分別地改變為(詳而言之，交換作為)第1、2、3、4、及5列；且第2、8、14、20、及26列，當被除以6之時其之正交數量產生「2」作為餘數，該等列分別地改變為第6、7、8、9、及10列。
依照數學式(9)的該行排列，在第60行之後的(同位)行中的第61、67、73、79、及85列，當被除以6之時其之正交數量產生(yield)「1」作為餘數，該等列分別地改變為第61、62、63、64、及65列；且第62、68、74、80、及86列，當被除以6之時其之正交數量產生「2」作為餘數，該等列分別地改變為第66、67、68、69、及70列。
在此方式中於第31圖之該同位檢查矩陣H上執行列及行排列所獲得的一矩陣，係第32圖的該同位檢查矩陣H'。
在此，執行該同位檢查矩陣H的列排列不影響該LDPC之該等碼位元的該順序。
數學式(9)的該行排列對應於同位交錯，如上所述，當該資訊長度K為「60」、具有一循環結構的行之單元數量P為「5」、及該同位長度M(在此範例中為30)的該除數q(M/P)為「6」之時，該同位交錯係執行以將該第K+qx+y+1的碼位元交錯至該第K+Py+x+1的碼位元位置。
如果第32圖之該同位檢查矩陣H'，其以後被適當地稱為一「轉換的同位檢查矩陣」，被乘以一LDPC碼之時，則輸出一零向量。該LDPC碼藉由在第31圖之該同位檢查矩陣H的該LDPC碼上執行如數學式(9)的相同的排列而獲得，該同位檢查矩陣H以後被適當地稱為一「正交同位檢查矩陣」。更詳而言之，當「c」代表在作為該正交同位檢查矩陣H之一LDPC碼(一字元碼)的一列向量「c」上藉由執行數學式(9)的行排列所獲得的一列向量之時，則因為該圖位檢查矩陣的本質(nature)使得HC T 係一零向量，且因此H'C' T 亦為零向量
因此，第32圖之該轉換的同位檢查矩陣H'，係藉由在該正交同位檢查矩陣H之該LDPC碼c上執行數學式(9)的行排列所獲得之該LDPC碼c'的一同位檢查矩陣。
因此，如通過使用該同位檢查矩陣H解碼之該正交同位檢查矩陣H的相同的LDPC碼，可藉由使用第32圖之同位檢查矩陣H'解碼該行排列的LDPC碼c'而獲得，且然後在該解碼的LDPC碼c'上執行該反向的行排列(9)。該行排列的LDPC碼c'係藉由在該正交同位檢查矩陣H的該LDPC碼c上執行數學式(9)的該行排列而產生。
第33圖說明第32圖之該轉換的同位檢查矩陣H'，其中的元件被排列在彼此間隔之5×5為一單元的矩陣中來顯示。
在第33圖中，該轉換的同位檢查矩陣H'被顯示為下列各矩陣的一組合：5×5單元的矩陣，藉由以「0」代替一5×5單元矩陣中之一或更多個「1」而產生的各個矩陣(以下稱為「準單元矩陣」(quasi-unit matrix))，藉由循環地位移單位矩陣或準單位矩陣所產生的矩陣(以下適當地稱為「位移矩陣」)，單位矩陣、準單位矩陣、及位移矩陣之兩或更多個之總合的各矩陣(以下適當地稱為「總合矩陣」(sum matrix))，以及5×5零矩陣。
亦即，第33圖之該轉換的同位檢查矩陣H'可為一矩陣，其包含5×5單元的矩陣、準單元矩陣、位移矩陣、總合矩陣、及5×5零矩陣。因此，該5×5矩陣，其組成該轉換的同位檢查矩陣H'，將適當地被稱為「組合矩陣」。
藉由P×P組合矩陣代表之一同位檢查矩陣所代表的一LDPC碼的解碼，可使用同時地執行P個檢查節點計算及P個可變節點計算的一架構來執行
第34圖係一區塊，說明執行描述於上之解碼的一解碼裝置的一範例組態。
更詳而言之，第34圖說明使用第33圖之該轉換的同位檢查矩陣H'執行一LDPC碼之解碼的一解碼裝置的一範例組態，該轉換的同位檢查矩陣H'係藉由在第31圖之該正交同位檢查矩陣H上執行至少該數學式(9)之行排列而獲得。
第34圖之該解碼裝置包含一邊緣資料儲存記憶體(edge data storage memory)300，其包含六個FIFO3001 至3006 ；一選擇器301，用於選擇該等FIFO3001 至3006 之一者；一檢查節點計算單元302；兩個循環位移電路303及308；一邊緣資料儲存記憶體304，其包含十八個FIFO3041 至30413 ；一選擇器305，用於選擇該等FIFO3041 至30413 之一者；一接收資料記憶體306，用於儲存接收的資訊；一可變節點計算單元307；一解碼字元計算單元309；一接收資料排列單元310；以及一解碼資料排列單元311。
首先，將針對用於在該等邊緣資料儲存記憶體300及304中儲存資料的一方法來做參照。
該邊緣資料儲存記憶體300包含與一數量相同數量之6個FIFO3001 至3006 ，該數量係藉由將第33圖之該轉換的同位檢查矩陣H'之列的數量「30」除以各成分矩陣之列的數量「5」而獲得。各FIFO300y (y=1、2、…6)包含各自之多級(multiple stage)的儲存區域(storage region)，以將對應於數量為「5」之邊緣的訊息可同時地讀取自或寫入至該等儲存區域。該數量與成分矩陣之行之數量及列之數量相同。各FIFO300y 之儲存區域的級數量為「9」，其相等於第33圖之該轉換的同位檢查矩陣之列方向中之1之最大數量(漢明重量)(Hamming weight )。
對應於第33圖之該轉換的同位檢查矩陣H'之第一至第五列中的「1」的位置的資料(亦即，來自可變節點的資料vi )，同時地在各列之水平方向中被儲存在該FIFO3001 中，同時不顧「0」。詳而言之，當(j,i)代表第j列及第i行之一元件之時，對應於該轉換的同位檢查矩陣H'之一5×5單位矩陣(1,1)至(5,5)之「1」的位置的資料，係儲存在該第一級的該儲存區域中。對應於該轉換的同位檢查矩陣H'之一位移矩陣(1,21)至(5,25)之「1」的位置的資料，其藉由將一5×5單位矩陣向右循環地位移3個元件而獲得，係儲存在該FIFO3001 之該第二級的該儲存區域中。相似地，資料儲存在與該轉換同位檢查矩陣H'相關之第3至第8級的儲存區域中。對應於該轉換同位檢查矩陣H'之一位移矩陣(1,81)至(5,90)之「1」的位置的資料，其藉由在該5×5單元矩陣中以「0」取代第一列中的「1」且將該5×5單元矩陣循環地向左位移一個元件而獲得，被儲存在該第9級的儲存區域中。
對應於第33圖之該轉換的同位檢查矩陣H'之第6至10列之「1」的位置的資料被儲存在該FIFO3002 。詳而言之，對應於包含在該轉換的同位檢查矩陣H'之(6,1)至(10,5)的一總合矩陣中之一位移矩陣之「1」的位置的資料，其藉由將一5×5單位矩陣向右循環地位移1元件所得的一第一位移矩陣與將一5×5單位矩陣向右循環地位移2元件所得的一第二位移矩陣相加所獲得，係儲存在該FIFO3002 之該第一級的該儲存區域中。對應於包含在該轉換的同位檢查矩陣H'之(6,1)至(10,5)的該第二位移矩陣之「1」的位置的資料，係儲存在該FIFO3002 之該第二級的該儲存區域中。
更詳而言之，當具有2或更多之重量的一成分矩陣藉由具有1之重量之2或更多之P×P單位矩陣的總合來代表之時，則藉由以「0」取代該單位矩陣之一或更多之「1」來產生一準單位矩陣，藉由循環地位移該單位矩陣或該準單位矩陣所產生之一位移矩陣，以及對應於該具有1之重量的該單位矩陣、該準單元矩陣、或該位移矩陣之「1」之位置的資料(亦即，對應於屬於該單元矩陣、該準單元矩陣、或該位移矩陣之邊緣的訊息)，被儲存在相同的位址(在該等FIFO3001 至3006 之中的相同FIFO)。
資料亦被儲存在相關於該轉換的同位檢查矩陣H'之該第3至9級的儲存區域中。
相似地，資料被儲存在相關於該轉換的同位檢查矩陣H'之該等FIFO3003 至3006 中。
該邊緣資料儲存記憶體304包含與一數量相同數量之18個FIFO3041 至30413 ，該數量係藉由將該轉換的同位檢查矩陣H'之行的數量「90」除以各成分矩陣之行的數量「5」而獲得。各FIFO304x (x=1、2、…18)包含各自之多級的儲存區域，以將對應於數量為「5」之邊緣的訊息可同時地讀取自或寫入至該等儲存區域。該數量與該轉換的同位檢查矩陣H'之行之數量及列之數量相同。
對應於第33圖之該轉換的同位檢查矩陣H'之第一至第五行中的「1」的位置的資料(亦即，來自檢查節點的資料ui )，同時地在各行之垂直方向中被儲存在該FIFO3041 中，同時不顧「0」。詳而言之，對應於該轉換的同位檢查矩陣H'之一5×5單位矩陣(1,1)至(5,5)之「1」的位置的資料，係儲存在該FIFO3041 之該第一級的該儲存區域中。對應於包含在該轉換的同位檢查矩陣H'之一總合矩陣(6,1)至(10,5)中之一第一位移矩陣之「1」的位置的資料，其藉由將一5×5單位矩陣向右循環地位移1個元件而獲得一第一位移矩陣及藉由將一5×5單位矩陣向右循環地位移2個元件而獲得一第二位移矩陣，係儲存在該第二級的該儲存區域中。對應於包含在該轉換的同位檢查矩陣H'之一總合矩陣(6,1)至(10,5)中之該第二位移矩陣之「1」的位置的資料，係儲存在該第三級的該儲存區域中。
更詳而言之，當具有2或更多之重量的一成分矩陣藉由具有1之重量之2或更多之P×P單位矩陣的總合來代表之時，則藉由以「0」取代該單位矩陣之一或更多之「1」來產生一準單位矩陣，藉由循環地位移該單位矩陣或該準單位矩陣所產生之一位移矩陣，以及對應於該具有1之重量的該單位矩陣、該準單元矩陣、或該位移矩陣之「1」之位置的資料(亦即，對應於屬於該單元矩陣、該準單元矩陣、或該位移矩陣之邊緣的訊息)，被儲存在相同的位址(在該等FIFO3041 至30418 之中的相同FIFO)。
資料亦被儲存在相關於該轉換的同位檢查矩陣H'之該第4及5級的儲存區域中。該FIFO3041 之儲存區域之級的數量為「5」，其係等於在該轉換的同位檢查矩陣H'之第一至第五行的列方向中之1的最大數量(漢明重量)。
相似地，資料被儲存在相關於該轉換的同位檢查矩陣H'之該等FIFO3042 至3043 中，且各FIFO的長度(亦即，級的數量)為「5」。相似地，資料被儲存在相關於該轉換的同位檢查矩陣H'之該等FIFO3044 至30412 中，且各FIFO的長度為「3」。相似地，資料被儲存在相關於該轉換的同位檢查矩陣H'之該等FIFO30413 至30418 中，且各FIFO的長度為「2」。
參照將針對第34圖之該解碼裝置的操作而製作。
在包含6個FIFO3001 至3006 之該邊緣資料儲存記憶體300中，依照在該轉換的同位檢查矩陣H'中指示一列的資訊(矩陣資料)D312來由該等FIFO3001 至3006 選擇用於儲存資料的一FIFO，接收自位於該邊緣資料儲存記憶體300之上游之該循環位移電路308的5個訊息D311屬於該轉換的同位檢查矩陣H'，以及該收集5個訊息D311且依順序儲存在該選擇的FIFO。當資料被讀取自該邊緣資料儲存記憶體300之時，首先依順序由該FIFO3001 讀取5個訊息D3001 ，且然後提供至位於該邊緣資料儲存記憶體300之下游的該選擇器301。在完全地讀取自該FIFO3001 的訊息之後，依序由在該邊緣資料儲存記憶體300的該等FIFO3002 至3006 中讀取訊息，且然後以相同方式提供至該選擇器301。
該選擇器301選擇接收自一FIFO的5個訊息，目前地依照一訊號D301而由該等FIFO3001 至3006 中的該FIFO讀取資料，且將該選擇的訊息作為一訊息D302而提供至該檢查節點計算單元302。
該檢查節點計算單元302包含5個檢查節點計算器3021 至3025 ，且依照等式(7)使用通過該選擇器301接收的該等訊息D302(D3021 至D3025 )(對應於在等式(7)中的訊息vi )來執行檢查節點計算，且提供通過該等檢查節點計算所獲得之5個訊息D303(D3031 至D3035 )(對應於在等式(7)中的訊息ui )至該循環位移電路303。
該循環位移電路303，將藉由基於指示元件數量之訊息(矩陣資料)D305的該檢查節點計算單元302所獲得的該等5個訊息D3031 至D3035 循環地位移，藉此來循環地位移一正交單元矩陣以獲得該轉換的同位檢查矩陣H'中的各對應邊緣，且將該等循環位移的訊息作為訊息D304提供至該邊緣資料儲存記憶體304。
在包含18個FIFO3041 至30413 的該資料儲存記憶體304中，依照在該轉換的同位檢查矩陣H'中指示一列的資訊D305來由該等FIFO3041 至30413 選擇用於儲存資料的一FIFO，接收自位於該邊緣資料儲存記憶體304之上游之該循環位移電路303的5個訊息D304屬於該轉換的同位檢查矩陣H'，以及該收集5個訊息D304且依順序儲存在該選擇的FIFO。當資料被讀取自該邊緣資料儲存記憶體304之時，首先依順序由該FIFO3041 讀取5個訊息D3061 ，且然後提供至位於該邊緣資料儲存記憶體304之下游的該選擇器305。在完全地讀取自該FIFO3041 的訊息之後，依序由在該邊緣資料儲存記憶體304的該等FIFO3042 至30418 中讀取訊息，且然後以相同方式提供至該選擇器305。
該選擇器305選擇接收自一FIFO的5個訊息，目前地依照一訊號D307而由該等FIFO3041 至30418 中的該FIFO讀取資料，且將該選擇的訊息作為一訊息D308而提供至該可變節點計算單元307及該解碼字元計算器309。
另一方面，該接收資料排列單元310執行數學式(9)的行排列，以排列通過一通訊路徑接收的一LDPC碼D313，且將該結果資料作為一接收的資料D314提供至該接收資料記憶體306。該接收資料記憶體306計算且儲存接收自該接收資料排列單元310之該接收的資料D314而來的日誌似然度比例(Log-likelihood Ratio)(LLR)，且將接收(reception)LLR作為接收的值D309而提供至該可變節點計算單元307及該解碼字元計算器309。
該可變節點計算單元307包含5個可變節點計算器3071 至3075 ，且依照等式(1)使用通過該選擇器305接收的該等訊息D308(D3081 至D3085 )(對應於在等式(1)中的訊息uj )及通過該接收資料記憶體306接收的5個接收的值D309(對應於在等式(1)中的接收的值u0i )來執行可變節點計算，且提供通過該等可變節點計算所獲得之5個訊息D310(D3101 至D3105 )(對應於在等式(1)中的訊息vi )至該循環位移電路308。
該循環位移電路308，將藉由該可變節點計算單元307基於指示元件數量之訊息305的所計算的該等5個訊息D3101 至D3105 循環地位移，藉此來循環地位移一正交單元矩陣以獲得該轉換的同位檢查矩陣H'中的各對應邊緣，且將該等循環位移的訊息作為訊息D311提供至該邊緣資料儲存記憶體300。係藉由該訊息305。
藉由執行上述操作一次可解碼該LDPC碼。在解碼該LDPC碼一預定數量的次數之後，第34圖的該解碼裝置通過該解碼字元計算裝置309及該解碼資料排列單元311而獲得且輸出最後的解碼資料。
更詳而言之，該解碼字元計算單元309包含5個解碼字元計算器3091 至3095 ，且執行作為複數的解碼程序之最後處理之使用輸出自該選擇器305的5個訊息D308(D3081 至D3085 )(對應於在等式(5)中的訊息uj )及接收自該接收資料記憶體306的5個接收值(對應於在等式(5)中的接收值u0i )之基於等式(5)之解碼資料的計算，且提供該計算的解碼資料D315至該解碼資料排列單元311。
該解碼資料排列單元311在接收自該解碼字元計算單元309的該解碼資料D315上執行等式(9)之該行排列的反向，以改變該解碼資料D315的順序且然後輸出該結果資料作為最後解碼資料D316。
如上所述，該列排列及該行排列之一者或兩者在該同位檢查矩陣(亦即，正向同位檢查矩陣)上執行，以將其轉換成可藉由成分矩陣之一組合來代表的一同位檢查矩陣(亦即，轉換的同位檢查矩陣)。亦即，該組合係：一P×P單元的矩陣，藉由以「0」代替該單元矩陣中之一或更多個「1」而產生的一準單元矩陣，藉由循環地位移單位矩陣或準單位矩陣所產生的一位移矩陣，藉由將單位矩陣、準單位矩陣、及位移矩陣之兩或更多個加總所產生的一總合矩陣，以及一P×P零矩陣。在一LDPC碼被解碼之時，此同位檢查矩陣轉換可採用同時地執行P個檢查節點計算及P個可變節點計算一架構。同時地執行P個檢查節點計算，限制該操作頻率在一可完全達成的範圍之內，藉此可在一數量的次數執行解碼。
相似於第34圖的該解碼裝置，包含在第29圖之該接收器12的該LDPC解碼器56被設計以藉由同時地執行P個檢查節點計算及P個可變節點計算來解碼一LDPC碼。
更詳而言之，當假設為了方便說明之來自被包含在第8圖之該傳送器11中的該LDPC編碼器21之一LDPC碼的該同位檢查矩陣係具有步進結構之同位矩陣的一同位檢查矩陣H之時，例如第31圖所示，則在該傳送器11中的該同位交錯器23執行同位交錯以將一第K+qx+y+1的碼位元交錯至一第K+Py+x+1的碼位元位置，該資訊長度K為「60」、具有一循環結構的行之該單元數量P為「5」、及該同位長度M的該除數q(=M/P)為「6」。
因為對應於如上所數之等式(9)之行排列的此同位交錯，則該LDPC解碼器56不須執行等式(9)之該行排列。
所以，第29圖的該接收器12中，不須遭受同位解交錯的一LDPC碼，亦即具有已執行數學式(9)之行排列的一LDPC碼，如上所述被由該行扭轉解交錯器55提供至該LDPC解碼器56。該LDPC解碼器56執行與第34圖之該解碼裝置的相同處理，除了在該LDPC解碼器56中不執行數學式(9)之行排列以外。
更詳而言之，第35圖顯示第29圖之該LDPC解碼器56的一範例組態。
顯示在第35圖中之該LDPC解碼器56具有與第34圖之該解碼裝置的相同組態，除了不提供第34圖之該接收資料排列單元310之外，且除了在該LDPC解碼器56中不執行數學式(9)之行排列以外執行與第34圖之該解碼裝置的相同處理，且因此相同組態及處理的描述於此省略。
與第34圖之該解碼裝置比較，該LDPC解碼器56可減少尺寸，因為該LDPC解碼器56可建構為不需要上述之該接收資料排列單元310。
雖然，為了方便說明，己參照該碼長度N為90、該資訊長度K為60、具有一循環結構之行的單位數量P(亦即，一成分矩陣之列的數量及行的數量)為5、及該同位長度M的除數q(=M/P)為6之一範例來描述第31至35圖，但是該碼長度N、該資訊長度K、具有一循環結構之行的單位數量P、及該除數q(=M/P)不受限於這些值。
因此，當第8圖之該傳送器11中的該LDPC編碼器21輸出一LDPC碼，例如具有一碼長度N為64800、一資訊長度K為N-Pq(=N-M)、具有一循環結構之行的單位數量P為360、及一除數q為M/P，則藉由同時地執行P個檢查節點計算以及P個可變節點計算可施加該LDPC解碼器56來LDPC解碼該LDPC碼。
該上述系列的處理不僅藉由硬體亦可藉由軟體來執行。當該係令的處理藉由軟體執行之時，實行該軟體的一程式被安裝在一通用的電腦或相似物中。
第36圖說明，具有用於執行安裝於此之該上述系列處理之程式的一電腦之一實施例的一範例組態。
該程式可預先地記錄在作為嵌入該電腦中之一記錄媒體的一硬碟405或ROM403中。
該程式亦可暫時地或長久地儲存(或記錄)在一可移除記錄媒體411，諸如軟碟、唯讀光碟(CD-ROM)、電磁光碟(MOD)、數位通用光碟(DVD)、磁碟、或半導體記憶體中。可提供此可移除記錄媒體411作被稱為套裝軟體。
取代由如上所述之該可移除記錄媒體411來安裝該程式至一電腦，該程式可由一下載點通過用於數位衛星廣播之一衛星而被無線地傳送至一電腦，或可藉由通過諸如局部區域網路(LAN)或網際網路的一網路而藉由線路傳送至一電腦，且該電腦可通過一通訊單元408來接收該傳送的程式及將該接收的程式安裝在一嵌入的硬碟405。
該電腦可包含中央處理單元(CPU)402。該CPU402係通過一匯流排401而耦合至一輸入/輸出(IO)介面410。當使用者例如藉由操作包含一鍵盤、一滑鼠、一麥克風、及相似物的一輸入單元407所輸入之一命令已通過該輸入/輸出(IO)介面410而被接收之時，該CPU402執行儲存在該唯讀記憶體(ROM)403的一程式。可取代地，該CPU402載入一隨機存取記憶體(RAM)404且執行儲存在該硬碟405的一程式、通過該通訊單元408接收自一衛星或網路之後已安裝在該硬碟405的一程式、或讀取自安裝在一裝置中的該可移除記錄媒體411之後已安裝在該硬碟405的一程式。以此方式執行該程式，該CPU402執行參照該等流程圖所描述於上的該等處理、或藉由參照該等區塊圖之該等上述成分所執行的該等處理。然後，如有需要，該CPU402例如通過包含一液晶顯示器(LCD)、一揚聲器、或相似物的一輸出單元406而經由該I/O介面410來輸出該等處理的結果，通過該通訊單元408傳送該等處理結果，或記錄該等處理結果在該硬碟405中。
在上述描述中，值得注意的是描述該程式導致該電腦執行多種類型的處理的步驟不須按照描述於上之參照該等流程圖的順序而依序地執行，且可平行或單獨地執行(例如，通過平行處理或物件導向處理)。
該程式可以一電腦操作或可採分散分式而以多重電腦操作。該程式亦可被傳送至一遙控電腦以被執行於該遙控電腦中。
那些熟習該項技術者將理解本發明之該等實施例不受限於上述，且在不脫離附錄之中請專利範圍之範疇內可作各種改變。
更詳而言之，雖然依排列處理的同位交錯或行扭轉交錯在上述實施例之定義在DVB-S.2規格之一LDPC碼上被執行，同位交錯可被施加至不具有一循環結構之一資訊矩陣中的一同位檢查矩陣的一LDPC碼上，提供該同位檢查矩陣中的一同位矩陣具有一步進結構，以及作為一排列處理的該行扭轉交錯可被施加至，例如，通過至少行排列或其整體具有一循環結構之一同位檢查矩陣中的一準循環(QC)-LDPC碼而被轉換入一虛擬循環結構中的一同位檢查矩陣的一LDPC碼。
亦即，被交付至同位交錯之一LDPC碼的該同位檢查矩陣，僅須包含具有一步進結構的一同位矩陣，而不須包含具有一循環結構的一資訊矩陣。
被交付至作為排列處理之行扭轉交錯之一LDPC碼的該同位檢查矩陣，不受限於任何特定結構。
再者，該排列處理僅須可排列一LDPC碼的碼位元，使得對應於該同位檢查矩陣之一任意列中的「1」之複數的碼位元不被併入相同符號中且可使用不同於行扭轉交錯的方法來執行。更詳而言之，該排列處理可藉由控制寫入與讀取位址來執行，例如使用資料僅儲存在一方向中的一記憶體來取代資料儲存在行及列方向中的該記憶體49。
符號交錯器
已提議在該DVB-T2標轉之內可取得之模式的數量，應被延伸至包含1k模式、16k模式、及32k模式。下述描述將提供以說明依照本發明技術的一符號交錯器，雖然可理解該符號交錯器可被其他模式及其他DVB標準來使用。
為了創造新的模式，要被定義的幾個元件之其中一者係該符號交錯器33。在第37圖中顯示該位元進入群集映射器26、該符號交錯器33、及該框建立器32的詳細。
如上述說明，本發明提供一工具(facility)，用於提供該資料符號的一準最佳映射(quasi-optimal mapping)至該等副載波訊號上。依照該範例技術，提供該符號交錯器以進行依照一排列碼及產生器多項式之至OFDM副載波符號中之輸入資料符號的該最佳映射，其藉由模擬分析而驗證。所以該符號交錯器與該位元交錯器及該LDPC編碼結合以改善在諸如那些提議用於DVB之通訊通道上通訊資料的性能。
如第37圖所示，該位元進入群集映射器26之更詳細的範例說明係提供以說明本發明述的一範例實施例。經由一通道62接收自該位元交錯器26的資料位元，依照藉由該模組方式所提供之每一符號的位元的數量而被群組至欲映射至一資料格上的位元的組。形成一資料字元之位元的該等群組，係通過資料通道64而平行饋送至該映射處理器66。然後，該映射處理器66依照預先指定的映射(pre-assigned mapping)而選擇該等資料符號的一者。藉由一真數及一虛數部分所代表的該群集點，被提供至該輸出通道29做為至該框建立器32之輸入的一組之一者。
該框建立器32通過通道29由該位元進入群集映射器26來接收該等資料格，連同自其他通道31來接收資料格。在建立許多OFDM格順序的一框之後，然後各OFDM符號的該等格依照一位址產生器102所產生的寫入位址及讀取位址而被寫入一交錯器記憶體100且讀取自該交錯器記憶體100。依照該寫入及讀取順序來藉由產生適當位址來達成該等資料格的交錯。該位址產生器102及該交錯器記憶體100的操作，將參照第38、39、及40圖更詳細簡短地描述。然後，該交錯的資料格與接收自該引導及嵌入訊號形成器36的引導及同步符號在一OFDM符號建立器37中相結合，以形成饋送至說明如上之該OFDM調變器38的該OFDM符號。
第38圖提供該符號交錯器33之部分的一範例，其說明用於交錯符號的本技術。在第38圖中，來自該框建立器32的該輸入資料格被寫入該交錯器記憶體100。該等資料格依照在通道104上饋送自該位址產生器102的寫入位址而被寫入該交錯器記憶體100，且依照在通道106上饋送自該位址產生器102的讀取位址而讀取自該交錯器記憶體100。如下述說明，該位址產生器102相依於該OFDM符號是否為奇或偶及相依於選擇的模式來產生寫入位址及讀取位址。該OFDM符號的奇或偶其係由饋送自通道108的一訊號來辨識，且該選擇的模式係由饋送自通道110的一訊號來辨識。如說明，該模式可為1k模式、2k模式、4k模式、8k模式、16k模式之一者、或一32k模式。如下述說明，參照第39圖說明之用於奇或偶符號係不同地產生該寫入位址及該讀取位址，其提供該交錯器記憶體100的一範例實施。
在第39圖顯示的範例中，顯示該交錯器記憶體包含一上部部分(upper portion)100，其說明在該傳送器中之該交錯器記憶體的操作，以及一下部部分(lower)340，其說明在該接收器中之該解交錯器記憶體的操作。該交錯器100及該解交錯器340一同在第39圖中顯示以幫助理解其等之操作。如顯示在第39圖中，通過其他裝置及通過一傳送通道之在該交錯器100及該解交錯器340之間之通訊的表示，已被簡化且以在該交錯器100及該解交錯器340之間的一區段(section)140來表示。該交錯器100的操作係描述於下面段落中：
雖然第39圖提供僅四個輸入資料格至DFDM符號之四個副載波訊號中的一範例說明，可理解第39圖中說明的技術可延伸至較大數量的副載波，諸如用於1k模式的756、用於2k模式的1512、用於4k模式的3024、用於8k模式的6048、用於16k模式的12096、及用於32k模式的24192。
顯示在第39圖中之該交錯器記憶體100的該輸入及輸出定址(addressing)係用於奇及偶符號。針對一偶OFDM符號，該等資料格係依照藉由該位址產生器102所產生之用於各OFDM符號之位址的順序120而取自輸入通道120且寫入該交錯器記憶體124.1。用於偶符號的該寫入位址係施加以說明藉由該寫入位址之位移而進行的交錯。所以用於各交錯的符號y(h(q))=y'(q)。
使用針對奇符號之相同的交錯器記憶體124.2。然而，如顯示在第39圖中之用於該奇符號的該寫入順序132係用於讀出該先前的偶符號126的相同的位址順序。此特徵允許該奇及偶符號交錯器的實行僅使用一個交錯器100，其在該寫入操作之前執行用於一給定位址的寫入操作。然後在奇符號期間寫入該交錯器記憶體124的該等資料格，在藉由用於下一偶OFDM符號等之該位址產生器102所產生的依順序134中讀出。因此，以用於該奇/偶OFDM符號的讀入及寫出被同時地執行，每一符號僅產生一個位址。
扼要來說，如第39圖所示，一旦已針對所有主動副載波而計算該組位址H(q)，則該輸入向量Y'=(y0',y1',y2'…,yNmax-1')係前進至產生該交錯的向量Y=(y0,y1,y2…,yNmax-1)，藉由下述來定義：
針對偶符號yH(q)=y'q，q=0,…,Nmax-1
針對奇符號yq=y'H(q)，q=0,…,Nmax-1
換言之，針對偶OFDM符號，該輸入字元被以一排列方式寫入一記憶體且以一順序方式來讀取回來，然而針對奇OFDM符號，該輸入字元被以順序地寫入一記憶體且排列地讀取回來。在上述案例中，該排列H(q)係藉由下表來定義：
如第39圖所示，操作該解交錯器340以反向藉由該交錯器100所施加的該交錯，藉由施加位址的相同組作為藉由等效的位址產生器所產生，但反向施加該寫入或讀出位址。如此，針對偶符號，該等寫入位址342係在順序中，然而藉由該位址產生器來提供該讀出位址344。對應地，針對該等奇符號，該寫入順序346藉由該位址產生器的該組位址來決定，然而讀出348係順序中。
用於操作模式的位址產生
用以產生該排列函數H(q)之演算法的一概要區塊圖係代表在用於32k模式的第40圖中。然而，可理解第40圖的32k模式交錯器可藉由描述於下之該產生器多項式及該排列碼之適當適用，而操作作微適用於依照1k、2k、4k、8k、或16k模式的一交錯器。
在第40圖中，藉由十三個暫存器的級200及連接至該位移暫存器之級200的xor閘202，依照一產生器多項式來形成一線性回饋位移暫存器。所以依照該位移暫存器200的內容，該位移暫存器的下一個位元藉由依照該產生器多項式將位移暫存器的內容R[0]、R[1]、R[2]、R[12]作xor而由該xor閘的輸出所提供。該產生器多項式：
依照該產生器多項式，一虛擬隨機位元順序係由該位移暫存器200的內容而產生。然而，為了產生如說明之32k模式的一位址，而提供一排列電路210，其在該排列電路210的輸出有效地排列該位移暫存器200.1之由R'i [n]的順序至Ri [n]的順序之內的該等位元的順序。然後，來自該排列電路210之輸出的十四個位元被饋送至一連接通道212上，於該處經由一通道214來附加藉由一觸發電路218所提供之最有效位元。所以十五個位元位址在通道212上被產生。然而，為了確保一位址的可靠性，一位址檢查電路216分析該產生的位址以決定其是否超過一預定最大值。該預定最大值可對應於副載波訊號的該最大數量，其可用於該OFDM符號中的資料符號，可用於使用的該模式。然而，藉由依照該最大有效位址的輸量來調整，用於32k模式的該交錯器亦可用於其他模式，使得該位址產生器102亦可用於該2k模式、4k模式、8k模式、16k模式及該32k模式。
如果該產生的位址超過該預定的最大值，則然後一控制訊號係藉由該位址檢查單元216產生且經由一通訊通道220饋送至一控制單元224。如果該產生的位址超過該預定的最大值，則然後此位址被拒絕且再產生用於特定符號的一新位址。
針對32k模式，以Nr =log2 Mmax 來定義一(Nr -1)位元字元R'i 。其中，使用一LFSR(線性回饋位移暫存器)Mmax =32768。
用以產生此順序的該多項式為：
32k模式：
其中i之改變由0至Mmax -1
一旦產生一個字元R'i ，該R'i 字元通過一排列以產生被稱為Ri 之另一(Nr -1)位元字元。Ri 係藉由下述之位元排列而衍生自R'i 。該位元排列如下：
作為一範例，用於32k模式的此方式，R'i 的該位元數量12係送至Ri 的位元位置數量5。
然後，該位址H(q)係通過下列等式衍生自Ri 。下列等式：
上述等式之該(i mod 2)‧2Nr-1 的部分係藉由第40圖的該觸發電路T218來代表。
然後，在H(q)上執行一位址檢查以驗證該產生的位址係在可接受位址之內：例如在32k模式中，，如果(H(q)<Nmax )，然後該位址係有效，其之Nmax =24192。如果該位址不有效，該控制單元通知且將嘗試藉由增加該指數i來產生一新H(q)。
該觸發區塊的角色係確定我們沒有產生在一列中超過Nmax 兩倍的一位址。在作用中，如果產生超過的值，此意指該位址的該MSB(亦即，觸發位元)H(q)為一。如此下一值的產生將設定一MSB為零，以確定產生一有效位址。該額外的位元，所以減少諸如如果一位址超過該用定的最大有效位址，則然後下一位址將為一有效位址。在一範例中，該額外的位元係該最有效位元。
下列等式總合全部行為且協助了解此演算法的回圈結構。下列等式：
支持該位址產生器的分析
該多項式產生器與說明如上之用於各操作模式之位址產生器102的該排列碼的選擇，以32k模式為範例，已被辨識為下述之該交錯器之相關性能的模擬分析。已使用該交錯器之分離連續符號的相關能力或一「交錯品質」來評估該交錯器的相關性能。如上所述，為了使用單一的交錯器記憶體，該交錯須有效地針對奇或偶符號兩者來執行。該交錯器品質的相關側量係藉由定義一距離D(副載波的數量)來決定。選擇一尺度C來辨識在輸入之距離≦D之交錯器中所輸出之距離≦D之副載波的數量，然後針對各距離D之副載波的數量以相關於該相關距離來加權(weight)。該尺度C係針對奇或偶OFDM符號兩者來評估。最小化C產生一較佳品質的交錯器。
其中：Neven (d)及Nodd (d)係在留下d個副載波彼此間隔之該交錯器的輸出之分別為偶及奇符號中之副載波的數量。
針對D=5一值之用於32k模式來辨識知交錯器的分析，其之針對偶OFDM符號者係顯示在第41(a)圖，而針對奇OFDM符號者係顯示在第41(b)圖。依照上述分析，針對該32k模式辨識之該排列碼的值C，產生一值C=21.75，亦即依照上述等式，一符號在輸出中被分為五個或更少的副載波之加權數量為27.5。
針對一替代之排列碼的一對應分析，係針對偶OFDM符號而提供在第41(c)圖，而針對奇OFDM符號而提供在第41(d)圖。作為針對第41(a)及41(b)圖所說明之結果之可見的比較，當與第41(a)及41(b)圖比較之時，代表藉由諸如D=1及D=2之較小距離來分離的符號呈現更多成分，說明用於32k模式符號交錯器所辨識於上的該排列碼產生一較佳品質的交錯器。
替代之排列碼
已找到該下列之可能替代的碼([n]Ri 位元位置，其中n=1至15)，以提供藉由上述之尺度C來決定之好品質給一符號交錯器。
用於32K模式的位元排列
針對其他模式之符號交錯器及位址產生器的適用
如討論於上，顯示在第40圖的該符號交錯器藉由簡單改變該最大有效位址、級的該數量、及該排列碼而可被適用至來自其他模式的交錯器符號。詳而言之，依照上述分析，下列已針對各該等1k、2k、4k、8k、及16k模式來建構：
1k模式
最大有效位址：大約一千
該線性回饋位一暫存器中之級的數量：九
產生器多項式：
排列碼：
2k模式
最大有效位址：大約二千
該線性回饋位一暫存器中之級的數量：十
產生器多項式：
排列碼：
4k模式
最大有效位址：大約四千
該線性回饋位一暫存器中之級的數量：十一
產生器多項式：
排列碼：
8k模式
最大有效位址：大約八千
該線性回饋位一暫存器中之級的數量：十二
產生器多項式：
排列碼：
16k模式
最大有效位址：大約一萬六千
該線性回饋位一暫存器中之級的數量：十三
產生器多項式：
排列碼：
該接收器中之符號交錯器的進一步描述
轉回第29圖中的該交錯器，該符號解交錯器514由第42圖中之一資料處理設備與一交錯器記憶體540及一位址產生器542而形成。該交錯器記憶體540係顯示在第39圖中，且操作如上述以藉由該位址產生器542所產生之利用的組來進行解交錯。該位址產生器如第40圖所示被形成，且被配置以產生對應的位址以將由各OFDM副載波訊號所接收的該等資料符號映射至資料串流中。
顯示在第29圖中的該OFDM接收器的剩餘部份，被提供以進行該LDPC編碼資料位元的誤差校正解碼518來校正誤差及收回該源資料的一評估。
藉由本技術所提供之針對該傳送器及該接收器兩者的一個優點，係在該等接收器及傳送器的一符號交錯器及一符號解交錯器可藉由改變該產生器多項式及該排列順序而在1k、2k、4k、8k、16k及32k之間切換。因此顯示在第42圖之該位址產生器542包含提供指示該模式的一輸入544，及指示是否具有奇/偶OFDM符號的一輸入546。因為顯示在第38及42圖之一符號交錯器及解交錯器，以及第40圖說明的一位址產生器的其一，可藉此提供可撓的實行。所以，該位址產生器可藉由針對各該等模式所指示的改變該產生器多項式及該排列順序以適用於不同的模式。例如，使用軟體改變來進行。替代地，在其他實施例中，指示該DVB-T2傳送之模式的嵌入訊號可在該接受器之該嵌入訊號處理單元511中被偵測，且被用以依照該偵測的模式來自動地組態該符號解交錯器。
替代地，如上述，藉由依照使用的模式來簡單適用該最大可變位址，則不同的交錯器可被用於不同的模式。
奇交錯器之最佳的使用
如第39圖所示，兩個符號交錯處理，針對偶OFDM符號的一者及針對奇OFDM符號的一者允許交錯期間所使用之記憶體的量減少。在第39圖顯示的範例中，針對該奇符號的寫入順序係相同於針對該偶符號的讀出順序，所以當一奇符號正被自該記憶體讀取之時，一偶符號可被寫入才剛被讀取的該位置。接著，當一偶符號正被自該記憶體讀取之時，後續之一奇符號可被寫入才剛被讀取的該位置。
如上述，顯示在第43(a)及43(b)圖的範例及該交錯器(使用定義於上的尺度C)之性能的範例分析的期間，可發現針對DVB-H的4k符號交錯器以及針對DVB-T的2k及8k符號交錯器所設計的交錯方式在奇符號比在偶符號做得更好。因此，例如藉由第43(a)及43(b)圖說明的該等交錯器的性能評估結果，已顯示該等奇交錯器比該等偶交錯器做得更好。亦可藉由比較顯示針對偶符號之一交錯器的結果之第43(a)圖與針對奇符號之一交錯器的結果之第43(b)圖而清楚可見。亦可發現鄰近該交錯器輸入的副載波之交錯器輸出的平均距離，在針對奇符號的交錯器係優於在針對偶符號的交錯器。
如將可理解，實行一符號交錯器所需之交錯器記憶體的量，係相依於欲映射至該等OFDM載波符號之資料符號的數量。因此一16k模式的符號交錯器需要實行32k模式的符號交錯器之一半的記憶體，且相似地，實行8k的符號交錯器需要實行16k符號交錯器之一半的記憶體的量。所以，一傳送器或接收器係配置有設定每一OFDM符號可攜載之資料符號之最大數量所實行的交錯器，然後該接收器或傳送器將包含充分的記憶體以實行用於任何其他模式之兩個奇數交錯處理，其提供所給定之最大模式中之每一OFDM符號之副載波數量的一半或少於一半。例如包含32k的一接收器或傳送器將具有足夠的記憶體以包容各具16k記憶體的兩個16k奇交錯處理。
所以，為了攫取(exploit)該奇交錯的更佳的性能，可包含多重調變模式的一符號交錯器係可配置使得如果包含最大模式，其代表每一OFDM符號之副載波的最大數量，之副載波數量一半或少於一半的一模式，則僅使用一個奇符號交作處理。所以，此最大模式設定該最大記憶體尺寸。例如，在可用於該32k模式的一傳送器/接收器中，當以較少載波(亦即，16k、8k、4k、或1k)的模式操作之時，將使用兩個奇交錯器而非採用分離的奇及偶交錯器。
該符號交錯器33之適用的說明係顯示在第38圖中，當該奇交錯模式中交錯輸入資料符號至該OFDM的該等副載波僅顯示在第44圖中。第38圖顯示確實地對應至該符號交錯器33的該符號交錯器33.1，除了位址產生器102.1係適用以僅執行該奇交錯。針對顯示在第44圖的該範例，該符號交錯器33.1係在每一OFDM符號可攜載少於該最大數量之一半的資料符號的數量的模式中操作，該最大數量係每一OFDM符號在一操作模式中可攜載之副載波的最大數量。如此該符號交錯器33.1已被配置以分割(partition)該交錯器記憶體100。針對顯示在第44圖中的本說明，然後該交錯器記憶體被分割為兩部分601、602。如說明，該符號交錯器33.1在使用該奇交錯處理將資料符號映射至該等OFDM符號的模式中操作，第44圖提供各半之該交錯器記憶體601、602的擴大圖。此擴大提供該奇交錯模式的一說明作為由第39圖再產生之四個符號A、B、C、D所代表的奇交錯模式。因此，如顯示在第44圖中，針對第一及第二資料符號之後續的組，該等資料符號依序被寫至該等交錯器記憶體601、602中，且依照藉由位址產生器102在一排列順序所產生之位址讀出，該排列順序依照先前所說明之該位址產生器所產生的位置。因此，如第44圖的說明，因為針對資料符號之第一及第二組的後續的組來執行一奇交錯處理，該交錯記憶體須被分割為兩部分。來自第一組資料符號的符號被寫入該交錯器記憶體的一第一半部601，且來自第二組資料符號的符號被寫入該交錯器記憶體的一第二半部602，因為該符號交錯器已無法再使用當在交錯的奇及偶模式操作之時可包容之該交錯器記憶體的相同部份。
在該接收器中之該交錯器的一對應範例，其出現在第42圖但適用以一奇交錯處理來操作的僅顯示在第45圖中。如顯示在第45圖中，該交錯器記憶體540分割為兩個半部(half)710、712，且該位址產生器542係適用以針對資料符號之連續的組使用該記憶體的分別部分710、712將資料符號寫入或讀取自該交錯器記憶體，以實行僅一奇交錯處理。所以，對應於顯示在第44圖的代表，第45圖顯示執行在該接收器之該交錯處理的映射，且說明於第39圖中作為針對該交錯器記憶體的第一及第二半部710、712兩者之操作的擴大觀點。因此依第一組的資料符號以藉由如說明之該位址產生器542產生之該位址所定義的一排列順序被寫入該交錯器記憶體的一第一部分710，該說明藉由提供一寫入順序1，3，0，2之寫入資料符號中的順序。如說明，該等資料符號然後由該交錯器記憶體的該第一部分710以一連續的順序讀出，因此收回該原始順序(original sequence)A、B、C、D。
對應地，收回自一連續的OFDM符號之後續之一第二組的資料符號係依照藉由該位址產生器542產生之該位址以一排列的順序而寫入該交錯器的該第二半部712，且以一連續的順序讀出至該輸出資料串流中。
在一範例中，針對欲寫入該交錯器記憶體之該第一半部710之一第一組的資料符號所產生的該位址，可被再使用以將後續之一第二組的資料符號寫入該交錯器記憶體712。對應地，該傳送器亦可再使用針對第二組之資料符號讀出之用於第一組的資料符號之一半部而產生的位址，該第二組之資料符號讀出係在一連續順序中已寫入該記憶體的該第二半部。
使用一排列的順序
在一範例中，該位址產生器可適用來自針對連續之OFDM符號之一組排列碼的一不同的排列碼。使用在該交錯器位址產生器之一順序的排列，減少任何輸入至該交錯器之資料位元總是調變至相同之OFDM符號之副載波的可能。在另一範例中，可使用兩個位址產生器一者針對該第一組資料符號及該記憶體的該第一半部來產生位址，另一者針對該第二組資料符號及該記憶體的該第二半部來產生一不同的位址順序。該兩個位址產生器在來自上述範例中之好排列之表的它們之排列碼的選擇上可不同。
例如，可使用一循環順序使得針對連續的OFDM符號使用在順序中之一組排列碼中的一不同排列碼。此循環順序之長度可為，例如，二或四。例如16k符號交錯器，通過每一OFDM符號而循環之兩個排列碼的一順序可為：
然而四個排列的的一順序可為：
一排列至另一排列的切換，可被進行以回應於在該控制通道108上所指示之在該奇/偶訊號中的改變。作為回應，該控制單元224通過該控制線111改變在該排列碼電路210中的排列碼。
例如1k符號交錯器，兩個排列碼可為：
然而，四個排列碼可為：
順序的其他組合可用於2k、4k、8k載波模式，或甚至0.5k載波模式。例如下列之用於各0.5k、2k、4k、及8k的排列碼，提供好的符號之解相關性(de-correlation)，且可循環地被使用以產生位移至針對各分別的模式之一位址產生器所產生的位址：
針對上述指示的該等排列碼，該前兩個被用在二順序循環中，然而全部四個可被用於四順序循環。再者，四排列碼之另外一些的順序，其通過位址產生器提供之位移來循環以在該等交錯的符號(一些與上述共同)中產生好的解相關性，被提供於下：
針對該2k、4k、及8k模式之位址產生器及對應交錯的範例已揭露在歐洲專利申請案號04251667.4中，其內容併入於此以供參考。0.5k模式之一位址產生器揭露在我們之共同待審(co-pending)之UK專利申請案號0722553.5中。
本發明之特徵中的各種進一步的觀點被定亦在該等獨立項之申請專利範圍中。可針對上述實施例在不逸脫本發明之精神係製作各種修改。詳而言之，可用來表示本發明之觀點的該產生器多項式及該排列順序的範例代表，傾向不受限且可延伸至該產生器多項式及該排列順序的相等形式。
將可理解分別顯示在第1及7圖中的該傳送器及接收器係僅提供作為說明，且不傾向受限。例如，可理解該符號交錯器、相關於例如位元交錯器之解交錯器、映射器、及解映射器的位置可被改變。將可理解該交錯器及解交錯器的作用係不藉由其之相關位置而改變，然而該交錯器可被I/Q符號交錯來取代v位元向量。對應的改變可在該接收器中製作。因此，該交錯器及該解交錯器可在不同的資料類型上被操作，且可被置於描述在範例實施例中的不同位置。
如上述，該交錯器的該等排列碼及產生器多項式，其已被參照一特定模式的實行而描述，可藉由依照模式之載波的數量來改變該預定最大許可位址而同等地被施用至其他模式。
依照一接收器的實行，包含一資料處理設備可操作以將接收自正交分頻多工OFDM符號的一預定數量之副載波訊號的資料符號給映射至一輸出資料串流中。
如上所述，本發明之實施例以諸如DVB-T、DVB-T2、及DVB-H的DVB標準而找到應用。例如，本發明的實施例可被使用在依照該DVB-T2標準而操作的傳送器或接收器中，該DVB-T2標準依照ETSI標準EN 302 755而指明，雖然可理解本發明不受限於DVB之應用且可被延伸至固定、可攜兩者之用於傳送或接收的其他標準。在本發明之其他範例實施例中，可以已知DVB-C2之纜線傳送而找到應用。
除了上述之範例實施例及定義在附加之申請專利範圍的發明之外，其他實施例可提供一資料處理設備可操作以將欲通訊的輸入符號映射至一正交分頻多工(OFDM)符號之一預定數量的副載波訊號上。該預定數量的副載波訊號對應一調變模式，且該等輸入符號包含奇資料符號及偶資料符號。該資料處理設備包含一交錯器可操作以執行可將奇輸入資料符號交錯之該等副載波訊號上的一第一交錯處理以及可將偶輸入資料符號交錯之該等副載波訊號上的一偶交錯處理，該第一奇交錯處理及偶交錯處理，其將用於映射至該等OFDM副載波訊號上的該等資料符號讀入且讀出至一交錯器記憶體，該讀入與該讀出之順序不同使得當奇符號讀取自該記憶體之一位置之時一偶符號可被寫入方才被讀取的位置，且當偶符號讀取自該記憶體的該位置之時，後續的奇符號可被寫入方才被讀取的該位置，依照奇交錯方式使得該奇交錯處理由該交錯器記憶體讀出及讀出奇資料符號，以及依照偶交錯方式使得該偶交錯處理由該交錯器記憶體讀出及讀出偶資料符號。當該調變模式係包含可藉由交錯器記憶體包容之副載波之全部數量的一半或少於一半的副載波訊號之時，該資料設備係操作以指定該交錯器記憶體的一部分作為一第二奇交錯處理，依照該第一，該第二奇交錯處理交錯該等偶輸入符號。
依照另一範例實施例，一資料處理設備係可操作以將愈通訊的輸入符號映射至一正交分頻多工(OFDM)符號之一預定數量的副載波訊號上。該預定數量的副載波訊號對應一調變模式且該等符號包含用於映射至一第一OFDM符號的第一資料符號及用於一第二OFDM符號的第二資料符號。該資料處理設備包含一交錯器可操作以執行一奇交錯處理，其在該等副載波訊號上交錯第一輸入資料符號，及一偶交錯處理，其在該等副載波訊號上交錯第二輸入資料符號，該奇交錯處理依照該第等一輸入資料符號的依序順序將該等第一輸入資料符號寫入一交錯記憶體且依照藉由一排列碼定義的一順序自該交錯器記憶體將該等第一資料符號讀出至該等副載波訊號上，該偶交錯處理依照藉由一排列碼定義的一順序將該等第二輸入資料符號寫入一交錯記憶體且依照依序順序自該交錯器記憶體將該等第二資料符號讀出至該等副載波訊號上，使得當一第一輸入資料符號被讀取自該交錯器記憶體的一位置之時一第二符號可被寫至方才讀取的位置，且當一第二符號被讀取自該交錯器記憶體的該位置之時，一後續第一符號可被寫至方才讀取的位置。當該調變模式係包含可被包容在該交錯器記憶體之副載波之全部數量之一半或少於一半數量的副載波之時，該資料設備係可操作以依照該奇交錯處理來交錯第一及第二輸入符號兩者。
另一範例實施例可提供用於將欲通訊的輸入符號映射至一正交分頻多工(OFDM)符號上之一預定數量之副載波訊號的方法。該方法包含將第一資料符號映射至一第一OFDM且將第二資料符號映射至一第二OFDM符號。
下列編號的條款定義本發明具體之特徵觀點及特徵：
1.一種用於交錯資料的資料處理設備，該設備包含：
一排列器，當一低密度同位檢查(LDPC)碼隻兩或更多碼位元被傳送作為一符號之時，在該LDPC碼上執行一排列處理以排列該LDPC碼的碼位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣之一任意列中對應於1之值之複數的碼位元不被併入相同的符號中。
2.一種用於交錯資料的資料處理設備，該設備包含：
一排列器，當一低密度同位檢查(LDPC)碼隻兩或更多碼位元被傳送作為一符號之時，在該LDPC碼上執行一排列處理以排列該LDPC碼的碼位元，
其中：該LDPC碼的該同位檢查矩陣包含對盈餘該LDPC碼之資訊位元的一資訊矩陣，該資訊矩陣具有一循環結構；以及
當該LDPC碼的碼位元在行方向中被寫至一儲存器，其中各LDPC碼的碼位元被儲存在列方向中以構成一符號，且然後在該列方向中由該儲存器讀出以構成一符號，該排列器執行行扭轉交錯作為該排列處理以改變一寫入位置，於該處該LDPC的碼位元開始在行方向中被寫入該儲存器的各行。
3.如第2條款之資料處理設備，其中該LDPC碼的該同位檢查矩陣包含對應於該LDPC碼之同位位元的一同位矩陣，其中該同位矩陣係通過行排列轉換成一虛擬循環結構，使得除了該同位矩陣之特定部份之外之該同位矩陣的一部分具有循環結構。
4.如第3條款之資料處理設備，其中該同位矩陣具有一步進結構且通過行排列被轉換成該虛擬循環結構。
5.如第4條款之資料處理設備，其中該LDPC碼係定義在DVB-S.2規格中的一LDPC碼。
6.如第5條款之資料處理設備，其中：當該LDPC碼的m個碼位元構成一符號，該LDPC碼具有N位元的碼長度，且b係一正整數之時，
該儲存器在列方向中儲存mb個位元且在該行方向儲存N/mb個位元；
該LDPC碼的碼位元在行方向中被寫至該儲存器，且然後在該列方向中由該儲存器讀取；以及
在該列方向中由該儲存器讀取的mb個碼位元構成b個符號。
7.如第6條款之資料處理設備，另包含：
用於在該LDPC碼上執行同位交錯的一同位交錯器，將該LDPC碼的同位位元交錯至不同的同位位元位置，
其中該排列器在該同位交錯的LDPC碼上執行該行扭轉交錯。
8.如第7條款之資料處理設備，其中當該LDPC碼之同位位元的數量M係依非質數值，P及q係該同位位元之數量M之除了1及M以外的兩個除數，使得該兩個除數P及q的乘積等於該同位位元之數量M，K係該LDPC碼之資訊位元的數量K，x係大於等於0且小於P的一整數，且y係大於等於0且小於q的一整數，
該同位交錯器將在同位位元中之第K+qx+y+1碼位元，包含該LDPC碼之第K+1至K+M碼位元，交錯至一K+Py+x+1碼位置。
9.如第6條款之資料處理設備，
其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800之一LDPC碼，
該m個碼位元係2個碼位元且該正整數b為1，
該LDPC碼的該2個碼位元被映射至依照一特定的調變方法所決定之4個訊號點之一者，以及
該儲存器在列方向具有用於儲存2×1個位元的2行及在行方向儲存64800/(2×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該2行之第一之寫入開始位置係在「0」之一位址，以及
該儲存器之該2行之第二之寫入開始位置係在「2」之一位址。
10.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係2個碼位元且該正整數b為2，
該LDPC碼的該兩個碼位元被映射至依照一特定的調變方法所決定之4個訊號點之一者，以及
該儲存器在列方向具有用於儲存2×2個位元的4行及在行方向儲存64800/(2×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該4行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該4行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該4行之第三之寫入開始位置係在「4」之一位址，以及
該儲存器之該4行之第四之寫入開始位置係在「7」之一位址。
11.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係4個碼位元且該正整數b為1，
該LDPC碼的該4個碼位元被映射至依照一特定的調變方法所決定之16個訊號點之一者，以及
該儲存器在列方向具有用於儲存4×1個位元的4行及在行方向儲存64800/(4×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該4行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該4行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該4行之第三之寫入開始位置係在「4」之一位址，以及
該儲存器之該4行之第四之寫入開始位置係在「7」之一位址。
12.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係4個碼位元且該正整數b為2，
該LDPC碼的該4個碼位元被映射至依照一特定的調變方法所決定之16個訊號點之一者，以及
該儲存器在列方向具有用於儲存4×2個位元的8行及在行方向儲存64800/(4×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該8行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該8行之第四之寫入開始位置係在「4」之一位址，
該儲存器之該8行之第五之寫入開始位置係在「4」之一位址，
該儲存器之該8行之第六之寫入開始位置係在「5」之一位址，
該儲存器之該8行之第七之寫入開始位置係在「7」之一位址，以及
該儲存器之該8行之第八之寫入開始位置係在「7」之一位址。
13.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係6個碼位元且該正整數b為1，
該LDPC碼的該6個碼位元被映射至依照一特定的調變方法所決定之64個訊號點之一者，以及
該儲存器在列方向具有用於儲存6×1個位元的6行及在行方向儲存64800/(6×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該6行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該6行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該6行之第三之寫入開始位置係在「5」之一位址，
該儲存器之該6行之第四之寫入開始位置係在「9」之一位址，
該儲存器之該6行之第五之寫入開始位置係在「10」之一位址，以及
該儲存器之該6行之第六之寫入開始位置係在「13」之一位址。
14.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係6個碼位元且該正整數b為2，
該LDPC碼的該6個碼位元被映射至依照一特定的調變方法所決定之64個訊號點之一者，以及
該儲存器在列方向具有用於儲存6×2個位元的12行及在行方向儲存64800/(6×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該12行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第五之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第六之寫入開始位置係在「4」之一位址，
該儲存器之該12行之第七之寫入開始位置係在「4」之一位址，
該儲存器之該12行之第八之寫入開始位置係在「5」之一位址，
該儲存器之該12行之第九之寫入開始位置係在「5」之一位址，
該儲存器之該12行之第十之寫入開始位置係在「7」之一位址，
該儲存器之該12行之第十一之寫入開始位置係在「8」之一位址，以及
該儲存器之該12行之第十二之寫入開始位置係在「9」之一位址。
15.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係8個碼位元且該正整數b為1，
該LDPC碼的該8個碼位元被映射至依照一特定的調變方法所決定之256個訊號點之一者，以及
該儲存器在列方向具有用於儲存8×1個位元的8行及在行方向儲存64800/(8×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該8行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該8行之第四之寫入開始位置係在「4」之一位址，
該儲存器之該8行之第五之寫入開始位置係在「4」之一位址，
該儲存器之該8行之第六之寫入開始位置係在「5」之一位址，
該儲存器之該8行之第七之寫入開始位置係在「7」之一位址，以及
該儲存器之該8行之第八之寫入開始位置係在「7」之一位址。
16.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係8個碼位元且該正整數b為2，
該LDPC碼的該8個碼位元被映射至依照一特定的調變方法所決定之256個訊號點之一者，以及
該儲存器在列方向具有用於儲存8×2個位元的16行及在行方向儲存64800/(8×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該16行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該16行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該16行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該16行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該16行之第五之寫入開始位置係在「2」之一位址，
該儲存器之該16行之第六之寫入開始位置係在「3」之一位址，
該儲存器之該16行之第七之寫入開始位置係在「7」之一位址，
該儲存器之該16行之第八之寫入開始位置係在「15」之一位址，
該儲存器之該16行之第九之寫入開始位置係在「16」之一位址，
該儲存器之該16行之第十之寫入開始位置係在「20」之一位址，
該儲存器之該16行之第十一之寫入開始位置係在「22」之一位址，
該儲存器之該16行之第十二之寫入開始位置係在「22」之一位址，
該儲存器之該16行之第十三之寫入開始位置係在「27」之一位址，
該儲存器之該16行之第十四之寫入開始位置係在「27」之一位址，
該儲存器之該16行之第十五之寫入開始位置係在「28」之一位址，以及
該儲存器之該16行之第十六之寫入開始位置係在「32」之一位址。
17.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係10個碼位元且該正整數b為1，
該LDPC碼的該10個碼位元被映射至依照一特定的調變方法所決定之1024個訊號點之一者，以及
該儲存器在列方向具有用於儲存10×1個位元的10行及在行方向儲存64800/(10×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該10行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該10行之第二之寫入開始位置係在「3」之一位址，
該儲存器之該10行之第三之寫入開始位置係在「6」之一位址，
該儲存器之該10行之第四之寫入開始位置係在「8」之一位址，
該儲存器之該10行之第五之寫入開始位置係在「11」之一位址，
該儲存器之該10行之第六之寫入開始位置係在「13」之一位址，
該儲存器之該10行之第七之寫入開始位置係在「15」之一位址，
該儲存器之該10行之第八之寫入開始位置係在「17」之一位址，
該儲存器之該10行之第九之寫入開始位置係在「18」之一位址，以及
該儲存器之該10行之第十之寫入開始位置係在「20」之一位址。
18.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係10個碼位元且該正整數b為2，
該LDPC碼的該10個碼位元被映射至依照一特定的調變方法所決定之1024個訊號點之一者，以及
該儲存器在列方向具有用於儲存10×2個位元的20行及在行方向儲存64800/(10×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該20行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該20行之第二之寫入開始位置係在「1」之一位址，
該儲存器之該20行之第三之寫入開始位置係在「3」之一位址，
該儲存器之該20行之第四之寫入開始位置係在「4」之一位址，
該儲存器之該20行之第五之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第六之寫入開始位置係在「6」之一位址，
該儲存器之該20行之第七之寫入開始位置係在「6」之一位址，
該儲存器之該20行之第八之寫入開始位置係在「9」之一位址，
該儲存器之該20行之第九之寫入開始位置係在「13」之一位址，
該儲存器之該20行之第十之寫入開始位置係在「14」之一位址，
該儲存器之該20行之第十一之寫入開始位置係在「14」之一位址，
該儲存器之該20行之第十二之寫入開始位置係在「16」之一位址，
該儲存器之該20行之第十三之寫入開始位置係在「21」之一位址，
該儲存器之該20行之第十四之寫入開始位置係在「21」之一位址，
該儲存器之該20行之第十五之寫入開始位置係在「23」之一位址，
該儲存器之該20行之第十六之寫入開始位置係在「25」之一位址，
該儲存器之該20行之第十七之寫入開始位置係在「25」之一位址，
該儲存器之該20行之第十八之寫入開始位置係在「26」之一位址，
該儲存器之該20行之第十九之寫入開始位置係在「28」之一位址，以及
該儲存器之該20行之第二十之寫入開始位置係在「30」之一位址。
19.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係12個碼位元且該正整數b為1，
該LDPC碼的該12個碼位元被映射至依照一特定的調變方法所決定之4096個訊號點之一者，以及
該儲存器在列方向具有用於儲存12×1個位元的12行及在行方向儲存64800/(12×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該12行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第五之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第六之寫入開始位置係在「4」之一位址，
該儲存器之該12行之第七之寫入開始位置係在「4」之一位址，
該儲存器之該12行之第八之寫入開始位置係在「5」之一位址，
該儲存器之該12行之第九之寫入開始位置係在「5」之一位址，
該儲存器之該12行之第十之寫入開始位置係在「7」之一位址，
該儲存器之該12行之第十一之寫入開始位置係在「8」之一位址，以及
該儲存器之該12行之第十二之寫入開始位置係在「9」之一位址。
20.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各11碼比例之碼長度N為64800位元之一LDPC碼，
該m個碼位元係12個碼位元且該正整數b為2，
該LDPC碼的該12個碼位元被映射至依照一特定的調變方法所決定之4096個訊號點之一者，以及
該儲存器在列方向具有用於儲存12×2個位元的24行及在行方向儲存64800/(12×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該24行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第二之寫入開始位置係在「5」之一位址，
該儲存器之該24行之第三之寫入開始位置係在「8」之一位址，
該儲存器之該24行之第四之寫入開始位置係在「8」之一位址，
該儲存器之該24行之第五之寫入開始位置係在「8」之一位址，
該儲存器之該24行之第六之寫入開始位置係在「8」之一位址，
該儲存器之該24行之第七之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第八之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第九之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第十之寫入開始位置係在「12」之一位址，
該儲存器之該24行之第十一之寫入開始位置係在「13」之一位址，
該儲存器之該24行之第十二之寫入開始位置係在「16」之一位址，
該儲存器之該24行之第十三之寫入開始位置係在「17」之一位址，
該儲存器之該24行之第十四之寫入開始位置係在「19」之一位址，
該儲存器之該24行之第十五之寫入開始位置係在「21」之一位址，
該儲存器之該24行之第十六之寫入開始位置係在「22」之一位址，
該儲存器之該24行之第十七之寫入開始位置係在「23」之一位址，
該儲存器之該24行之第十八之寫入開始位置係在「26」之一位址，
該儲存器之該24行之第十九之寫入開始位置係在「37」之一位址，
該儲存器之該24行之第二十之寫入開始位置係在「39」之一位址，
該儲存器之該24行之第二十一之寫入開始位置係在「40」之一位址，
該儲存器之該24行之第二十二之寫入開始位置係在「41」之一位址，
該儲存器之該24行之第二十三之寫入開始位置係在「41」之一位址，以及
該儲存器之該24行之第二十四之寫入開始位置係在「41」之一位址。
21.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係2個碼位元且該正整數b為1，
該LDPC碼的該2個碼位元被映射至依照一特定的調變方法所決定之4個訊號點之一者，以及
該儲存器在列方向具有用於儲存2×1個位元的2行及在行方向儲存16200/(2×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該2行之第一之寫入開始位置係在「0」之一位址，以及
該儲存器之該2行之第二之寫入開始位置係在「0」之一位址。
22.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係2個碼位元且該正整數b為2，
該LDPC碼的該兩個碼位元被映射至依照一特定的調變方法所決定之4個訊號點之一者，以及
該儲存器在列方向具有用於儲存2×2個位元的4行及在行方向儲存16200/(2×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該4行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該4行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該4行之第三之寫入開始位置係在「3」之一位址，以及
該儲存器之該4行之第四之寫入開始位置係在「3」之一位址。
23.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係4個碼位元且該正整數b為1，
該LDPC碼的該4個碼位元被映射至依照一特定的調變方法所決定之16個訊號點之一者，以及
該儲存器在列方向具有用於儲存4×1個位元的4行及在行方向儲存16200/(4×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該4行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該4行之第二之寫入開始位置係在「2」之一位址，
該儲存器之該4行之第三之寫入開始位置係在「3」之一位址，以及
該儲存器之該4行之第四之寫入開始位置係在「3」之一位址。
24.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係4個碼位元且該正整數b為2，
該LDPC碼的該4個碼位元被映射至依照一特定的調變方法所決定之16個訊號點之一者，以及
該儲存器在列方向具有用於儲存4×2個位元的8行及在行方向儲存16200/(4×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該8行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第四之寫入開始位置係在「1」之一位址，
該儲存器之該8行之第五之寫入開始位置係在「7」之一位址，
該儲存器之該8行之第六之寫入開始位置係在「20」之一位址，
該儲存器之該8行之第七之寫入開始位置係在「20」之一位址，以及
該儲存器之該8行之第八之寫入開始位置係在「21」之一位址。
25.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係6個碼位元且該正整數b為1，
該LDPC碼的該6個碼位元被映射至依照一特定的調變方法所決定之64個訊號點之一者，以及
該儲存器在列方向具有用於儲存6×1個位元的6行及在行方向儲存16200/(6×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該6行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該6行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該6行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該6行之第四之寫入開始位置係在「3」之一位址，
該儲存器之該6行之第五之寫入開始位置係在「7」之一位址，以及
該儲存器之該6行之第六之寫入開始位置係在「7」之一位址。
26.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係6個碼位元且該正整數b為2，
該LDPC碼的該6個碼位元被映射至依照一特定的調變方法所決定之64個訊號點之一者，以及
該儲存器在列方向具有用於儲存6×2個位元的12行及在行方向儲存16200/(6×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該12行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第五之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第六之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第七之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第八之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第九之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第十之寫入開始位置係在「6」之一位址，
該儲存器之該12行之第十一之寫入開始位置係在「7」之一位址，以及
該儲存器之該12行之第十二之寫入開始位置係在「7」之一位址。
27.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係8個碼位元且該正整數b為1，
該LDPC碼的該8個碼位元被映射至依照一特定的調變方法所決定之256個訊號點之一者，以及
該儲存器在列方向具有用於儲存8×1個位元的8行及在行方向儲存16200/(8×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該8行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該8行之第四之寫入開始位置係在「1」之一位址，
該儲存器之該8行之第五之寫入開始位置係在「7」之一位址，
該儲存器之該8行之第六之寫入開始位置係在「20」之一位址，
該儲存器之該8行之第七之寫入開始位置係在「20」之一位址，以及
該儲存器之該8行之第八之寫入開始位置係在「21」之一位址。
28.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係10個碼位元且該正整數b為1，
該LDPC碼的該10個碼位元被映射至依照一特定的調變方法所決定之1024個訊號點之一者，以及
該儲存器在列方向具有用於儲存10×1個位元的10行及在行方向儲存16200/(10×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該10行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該10行之第二之寫入開始位置係在「1」之一位址，
該儲存器之該10行之第三之寫入開始位置係在「2」之一位址，
該儲存器之該10行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該10行之第五之寫入開始位置係在「3」之一位址，
該儲存器之該10行之第六之寫入開始位置係在「3」之一位址，
該儲存器之該10行之第七之寫入開始位置係在「4」之一位址，
該儲存器之該10行之第八之寫入開始位置係在「4」之一位址，
該儲存器之該10行之第九之寫入開始位置係在「5」之一位址，以及
該儲存器之該10行之第十之寫入開始位置係在「7」之一位址。
29.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係10個碼位元且該正整數b為2，
該LDPC碼的該10個碼位元被映射至依照一特定的調變方法所決定之1024個訊號點之一者，以及
該儲存器在列方向具有用於儲存10×2個位元的20行及在行方向儲存16200/(10×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該20行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該20行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該20行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該20行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該20行之第五之寫入開始位置係在「2」之一位址，
該儲存器之該20行之第六之寫入開始位置係在「2」之一位址，
該儲存器之該20行之第七之寫入開始位置係在「2」之一位址，
該儲存器之該20行之第八之寫入開始位置係在「2」之一位址，
該儲存器之該20行之第九之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第十之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第十一之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第十二之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第十三之寫入開始位置係在「5」之一位址，
該儲存器之該20行之第十四之寫入開始位置係在「7」之一位址，
該儲存器之該20行之第十五之寫入開始位置係在「7」之一位址，
該儲存器之該20行之第十六之寫入開始位置係在「7」之一位址，
該儲存器之該20行之第十七之寫入開始位置係在「7」之一位址，
該儲存器之該20行之第十八之寫入開始位置係在「8」之一位址，
該儲存器之該20行之第十九之寫入開始位置係在「8」之一位址，以及
該儲存器之該20行之第二十之寫入開始位置係在「10」之一位址。
30.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係12個碼位元且該正整數b為1，
該LDPC碼的該12個碼位元被映射至依照一特定的調變方法所決定之4096個訊號點之一者，以及
該儲存器在列方向具有用於儲存12×1個位元的12行及在行方向儲存16200/(12×1)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該12行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該12行之第四之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第五之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第六之寫入開始位置係在「2」之一位址，
該儲存器之該12行之第七之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第八之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第九之寫入開始位置係在「3」之一位址，
該儲存器之該12行之第十之寫入開始位置係在「6」之一位址，
該儲存器之該12行之第十一之寫入開始位置係在「7」之一位址，以及
該儲存器之該12行之第十二之寫入開始位置係在「7」之一位址。
31.如第6條款之資料處理設備，其中當該LDPC碼係具有定義在DVB-S.2規格之各10碼比例之碼長度N為16200位元之一LDPC碼，
該m個碼位元係12個碼位元且該正整數b為2，
該LDPC碼的該12個碼位元被映射至依照一特定的調變方法所決定之4096個訊號點之一者，以及
該儲存器在列方向具有用於儲存12×2個位元的24行及在行方向儲存16200/(12×2)個位元，
該排列器決定此，
當沿著該儲存器之行方向之第一位置的一位址藉由「0」來代表，且沿著該儲存器之不同於該第一位置之一位址係藉由順序增加的整數來代表之時，
該儲存器之該24行之第一之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第二之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第三之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第四之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第五之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第六之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第七之寫入開始位置係在「0」之一位址，
該儲存器之該24行之第八之寫入開始位置係在「1」之一位址，
該儲存器之該24行之第九之寫入開始位置係在「1」之一位址，
該儲存器之該24行之第十之寫入開始位置係在「1」之一位址，
該儲存器之該24行之第十一之寫入開始位置係在「2」之一位址，
該儲存器之該24行之第十二之寫入開始位置係在「2」之一位址，
該儲存器之該24行之第十三之寫入開始位置係在「2」之一位址，
該儲存器之該24行之第十四之寫入開始位置係在「3」之一位址，
該儲存器之該24行之第十五之寫入開始位置係在「7」之一位址，
該儲存器之該24行之第十六之寫入開始位置係在「9」之一位址，
該儲存器之該24行之第十七之寫入開始位置係在「9」之一位址，
該儲存器之該24行之第十八之寫入開始位置係在「9」之一位址，
該儲存器之該24行之第十九之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第二十之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第二十一之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第二十二之寫入開始位置係在「10」之一位址，
該儲存器之該24行之第二十三之寫入開始位置係在「10」之一位址，以及
該儲存器之該24行之第二十四之寫入開始位置係在「11」之一位址。
32.如第5條款之資料處理設備，其中該LDPC碼通過四相移鍵控(QPSK)、16相正交幅度調變(16QAM)、64QAM、256QAM、1024QAM、或4096QAM調變來傳送。
33.如第2條款之資料處理設備，其中該LDPC碼係一準循環(QC)-LDPC碼，以及
其中，當該LDPC碼的碼位元被寫至儲存器，其中各LDPC碼的母位元被儲存在列方向及行方向中，在行方向中且然後在列方向中油該儲存器讀出以構成一符號，則該排列器執行行扭轉交錯做為該排列處理以改變一寫入開始位址，於該處該LDPC的碼位元開始在行方向中被寫入該儲存器的各行。
34.如第7條款之資料處理設備，其中該同位交錯器與該排列器被整體地建構。
35.一種用於一資料處理設備交錯資料的資料處理方法，該方法包含步驟，其導致該資料處理設備執行，當一低密度同位檢查(LDPC)碼被傳送作為一符號之時，在該LDPC碼上的一排列處理排列該LDPC碼的碼位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣的任意一列中對應於「1」之值的複數的碼位元不被併入至相同符號。
36.一種用於接收一低密度同位檢查(LDPC)碼的資料處理設備，該LDPC碼被交錯且傳送使得該LDPC碼之兩或更多碼位元構成一符號，該設備包含：
一反向排列處理作為藉由在一LDPC碼上執行一排列處理所獲得之一LDPC碼之排列處理的反向，以排列該LDPC碼的碼位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣的任意一列中對應於「1」之值的該LDPC碼之複數的碼位元不被併入至相同符號；以及
一LDPC解碼器在該反向排列處理已被執行於其上之該LDPC碼上執行LDPC解碼。
37.如第36條款之資料處理設備，其中該反向排列器在藉由在一LDPC碼上執行同位交錯所獲得之LDPC碼上執行反向排列處理，該LDPC碼依照包含對應於該LDPC碼之同位位元之一同位矩陣的一同位檢查矩陣來執行LDPC編碼而獲得，該同位矩陣具有一步進結構，使得該LDPC碼之一同位位元被交錯至一不同的同位位元位置且然後在該LDPC碼上執行一排列處理以排列該LDPC碼的碼位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣的任意一列中對應於「1」之值的該LDPC碼之複數的碼位元不被併入至相同符號，以及
其中該LDPC解碼器使用藉由一轉換的同位檢查矩陣來執行該LDPC碼的LDPC解碼，該反向排列處理已被執行於該LDPC碼且對應於該同位交錯的同位解交錯未被執行於該LDPC碼，該轉換的同位檢查矩陣藉由對應於該同位檢查矩陣上的該同位交錯來執行至少行排列而獲得。
38.一種用於一資料處理設備接收一低密度同位檢查(LDPC)碼的資料處理方法，該LDPC碼被交錯且傳送，使得兩或更多該LDPC碼的碼位元構成一符號，該方法包含下列步驟：
藉由該資料處理設備，執行作為藉由在一LDPC碼上執行一排列處理所獲得之一LDPC碼之排列處理的反向的反向排列處理，以排列該LDPC碼的碼位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣的任意一列中對應於「1」之值的該LDPC碼之複數的碼位元不被併入至相同符號；以及
在該反向排列處理已被執行於其上之該LDPC碼上執行LDPC解碼。
1．．．源編碼及多工
2．．．視頻編碼器
4．．．聲頻編碼器
6．．．資料編碼器
10．．．程式多工器
13．．．連接通道
20．．．多工器適應及能量分散區塊
21．．．前向誤差修正編碼器
22．．．位元交錯器
23．．．同位交錯器
24．．．行扭轉交錯器
25．．．解多工器
26．．．位元進入群集映射器
27．．．調變及框建立器
29．．．輸出通道
30．．．時間交錯器
31．．．通道
32．．．框建立器
33．．．符號交錯器
36．．．引導及嵌入訊號形成器
37．．．OFDM符號建立器區塊
38．．．OFDM調變器
40．．．保護插入處理器
42．．．類比轉換器
44．．．RF前端
49．．．記憶體
50．．．重新排序單元
52．．．解映射單元
53．．．解交錯器
54．．．解多工器
55．．．行扭轉解交錯器
56．．．LDPC解碼器
62．．．通道
64．．．資料通道
66．．．映射處理器
100．．．交錯器記憶體
102．．．位址產生器
104．．．通道
106．．．通道
108．．．通道
110．．．通道
111．．．控制線
124．．．交錯器記憶體
200．．．位移暫存器的階段
202．．．xor閘
210．．．排列電路
212．．．通道
214．．．通道
216．．．位址檢查電路
218．．．觸發電路
220．．．通道
224．．．控制單元
300．．．邊緣資料儲存記憶體
301．．．選擇器
302．．．檢查節點計算單元
303．．．循環位移電路
304．．．邊緣資料儲存記憶體
305．．．選擇器
306．．．接收資料記憶體
307．．．可變節點計算單元
308．．．循環位移電路
309．．．解碼字元計算單元
310．．．接收資料排列單元
311．．．解碼資料排列單元
340．．．解交錯器
341．．．寫入位址
344．．．讀出位址
346．．．寫入順序
348．．．讀出順序
401．．．匯流排
402．．．中央處理單元
403．．．唯讀記憶體
404．．．隨機存取記憶體
405．．．硬碟
406．．．輸出單元
407．．．輸入單元
408．．．通訊單元
409．．．驅動
410．．．輸入/輸出(IO)介面
411．．．可移除記錄媒體
500．．．天線
502．．．調諧器
504．．．類比轉數位轉換器
506．．．防護間距移除處理器
508．．．快速傅立葉轉換處理器
510．．．通道估計器及矯正
511．．．嵌入訊號解碼單元
512．．．解映射器
514．．．符號解交錯器
540．．．交錯器記憶體
542．．．位址產生器
544．．．輸入
601．．．交錯器記憶體
602．．．交錯器記憶體
710．．．交錯器記憶體的第一部分
712．．．交錯器記憶體的第二部分
現在，本發明的實施例將藉由僅以參照該等附圖的方式來描述，其中相似部件係提供以對應的參照數字，且其中：
第1圖係一編碼的(coded)OFDM傳送器，其可以例如該DVB-T2標準而被使用；
第2圖說明一LDPC碼之一範例的同位檢查矩陣H；
第3圖係一流程圖，說明用於解碼一LDPC碼的程序(procedure)；
第4圖說明一LDPC碼的一範例的同位檢查矩陣；
第5圖說明一同位檢查矩陣的一坦納圖(tanner graph)；
第6圖說明一可變節點；
第7圖說明一檢查節點；
第8圖係一概要區塊圖，說明一傳送器的一範例的組態；
第9圖說明一同位檢查矩陣；
第10圖說明一同位矩陣；
第11a及11b圖說明定義在DVB-S.2規格(specification)中之一LDPC碼及行重量(column weight)的一同位檢查矩陣；
第12a及12b圖說明16QAM之訊號點的一配置；
第13圖說明16QAM之訊號點的一配置；
第14圖說明16QAM之訊號點的一配置；
第15圖說明16QAM之訊號點的一配置；
第16a至16d圖說明一解多工器25的該操作；
第17a及17b圖說明說明一解多工器25的該操作；
第18圖說明用於一LDPC碼之解碼的一坦納圖；
第19a及19b圖說明說明具有一步進結構的一同位矩陣HT及對應於該同位矩陣HT 的一坦納圖；
第20圖說明對應於同位交錯被執行在該LDPC碼上之後的一LDPC碼的一同位檢查矩陣H的一同位矩陣HT ；
第21a及21b圖說明一轉換的同位檢查矩陣；
第22圖說明一行扭轉交錯器(column twist interleaver)24的該操作；
第23圖說明行扭轉交錯所需的該記憶體49的行數及寫開始位置(writing start position)的位址；
第24圖說明行扭轉交錯所需的該記憶體49的行數及寫開始位置(writing start position)的位址；
第25圖係一流程圖，說明一傳送程序；
第26a及26b圖說明在模擬中採用之一通訊路徑的一模型；
第27圖說明由模擬所獲得之多普勒頻率(Doppler frequency)fd及誤差率之間的關係；
第28圖說明由模擬所獲得之多普勒頻率(Doppler frequency)fd及誤差率之間的關係；
第29圖係一編碼的OFDM接收器的概要區塊圖，該OFDM接收器可被用於，例如該DVB-T2標準；
第30圖係一流程圖，說明一接收程序(reception procedure)；
第31圖說明一LDPC碼之一範例的同位檢查矩陣；
第32圖說明藉由在該同位檢查矩陣上執行列排列及行排列所獲得的一矩陣(轉換的同位檢查矩陣)；
第33圖說明被劃分成以5×5矩陣為單位的該轉換的同位檢查矩陣；
第34圖係一區塊圖，說明平行執行P節點計算之一解碼裝置的一範例組態；
第35圖顯示一LDPC解碼器56之一範例組態；
第36圖係一區塊圖，說明本發明所應用之一電腦的一實施例的一範例組態；
第37圖係顯示在第1圖中之該傳送器之部分的一概要區塊圖，其中一符號映射器(symbol mapper)及一框建立器(frame builder)說明一交錯器的該操作；
第38圖係顯示在第37圖中之該符號交錯器的一概要區塊圖；
第39圖係顯示在第37圖中之該交錯器記憶體及在該接收器中的該對應的符號解交錯器(symbol de-interleaver)的一概要區塊圖；
第40圖係顯示在第38圖中用於該32k模式之一位址產生器的一概要區塊圖；
第41(a)圖係一圖，說明使用顯示在第40圖中用於偶數符號的該位址產生器之一交錯器的結果，以及第41(b)圖係一圖，說明奇數符號的設計模擬結果，而第41(c)圖係一圖，說明使用用於偶數之一不同排列碼的一位址產生器的比較結果，以及第41(d)係用於奇數符號的一對應圖；
第42圖係在第29圖中出現之一符號解交錯器的一概要區塊圖；
第43(a)圖係一圖，說明使用顯示在第40圖中用於偶數OFDM符號的位址產生器之一交錯器的結果，以及第43(b)係一圖，說明奇數OFDM符號的結果。第43(a)及43(b)顯示副載波之該交錯輸出之距離的曲線圖，該副載波之該交錯輸出鄰近該交錯器輸入；
第44圖提供顯示在第38圖中之該符號交錯器的一概要區塊圖，說明僅依照一奇數交錯模式而執行交錯於其中的一操作模式；以及
第45圖提供線是在第42圖中之該符號解交錯器的一概要區塊圖，說明僅依照該奇數交錯模式而執行交錯於其中的該操作模式。
1．．．源編碼及多工
2．．．視頻編碼器
4．．．聲頻編碼器
6．．．資料編碼器
10．．．程式多工器
13．．．連接通道
20．．．多工器適應及能量分散區塊
21．．．前向誤差修正編碼器
22．．．位元交錯器
26．．．位元進入群集映射器
30．．．時間交錯器
31．．．通道
32．．．框建立器
33．．．符號交錯器
36．．．引導及嵌入訊號形成器
37．．．OFDM符號建立器區塊
38．．．OFDM調變器
40．．．保護插入處理器
42．．．類比轉換器
44．．．RF前端
46．．．天線

Claims (12)

  1. 一種資料處理設備，配置在操作中以從接收自一正交分頻多工(OFDM)符號之一預定數量之副載波訊號的資料符號來收回資料位元且形成一輸出位元串流，該資料處理設備包含：一符號解交錯器，可操作以將來自該等OFDM副載波訊號之該預定數量的資料符號讀入一符號交錯器記憶體，且將該等資料符號自該符號交錯器記憶體讀出至一輸出符號串流中以進行一映射，該讀出係與該讀入在一不同的順序中，該順序係由一組位址來決定，其作用係將該等資料符號從該等OFDM副載波訊號解交錯至該輸出符號串流中，一解映射單元，可操作以從該輸出符號串流的該等資料符號產生同位交錯的LDPC編碼資料位元，其係藉由將代表該等OFDM副載波訊號的一調變符號之該輸出符號串流的該等資料符號的各個轉換成對應於一調變方式的該等資料位元，一反向排列器，適用以執行一反向的排列處理以進行施加至該等同位交錯的LDPC編碼資料位元的一反向的排列處理來排列該等LDPC編碼資料位元，使得對應於一LDPC碼之資訊位元之一資訊矩陣之一任意列中之1之值之複數個該等LDPC編碼資料位元，其用來編碼該等資料位元，不被併入相同的符號；以及一LDPC解碼器，適用以在該反向的排列處理已執行 於其上之該等LDPC編碼資料位元上執行LDPC解碼，以形成該等輸出資料位元，其中該符號解交錯器包含：一位址產生器，可操作以產生該組位址，針對該等接收之各個資料符號產生一位址以指示該OFDM副載波訊號，藉此該接收之資料符號被映射至該輸出符號串流，該位址產生器包含：一線性回饋位移暫存器，包含一預定數量的暫存器級，且係可操作以依照一產生器多項式來產生一虛擬隨機位元順序，一排列電路，可操作以接收該等位移暫存器級的內容且依照一排列碼來排列在該等暫存器級中存在的該等位元，以形成該等OFDM副載波之一者的一位址，以及一控制單元，可與一位址檢查電路組合操作以當一產生的位址超過一預定最大有效位址之時再產生一位址，以及其中該預定最大有效位址係大約三萬兩千，該線性回饋位移暫存器具有十四個暫存器級，其具有用於該線性回饋位移暫存器之一的產生器多項式，且該排列碼依照下表以一額外的位元，由存在於該第n暫存器級Ri ' [n]中的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]：
  2. 如申請專利範圍第1項之資料處理設備，其中藉由該反向排列器在該LDPC編碼資料上所執行該反向的排列處理，具有將藉由在一傳送器中之一對應的排列器所執行之編碼資料位元的排列予以反向的一作用，該對應的排列器已針對依照一LDPC碼之一同位檢查矩陣執行LDPC編碼所獲得的LDPC編碼資料位元執行同位交錯，該同位檢查矩陣包含對應於該LDPC碼之同位位元的一同位矩陣，該同位矩陣具有一步進結構，使得該等LDPC編碼資料位元的一同位位元被交錯至不同的同位位元位置，且然後在該等LDPC編碼資料位元上執行一排列處理，以排列該等LDPC編碼資料位元的碼位元，使得對應於一資訊矩陣之一任意列中的1之值之LDPC碼的複數個LDPC編碼資料位元不被併入該相同符號，該資訊矩陣對應於該等LDPC編碼位元之資訊位元，且其中該LDPC解碼器在該反向的排列處理已執行於其上且對應於該同位交錯的同位解交錯未被執行於其上的LDPC碼上，使用藉由執行至少對應於在該同位檢查矩陣上之該同位交錯的行排列所獲得的一轉換的同位檢查矩陣，來執行LDPC解碼。
  3. 如申請專利範圍第1或2項之資料處理設備，其中該OFDM符號包含引導副載波，其被配置以運送已知符號，以及該預定最大有效位址係相依於在該OFDM符號中存在之該等引導副載波之數量。
  4. 如申請專利範圍第1或2項之資料處理設備，其中該符號交錯器記憶體被配置以針對偶OFDM符號以及針對奇OFDM符號，進行將該等接收的資料符號從該等副載波訊號至該輸出符號串流上的映射，針對該偶OFDM符號係藉由依照一序列順序將該等資料符號讀入且依照藉由該位址產生器所產生的該組位址由該符號交錯器記憶體讀出該等資料符號，針對該奇OFDM符號係依照該位址產生器所產生的該組位址將該等資料符號讀入該符號交錯器記憶體且依照一序列順序由該符號交錯器記憶體讀出該等資料符號。
  5. 一種接收器，用於從一正交分頻多工符號之一預定數量的副載波訊號來收回資料位元以形成一輸出位元串流，該接收器包含：一符號解交錯器，可操作以將來自該等OFDM副載波訊號的該預定數量的資料符號讀入一符號交錯器記憶體，且將該等資料符號自該符號交錯器記憶體讀出至一輸出符號串流中以進行一映射，該讀出係與該讀入在一不同的順序中，該順序係由一組位址來決定，其作用係將該等資料符號從該等OFDM副載波訊號解交錯至該輸出符號串流中，一解映射單元，可操作以從該輸出符號串流的該等資料符號產生同位交錯的LDPC編碼資料位元，其係藉由將代表該等OFDM副載波訊號的一調變符號之該輸出符號串流的該等資料符號的各個轉換成對應於使用的一調變方式 的該等資料位元，一反向排列器，適用以執行一反向的排列處理以進行施加至該同位交錯的LDPC編碼資料位元的一反向的排列處理來排列該等LDPC編碼資料位元，使得對應於一LDPC碼之資訊位元之一資訊矩陣之一任意列中之1之值之複數個該等LDPC編碼資料位元的碼位元，其用來編碼該等LDPC編碼資料位元，不被併入相同的符號；以及一LDPC解碼器，在該反向的排列處理已執行於其上之該等LDPC編碼資料位元上執行LDPC解碼，以形成輸出資料位元，其中該符號解交錯器包含：一位址產生器，可操作以產生該組位址，針對該等接收之各個資料符號產生一位址以指示該OFDM副載波訊號，藉此該接收之資料符號被映射至該輸出符號串流，該位址產生器包含：一線性回饋位移暫存器，包含一預定數量的暫存器級，且係可操作以依照一產生器多項式來產生一虛擬隨機位元順序，一排列電路，可操作以接收該等位移暫存器級的內容且依照一排列碼來排列在該等暫存器級中存在的該等位元，以形成該等OFDM副載波之一者的一位址，以及一控制單元，可與一位址檢查電路組合操作以在一產生的位址超過一預定最大有效位址之時再產生一位址，以及其中該預定最大有效位址係大約三萬兩千， 該線性回饋位移暫存器具有十四個暫存器級，其具有用於該線性回饋位移暫存器之一的產生器多項式，且該排列碼依照下表以一額外的位元，由存在於該第n暫存器級Ri ' [n ]中的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]：
  6. 如申請專利範圍第5項之接收器，其中該等資料位元已依照一數位視頻廣播標準在該等OFDM符號上被調變，該數位視頻廣播標準諸如數位視頻廣播地面、數位視頻廣播手持、數位視頻廣播地面2標準、或數位視頻廣播纜線2標準。
  7. 一種從接收自一正交分頻多工符號之一預定數量之副載波訊號的資料符號來收回資料位元以形成一輸出位元串流的方法，該方法包含：將來自該等OFDM副載波訊號之該預定數量的資料符號讀入一符號交錯器記憶體，將該等資料符號自該符號交錯器記憶體讀出至一輸出符號串流中以進行來自該OFDM符號之該等副載波訊號之該等資料符號的一解交錯，該讀出係與該讀入在一不同的順序中，該順序係由一組位址來決定，其作用係將該等資料符號從該等OFDM副載波訊號解交錯至該輸出符號串流中， 從該輸出符號串流的該等資料符號產生同位交錯的LDPC編碼資料位元，其係藉由將該等OFDM副載波訊號的一調變符號所代表之該等資料符號的各個轉換成依照一調變方式的該等交錯的編碼資料位元，執行一反向的排列處理以進行施加至該等同位交錯的LDPC編碼資料位元的一反向的排列處理來排列該等LDPC編碼資料位元，使得對應於該LDPC碼之資訊位元之一資訊矩陣之一任意列中之1之值之複數個該等LDPC編碼資料位元不被併入相同的符號，以及在該反向的排列處理已執行於其上之該等LDPC編碼資料位元上執行LDPC解碼，以形成該輸出資料位元，其中該符號交錯器記憶體的該讀入以及該符號交錯器記憶體的該讀出包含：產生該組位址，針對該等接收之各個資料符號產生一位址以指示該OFDM副載波訊號，藉此該接收之資料符號被映射至該輸出符號串流，該產生該組位址包含：使用一線性回饋位移暫存器，其包含一預定數量的暫存器級，以依照一產生器多項式來產生一虛擬隨機位元順序，使用一排列電路，以接收該等位移暫存器級的內容且依照一排列碼來排列存在於該等暫存器級中的該等位元以形成一位址，以及當一產生的位址超過一預定最大有效位址之時再產生一位址，該預定最大有效位址係大約三萬兩千， 該線性回讀位移暫存器具有十四個暫存器級，其具有用於該線性回饋位移暫存器之一的產生器多項式，且該排列碼依照下表以一額外的位元，由存在於該第n暫存器級Ri ' [n]中的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]：
  8. 如申請專利範圍第7項之方法，其中在該交錯的LDPC編碼資料上所執行之該反向的排列處理，具有將藉由依照該LDPC碼的一同位檢查矩陣執行LDPC編碼所獲得之該同位交錯的LDPC編碼位元的排列予以反向的一作用，該同位檢查矩陣包含對應於LDPC碼之同位位元的一同位矩陣，該同位矩陣具有一步進結構，使得該LDPC碼的一同位位元被交錯至不同的同位位元位置，且然後在該等LDPC編碼資料位元上執行一排列處理，以排列該等LDPC編碼資料位元的碼位元，使得對應於一資訊矩陣之一任意列中的1之值之該等LDPC編碼資料位元之複數個碼位元不被併入該相同符號，該資訊矩陣對應於該LDPC碼之資訊位元，且其中該LDPC編碼位元的LDPC解碼，該反向的排列處理已執行於其上且對應於該同位交錯的同位解交錯未被執行於其上，係使用藉由執行至少對應於在該同位檢查矩陣上之該同位交錯的行排列所獲得的一轉換的同位檢查矩陣。
  9. 如申請專利範圍第7或8項之方法，其中該OFDM符號包含引導副載波，其被配置以運送已知符號，以及該預定最大有效位址係相依於在該OFDM符號中存在之該等引導副載波的數量。
  10. 如申請專利範圍第7或8項之方法，其中該讀入至及讀出自該符號交錯器記憶體包含：針對偶OFDM符號，依照一序列順序將該等資料符號讀入且依照藉由該位址產生器所產生的該組位址由該符號交錯器記憶體讀出該等資料符號，以及針對奇OFDM符號，依照該位址產生器所產生的該組位址將該等資料符號讀入該符號交錯器記憶體且依照一序列順序由該符號交錯器記憶體讀出該等資料符號。
  11. 一種接收來自一正交分頻多工符號之一預定數量之副載波訊號的資料位元且形成一輸出位元串流的方法，該方法包含：將來自該等OFDM副載波訊號之該預定數量的資料符號讀入一符號交錯器記憶體，將該等資料符號自該符號交錯器記憶體讀出至一輸出符號串流中以進行來自該OFDM符號之該等副載波訊號之該等資料符號的一解交錯，該讀出係與該讀入在一不同的順序中，該順序係由一組位址來決定，其作用係將該等資料符號由該等OFDM副載波訊號解交錯至該輸出符號串流中，從該輸出符號串流的該等資料符號產生同位交錯的 LDPC編碼資料位元，其係藉由將該等OFDM副載波訊號的一調變符號所代表之該等資料符號的各個轉換成依照一調變方式的該等交錯的編碼資料位元，執行一反向的排列處理以進行施加至該等同位交錯的LDPC編碼資料位元的一反向的排列處理來排列該等LDPC編碼資料位元，使得對應於一資訊矩陣之一任意列中之1之值之該等LDPC編碼資料位元的複數個碼位元不被併入相同的符號，該資訊矩陣對應於該LDPC碼之資訊位元，以及在該反向的排列處理已執行於其上之該等LDPC編碼資料位元上執行LDPC解碼，以形成該等輸出資料位元，其中該符號交錯器記憶體該讀入及該符號交錯器記憶體的該讀出包含：產生該組位址，針對該等接收之各個資料符號產生一位址以指示該OFDM副載波訊號，藉此該接收之資料符號被映射至該輸出符號串流中，該產生該組位址包含：使用一線性回饋位移暫存器，其包含一預定數量的暫存器級，以依照一產生器多項式來產生一虛擬隨機位元順序，使用一排列電路，以接收該等位移暫存器級的內容且依照一排列碼來排列在該等暫存器級中存在的該等位元以形成一位址，以及在一產生的位址超過一預定最大有效位址之時再產生一位址，該預定最大有效位址係大約三萬兩千， 該線性回饋位移暫存器具有十四個暫存器級，其具有用於該線性回饋位移暫存器之一的產生器多項式，且該排列碼依照下表以一額外的位元，由存在於該第n暫存器級Ri ' [n]中的該位元來形成一用於該第i資料符號的十五位元位址Ri [n]：
  12. 如申請專利範圍第11項之方法，其中該等資料位元已依照一數位視頻廣播標準在該等OFMD符號上調變，該數位視頻廣播標準諸如數位視頻廣播地面、數位視頻廣播手持、數位視頻廣播地面2標準、或數位視頻廣播纜線2標準。
TW097141385A 2007-10-30 2008-10-28 資料處理設備及方法 TWI451702B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
GB0721271A GB2454195A (en) 2007-10-30 2007-10-30 Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
GB0721269.9A GB2454193B (en) 2007-10-30 2007-10-30 Data processing apparatus and method
GB0721270A GB2454194A (en) 2007-10-30 2007-10-30 Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver
GB0721272.3A GB2454196B (en) 2007-10-30 2007-10-30 Data processsing apparatus and method
GB0722645A GB2455071A (en) 2007-10-30 2007-11-19 Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode
GB0722728A GB2454267A (en) 2007-10-30 2007-11-20 DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise
JP2007304689 2007-11-26
JP2007304690 2007-11-26

Publications (2)

Publication Number Publication Date
TW200937870A TW200937870A (en) 2009-09-01
TWI451702B true TWI451702B (zh) 2014-09-01

Family

ID=40352807

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097141385A TWI451702B (zh) 2007-10-30 2008-10-28 資料處理設備及方法
TW097141384A TWI448087B (zh) 2007-10-30 2008-10-28 資料處理設備及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW097141384A TWI448087B (zh) 2007-10-30 2008-10-28 資料處理設備及方法

Country Status (9)

Country Link
US (2) US8179955B2 (zh)
EP (6) EP2056550B1 (zh)
JP (1) JP5048629B2 (zh)
KR (2) KR101518510B1 (zh)
CN (1) CN103560993B (zh)
DK (4) DK2056510T3 (zh)
ES (5) ES2562031T3 (zh)
PL (5) PL2056550T3 (zh)
TW (2) TWI451702B (zh)

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2454196B (en) * 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
US8885761B2 (en) 2003-03-25 2014-11-11 Sony Corporation Data processing apparatus and method
JP4887357B2 (ja) * 2006-03-20 2012-02-29 パナソニック株式会社 無線通信移動局装置およびランダムアクセス方法
CN101689865B (zh) * 2007-07-04 2012-10-24 Nxp股份有限公司 置乱式ldpc解码
GB2454318B (en) 2007-10-30 2012-10-17 Sony Corp Data processing apparatus and method
TWI497920B (zh) * 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
JP5273054B2 (ja) * 2007-11-26 2013-08-28 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法
TWI427937B (zh) * 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI390856B (zh) * 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
PL2091156T3 (pl) 2008-02-18 2014-01-31 Samsung Electronics Co Ltd Urządzenie i sposób do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości
TWI387212B (zh) * 2008-02-18 2013-02-21 Samsung Electronics Co Ltd 使用低密度同位檢查碼之通訊系統中用來將通道編碼與解碼的裝置及其方法
KR101623468B1 (ko) * 2008-03-03 2016-05-23 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
US8392786B2 (en) * 2008-05-07 2013-03-05 Broadcom Corporation LDPC coding systems for 60 GHz millimeter wave based physical layer extension
GB2460459B (en) * 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
ITTO20080472A1 (it) 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
US8276052B1 (en) 2009-01-20 2012-09-25 Marvell International Ltd. Iterative PRBS seed recovery using soft decisions
JP5344228B2 (ja) * 2009-03-26 2013-11-20 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
US8386904B2 (en) * 2009-04-29 2013-02-26 Adeptence, Llc High speed low density parity check codes encoding and decoding
US8352846B2 (en) * 2009-05-07 2013-01-08 Adeptence, Llc Method an apparatus for low density parity check codes encoding and decoding
WO2010142909A1 (fr) * 2009-06-09 2010-12-16 France Telecom Procede et dispositifs d'emission et reception de symboles multi porteuse
EP2282470A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data reception using low density parity check coding and constellation mapping
EP2282471A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data transmission using low density parity check coding and constellation mapping
ES2367745A1 (es) * 2009-10-07 2011-11-08 Sistemas Integrados De Servicios De Telecontrol S.L. Sistema de clasificación de señales de televisión.
US8223890B1 (en) * 2009-10-30 2012-07-17 The United States Of America As Represented By The Secretary Of The Army Asymptotically optimal modulation classification method for software defined radios
EP2323326A2 (en) 2009-11-06 2011-05-18 Electronics and Telecommunications Research Institute Terminal transmission apparatus for providing multimedia service via satellite communication link and method for providing multimedia service using the same
TWI415396B (zh) * 2009-11-23 2013-11-11 Nat Univ Tsing Hua 適用於根據里德-索羅門碼建立之低密度同位檢查碼的解碼器及解碼方法
TWI425519B (zh) * 2009-12-09 2014-02-01 Nat Chip Implementation Ct Nat Applied Res Lab 低複雜度低密度同位元檢查碼解碼器之記憶體配置方法及其解碼器結構
GB2469393C (en) 2010-04-22 2014-08-06 Cen Jung Tjhai Public encryption system using deliberatily corrupted codewords from an error correcting code
US9362955B2 (en) * 2010-09-10 2016-06-07 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US9240808B2 (en) * 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
EP2625813B1 (en) 2010-10-07 2017-05-31 Marvell World Trade Ltd. Tone reordering in a wireless communication system
JP5578617B2 (ja) 2010-10-18 2014-08-27 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、送信装置、受信方法および受信装置
US8443269B2 (en) * 2010-11-04 2013-05-14 Himax Media Solutions, Inc. System and method for handling forward error correction code blocks in a receiver
GB2473154B (en) * 2010-11-16 2011-06-15 Martin Tomlinson Public key encryption system using error correcting codes
US9203544B2 (en) * 2010-12-03 2015-12-01 Wuhan Research Institute Of Posts And Telecommunications Optical communication system, device and method employing advanced coding and high modulation order
JP5672489B2 (ja) * 2011-02-08 2015-02-18 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5703839B2 (ja) * 2011-02-28 2015-04-22 ソニー株式会社 送信装置、情報処理方法、プログラム、および送信システム
ITTO20110310A1 (it) * 2011-04-05 2012-10-06 Rai Radiotelevisione Italiana Metodo di elaborazione di segnali digitali e relativi sistemi di trasmissione e ricezione
EP2518923A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 2/5 and QAM constellations
EP2518922A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 1/3 and QAM constellations
EP2525498A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
GB2491377A (en) * 2011-05-31 2012-12-05 British Broadcasting Corp Method and apparatus for memory access in an interleaver
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2552043A1 (en) 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
US8971435B2 (en) 2011-07-25 2015-03-03 Blackberry Limited Multi-user communication using sparse space codes
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US8862960B2 (en) * 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8959365B2 (en) * 2012-07-01 2015-02-17 Speedtrack, Inc. Methods of providing fast search, analysis, and data retrieval of encrypted data without decryption
EP2879297B1 (en) 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
US9148676B2 (en) * 2012-12-04 2015-09-29 Sony Corporation Broadcast transition channel
CN103888399A (zh) * 2012-12-20 2014-06-25 中山大学深圳研究院 正交调幅软解映射方法
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
US9077378B2 (en) 2013-01-31 2015-07-07 Lsi Corporation Integrated-interleaved low density parity check (LDPC) codes
MX2015009839A (es) * 2013-02-08 2015-12-01 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
CN104969478B (zh) * 2013-02-08 2019-05-07 索尼公司 数据处理装置以及数据处理方法
WO2014123016A1 (ja) * 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
KR102091889B1 (ko) 2013-02-08 2020-04-14 소니 주식회사 데이터 처리 장치, 및 데이터 처리 방법
WO2014123018A1 (ja) 2013-02-08 2014-08-14 ソニー株式会社 データ処理装置、及びデータ処理方法
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US20140294124A1 (en) 2013-03-28 2014-10-02 Sony Corporation Transmitter and method of transmitting and receiver and method of detecting ofdm signals
EP2993793B1 (en) * 2013-05-02 2021-06-23 Sony Corporation Ldpc coded modulation in combination with 8psk and 16apsk
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
WO2014204181A1 (en) 2013-06-19 2014-12-24 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102002559B1 (ko) * 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
MX2016003228A (es) * 2013-09-20 2016-06-07 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102264832B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9658921B2 (en) * 2013-10-31 2017-05-23 Samsung Display Co., Ltd. Maximal transition hamming codes
JP6509890B2 (ja) * 2013-11-11 2019-05-08 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US9240916B2 (en) 2013-11-13 2016-01-19 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
EP3069517B1 (en) 2013-11-13 2019-01-09 LG Electronics Inc. Broadcast signal transmission method and broadcast signal transmission apparatus with deletion of null packets
US9379928B2 (en) 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
GB201320983D0 (en) * 2013-11-28 2014-01-15 Ibm Data encoding in solid-state storage apparatus
KR101781623B1 (ko) 2013-12-06 2017-09-25 엘지전자 주식회사 방송 신호 송수신 장치 및 방법
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
WO2015124107A1 (zh) * 2014-02-20 2015-08-27 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
CN104917587B (zh) * 2014-03-13 2018-08-14 钜泉光电科技(上海)股份有限公司 通信设备中的数据块交织和解交织方法及其装置
KR101776272B1 (ko) 2014-03-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
CN111200443B (zh) * 2014-03-19 2023-09-12 三星电子株式会社 发送设备及其交织方法
US10432228B2 (en) * 2014-03-27 2019-10-01 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 4096-symbol mapping, and bit interleaving method using same
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) * 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101785692B1 (ko) * 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9780808B2 (en) * 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) * 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
EP3151567A4 (en) 2014-05-28 2018-01-17 LG Electronics Inc. Broadcast signal transmission device, broadcast signal reception device, broadcast signal transmission method and broadcast signal reception method
US20160007354A1 (en) * 2014-07-07 2016-01-07 Qualcomm Incorporated Systems and methods for improved communication efficiency in high efficiency wireless networks
KR101807673B1 (ko) 2014-11-06 2017-12-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US9654145B1 (en) 2014-11-24 2017-05-16 Seagate Technology Llc Interleaving code-words
KR20160102500A (ko) 2014-12-08 2016-08-30 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR102240744B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
WO2016125968A1 (ko) 2015-02-06 2016-08-11 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR102287629B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287623B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287620B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287635B1 (ko) * 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287639B1 (ko) * 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102426771B1 (ko) * 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
US10326474B2 (en) * 2015-03-02 2019-06-18 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
US9692453B2 (en) 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9748975B2 (en) * 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9729174B2 (en) 2015-05-19 2017-08-08 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10340954B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10447428B2 (en) 2015-05-19 2019-10-15 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10439646B2 (en) * 2015-05-19 2019-10-08 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10075323B2 (en) * 2015-10-14 2018-09-11 Intel IP Corporation Interleaving and deinterleaving source data for single carrier modulation and coding schemes
US20170134126A1 (en) * 2015-11-06 2017-05-11 Qualcomm Incorporated System and method for encoding and decoding header data portion of a frame
US10277439B2 (en) * 2016-07-18 2019-04-30 Qualcomm Incorporated Dual stage channel interleaving for data transmission
EP3343801A1 (en) * 2016-12-30 2018-07-04 Eutelsat S.A. Method for protection of signal blockages in a satellite mobile broadcast system
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
WO2018218466A1 (zh) 2017-05-28 2018-12-06 华为技术有限公司 信息处理的方法和通信装置
CN110870207B (zh) * 2017-06-03 2022-05-10 华为技术有限公司 信息处理的方法和通信装置
CN108039937B (zh) * 2017-12-20 2021-01-08 北京数码视讯科技股份有限公司 基带处理中的资源优化方法、装置及电子设备
CN108897716B (zh) 2018-07-04 2022-07-01 合肥工业大学 通过存储器读写操作来缩减计算量的数据处理装置及方法
US10216567B1 (en) * 2018-08-22 2019-02-26 Avago Technologies International Sales Pte. Limited Direct parity encoder
US10778339B2 (en) * 2018-09-14 2020-09-15 Viasat, Inc. Systems and methods for creating in a transmitter a stream of symbol frames configured for efficient processing in a receiver
CN110308889B (zh) * 2019-05-14 2021-01-12 北京思朗科技有限责任公司 调制处理装置及方法
US11139830B2 (en) * 2020-01-28 2021-10-05 Qualcomm Incorporated Bit inversion for data transmission
CN111900959B (zh) * 2020-08-28 2021-06-15 无锡英迪芯微电子科技股份有限公司 一种基于线性反馈移位寄存器的时钟展频生成电路
CN112737711B (zh) * 2020-12-24 2023-04-18 成都戎星科技有限公司 一种基于自适应噪声基底估计的宽带载波检测方法
US20220385307A1 (en) * 2021-05-21 2022-12-01 Samsung Electronics Co., Ltd. Interleaver design and pairwise codeword distance distribution enhancement for turbo autoencoder
US11283516B1 (en) 2021-08-02 2022-03-22 Hubble Network Inc Multi spoke beamforming for low power wide area satellite and terrestrial networks
US11569904B1 (en) 2021-08-02 2023-01-31 Hubble Network Inc. Differentiating orthogonally modulated signals received from multiple transmitters at one or more antenna arrays
CN117560118B (zh) * 2024-01-12 2024-03-15 高拓讯达(北京)微电子股份有限公司 一种符号解码方法、装置、计算机设备及可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463256B1 (en) * 2003-03-25 2006-05-10 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB722553A (en) 1952-06-09 1955-01-26 Johannes Ditzel Improvements in or relating to feed or delivery devices for strip material
EP2302805B1 (en) 1995-02-01 2012-08-22 Sony Corporation Multi-channel transmission with interleaving through in-place addressing of RAM memory
US6353900B1 (en) * 1998-09-22 2002-03-05 Qualcomm Incorporated Coding system having state machine based interleaver
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6314534B1 (en) * 1999-03-31 2001-11-06 Qualcomm Incorporated Generalized address generation for bit reversed random interleaving
JP4505953B2 (ja) 2000-06-08 2010-07-21 ソニー株式会社 符号化装置及び符号化方法、並びに、復号装置及び復号方法
GB0110907D0 (en) * 2001-05-03 2001-06-27 British Broadcasting Corp Improvements in decoders for many carrier signals, in particular in DVB-T recievers
DK1529389T3 (en) * 2002-08-13 2016-05-30 Nokia Technologies Oy Symbol Interleaving
US7002900B2 (en) * 2002-10-25 2006-02-21 Qualcomm Incorporated Transmit diversity processing for a multi-antenna communication system
GB2454193B (en) 2007-10-30 2012-07-18 Sony Corp Data processing apparatus and method
GB2454196B (en) 2007-10-30 2012-10-10 Sony Corp Data processsing apparatus and method
US8179954B2 (en) 2007-10-30 2012-05-15 Sony Corporation Odd interleaving only of an odd-even interleaver when half or less data subcarriers are active in a digital video broadcasting (DVB) standard
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100505694B1 (ko) * 2003-07-09 2005-08-02 삼성전자주식회사 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법
JP2005051469A (ja) 2003-07-28 2005-02-24 Sony Corp 符号化装置および符号化方法、並びにプログラム
EP1575175B1 (en) 2004-03-10 2008-10-08 Telefonaktiebolaget LM Ericsson (publ) Address generator for an interleaver memory and a deinterleaver memory
US7165205B2 (en) 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
EP1771963A1 (en) * 2004-07-29 2007-04-11 Qualcomm Incorporated System and method for interleaving
US8527855B2 (en) 2004-08-16 2013-09-03 Koninklijke Philips N.V. Interleaving and parsing for MIMO-OFDM systems
KR100608913B1 (ko) * 2004-11-10 2006-08-09 한국전자통신연구원 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법
US7543197B2 (en) * 2004-12-22 2009-06-02 Qualcomm Incorporated Pruned bit-reversal interleaver
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
US7395461B2 (en) 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7657818B2 (en) 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
JP2007214783A (ja) 2006-02-08 2007-08-23 Kddi Corp 送信装置、受信装置及び伝送方法
US7681092B2 (en) 2006-04-11 2010-03-16 Sharp Laboratories Of America, Inc. Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system
JP4688841B2 (ja) 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
GB2454318B (en) 2007-10-30 2012-10-17 Sony Corp Data processing apparatus and method
PL2204002T3 (pl) 2007-10-30 2013-08-30 Sony Corp Urządzenie i sposób przetwarzania danych
TWI410055B (zh) 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI427937B (zh) 2007-11-26 2014-02-21 Sony Corp Data processing device and data processing method
TWI497920B (zh) 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
JP5273054B2 (ja) 2007-11-26 2013-08-28 ソニー株式会社 データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
TWI390856B (zh) 2007-11-26 2013-03-21 Sony Corp Data processing device and data processing method
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
US7945746B2 (en) * 2008-06-02 2011-05-17 Newport Media, Inc. Memory sharing of time and frequency de-interleaver for ISDB-T receivers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1463256B1 (en) * 2003-03-25 2006-05-10 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kenneth Andrews, Chris Heegard, and Dexter Kozen. "A theory of interleavers" Technical Report , Computer Science Department, Cornell University, June 1997. Andrew J. Blanksby, Chris J. Howland, "A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Code Decoder", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 3, MARCH 2002 *
Kenneth Andrews, Chris Heegard, and Dexter Kozen. "A theory of interleavers" Technical Report TR97-1634, Computer Science Department, Cornell University, June 1997. Andrew J. Blanksby, Chris J. Howland, "A 690-mW 1-Gb/s 1024-b, Rate-1/2 Low-Density Parity-Check Code Decoder", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 3, MARCH 2002 *

Also Published As

Publication number Publication date
TWI448087B (zh) 2014-08-01
CN103560993A (zh) 2014-02-05
JP2009153109A (ja) 2009-07-09
TW200937874A (en) 2009-09-01
ES2562031T3 (es) 2016-03-02
EP2405584A2 (en) 2012-01-11
TW200937870A (en) 2009-09-01
EP2405584B1 (en) 2016-04-06
DK2056550T3 (da) 2013-06-17
EP2403147A3 (en) 2012-08-08
ES2416356T3 (es) 2013-07-31
EP2056464A2 (en) 2009-05-06
US20090125780A1 (en) 2009-05-14
DK2056549T3 (da) 2013-02-04
JP5048629B2 (ja) 2012-10-17
EP2056464A3 (en) 2009-09-16
KR101518510B1 (ko) 2015-05-07
EP2403147B1 (en) 2016-01-06
KR101459152B1 (ko) 2014-11-07
CN103560993B (zh) 2017-06-06
US8351541B2 (en) 2013-01-08
EP2056549B1 (en) 2012-12-12
PL2056464T3 (pl) 2013-04-30
EP2056550A2 (en) 2009-05-06
DK2056510T3 (da) 2013-05-21
EP2405584A3 (en) 2012-08-08
ES2399157T3 (es) 2013-03-26
PL2056550T3 (pl) 2013-08-30
KR20090045101A (ko) 2009-05-07
EP2056464B1 (en) 2012-12-12
EP2056549A3 (en) 2009-09-16
PL2056549T3 (pl) 2013-04-30
US20120189079A1 (en) 2012-07-26
EP2056549A2 (en) 2009-05-06
ES2398851T3 (es) 2013-03-22
DK2056464T3 (da) 2013-02-18
EP2056510B1 (en) 2013-04-03
EP2056550B1 (en) 2013-04-24
EP2056550A3 (en) 2009-09-16
PL2403147T3 (pl) 2016-04-29
EP2056510A3 (en) 2009-09-16
EP2403147A2 (en) 2012-01-04
ES2407505T3 (es) 2013-06-12
PL2056510T3 (pl) 2013-08-30
US8179955B2 (en) 2012-05-15
EP2056510A2 (en) 2009-05-06
KR20090045096A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI451702B (zh) 資料處理設備及方法
KR102023300B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
TWI497920B (zh) Data processing device and data processing method
KR101474049B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
EP3148088B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
KR102023155B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
EP3148091B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 8/15 ldpc code of length 16200
KR102023299B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
EP3148090A1 (en) Data processing device and data processing method
EP3148084B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
KR20150116378A (ko) 데이터 처리 장치, 및 데이터 처리 방법
EP3148087B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
KR102023652B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20150116764A (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR102062378B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR101752331B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20190084044A (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
EP3148085B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 10/15 ldpc code of length 16200