TWI449326B - Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system - Google Patents

Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system Download PDF

Info

Publication number
TWI449326B
TWI449326B TW099136791A TW99136791A TWI449326B TW I449326 B TWI449326 B TW I449326B TW 099136791 A TW099136791 A TW 099136791A TW 99136791 A TW99136791 A TW 99136791A TW I449326 B TWI449326 B TW I449326B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
bias circuit
hemt
power supply
Prior art date
Application number
TW099136791A
Other languages
English (en)
Other versions
TW201138293A (en
Inventor
Masahiko Maruyama
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010040887A external-priority patent/JP2011176760A/ja
Priority claimed from JP2010191220A external-priority patent/JP4800433B1/ja
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201138293A publication Critical patent/TW201138293A/zh
Application granted granted Critical
Publication of TWI449326B publication Critical patent/TWI449326B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

偏壓電路、LNA、LNB、通訊用接收機、通訊用發送機及感測系統
本發明係關於一種對FET(Field Effect Transistor，場效電晶體)供給偏電壓之偏壓電路、LNA(Low Noise Amplifier，低雜訊放大器)、LNB(Low Noise Block converter，低雜訊降頻器)、通訊用接收機、通訊用發送機及感測系統，特別係關於一種用於衛星廣播接收用LNB之LNA中所用之HEMT(High Electron Mobility Transistor，高電子移動率電晶體)的偏壓電路。
又，本發明係關於一種可切換供給至FET之偏壓之接通、截斷的偏壓電路、LNA及LNB，特別係關於一種用以於偏壓之接通、截斷切換時保護衛星廣播接收用LNB之LNA中所用之HEMT的技術。
先前，衛星廣播，係自通訊衛星將Ku頻段(12 GHz~18 GHz)之細微之信號向每個家庭等之接收側發送。於接收側，藉由天線接收來自通訊衛星之信號後，利用LNB進行放大及降頻轉換，再傳送至調諧器。
此處，為良好地接收細微之信號，而於LNB中，對放大藉由天線接收之信號之LNA要求較低之NF(Noise Figure，雜訊度)。因此，通常於LNA中使用HEMT。HEMT之特徵在於可支援Ku頻段接收，且NF較低。為了將所用HEMT之LNA之增益及NF設計為期望值，而必需最佳化設計HEMT之汲極電壓與汲極電流。
對HEMT之汲極電流特性進行說明。圖19係用於說明HEMT之偏壓之電路圖。圖20係表示HEMT之閘極電壓與汲極電流之關係的圖表。
HEMT係具有相對閘極電壓VG之電壓值決定汲極電流ID之電流值的特性。例如，於將最佳之汲極電壓VD設計為2 V，將最佳之汲極電流ID設計為8 mA之情形時，如圖20所示，所需之閘極電壓VG則成為-0.4 V左右。由此，必需以同時獲得期望之汲極電壓VD與期望之汲極電流ID的方式，對LNA中所用之HEMT(FET)施加特定之偏壓。因此，藉由利用偏壓電路供給上述特定之偏壓，而於適當之動作點驅動HEMT。偏壓電路係自動地搜索決定如同同時滿足VD=2 V、及ID=8 mA般之-0.4 V左右之閘極電壓VG。
如上所述之以同時決定期望之汲極電壓與期望之汲極電流的方式自動控制地供給閘極電壓之偏壓電路，自先前以來已提出有多種。其中，作為基本之電路，存在有專利文獻1揭示之偏壓電路。
圖21係表示專利文獻1揭示之先前之HEMT偏壓電路500之構成的電路圖。HEMT偏壓電路500係用於源極端子接地之HEMT501之的偏壓電路。如圖21所示，HEMT偏壓電路500係包括雙極電晶體BIP501、射極側電阻元件RE、集極側電阻元件RC、電阻元件R501、以及電阻元件R502。
雙極電晶體BIP501之射極端子係連接於HEMT501之汲極端子，並且介以射極側電阻元件RE而連接於電源電壓VDD。雙極電晶體BIP501之集極端子係連接於HEMT501之閘極端子，並且介以集極側電阻元件RC而連接於負電源電壓VNEG。雙極電晶體BIP501之基極端子係介以電阻元件R501而連接於HEMT501之源極端子，並且介以電阻元件R502而連接於電源電壓VDD。
HEMT偏壓電路500，係將HEMT501組裝於負回饋迴路之中。藉此，HEMT501之汲極電壓VD與汲極電流ID變為以成為由下述式(1)及式(2)所示之近似式之方式自動決定之機制。
[數1]
上述各式中之各值如下所示。
VD ：汲極電壓VD之電壓值
ID ：汲極電流ID之電流值
VB ：基極電壓VB之電壓值
VBE ：基極、射極間電壓VBE之電壓值
VDD：電源電壓VDD之電壓值
RE ：射極側電阻元件RE之電阻值
R1 ：電阻元件R501之電阻值
R2 ：電阻元件R502之電阻值。
[先前技術文獻] [專利文獻]
[專利文獻1]日本公開專利公報「日本專利特開昭59-194522號公報(1984年11月5日公開)」
然而，先前之HEMT偏壓電路500存在以下四個問題：(1)溫度依存性、(2)電源電壓依存性、(3)來自電源電壓及負電源電壓之雜訊、(4)製造製程之限定。HEMT偏壓電路500，係即使周圍溫度或電源電壓變動，亦必需維持期望之汲極電壓及所期望之汲極電流。又，不得將電源中疊加之雜訊傳送至HEMT501之汲極端子及閘極端子。
(1)　溫度依存性
圖21所示之HEMT偏壓電路500為如下之機制，即利用雙極電晶體BIP501之基極、射極間電壓VBE之電位差，決定HEMT501之汲極電壓VD與汲極電流ID。因此，存在因周圍溫度而導致汲極電壓VD與汲極電流ID變化之問題。
基極、射極間電壓VBE係由下述式(3)及式(4)表示。
[數2]
上述各式中之各值係如下所示。
VBE ：基極、射極間電壓VBE之電壓值
k：玻耳茲曼常數
T：絕對溫度
q：基本電荷量
IC ：集極電流
b：比例常數
m：常數
Eg：矽之帶隙能量。
汲極電壓VD與汲極電流ID之溫度依存性可藉由分別以溫度T對式(1)及式(2)進行微分而獲得，且由下述式(5)及式(6)表示。
[數3]
此處，例如假定需要設定為ID=8 mA、VD=2 V、及VDD=3.3 V。此時，若將圖21之HEMT偏壓電路500之參數分別選定為R501=1 kΩ、R502=1.75 kΩ、及RE=50 Ω，並以VBE=0.8 V、Eg=1.12 eV、m=-3/2，計算式(5)及式(6)，則可獲得下述式(7)及式(8)。
[數4]
即，因100℃之溫度變化，汲極電壓VD下降約0.1 V，汲極電流ID增加約2 mA。尤其，汲極電流ID之溫度依存成為問題。若伴隨周圍溫度之上升，汲極電流ID增加，則會因HEMT501之發熱而導致溫度進一步上升。而且，汲極電流ID將據此進一步增加。隨後，產生熱量正回饋，直至穩定為散熱與發熱之熱平衡狀態為止。因此，產生HEMT偏壓電路500之周圍溫度必需保持較低之制約。
(2)　電源電壓依存性
LNA之輸出信號係由HEMT501之汲極電壓VD及閘極電壓VG決定。如上述式(1)及式(2)所示，可知圖21之HEMT偏壓電路500中之汲極電壓VD成為電源電壓VDD之1次函數，因此與電源電壓VDD之變動(相對於雜訊之變動)有較強之關聯性。
(3)　來自電源電壓及負電源電壓之雜訊
當電源電壓VDD或負電源電壓VNEG中包含雜訊時，PSRR(Power Supply Rejection Ratio，電源拒斥比)變得較為重要。PSRR係表示來自某一電源電壓(此處為電源電壓VDD及負電源電壓VNEG)之雜訊於關注之端子中衰減何種程度的指標。
(3-1)　對於電源電壓VDD之PSRR
為詳細地知悉汲極電壓VD及閘極電壓VG之對於電源電壓VDD之依存性，而必需瞭解小信號等效電路。因此，使用圖22表示圖21之HEMT偏壓電路500中之對於電源電壓VDD的PSRR。圖22係HEMT偏壓電路500之對於電源電壓VDD之小信號等效電路510。根據克希荷夫電流定律，而獲得下述式(9)及式(10)。
[數5]
上述各式中之各值如下所示。
gm：雙極電晶體BIP501之跨導
ge：雙極電晶體BIP501之集極、射極間電導
Gm：HEMT501之跨導
gds：HEMT501之汲極、源極間電導
VDD：電源電壓VDD之電壓值
VD ：汲極電壓VD之電壓值
VG ：閘極電壓VG之電壓值
VB ：基極電壓VB之電壓值
RE ：射極側電阻元件RE之電阻值
RC ：集極側電阻元件RC之電阻值。
而且，若利用電源電壓VDD將對汲極電壓VD及閘極電壓VG求解式(9)及式(10)之聯立一次方程式所得之結果進行微分，並以分貝表述，則如下述式(11)及式(12)所示，可知汲極電壓VD及閘極電壓VG之對於電源電壓VDD之PSRR。再者，計算過程中過小之項係進行近似處理，而將式簡化。
[數6]
根據式(11)及式(12)，可知電源電壓VDD之雜訊大致未衰減地傳送至汲極電壓VD及閘極電壓VG。
繼而，確認該衰減量對LNA而言是否充分。例如，假定實際需要設計為ID=8 mA、VD=2 V、及VDD=3.3 V。此時，於設定為Gm=50 mS、R501=1 kΩ、R502=1.75 kΩ、及RE=50 Ω之情形時，汲極電壓VD及閘極電壓VG之對於電源電壓VDD之PSRR變為如下述式(13)及式(14)所示。
[數7]
該值作為LNA用途而言較差，當電源電壓VDD中存在雜訊時成為問題。於該例之情形時，若將信號功率設為-90 dBm，則必需將負電源電壓VNEG中疊加之雜訊功率抑制為至少-90 dBm左右之極其微小之層級。
(3-2)　對於負電源電壓VNEG之PSRR
如圖20所示，HEMT之閘極電壓必需為負電壓。即，LNA中所用之HEMT需要正電源電壓及負電源電壓之兩電壓。
通常，設置於抛物面天線中之LNB係藉由同軸電纜而與電視機或錄影機連接，且自電視機或錄影機側經由同軸電纜而接收電源供給。此時接收供給之電源僅為正電壓之電源。因此，自正電源電壓使用電荷泵生成負電源電壓之情形較多。
圖23係表示負電壓產生電路520之構成之電路圖。圖24係表示負電壓VNEG之電壓波形之波形圖。
如圖23所示，負電壓產生電路520係藉由電荷泵電路而實現。電荷泵電路，係將脈衝狀之電壓施加至電容器521、522，並於兩個電容器521、522間進行電荷之充放電，藉此使輸出端子階段性地變為負電壓VNEG。負電壓VNEG之電壓波形係如圖24所示，成為於負DC電壓中疊加有脈衝狀之雜訊者。
於圖21之HEMT偏壓電路500中，為對HEMT501之閘極端子供給負電壓，而將圖23之負電壓產生電路520之輸出端子連接於VNEG端子。此時，若如圖24所示之負DC電壓中疊加的脈衝狀之雜訊漏出至HEMT501之閘極端子與汲極端子，則會發展成使LNA之輸出信號品質劣化之問題。
使用圖25表示圖21之HEMT偏壓電路500中之對於負電源電壓VNEG的PSRR。圖25係HEMT偏壓電路500之對於負電源電壓VNEG之小信號等效電路530。根據克希荷夫電流定律，而獲得下述式(15)及式(16)。
[數8]
上述各式中之各值係除了VNEG為負電源電壓VNEG之電壓值以外，與上述式(9)及式(10)相同。
而且，若利用負電源電壓VNEG將對汲極電壓VD及閘極電壓VG求解式(15)及式(16)之聯立一次方程式所得之結果進行微分，並以分貝表述，則如下述式(17)及式(18)所示，可知汲極電壓VD及閘極電壓VG之對於負電源電壓VNEG之PSRR。再者，計算過程中過小之項係進行近似處理，而將式簡化。
[數9]
根據式(17)及式(18)，可知負電源電壓VNEG之雜訊係經衰減而傳送至汲極電壓VD及閘極電壓VG。
繼而，確認該衰減量對LNA而言是否充分。例如，假定實際需要設計為ID=8 mA、VD=2 V、及VDD=3.3 V。此時，於設定為Gm=50 mS、R501=1 kΩ、R502=1.75 kΩ、RE=50 Ω、RC=40 kΩ、及gm=1 mS之情形時，汲極電壓VD及閘極電壓VG之對於電源電壓VDD之PSRR變為如下述式(19)及式(20)所示。
[數10]
該值作為LNA用途而言，無法稱為充分之衰減量。於該例之情形時，若將信號功率設定為-90 dBm，則必需將負電源電壓VNEG中疊加之雜訊功率抑制為至少-70 dBm左右之極其微小之層級。
(4)　製造製程之限定
於藉由單獨零件來實現圖21之HEMT偏壓電路500之情形時並未特別成為問題，但當需要藉由積體電路(IC，Integrated Circuit)來實現該HEMT偏壓電路500時，則存在製造製程受到限定之問題。
如圖21所示，為利用雙極電晶體BIP501之VBE電位差，控制HEMT501之汲極電壓VD與汲極電流ID，而需要PNP型之雙極電晶體。而於此情形時，例如廉價之CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)製程中，無法將先前之HEMT偏壓電路500積體化。
本發明係鑒於上述先前之問題研製而成者，其目的在於提供一種可實現
‧　溫度依存性之降低
‧　電源電壓依存性之降低
‧　電源電壓及負電壓中疊加之雜訊之充分衰減(即，對於電源電壓及負電壓之PSRR之改善)
‧　製造製程之選定自由度之提昇
之目標之偏壓電路、LNA、LNB、通訊用接收機、通訊用發送機，及感測系統。
為解決上述課題，本發明之偏壓電路之特徵在於：其係用於源極端子接地之放大用FET者，且包括兩電源型之差動放大器、第1電阻元件、第1基準電壓源、以及第2基準電壓源，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源。
根據上述構成，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，進而，差動放大器可無需特殊之製造製程而構成，因此可提昇製造製程之選定自由度。
本發明之偏壓電路之特徵在於：其係用於源極端子接地之放大用FET者，且包括單一電源型之差動放大器、第1基準電壓源、第2基準電壓源、第1電晶體、第1電阻元件、第2電阻元件、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述差動放大器係第1輸入端子連接於上述第2基準電壓源，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
根據上述構成，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，進而，差動放大器可無需特殊之製造製程而構成，因此可提昇製造製程之選定自由度。
本發明之偏壓電路之特徵在於：其係用於源極端子接地之放大用FET者，且包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、基準電壓源、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子介以上述第4電阻元件及上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而接地，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
根據上述構成，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，進而，差動放大器可無需特殊之製造製程而構成，因此可提昇製造製程之選定自由度。
為解決上述課題，本發明之LNA之特徵在於：其包括源極端子接地之放大用FET、及上述偏壓電路，且將上述放大用FET之閘極端子作為輸入端子，將上述放大用FET之汲極端子作為輸出端子。
為解決上述課題，本發明之LNB之特徵在於：其係將藉由天線而接收之信號放大及降頻轉換後傳送至後段者，且具備至少一個上述LNA作為將上述信號放大之LNA。
為解決上述課題，本發明之通訊用接收機之特徵在於包括：接收來自通訊通道之信號之接收裝置、以及作為將自上述接收裝置輸出之信號放大之LNA的上述LNA。
為解決上述課題，本發明之通訊用發送機之特徵在於包括：作為將發送之信號放大之LNA的上述LNA、以及將藉由上述LNA而放大之信號朝通訊通道發送之發送裝置。
為解決上述課題，本發明之感測系統之特徵在於包括：檢測對象物之變化，並生成對應於該檢測出之變化之信號的感測裝置；以及作為將自上述感測裝置輸出之信號放大之LNA的上述LNA。
本發明之偏壓電路之特徵在於：其係對將輸入信號放大之源極端子接地之放大用FET供給偏壓者，且包括兩電源型之差動放大器、第1電阻元件、第1開關、第2開關、第1基準電壓源、第2基準電壓源、以及負電源電壓源，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，負電源端子可藉由上述第1開關之切換而連接於上述負電源電壓源或地面，上述第1電阻元件係具有第1端子及第2端子，且該第1端子連接於上述放大用FET之汲極端子，該第2端子可藉由上述第2開關之切換而連接於上述第1基準電壓源或地面。
根據上述構成，差動放大器之負電源端子藉由第1開關之切換而連接於負電源電壓源，且，第1電阻元件之第2端子藉由第2開關之切換而連接於第1基準電壓源，於進行偏壓之供給時，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，進而，差動放大器可無需特殊之製造製程而構成，因此可提昇製造製程之選定自由度。
又，根據上述構成，可藉由第1開關及第2開關之切換之時序，而對放大用FET，控制對閘極端子施加及消除電壓之時序、以及對汲極端子施加及消除電壓之時序，以避免較大之貫通電流流動。
例如，於將偏壓之供給由截斷切換為接通時，藉由切換第1開關而將差動放大器之負電源端子之連接對象由地面切換為負電源電壓源後，藉由切換第2開關而將第1電阻元件之第2端子之連接對象由地面切換為第1基準電壓源。藉此，成為對放大用FET之閘極端子施加電壓後，對放大用FET之汲極端子施加電壓之順序。由此，於對放大用FET之閘極端子施加電壓起至對放大用FET之汲極端子施加電壓為止的期間內，放大用FET之通道中存在之載子減少，因此可使貫通電流難以流動。
又，於將偏壓之供給由接通切換為截斷時，藉由切換第2開關而將第1電阻元件之第2端子之連接對象由第1基準電壓源切換為地面後，藉由切換第1開關而將差動放大器之負電源端子之連接對象由負電源電壓源切換為地面。藉此，成為消除放大用FET之汲極端子之電壓後，消除放大用FET之閘極端子之電壓的順序。由此，於消除放大用FET之汲極端子之電壓起至消除放大用FET之閘極端子之電壓為止的期間內，放大用FET之閘極端子殘留有負電壓，因此可防止過剩之汲極電流流動。
因此，可防止將偏壓之供給由截斷切換為接通時、及將偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
本發明之偏壓電路之特徵在於：其係對將輸入信號放大之源極端子接地之放大用FET供給偏壓者，且包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、第1開關、第2開關、基準電壓源、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子以上述第4電阻元件及上述第5電阻元件之順序介以該等電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而連接於地面，上述第1電阻元件係具有第1端子及第2端子，且該第1端子連接於上述放大用FET之汲極端子，該第2端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係具有第3端子及第4端子，且該第3端子連接於上述放大用FET之閘極端子，該第4端子連接於上述負電源電壓源，上述第1開關係連接於上述放大用FET之閘極端子，且可藉由該第1開關之切換而使上述放大用FET之閘極端子連接於地面，上述第2開關係連接於上述第2電晶體之控制端子，且可藉由該第2開關之切換而使上述第2電晶體之控制端子連接於該第2電晶體之第1導通端子。
根據上述構成，藉由切換第1開關而將放大用FET之閘極端子與地面之連接斷開，且藉由切換第2開關而將第2電晶體之控制端子與第2電晶體之第1導通端子的連接斷開，於進行偏壓之供給時，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，進而，差動放大器可無需特殊之製造製程而構成，因此可提昇製造製程之選定自由度。
又，根據上述構成，藉由第1開關及第2開關之切換之時序，可對放大用FET，控制對閘極端子施加及消除電壓之時序、以及對汲極端子施加及消除電壓之時序，以避免較大之貫通電流流動。
例如，於將偏壓之供給由截斷切換為接通時，藉由切換第1開關而使放大用FET之閘極端子與地面之連接斷開後，藉由切換第2開關而使第2電晶體之控制端子與第2電晶體之第1導通端子的連接斷開。藉此，成為對放大用FET之閘極端子施加電壓後，對放大用FET之汲極端子施加電壓之順序。由此，於對放大用FET之閘極端子施加電壓起至對放大用FET之汲極端子施加電壓為止的期間內，放大用FET之通道中存在之載子減少，因此可使貫通電流難以流動。
又，於將偏壓之供給由接通切換為截斷時，藉由切換第2開關而將第2電晶體之控制端子連接於第2電晶體之第1導通端子後，藉由切換第1開關而將放大用FET之閘極端子連接於地面。藉此，成為消除放大用FET之汲極端子之電壓後，消除放大用FET之閘極端子之電壓的順序。由此，於消除放大用FET之汲極端子之電壓起至消除放大用FET之閘極端子之電壓為止的期間內，放大用FET之閘極端子殘留有負電壓，因此可防止過剩之汲極電流流動。
因此，可防止將偏壓之供給由截斷切換為接通時、及將偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
本發明之LNA之特徵在於：其包括將輸入信號放大之源極端子接地之放大用FET、以及上述偏壓電路，且上述放大用FET之閘極端子設置有輸入端子，上述放大用FET之汲極端子設置有輸出端子。
根據上述構成，由於具備上述偏壓電路，故可於適當之動作點驅動放大用FET，並且可獲得由偏壓電路產生之效果。
本發明之LNB之特徵在於：其係將藉由天線接收之信號放大及降頻轉換後傳送至後段者，且包括接收第1極化波，並將該第1極化波轉換為第1極化信號之第1極化天線；接收第2極化波，並將該第2極化波轉換為第2極化信號之第2極化天線；將上述第1極化信號放大之第1極化波用放大器；將上述第2極化信號放大之第2極化波用放大器；以及選擇接收上述第1極化波及上述第2極化波中之任一個極化波之極化波選擇器；且，上述第1極化波及上述第2極化波分別為水平極化波及垂直極化波、或者左旋圓極化波及右旋圓極化波，上述第1極化波用放大器及上述第2極化波用放大器係為上述LNA，且上述第1極化波用放大器及上述第2極化波用放大器係對應於自上述極化波選擇器輸出之表示接收上述第1極化波及上述第2極化波中之哪一個極化波的極化波選擇信號，分別切換上述第1開關及上述第2開關。
根據上述構成，由於具備上述LNA，故可使第1極化波用放大器及第2極化波用放大器之增益及NF最佳化，因此可良好地接收藉由第1極化天線及第2極化天線所接收之細微之信號。
如上所述，本發明之偏壓電路係用於源極端子接地之放大用FET者，且構成為包括兩電源型之差動放大器、第1電阻元件、第1基準電壓源、以及第2基準電壓源，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源。
又，本發明之偏壓電路係用於源極端子接地之放大用FET者，且構成為包括單一電源型之差動放大器、第1基準電壓源、第2基準電壓源、第1電晶體、第1電阻元件、第2電阻元件、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述差動放大器係第1輸入端子連接於上述第2基準電壓源，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
又，本發明之偏壓電路係用於源極端子接地之放大用FET者，且構成為包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、基準電壓源、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子介以上述第4電阻元件及上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而接地，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
根據上述各構成，而產生如下之效果：可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，差動放大器進而可無需特殊之製造製程而構成，因此一併產生能夠提昇製造製程之選定自由度之效果。
本發明之LNA係構成為包括源極端子接地之放大用FET、以及上述偏壓電路，且將上述放大用FET之閘極端子作為輸入端子，將上述放大用FET之汲極端子作為輸出端子。
因此，由於具備上述偏壓電路，而產生如下之效果：可於適當之動作點驅動放大用FET，並且可獲得由偏壓電路產生之效果。
本發明之LNB係將藉由天線接收之信號放大及降頻轉換後傳送至後段者，且構成為具備至少一個上述LNA作為將上述信號放大之LNA。
因此，由於具備上述LNA，而產生如下之效果：可使放大接收信號之放大器之增益及NF最佳化，因此可良好地接收由天線接收之細微之信號。
本發明之通訊用接收機係構成為包括接收來自通訊通道之信號之接收裝置、以及作為將自上述接收裝置輸出之信號放大之LNA的上述LNA。本發明之通訊用發送機係構成為包括作為將發送之信號放大之LNA的上述LNA、以及將藉由上述LNA而放大之信號朝通訊通道發送之發送裝置。本發明之感測系統係構成為包括檢測對象物之變化，並生成對應於該檢測出之變化之信號的感測裝置；以及作為將自上述感測裝置輸出之信號放大之LNA的上述LNA。
因此，由於具備上述LNA，而產生如下之效果：可使放大接收信號、發送信號、檢測信號之放大器之增益及NF最佳化，從而可適當地進行動作。
又，本發明之偏壓電路係構成為包括兩電源型之差動放大器、第1電阻元件、第1開關、第2開關、第1基準電壓源、第2基準電壓源、以及負電源電壓源，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，且負電源端子可藉由上述第1開關之切換而連接於上述負電源電壓源或地面，上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子可藉由上述第2開關之切換而連接於上述第1基準電壓源或地面。
進而，本發明之偏壓電路係構成為包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、第1開關、第2開關、基準電壓源、以及負電源電壓源，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子以上述第4電阻元件及上述第5電阻元件之順序介以該等電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而連接於地面，上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係具有第3端子及第4端子，該第3端子連接於上述放大用FET之閘極端子，該第4端子連接於上述負電源電壓源，上述第1開關係連接於上述放大用FET之閘極端子，且可藉由該第1開關之切換而使上述放大用FET之閘極端子連接於地面，上述第2開關係連接於上述第2電晶體之控制端子，且可藉由該第2開關之切換而使上述第2電晶體之控制端子連接於該第2電晶體之第1導通端子。
根據上述各構成，而產生如下之效果：於進行偏壓之供給時，可將放大用FET之汲極電流與汲極電壓同時設定為期望值，並消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，差動放大器進而可無需特殊之製造製程而構成，因此，一併產生能夠提昇製造製程之選定自由度之效果。
又，可藉由第1開關及第2開關之切換之時序，而對放大用FET，控制對閘極端子施加及消除電壓之時序、以及對汲極端子施加及消除電壓之時序，以避免較大之貫通電流流動。因此，產生如下之效果：可防止將偏壓之供給由截斷切換為接通時、及將偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
本發明之LNA係構成為包括放大輸入信號之源極端子接地之放大用FET、以及上述偏壓電路，且上述放大用FET之閘極端子設置有輸入端子，上述放大用FET之汲極端子設置有輸出端子。
因此，由於具備上述偏壓電路，而產生如下之效果：可於適當之動作點驅動放大用FET，並且可獲得由偏壓電路產生之效果。
本發明之LNB係構成為包括接收第1極化波，並將該第1極化波轉換為第1極化信號之第1極化天線；接收第2極化波，並將該第2極化波轉換為第2極化信號之第2極化天線；將上述第1極化信號放大之第1極化波用放大器；將上述第2極化信號放大之第2極化波用放大器；以及選擇接收上述第1極化波及上述第2極化波中之任一個極化波之極化波選擇器；且，上述第1極化波及上述第2極化波分別為水平極化波及垂直極化波、或者左旋圓極化波及右旋圓極化波，上述第1極化波用放大器及上述第2極化波用放大器係為上述LNA，且上述第1極化波用放大器及上述第2極化波用放大器係對應於自上述極化波選擇器輸出之表示接收上述第1極化波及上述第2極化波中之哪一個極化波的極化波選擇信號，分別切換上述第1開關及上述第2開關。
因此，由於具備上述LNA，而可使第1極化波用放大器及第2極化波用放大器之增益及NF最佳化，因此產生能夠良好地接收由第1極化天線及第2極化天線所接收之細微之信號之效果。
基於圖式對本發明之各實施形態進行如下說明。再者，各實施形態中所說明情況以外之構成係與上述實施形態相同。又，為便於說明而於各實施形態中，對具有與上述實施形態之圖式所示之構件同一之功能之構件，標註同一符號且省略其說明。
[實施形態1]
圖1係表示本實施形態之HEMT偏壓電路11之一構成例的電路圖。
本實施形態之HEMT偏壓電路11(偏壓電路)係用於源極端子4接地之HEMT1(放大用FET)之偏壓電路。如圖1所示，HEMT偏壓電路11係包括：運算放大器AMP1(兩電源型之差動放大器)、電阻元件RI(第1電阻元件)、第1基準電壓源VX、第2基準電壓源VY、以及負電源電壓源VNEG。
運算放大器AMP1係兩電源型之運算放大器，且構成為差動放大器。運算放大器AMP1之正電源端子及負電源端子係分別連接於電源電壓VDD及負電源電壓源VNEG。運算放大器AMP1之正輸入端子(非反相輸入端子)係連接於HEMT1之汲極端子3。運算放大器AMP1之負輸入端子(反相輸入端子)係連接於第2基準電壓源VY。運算放大器AMP1之輸出端子係連接於HEMT1之閘極端子2。
電阻元件RI係具有2個端子，且一端子連接於HEMT1之汲極端子3，另一端子連接於第1基準電壓源VX。
第1基準電壓源VX及第2基準電壓源VY係為產生正電壓之電壓源。第1基準電壓源VX及第2基準電壓源VY完全不受溫度T或電源電壓VDD之變動之影響。負電源電壓源VNEG係為產生負電源電壓(亦稱為負電源電壓VNEG)之電壓源。再者，電源電壓VDD係正電源電壓，且可與外部之其他構件共用。
HEMT偏壓電路11係將HEMT1組裝於運算放大器AMP1之負回饋迴路之中。藉此，HEMT1之汲極電壓VD與汲極電流ID變為以成為由下述式(21)及式(22)所示之近似式之方式自動決定之機制。
[數11]
上述各式中之各值如下所示。
VD ：汲極電壓VD之電壓值
ID ：汲極電流ID之電流值
VX ：第1基準電壓源VX之電壓值
VY ：第2基準電壓源VY之電壓值
RI ：電阻元件RI之電阻值。
亦即，藉由對運算放大器AMP1之輸入施加第2基準電壓源VY之基準電壓VY，而於HEMT1之汲極端子3中獲得特定之電壓VY。又，藉由將電阻元件RI插入至第1基準電壓源VX與HEMT1之汲極端子3之間，而使電阻元件RI之兩端產生基準電壓VX與基準電壓VY之電位差，由此獲得期望之汲極電流ID。
式(21)及式(22)並非溫度T或電源電壓VDD之函數，因此，HEMT1之汲極電壓VD與汲極電流ID不受該等之變動之影響。由此，HEMT偏壓電路11便可消除溫度依存性及電源電壓依存性。
又，自電源電壓VDD及負電源電壓VNEG至HEMT1之閘極端子2之PSRR變為與運算放大器AMP1之PSRR相等，因此可獲得極高之雜訊去除率。
進而，運算放大器AMP1可無需特殊之製造製程而構成。因此，於圖21所示之先前之HEMT偏壓電路500中需要PNP型雙極電晶體，但HEMT偏壓電路11中，電晶體之種類不限。由此，於HEMT偏壓電路11中，製造製程之選定之自由度變高，故可由CMOS製程或MOS製程、雙極製程、BiCMOS製程等各種製程製造積體電路。
但是，近年之運算放大器(差動放大器)係主流為單一電源。又，圖1所示之運算放大器AMP1存在需要隔著GND電位之正負之兩電源的缺點。
[實施形態2]
圖2係表示本實施形態之HEMT偏壓電路12之一構成例的電路圖。
本實施形態之HEMT偏壓電路12(偏壓電路)係用於源極端子接地之HEMT1之偏壓電路。如圖2所示，HEMT偏壓電路12係包括運算放大器AMP2(單一電源型之差動放大器、第1差動放大器)、電阻元件RI、第1基準電壓源VX、第2基準電壓源VY、負電源電壓源VNEG、P通道型MOSFET(以下，稱為PMOS電晶體)PMOS1(第1電晶體)、以及電阻元件RG(第2電阻元件)。
運算放大器AMP2係單一電源型之運算放大器，且構成為差動放大器。運算放大器AMP2之正電源端子係連接於電源電壓VDD。運算放大器AMP2之正輸入端子(非反相輸入端子、第1輸入端子)係連接於第2基準電壓源VY。運算放大器AMP2之負輸入端子(反相輸入端子、第2輸入端子)係連接於HEMT1之汲極端子。運算放大器AMP2之輸出端子係連接於PMOS電晶體PMOS1之閘極端子(控制端子)。
PMOS電晶體PMOS1之源極端子(第1導通端子)係連接於電源電壓VDD。PMOS電晶體PMOS1之汲極端子(第2導通端子)係連接於HEMT1之閘極端子。
電阻元件RG係具有2個端子，且一端子連接於HEMT1之閘極端子，另一端子連接於負電源電壓源VNEG。
HEMT偏壓電路12，係將HEMT1組裝於運算放大器AMP2之負回饋迴路之中。藉此，HEMT1之汲極電壓VD與汲極電流ID成為以達到由上述式(21)及式(22)所示之近似式之方式自動決定之機制。根據式(21)及式(22)，HEMT1之汲極電壓VD與汲極電流ID不受溫度T或電源電壓VDD之變動之影響，因此，HEMT偏壓電路12中可消除溫度依存性及電源電壓依存性。
<對於電源電壓VDD之PSRR>
其次，使用圖3表示藉由HEMT偏壓電路12而受到偏壓之HEMT1之汲極電壓VD及閘極電壓VG的對於電源電壓VDD之PSRR。圖3係圖2之HEMT偏壓電路12之對於電源電壓VDD的小信號等效電路13。根據克希荷夫電流定律，獲得下述式(23)及式(24)。
[數12]
上述各式中之各值如下所示。
gm：PMOS電晶體PMOS1之跨導
gp：PMOS電晶體PMOS1之汲極、源極間電導
Gm：HEMT1之跨導
gds：HEMT1之汲極、源極間電導
VDD：電源電壓VDD之電壓值
A2：運算放大器AMP2之DC增益
VD ：汲極電壓VD之電壓值
VG ：閘極電壓VG之電壓值
RI ：電阻元件RI之電阻值
RG ：電阻元件RG之電阻值。
而且，若利用電源電壓VDD將對汲極電壓VD及閘極電壓VG求解式(23)及式(24)之聯立一次方程式所得之結果進行微分，並以分貝表述，則如下述式(25)及式(26)所示，可知悉對於汲極電壓VD及閘極電壓VG之電源電壓VDD之PSRR。再者，計算過程中過小之項係進行近似處理，而將式簡化。
[數13]
藉由式(25)及式(26)，而知悉電源電壓VDD之雜訊經衰減後傳送至汲極電壓VD及閘極電壓VG。
繼而，確認該衰減量對LNA而言是否充分。例如，假定實際需要設計為ID=8 mA、VD=2 V、VDD=3.3 V、及A2=10000。此時，於設定為Gm=40 mS、RI=62.5 Ω之情形時，汲極電壓VD及閘極電壓VG之對於電源電壓VDD之PSRR變為如下述式(27)及式(28)所示
[數14]
該值係為對LNA而言充分之衰減量。可知例如將輸入至LNA中之信號功率設定為-90 dBm之情形時，即使電源電壓VDD中疊加有-20 dBm之雜訊功率，LNA亦可獲得良好之信號放大。
<對於負電源電壓VNEG之PSRR>
其次，使用圖4表示藉由HEMT偏壓電路12而受到偏壓之HEMT1之汲極電壓VD及閘極電壓VG的對於負電源電壓源VNEG之PSRR。
作為HEMT偏壓電路12之負電源電壓源VNEG，可使用圖23所示之負電壓產生電路520。於此情形時，對電阻元件RG之一端子連接圖23之負電壓產生電路520之輸出端子。但是，若負電源電壓源VNEG之負的DC電壓中疊加之脈衝狀雜訊漏出至HEMT之閘極端子與汲極端子，則會發展成為使LNA之輸出信號品質劣化之問題。
圖4係圖2之HEMT偏壓電路12之對於負電源電壓源VNEG之小信號等效電路14。根據克希荷夫電流定律，獲得下述式(29)及式(30)。
[數15]
上述各式中之各值係除了VNEG為負電源電壓VNEG之電壓值以外，與上述式(23)及式(24)相同。
而且，若利用負電源電壓VNEG將對汲極電壓VD及閘極電壓VG求解式(29)及式(30)之聯立一次方程式所得之結果進行微分，並以分貝表述，則如下述式(31)及式(32)所示，可知悉對於汲極電壓VD及閘極電壓VG之負電源電壓VNEG之PSRR。再者，計算過程中過小之項係進行近似處理，而將式簡化。
[數16]
根據式(31)及式(32)，可知負電源電壓VNEG之雜訊經衰減後傳送至汲極電壓VD及閘極電壓VG。
繼而，確認該衰減量對LNA而言是否充分。例如，假定實際需要設計為ID=8 mA、VD=2 V、VDD=3.3 V、及A2=10000。此時，於設定為Gm=40 mS、gm=1 mS、RI=62.5Ω、及RG=40 kΩ之情形時，汲極電壓VD及閘極電壓VG之對於電源電壓VDD之PSRR變為如下述式(33)及式(34)所示。
[數17]
該值係為對LNA而言充分之衰減量。於該例之情形時，若將信號功率設定為-90 dBm，則亦可容許負電源電壓VNEG中疊加之雜訊功率為+10 dBm之較大雜訊功率。
如上所述，於HEMT偏壓電路12中，汲極電壓VD及閘極電壓VG之對於電源電壓VDD及負電源電壓VNEG之PSRR充分變小。因此，可獲得極高之雜訊去除率。
[實施形態3]
圖5係表示本實施形態之HEMT偏壓電路15之一構成例的電路圖。
本實施形態之HEMT偏壓電路15(偏壓電路)具有如下之構成：將上述實施形態2之HEMT偏壓電路12之構成中的PMOS電晶體PMOS1更換為N通道型MOSFET(以下，稱為NMOS電晶體)NMOS1(第1電晶體)，且更換運算放大器AMP2之正輸入端子及負輸入端子之連接對象。
亦即，運算放大器AMP2之正輸入端子(第2輸入端子)係連接於HEMT1之汲極端子。運算放大器AMP2之負輸入端子(第1輸入端子)係連接於第2基準電壓源VY。運算放大器AMP2之輸出端子係連接於NMOS電晶體NMOS1之閘極端子(控制端子)。NMOS電晶體NMOS1之汲極端子(第1導通端子)係連接於電源電壓VDD。NMOS電晶體NMOS1之源極端子(第2導通端子)係連接於HEMT1之閘極端子。
如圖5所示，HEMT偏壓電路15成為與圖2所示之上述實施形態2之HEMT偏壓電路12大致相同的構造。由此，HEMT偏壓電路15於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與上述HEMT偏壓電路12大致相同之效果。
[實施形態4]
本實施形態之HEMT偏壓電路係具有將上述實施形態2之HEMT偏壓電路12之構成中的PMOS電晶體PMOS1更換為PNP型雙極電晶體之構成(未圖示)。PMOS電晶體PMOS1之源極端子、汲極端子、以及閘極端子分別對應於PNP型雙極電晶體之射極端子、集極端子、以及基極端子。本實施形態之HEMT偏壓電路成為與上述實施形態2之HEMT偏壓電路12大致相同的構造，且取得大致相同之效果。
[實施形態5]
本實施形態之HEMT偏壓電路係具有將上述實施形態3之HEMT偏壓電路15之構成中的NMOS電晶體NMOS1更換為NPN型雙極電晶體之構成(未圖示)。NMOS電晶體NMOS1之汲極端子、源極端子、以及閘極端子分別對應於NPN型雙極電晶體之集極端子、射極端子、以及基極端子。本實施形態之HEMT偏壓電路成為與上述實施形態3之HEMT偏壓電路15大致相同的構造，且取得大致相同之效果。
[實施形態6]
圖6係表示本實施形態之HEMT偏壓電路16之一構成例的電路圖。
本實施形態之HEMT偏壓電路16(偏壓電路)係用於源極端子接地之HEMT1之偏壓電路。如圖6所示，HEMT偏壓電路16係包括運算放大器AMP2、運算放大器AMP3(第2差動放大器)、電阻元件RI、電阻元件RG、電阻元件R1(第4電阻元件)、電阻元件R2(第5電阻元件)、電阻元件RR(第3電阻元件)、PMOS電晶體PMOS1、PMOS電晶體PMOS2(第2電晶體)、基準電壓源VREF、以及負電源電壓源VNEG。
於HEMT偏壓電路16中，來自上述實施形態1~5中所用之第1基準電壓源VX及第2基準電壓源VY之電壓係藉由包含運算放大器AMP3、PMOS電晶體PMOS2、電阻元件R2、電阻元件R1、以及電阻元件RR的電路而生成。
運算放大器AMP3之正輸入端子(第1輸入端子)係介以電阻元件R1及電阻元件R2而連接於PMOS電晶體PMOS2之汲極端子。運算放大器AMP3之負輸入端子(第2輸入端子)係連接於基準電壓源VREF。運算放大器AMP3之輸出端子係連接於PMOS電晶體PMOS2之閘極端子(控制端子)。
PMOS電晶體PMOS2之源極端子(第1導通端子)係連接於電源電壓VDD。PMOS電晶體PMOS2之汲極端子(第2導通端子)係以電阻元件R2、電阻元件R1、以及電阻元件RR之順序介以該等電阻元件而接地。
如此般，PMOS電晶體PMOS2、電阻元件R2、以及電阻元件R1組裝於運算放大器AMP3之負回饋迴路中。此處，將PMOS電晶體PMOS2之汲極端子與電阻元件R2之間的電位設為VX。將電阻元件R2與電阻元件R1之間之電位設為VY。將電阻元件R1與電阻元件RR之間之電位設為VZ。電位VX係相當於來自第1基準電壓源VX之電壓。電位VY係相當於來自第2基準電壓源VY之電壓。
運算放大器AMP2之正輸入端子係連接於電位VY、即電阻元件R2與電阻元件R1之間之路徑。電阻元件RI之另一端子係連接於電位VX、即PMOS電晶體PMOS2之汲極端子與電阻元件R2之間的路徑。
基準電壓源VREF係產生正電壓之電壓源。基準電壓源VREF完全不受溫度T或電源電壓VDD之變動之影響。
HEMT偏壓電路16形成有包含運算放大器AMP3之第1負回饋迴路、以及包含運算放大器AMP2之第2負回饋迴路。而且，HEMT偏壓電路16係使用該2個負回饋迴路，以使HEMT1之汲極電壓VD與汲極電流ID達到期望值的方式，自動地控制朝向HEMT1之閘極電壓VG。
<汲極電壓VD與汲極電流ID>
於HEMT偏壓電路16中，將HEMT1組裝於運算放大器AMP2之負回饋迴路之中。藉此，HEMT1之汲極電壓VD與汲極電流ID變為以成為由下述式(35)及式(36)所示之近似式之方式自動決定之機制。
[數18]
上述各式中之各值如下所示。
VD ：汲極電壓VD之電壓值
ID ：汲極電流ID之電流值
VREF：基準電壓源VREF之電壓值
RI ：電阻元件RI之電阻值
RR ：電阻元件RR之電阻值
R1 ：電阻元件R1之電阻值
R2 ：電阻元件R2之電阻值。
<汲極電壓VD與汲極電流ID之溫度依存性>
汲極電壓VD與汲極電流ID之溫度係數係藉由利用溫度T對式(35)及式(36)進行微分，而以下述式(37)及式(38)所示之方式求出。
[數19]
如式(37)及式(38)所示，汲極電壓VD與汲極電流ID之溫度係數變為零。由此，於HEMT偏壓電路16中，可完全消除溫度依存性。
<汲極電壓VD與汲極電流ID之電源電壓依存性>
汲極電壓VD與汲極電流ID之對於電源電壓VDD之變動係數係藉由利用電源電壓VDD對式(35)及式(36)進行微分，而以下述式(39)及式(40)所示之方式求出。
[數20]
如式(39)及式(40)所示，汲極電壓VD與汲極電流ID之對於電源電壓VDD之變動係數變為零。由此，於HEMT偏壓電路16中，可完全消除電源電壓依存性。
<對於電源電壓VDD之PSRR>
其次，對藉由HEMT偏壓電路16而受到偏壓之HEMT1之汲極電壓VD及閘極電壓VG之對於電源電壓VDD的PSRR進行說明。
上述表示對於電源電壓VDD之變動之依存性的式(39)及式(40)係利用電源電壓VDD對作為近似式之式(35)及式(36)進行微分所得者，因此並不嚴謹。當電源電壓VDD中疊加有雜訊時，為求出表示VD端子及VG端子中雜訊衰減達到何種程度之PSRR，通常係使用小信號等效電路來求出。但是，於圖6所示之HEMT偏壓電路16中，由於包含運算放大器AMP3之第1負回饋迴路、與包含運算放大器AMP2之第2負回饋迴路此2個負回饋迴路會相互影響，因此，小信號等效電路之分析變得極其煩雜。因此，為簡化分析，而個別地驗證2個負回饋迴路。
(第1負回饋迴路)首先，驗證包含運算放大器AMP3之第1負回饋迴路之輸出電位VX、VY、VZ受到電源電壓VDD之何種程度之影響。圖7係包含運算放大器AMP3之第1負回饋迴路之對於電源電壓VDD的小信號等效電路17。根據克希荷夫電流定律，獲得下述式(41)、式(42)、以及式(43)。[數21]
上述各式中之各值如下所示。gm：PMOS電晶體PMOS2之跨導gds：PMOS電晶體PMOS2之汲極、源極間電導A1：運算放大器AMP3之DC增益VDD：電源電壓VDD之電壓值VREF：基準電壓源VREF之電壓值VX ：電位VX之電壓值VY ：電位VY之電壓值VZ ：電位VZ之電壓值RR ：電阻元件RR之電阻值R1 ：電阻元件R1之電阻值R2 ：電阻元件R2之電阻值。
而且，若利用電源電壓VDD將對電位VX、VY、VZ求解式(41)、式(42)、以及式(43)之聯立一次方程式所得之結果進行微分，並以分貝表述，則如下述式(44)、式(45)、以及式(46)所示，可知悉對於電位VX、VY、VZ之電源電壓VDD之PSRR。再者，計算過程中過小之項係進行近似處理，而將式簡化。[數22]
藉由式(44)、式(45)、以及式(46)，而可知電源電壓VDD之雜訊經衰減後傳送至電位VX、VY、VZ中。繼而，確認該衰減量對電壓源而言是否充分。例如，假定實際需要設計為ID=8 mA、VD=2 V，VDD=3.3 V、及A1=10000。此時，於設定為RR=12 kΩ、R1=8 kΩ、及R2=5 kΩ之情形時，電位VX、VY、VZ之對於電源電壓VDD之PSRR變為如下述式(47)、式(48)、以及式(49)所示。[數23]
該值係為對電壓源而言充分之衰減量。(第2負回饋迴路)繼而，對包含運算放大器AMP2之第2負回饋迴路進行說明。
由式(47)、式(48)、以及式(49)所示之值於小信號方面可近似於地面位準。即，於包含運算放大器AMP2之第2負回饋迴路之小信號分析中，可使電位VX、VY、VZ端接於GND電位。由此，用於求出第2負回饋迴路中之HEMT1之汲極電壓VD及閘極電壓VG對於電源電壓VDD之PSRR之等效電路成為圖3所示之小信號等效電路13。因此，由於圖3之小信號等效電路13係上述實施形態2之HEMT偏壓電路12之等效電路，故而，HEMT1之汲極電壓VD及閘極電壓VG之對於電源電壓VDD的PSRR可獲得與實施形態2之HEMT偏壓電路12同等之效果。
<對於負電源電壓VNEG之PSRR>如上所述，於包含運算放大器AMP2之第2負回饋迴路之小信號分析中，可使電位VX、VY、VZ端接於GND電位。由此，對負電源電壓源VNEG而言之等效電路成為圖4所示之小信號等效電路14。因此，由於圖4之小信號等效電路14係上述實施形態2之HEMT偏壓電路12之等效電路，故而，HEMT1之汲極電壓VD及閘極電壓VG之對於負電源電壓VNEG的PSRR可獲得與實施形態2之HEMT偏壓電路12同等之效果。根據以上所述，於HEMT偏壓電路16中，汲極電壓VD及閘極電壓VG之對於電源電壓VDD及負電源電壓VNEG之PSRR充分變小。因此，可獲得極高之雜訊去除率。
[實施形態7]圖8係表示本實施形態之HEMT偏壓電路18之一構成例的電路圖。本實施形態之HEMT偏壓電路18(偏壓電路)係具有將上述實施形態6之HEMT偏壓電路16之構成中的電阻元件RR更換為恆定電流源IB之構成。藉由該構成，HEMT1之汲極電壓VD與汲極電流ID成為如下述式(50)及式(51)所示。[數24]
上述各式中之各值係除了IB為恆定電流源IB之電流值以外，與上述式(35)及式(36)相同。於積體電路中，可使2個電阻元件之電阻值之相對值變小。即，具有上述構成之HEMT偏壓電路18之優點在於，因汲極電流ID之式成為電阻值之比，故可減小電流變化程度。但是，於式(50)中，由於汲極電壓VD中存在R1項，因此，汲極電壓VD之變化程度仍然較大。根據式(50)及式(51)，可知藉由利用溫度T進行微分，而使汲極電壓VD與汲極電流ID之溫度係數變為零。由此，於HEMT偏壓電路18中，可完全消除溫度依存性。又，可知藉由利用電源電壓VDD對式(50)及式(51)進行微分，而使汲極電壓VD與汲極電流ID之對於電源電壓VDD之變動之係數變為零。由此，於HEMT偏壓電路18中，可完全消除電源電壓依存性。
進而，於HEMT偏壓電路18中，由於汲極電壓VD及閘極電壓VG之對於電源電壓VDD及負電源電壓VNEG之PSRR充分變小，因此可獲得極高之雜訊去除率。因此，HEMT偏壓電路18於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與圖6所示之上述實施形態6之HEMT偏壓電路16相同之效果。
[實施形態8]
圖9係表示本實施形態之HEMT偏壓電路19之一構成例的電路圖。本實施形態之HEMT偏壓電路19(偏壓電路)係具有上述實施形態7之HEMT偏壓電路18之構成中將電阻元件R1去除所得之構成。藉由該構成，HEMT1之汲極電壓VD與汲極電流ID變為如下述式(52)及式(53)所示。[數25]
具有上述構成之HEMT偏壓電路19之優點在於：若於汲極電壓VD中應用變化程度較小之基準電壓源VREF，且亦於恆定電流源IB中應用變化程度較小之電流源，則汲極電壓VD與汲極電流ID將大致不受製造製程之變化程度之影響。HEMT偏壓電路19係於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與圖6所示之上述實施形態6之HEMT偏壓電路16相同之效果。
[實施形態9]圖10係表示本實施形態之HEMT偏壓電路20之一構成例的電路圖。本實施形態之HEMT偏壓電路20(偏壓電路)係具有如下之構成：將上述實施形態6之HEMT偏壓電路16之構成中的PMOS電晶體PMOS1、PMOS2分別更換為NMOS電晶體NMOS1、NMOS2(第1電晶體、第2電晶體)，且更換運算放大器AMP2、OPAMP3之正輸入端子及負輸入端子之連接對象。
亦即，運算放大器AMP2之正輸入端子(第2輸入端子)係連接於HEMT1之汲極端子。運算放大器AMP2之負輸入端子(第1輸入端子)係連接於電位VY。運算放大器AMP2之輸出端子係連接於NMOS電晶體NMOS1之閘極端子。運算放大器AMP3之正輸入端子(第2輸入端子)係連接於基準電壓源VREF。運算放大器AMP3之負輸入端子(第1輸入端子)係介以電阻元件R1及電阻元件R2而連接於NMOS電晶體NMOS2之源極端子。運算放大器AMP3之輸出端子係連接於NMOS電晶體NMOS2之閘極端子(控制端子)。NMOS電晶體NMOS1之汲極端子(第1導通端子)係連接於電源電壓VDD。NMOS電晶體NMOS1之源極端子(第2導通端子)係連接於HEMT1之閘極端子。NMOS電晶體NMOS2之汲極端子係連接於電源電壓VDD。NMOS電晶體NMOS2之源極端子係以電阻元件R2、電阻元件R1、以及電阻元件RR之順序介以該等電阻元件而接地。
如圖10所示，HEMT偏壓電路20成為與圖6所示之上述實施形態6之HEMT偏壓電路16大致相同的構造。由此，HEMT偏壓電路20於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與上述實施形態6之HEMT偏壓電路16相同之效果。
[實施形態10]本實施形態之HEMT偏壓電路係具有將上述實施形態6之HEMT偏壓電路16之構成中的PMOS電晶體PMOS1、PMOS2分別更換為PNP型雙極電晶體之構成(未圖示)。本實施形態之HEMT偏壓電路成為與上述實施形態6之HEMT偏壓電路16大致相同之構造，且取得大致相同之效果。
[實施形態11]本實施形態之HEMT偏壓電路係具有將上述實施形態9之HEMT偏壓電路20之構成中的NMOS電晶體NMOS1、NMOS2分別更換為NPN型雙極電晶體之構成(未圖示)。本實施形態之HEMT偏壓電路成為與上述實施形態9之HEMT偏壓電路20大致相同之構造，且取得大致相同之效果。
[實施形態12]圖11係表示本實施形態之LNA50之一構成例的電路圖。如圖11所示，LNA50係具備HEMT1及HEMT偏壓電路51(偏壓電路)。LNA50係於HEMT1之閘極端子設置有LNA50之輸入部，且於HEMT1之汲極端子設置有LNA50之輸出部。HEMT偏壓電路51係具有將上述實施形態6之HEMT偏壓電路16之構成中的PMOS電晶體PMOS1、PMOS2更換為主動元件52、53(第1電晶體、第2電晶體)之構成。主動元件52、53係具有2個導通端子(圖中「1」「3」所示)與1個控制端子(圖中「2」所示)。主動元件52、53，係藉由對控制端子施加特定之電壓，而使2個導通端子間導通。由於僅包含主動元件52、53，故運算放大器AMP2、AMP3之輸入端子之正負之極性(符號)不限。
又，HEMT偏壓電路51係經積體化(積體電路化)而成(積體電路54)。於積體電路54中，設置有用以與基準電壓源VREF連接之VREF端子、用以與負電源電壓源VNEG連接之VNEG端子、用以與HEMT1之汲極端子之VD端子、以及用以與HEMT1之閘極端子連接之VG端子等。具備連接有HEMT偏壓電路51之HEMT1之LNA50係具有與上述實施形態6之HEMT偏壓電路16相同之構造，故於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與上述HEMT偏壓電路16相同之效果。再者，能夠用作主動元件52、53之電晶體可考慮PMOS電晶體、或者NMOS電晶體、NPN型雙極電晶體、PNP型雙極電晶體等，亦可組合該等電晶體。即，HEMT偏壓電路51既可為上述實施形態6、9~11之HEMT偏壓電路中之任一者，亦可為組合該等HEMT偏壓電路而成者。
又，於圖11中，使運算放大器AMP2、AMP3之輸入端子之正負之極性不確定的原因在於：由於運算放大器AMP2之正負之極性依存於主動元件52中所用之電晶體的極性，且同樣地，運算放大器AMP3之正負之極性依存於主動元件53中所用之電晶體的極性，因此對複數個組合一併進行論述。運算放大器AMP2、AMP3之各輸入端子(圖中由「1」「2」所示)之正負係根據主動元件52、53而定。如此般，於HEMT偏壓電路51中，僅應用於主動元件52、53之電晶體之組合數存在多種變化。又，HEMT偏壓電路51亦可以上述實施形態7、8所示之方式進行變形。進而，作為HEMT偏壓電路51，亦可應用上述實施形態1~5之HEMT偏壓電路。
[實施形態13]於上述實施形態12中，當將HEMT偏壓電路51積體化時，主動元件52之耐壓經常出現問題。其原因在於：主動元件52時常受到VDD-VG間之電壓。由於閘極電壓VG為負電壓，故VDD-VG間之電位差高於VDD-GND間之電位差。由此，若利用僅保證VDD-GND間之電位差之製造製程進行積體化，則可靠性方面出現問題。又，若假設電路之初期起動時或電路動作之切換時等，則亦可設想主動元件52中將過渡性受到VDD-VNEG間之電壓。於此情形時，亦由於負電源電壓VNEG為負電壓，而存在元件之可靠性方面出現問題的情形。因此，對於HEMT偏壓電路而言，期望解決該等問題。圖12係表示本實施形態之LNA60之一構成例的電路圖。如圖12所示，LNA60係不僅具有上述實施形態12之LNA50之構成，而且具有於HEMT偏壓電路51中具備電壓耐壓之保護元件61之構成。
保護元件61係插入至主動元件52與VG端子(即HEMT1之閘極端子)之間。作為保護元件61，例如圖13所示，可使用(a)電阻元件、(b)PMOS電晶體、(c)PNP型雙極電晶體等。由於具備保護元件61，而可於主動元件52之容許耐壓內驅動主動元件52。因此，LNA60係於溫度依存性、電源電壓依存性、以及各PSRR方面，可獲得與上述實施形態6之HEMT偏壓電路16相同之效果，除此以外，可具備優異之可靠性。
[實施形態14]對上述實施形態6~13之HEMT偏壓電路之VREF端子施加電位的電壓源必需為無溫度依存性及電源電壓依存性之電壓源。因此，表示有包含帶隙參考電路之電壓源，作為此種電壓源之一例。圖14係表示帶隙參考電路70之一構成例之電路圖。帶隙參考電路70係具有先前普通之構成。再者，普通之帶隙參考電路作為如圖14所示之電路構成而眾所周知，且作為可獲得無溫度依存性及電源電壓依存性之電壓(BGR電壓)之電壓源而眾所周知。可藉由將由帶隙參考電路70生成之帶隙電壓(BGR電壓)施加至HEMT偏壓電路71(偏壓電路)之VREF端子，而於將HEMT偏壓電路71應用於LNA時，進一步實現溫度依存性及電源電壓依存性之降低。
[實施形態15]上述實施形態1~14之HEMT偏壓電路均為適於積體化之電路。而且，於上述實施形態12中表示有積體電路54，作為一例。再者，上述實施形態12係自積體電路54中將基準電壓源VREF及負電源電壓源VNEG去除，但基準電壓源VREF及負電源電壓源VNEG亦可根據構成該電壓源之電路，而同樣容易地進行積體化。圖15係表示本實施形態之LNA80之一構成例的電路方塊圖。如圖15所示，於LNA80中，HEMT1自積體電路81受到偏壓。積體電路81係將HEMT偏壓電路82(偏壓電路)、基準電壓產生電路83、以及負電壓產生電路84積體化而成之電路。作為HEMT偏壓電路82，可應用上述任一個HEMT偏壓電路。作為基準電壓產生電路83，可應用上述實施形態14中所示之帶隙參考電路70。藉此，可藉由標準之CMOS製程或雙極製程等進行積體化。
作為負電壓產生電路84，可應用圖23所示之負電壓產生電路520。藉此，可僅藉由脈衝產生源、電容器、以及二極體構成負電壓產生電路84，因此無需特殊之製造製程，便可藉由CMOS製程或雙極製程等進行積體化。如此般，於LNA80中具備HEMT偏壓電路82、基準電壓產生電路83以及負電壓產生電路84作為積體電路81。藉此，可實現安裝面積及安裝成本之降低。
[實施形態16]圖16係表示本實施形態之LNB100之一構成例的方塊圖。如圖16所示，LNB100係包括饋電喇叭(feed horn)101(天線)、水平極化波用LNA104(LNA)、垂直極化波用LNA105(LNA)、2ndLNA106(LNA)、影像去除用BPF107、Ku頻段用放大器108、混頻器109、本地振盪器(local oscillator)110、低頻段(low band)用放大器111、本地頻率選擇器(local frequency selector)112、水平/垂直選擇器113、LNA-H用HEMT偏壓電路114(偏壓電路)、LNA-V用HEMT偏壓電路115(偏壓電路)、2ndLNA用HEMT偏壓電路116(偏壓電路)、負電壓產生電路117、帶隙參考電路118、電源調整器119、以及連接器120。LNB100係將由饋電喇叭101接收之信號放大及降頻轉換後，傳送至後段之電視機122或錄影機123者。
本實施形態中應關注之處係於LNB100中，使用上述實施形態之HEMT偏壓電路，作為用於利用HEMT之LNA之偏壓電路。即，作為LNA-H用HEMT偏壓電路114、LNA-V用HEMT偏壓電路115、以及2ndLNA用HEMT偏壓電路116，係採用上述實施形態中之任一個HEMT偏壓電路。藉此，LNB100可較先前進一步改善LNA部之溫度依存性、電源電壓依存性、以及各PSRR。以下，對LNB100之構成及動作進行簡單說明。自通訊衛星利用Ku頻段之載子所發送之電波信號係藉由饋電喇叭101內部之水平極化天線102(左旋圓極化天線)、或者垂直極化天線103(右旋圓極化天線)而轉換為電流。藉由水平極化天線102所轉換之電流係輸出至水平極化波用LNA104。藉由垂直極化天線103所轉換之電流係輸出至垂直極化波用LNA105。
水平極化波用LNA104及垂直極化波用LNA105，係將電流信號轉換為電壓信號後進行放大。然後，藉由2ndLNA106而將該等經放大之信號進一步放大後，輸出至影像去除用BPF107。由於對水平極化波用LNA104、垂直極化波用LNA105、以及2ndLNA106，要求極低之NF，因此使用HEMT。
影像去除用BPF107係將位於影像頻帶之信號等多餘之信號去除。接著，藉由Ku頻段用放大器108進一步進行放大後，輸出至混頻器109。由於Ku頻段用放大器108中，並不要求較低之NF，因此較少使用HEMT。混頻器109，係使來自Ku頻段用放大器108之信號與自本地振盪器110輸出之局部信號相乘，藉此轉換為L-BAND(1~2 GHz頻帶)之信號。接著，藉由L-BAND用放大器111進行放大，並且以75 Ω進行匹配，以驅動同軸電纜121。
LNB100係具備連接有同軸電纜121之連接器120。LNB100係介以同軸電纜121而與電視機122或錄影機123連接。再者，同軸電纜121具有下述四種作用。(1)將由LNB100接收之信號傳送至電視機122或錄影機123之作用。即，將L-BAND用放大器111之輸出信號傳送至電視機122或錄影機123之作用。
(2)自電視機122或錄影機123側，將用於驅動LNB100之功率傳送至LNB100之作用。所傳送之功率係供給至電源調整器119。用於驅動LNB100之功率傳送較高通常為18 V左右。因此，藉由電源調整器119進行降壓後，將經穩定化之電源電壓供給至LNB100內之各區塊。(3)　自電視機122或錄影機123側，將用於切換接收水平極化波(左旋圓極化波)信號及垂直極化波(右旋圓極化波)信號中之任一個極化波信號之切換信號傳送至LNB100的作用。所傳送之切換信號係供給至水平/垂直選擇器113。水平/垂直選擇器113係基於上述切換信號，驅動LNA-H用HEMT偏壓電路114、或者LNA-V用HEMT偏壓電路115。藉此，進行水平極化波用LNA104及垂直極化波用LNA105之偏壓電源之切換。(4)　將用於切換本地振盪器110之頻率之切換信號自電視機122或錄影機123側傳送至LNB100，以切換接收信號之頻帶之作用。所傳送之切換信號係供給至本地頻率選擇器112。本地頻率選擇器112係進行本地振盪器110之振盪頻率之切換，以使該振盪頻率成為判別選擇上述切換信號之本地頻率。
再者，LNB100係具備負電壓產生電路117及帶隙參考電路118，但根據需要而適當具備該等即可。又，於LNB100中存在複數個功能區塊。因此，亦可將LNA-H用HEMT偏壓電路114、LNA-V用HEMT偏壓電路115、以及2ndLNA用HEMT偏壓電路116與其他功能區塊之一部分、或者所有功能區塊積體化。藉由進行積體化，而使零件之安裝面積與安裝成本得以削減，從而於LNB100中可實現小型化、低成本化。
再者，圖16係表示Ku頻段用放大器108、混頻器109、本地振盪器110、低頻段用放大器111、本地頻率選擇器112、水平/垂直選擇器113、LNA-H用HEMT偏壓電路114、LNA-V用HEMT偏壓電路115、2ndLNA用HEMT偏壓電路116、負電壓產生電路117、以及帶隙參考電路118經積體化(積體電路124)之一例。
[實施形態17]圖17係表示本實施形態之通訊系統150之一構成例的方塊圖。如圖17所示，通訊系統150係以使發送機151(通訊用發送機)與接收機152(通訊用接收機)經由通訊通道153進行通訊之方式構成之系統。作為通訊通道153，有利用無線或有線、電磁耦合、光之情形等，其類別不限。發送機151係包括發送裝置154、LNA155、HEMT偏壓電路156(偏壓電路)、以及信號處理電路157。於發送機151中，LNA155將藉由信號處理電路157所處理之信號放大後，輸出至發送裝置154。發送裝置154因輸入有來自LNA155之信號而被驅動，從而使該信號經由通訊通道153發送至接收機152。LNA155係由HEMT偏壓電路156施加作為偏電壓之閘極電壓。
接收機152係包括接收裝置158、LNA159、HEMT偏壓電路160(偏壓電路)、以及信號處理電路161。於接收機152中，接收裝置158接收經由通訊通道153發送而來之信號，並將該信號輸出至LNA159。LNA159係將輸入之信號放大後輸出至信號處理電路161。LNA159係由HEMT偏壓電路160施加作為偏電壓之閘極電壓。作為發送機151之HEMT偏壓電路156、以及接收機152之HEMT偏壓電路160，係使用上述實施形態之HEMT偏壓電路。藉此，可構成較先前而言對於溫度變動及電源電壓變動更穩定，且藉由較高之PSRR而使電源雜訊去除性能較高之通訊系統150。
[實施形態18]圖18係表示本實施形態之感測系統170之一構成例的方塊圖。如圖18所示，感測系統170係包括感測裝置171、LNA172、HEMT偏壓電路173(偏壓電路)、以及信號處理電路174。感測裝置171係檢測對象物之變化，並生成對應於該檢測出之變化之信號者，但檢測之物理量之類別不限。於感測系統170中，LNA172將藉由感測裝置171檢測並生成之信號放大後輸出至信號處理電路174。LNA172係由HEMT偏壓電路173施加作為偏電壓之閘極電壓。作為HEMT偏壓電路173，係使用上述實施形態之HEMT偏壓電路。藉此，可構成較先前而言對於溫度變動及電源電壓變動更穩定，且藉由較高之PSRR而使電源雜訊去除性能較高之感測系統170。
以上，於上述實施形態1~18中，對用於HEMT之HEMT偏壓電路進行了說明。但是，上述HEMT偏壓電路並非限定於HEMT，亦可應用HEMT以外之電晶體。例如，一般可使用JFET(Junction field-effect transistor，接面場效電晶體)或者MOSFET、雙極電晶體等電晶體，從而可用作用於該HEMT之偏壓電路。當然使用HEMT之情形時效果尤佳，但即便使用其他電晶體，亦可獲得大致相同之效果。
[實施例]定量地且視覺地表示本發明之偏壓電路之效果。此處，作為一例，表示對上述實施形態6中說明之圖6之HEMT偏壓電路16與圖21所示之先前之HEMT偏壓電路500進行比較的結果。再者，以如下方式定義針對HEMT1、501之規格。(1)　設為VDD=3.3 V。(2)　供給至HEMT之汲極電壓係設為VD=2 V。(3)　供給至HEMT之汲極電流係設為ID=8 mA。又，以下係將圖6之HEMT偏壓電路16作為本實施例，將圖21之先前之HEMT偏壓電路500作為先前例進行說明。於圖26中，表示相對於溫度變化之(a)HEMT之汲極電壓、以及(b)HEMT之汲極電流的特性。於圖27中，表示表現圖26之值時之HEMT的汲極電壓與汲極電流之式。先前例係如上所述，汲極電壓與汲極電流均為溫度依存性較強。相對於此，根據本實施例，汲極電壓與汲極電流均為溫度依存性極小。
由此，本實施例係供給至HEMT之汲極電壓VD與汲極電流ID對於周圍溫度之依存性變得小於先前例。因此，當利用LNB時，即使於溫度狀態不同之狀況下，亦可穩定地保持LNA之NF或增益。
於圖28中，表示相對於電源電壓變化之(a)HEMT之汲極電壓、以及(b)HEMT之汲極電流的特性。先前例係如上所述，汲極電壓與汲極電流均為電源電壓依存性較強。相對於此，根據本實施例，汲極電壓與汲極電流均為電源電壓依存性極小。由此，本實施例係供給至HEMT之汲極電壓VD與汲極電流ID對於電源電壓之依存性變得小於先前例。因此，當利用LNB時，即使於電源電壓不同之狀況下，亦可穩定地保持LNA之NF或增益。於圖29中，表示相對於電源電壓VDD之(a)HEMT之汲極端子、以及(b)HEMT之閘極端子之PSRR的特性。於圖30中，表示表現圖29之值時之HEMT的汲極端子及閘極端子之PSRR之式。先前例係如上所述，汲極端子及閘極端子均為PSRR較高，且來自電源電壓VDD之雜訊之抑制比較差。相對於此，根據本實施例，相對於電源電壓VDD之汲極端子及閘極端子之PSRR極小。由此，本實施例係來自供給至HEMT之汲極端子及閘極端子之電源電壓VDD之雜訊相較先前例得到較強之抑制。即，來自電源電壓VDD之PSRR充分變小。因此，即使於電源電壓VDD中疊加有雜訊之狀況下，亦可良好地進行LNA中之信號放大。
於圖31中，表示相對於負電源電壓VNEG之(a)HEMT之汲極端子、以及(b)HEMT之閘極端子之PSRR的特性。於圖32中，表示表現圖31之值時之HEMT的汲極端子及閘極端子之PSRR之式。先前例係如上所述，汲極端子及閘極端子均為PSRR較高，且來自負電源電壓VNEG之雜訊之抑制比較差。相對於此，根據本實施例，相對於負電源電壓VNEG之汲極端子及閘極端子之PSRR極小。由此，本實施例係來自供給至HEMT之汲極端子及閘極端子之負電源電壓VNEG之雜訊相較先前例得到較強之抑制。即，來自負電源電壓VNEG之PSRR充分變小。因此，即使於負電源電壓VNEG中疊加有雜訊之狀況下，亦可良好地進行LNA中之信號放大。如上所述，根據本實施例之構成，可知能夠將HEMT之汲極電流ID與汲極電壓VD同時設定為期望值，並且可構成溫度依存性、電源電壓依存性較小且PSRR較佳之HEMT偏壓電路。
[實施形態19]於藉由上述技術所提供之HEMT偏壓電路中，可將HEMT之汲極電流與汲極電壓同時設定為期望值，並且消除溫度依存性及電源電壓依存性，且獲得極高之雜訊去除率。又，由於無需特殊之製造製程，因此可提昇製造製程之選定自由度。然而，為有效利用頻率資源，來自衛星廣播之信號電波係使用水平極化波及垂直極化波、或者左旋圓極化波及右旋圓極化波。而且，於接收該等極化波之LNB中，具備水平極化波(左旋圓極化波)天線、連接於該天線之水平極化波(左旋圓極化波)用LNA、垂直極化波(右旋圓極化波)天線、以及連接於該天線之垂直極化波(右旋圓極化波)用LNA。圖41係表示普通之LNB1100之構成的方塊圖。如圖41所示，LNB1100係包括具有水平極化天線1102(第1極化天線)及垂直極化天線1103(第2極化天線)之饋電喇叭1101、水平極化波用LNA1104(第1極化波用放大器)、垂直極化波用LNA1105(第2極化波用放大器)、LNA1106、影像去除濾波器1107、Ku頻段用放大器1108、混頻器1109、本地振盪器1110、IF用放大器1111、頻率選擇器1112、極化波選擇器1113、電源調整器1114、以及連接器1115。LNB1100係將藉由饋電喇叭1101所接收之信號放大及降頻轉換後，傳送至藉由同軸電纜1116而連接之後段之電視機1117或錄影機1118。再者，LNB1100係具備用於接收水平極化波及垂直極化波之構成，當然，亦可具備用於接收左旋圓極化波及右旋圓極化波之構成。即，只要使水平極化天線1102及水平極化波用LNA1104為左旋圓極化波用之構成，並使垂直極化天線1103及垂直極化波用LNA1105為右旋圓極化波用之構成即可。
自通訊衛星藉由Ku頻段之載子所發送之電波(水平極化波(第1極化波)及垂直極化波(第2極化波))係分別由饋電喇叭1101內部之水平極化天線1102或垂直極化天線1103進行接收，並轉換為電流信號。藉由水平極化天線1102轉換之電流信號(第1極化信號)係輸出至水平極化波用LNA1104。藉由垂直極化天線1103轉換之電流信號(第2極化信號)係輸出至垂直極化波用LNA1105。來自上述各天線之電流信號係藉由水平極化波用LNA1104及垂直極化波用LNA1105而轉換為電壓信號後進行放大。接著，經放大之信號係藉由LNA1106進一步放大後，輸出至影像去除濾波器1107。影像去除濾波器1107係將位於影像頻帶之信號等多餘之信號去除。繼而，來自影像去除濾波器1107之信號係藉由Ku頻段用放大器1108進一步放大後，輸出至混頻器1109。
混頻器1109，係使來自Ku頻段用放大器1108之信號藉由與自本地振盪器1110輸出之局部信號相乘，而轉換為IF(1~2 GHz頻帶)之信號。繼之，經轉換之信號係藉由IF用放大器1111放大後輸出。IF用放大器1111係介以耦合電容而連接於連接器1115，且以75Ω進行匹配，以驅動同軸電纜1116。
LNB1100係介以連接於連接器1115之同軸電纜1116，而與電視機1117或錄影機1118連接。藉此，將由LNB1100接收之信號傳送至電視機1117或錄影機1118。又，電視機1117或錄影機1118係經由同軸電纜1116，將功率或信號傳送至LNB1100。於LNB1100內，連接器1115係介以電感器而連接於頻率選擇器1112、極化波選擇器1113、以及電源調整器1114。
例如，自電視機1117或錄影機1118側，經由同軸電纜1116將用於驅動LNB1100之功率傳送至LNB1100。所傳送之功率係供給至電源調整器1114。用於驅動LNB1100之功率傳送較高通常為18 V左右，因此，藉由電源調整器1114進行降壓後，將經穩定化之電源電壓供給至LNB1100內之各區塊。又，為切換接收信號之頻帶，而使用於切換本地振盪器1110之頻率之切換信號自電視機1117或錄影機1118側，經由同軸電纜1116傳送至LNB1100。所傳送之切換信號係供給至頻率選擇器1112。本地頻率選擇器1112係進行本地振盪器1110之振盪頻率之切換，以使該振盪頻率成為判別選擇上述切換信號之本地頻率。進而，為選擇接收水平極化波及垂直極化波中之哪一個極化波，而使用於選擇所接收之極化波之極化波選擇信號自電視機1117或錄影機1118側，經由同軸電纜1116傳送至LNB1100。所傳送之極化波選擇信號係供給至極化波選擇器1113。
此處，於普通之LNB系統中，對LNB1100之功率供給係藉由自電視機1117或錄影機1118側對同軸電纜1116施加電壓而進行。上述極化波選擇信號係利用該電壓之高低而實現，且藉由該電壓之高低而進行接收任一個極化波之指令。極化波選擇器1113係判斷上述電壓之高低，從而選擇所接收之極化波。作為所接收之極化波之選擇方法，如下之方法較簡單：將水平極化波用LNA1104及垂直極化波用LNA1105之中進行接收之LNA之電源接通，且將不進行接收之LNA之電源截斷。
於圖42中，表示作為水平極化波用LNA1104及垂直極化波用LNA1105之一例之LNA1200之概略構成。LNA1200係包括HEMT1201，HEMT偏壓電路1202，以及開關1203、1204。由於對水平極化波用LNA1104及垂直極化波用LNA1105要求極低之NF，因此使用HEMT1201。而且，作為用於該HEMT1201之HEMT偏壓電路1202，係採用例如上述技術之HEMT偏壓電路。HEMT1201之閘極端子係於開關1203接通時，介以開關1203而連接於HEMT偏壓電路1202，且於開關1203截斷時連接於地面。開關1203係根據由極化波選擇器1113輸出之極化波選擇信號而接通或截斷，從而將HEMT1201之閘極端子與HEMT偏壓電路1202之間導通或斷開。HEMT1201之汲極端子係於開關1204接通時，介以開關1204而連接於HEMT偏壓電路1202，且於開關1204截斷時連接於地面。開關1204係根據上述極化波選擇信號而接通或截斷，從而將HEMT1201之汲極端子與HEMT偏壓電路1202之間導通或斷開。藉此，便可藉由將朝向HEMT1201之偏壓接通或截斷，而使LNA1200接通(動作)或截斷(停止)。但是，LNA1200係於將偏壓由接通切換為截斷，又，由截斷切換為接通時，汲極電壓VD之動作與閘極電壓VG之動作重疊，因此有時產生較大之貫通電流流入HEMT1201之問題。
於圖43中，表示切換HEMT1201之偏壓之接通、截斷時之時序圖。如圖43所示，為切換HEMT1201之偏壓之接通、截斷，而於極化波選擇信號由低位準(OFF)變為高位準(ON)，又，由高位準(ON)變為低位準(OFF)之同時，汲極電壓VD及閘極電壓VG開始變化。於汲極電壓VD及閘極電壓VG進行變化至穩定為止之期間內，即於兩者動作之期間內，較大之貫通電流(汲極電流ID)流入HEMT1201。過剩之貫通電流成為對HEMT1201之物理性損傷，從而成為損害長期可靠性之原因。因此，期望提供一種可防止切換偏壓之供給之接通、截斷時產生過剩之貫通電流的偏壓電路，或者具備該偏壓電路之LNA及LNB。(HEMT偏壓電路之構成)圖33係表示本實施形態之HEMT偏壓電路1010之一構成例的電路圖。
本實施形態之HEMT偏壓電路1010(偏壓電路)係用於源極端子接地之HEMT1(放大用FET)之偏壓電路。HEMT1係將輸入信號放大。如圖33所示，HEMT偏壓電路1010係包括運算放大器AMP1(兩電源型之差動放大器)、電阻元件RI(第1電阻元件)、開關SWg(第1開關)、開關SWd(第2開關)、負電源電壓源VNEG、基準電壓源VDRAIN(第2基準電壓源)、及基準電壓源VREF(第1基準電壓源)。運算放大器AMP1係為兩電源型之運算放大器，且構成為差動放大器。運算放大器AMP1之正電源端子係連接於電源電壓VDD。運算放大器AMP1之負電源端子係連接於開關SWg。藉由開關SWg之切換而使運算放大器AMP1之負電源端子連接於負電源電壓源VNEG或者接地。運算放大器AMP1之正輸入端子(非反相輸入端子)係連接於HEMT1之汲極端子。運算放大器AMP1之負輸入端子(反相輸入端子)係連接於基準電壓源VDRAIN。運算放大器AMP1之輸出端子係連接於HEMT1之閘極端子。電阻元件RI係具有2個端子，且一端子(第1端子)連接於HEMT1之汲極端子，另一端子(第2端子)連接於開關SWd。藉由開關SWd之切換而使電阻元件RI之另一端子連接於基準電壓源VREF或者接地。開關SWg係根據控制信號SG、以及使控制信號SG反相之反相控制信號/SG(SG bar)，在負電源電壓源VNEG與地面之間切換運算放大器AMP1之負電源端子之連接對象。開關SWg係於控制信號SG為高位準且反相控制信號/SG為低位準時，使運算放大器AMP1之負電源端子連接於負電源電壓源VNEG。開關SWg係於控制信號SG為低位準且反相控制信號/SG為高位準時，使運算放大器AMP1之負電源端子接地。
開關SWd係根據控制信號SD、以及使控制信號SD反相之反相控制信號/SD(SD bar)，在基準電壓源VREF與地面之間切換電阻元件RI即HEMT1之汲極端子之連接對象。開關SWd係於控制信號SD為高位準且反相控制信號/SD為低位準時，使HEMT1之汲極端子連接於基準電壓源VREF。開關SWd係於控制信號SD為低位準且反相控制信號/SD為高位準時，使HEMT1之汲極端子接地。
再者，控制信號SG、反相控制信號/SG、控制信號SD、以及反相控制信號/SD係藉由控制信號生成電路而生成，且自控制信號生成電路分別供給至開關SWg及開關SWd。控制信號生成電路將於下文描述。負電源電壓源VNEG係對運算放大器AMP1之負電源端子產生負電源電壓(亦稱為負電源電壓VNEG)。基準電壓源VDRAIN係對運算放大器AMP1之負輸入端子產生正電壓(亦稱為基準電壓VDRAIN)。基準電壓源VREF係對HEMT1之汲極端子產生正電壓(亦稱為基準電壓VREF)。基準電壓源VDRAIN及基準電壓源VREF完全不受溫度T或電源電壓VDD之變動之影響。再者，電源電壓VDD係為正電源電壓，且可與外部之其他構件共用。
(汲極電壓VD與汲極電流ID)於HEMT偏壓電路1010中，將HEMT1組裝於運算放大器AMP1之負回饋迴路之中。藉此，於運算放大器AMP1之負電源端子連接於負電源電壓源VNEG，並且HEMT1之汲極端子連接於基準電壓源VREF之期間內，HEMT1之汲極電壓VD與汲極電流ID變成以成為由下述式(54)及式(55)所示之近似式之方式自動決定之機制。[數26]
上述各式中之各值如下所示。VD ：汲極電壓VD之電壓值ID ：汲極電流ID之電流值VDRAIN ：基準電壓源VDRAIN之電壓值VREF ：基準電壓源VREF之電壓值RI：電阻元件RI之電阻值。即，藉由對運算放大器AMP1之輸入施加基準電壓源VDRAIN之基準電壓VDRAIN，而於HEMT1之汲極端子獲得特定之電壓(=基準電壓VDRAIN)。又，藉由將電阻元件RI插入至基準電壓源VREF與HEMT1之汲極端子之間，而使電阻元件RI之兩端產生基準電壓VREF與基準電壓VDRAIN之電位差，因此，獲得期望之汲極電流ID。
式(54)及式(55)並非溫度T或電源電壓VDD之函數，因此，HEMT1之汲極電壓VD與汲極電流ID不受該等之變動之影響。由此，於HEMT偏壓電路1010中，可消除溫度依存性及電源電壓依存性。又，自電源電壓VDD及負電源電壓VNEG至HEMT1之閘極端子之PSRR(Power Supply Rejection Ratio)變為與運算放大器AMP1之PSRR相等，因此可獲得極高之雜訊去除率。PSRR係表示來自某一電源電壓(此處為電源電壓VDD及負電源電壓VNEG)之雜訊於關注之端子中衰減何種程度之指標。
進而，運算放大器AMP1可無需特殊之製造製程而構成。因此，於圖21所示之先前之HEMT偏壓電路500中需要PNP型雙極電晶體，但於HEMT偏壓電路10中，電晶體之種類不限。由此，於HEMT偏壓電路10中，製造製程之選定之自由度變高，故可由CMOS製程或MOS製程、雙極製程、BiCMOS製程等各種製程製造積體電路。但是，近年之運算放大器(差動放大器)係主流為單一電源。又，圖33所示之運算放大器AMP1存在需要隔著GND電位之正負兩電源之缺點。
(LNA及LNB)上述HEMT偏壓電路1010可應用於使用HEMT之LNA(Low Noise Amplifier)。由此，LNA可以至少具備HEMT1及HEMT偏壓電路1010之LNA而實現。圖40係表示LNA1070之一構成例之電路方塊圖。LNA1070係具備HEMT1及HEMT偏壓電路1010。LNA1070係於HEMT1之閘極端子設置輸入部1071，於HEMT1之汲極端子設置輸出部1072。具備如此之HEMT偏壓電路1010之LNA1070，可於適當之動作點驅動HEMT1，並且可獲得由上述HEMT偏壓電路1010產生之效果。
又，LNA1070可應用於衛星廣播接收用等之LNB(Low Noise Block converter)。作為LNB，例如有上述圖41之LNB1100。於應用於LNB1100之情形時，使用LNA170作為水平極化波用LNA1104及垂直極化波用LNA1105。由於LNB1100中，具備LNA1070，故可使水平極化波用LNA1104及垂直極化波用LNA1105之增益及NF最佳化，因此，可良好地接收由饋電喇叭1101(水平極化天線1102及垂直極化天線1103)接收之細微之信號。又，於LNB1100中存在複數個功能區塊。因此，可組合各功能區塊之任一個進行積體化，亦可將所有功能區塊積體化。可藉由將LNB1100部分積體化或整體積體化，而使零件之安裝面積與安裝成本得以削減，從而於LNB1100中實現實現小型化、低成本化。此處，HEMT偏壓電路1010可藉由切換開關SWg及開關SWd，而切換對HEMT1供給之偏壓之接通、截斷。即，可切換LNA1070之接通、截斷。圖41所示之LNB1100，係成為選擇接收水平極化波(左旋圓極化波)與垂直極化波(右旋圓極化波)作為來自衛星廣播之信號電波之規格。根據自極化波選擇器1113輸出之極化波選擇信號，使水平極化波用LNA1104及垂直極化波用LNA1105中進行接收之LNA接通，並使不進行接收之LNA斷開，藉此選擇所接收之極化波。
由此，可藉由以根據極化波選擇信號切換開關SWg及開關SWd之方式，構成具備HEMT1與HEMT偏壓電路1010之LNA1070，而容易地實施上述接收之極化波之選擇。但是，由於極化波選擇信號係2值(高位準及低位準)之信號，因此需要自極化波選擇信號生成控制信號SG、反相控制信號/SG、控制信號SD、以及反相控制信號/SD之控制信號生成電路。因此，於LNB1100中，例如圖40所示，設置有連接於HEMT偏壓電路1010之控制信號生成電路1050。控制信號生成電路1050係分別設置於每一LNA(水平極化波用LNA1104及垂直極化波用LNA1105)中。
(控制信號生成電路)其次，對控制信號生成電路1050進行說明。圖34係表示控制信號生成電路1050之一構成例之電路圖。如圖34所示，控制信號生成電路1050係包括NOT閘極1051、1052、1055、1057、電容器1053、NOR閘極1054以及NAND閘極1056。
又，控制信號生成電路1050包括：輸入極化波選擇信號之輸入部1058、輸出控制信號SG之輸出部1059、輸出反相控制信號/SG之輸出部1060、輸出控制信號SD之輸出部1061、以及輸出反相控制信號/SD之輸出部1062。輸入部1058係連接於極化波選擇器1113。輸出部1059及輸出部1060係連接於HEMT偏壓電路1010之開關SWg。輸出部1061及輸出部1062係連接於HEMT偏壓電路1010之開關SWd。NOT閘極1051、1052、1055、1057係進行NOT運算之1輸入1輸出之邏輯電路，亦稱為反相器。NOR閘極1054係進行NOR運算之2輸入1輸出之邏輯電路。NAND閘極1056係進行NAND運算之2輸入1輸出之邏輯電路。NOT閘極1051之輸入部係連接於輸入部1058，NOT閘極1051之輸出部係連接於NOT閘極1052之輸入部。NOT閘極1052之輸出部係連接於NOR閘極1054之第1輸入部及NAND閘極1056之第1輸入部。電容器1053係具有2個端子，且一端子連接於NOT閘極1052之輸出部，另一端子接地。NOR閘極1054之第2輸入部及NAND閘極1056之第2輸入部係連接於輸入部1058。NOR閘極1054之輸出部係連接於NOT閘極1055之輸入部，並且連接於輸出部1060。NOT閘極1055之輸出部係連接於輸出部1059。NAND閘極1056之輸出部係連接於NOT閘極1057之輸入部，並且連接於輸出部1062。NOT閘極1057之輸出部係連接於輸出部1061。控制信號生成電路1050，係於極化波選擇信號為高位準時，控制信號SG及控制信號SD成為高位準，而反相控制信號/SG及反相控制信號/SD成為低位準。另一方面，於極化波選擇信號為低位準時，控制信號SG及控制信號SD成為低位準，反相控制信號/SG及反相控制信號/SD成為高位準。由此，可根據極化波選擇信號之高位準及低位準，使LNA1070接通或截斷。
但是，控制信號生成電路1050係藉由NOT閘極1051、1052以及電容器1053而構成延遲元件1063。藉此，控制信號SD及反相控制信號/SD之位準變化、及控制信號SG及反相控制信號/SG之位準變化變為錯開特定時間(延遲)。(接通、截斷之切換時序)其次，對具備HEMT1與HEMT偏壓電路1010之LNA1070中偏壓之接通、截斷的切換時序進行說明。圖35係表示上述LNA1070中切換偏壓之接通、截斷時之各信號波形的時序圖。
<時間t1>若極化波選擇信號由低位準變為高位準，則NOR閘極1054之第2輸入部及NAND閘極1056之第2輸入部變為高位準，另一方面，藉由延遲元件1063而使NOR閘極1054之第1輸入部及NAND閘極1056之第1輸入部仍然維持低位準，因此，NOR閘極1054之輸出部變為低位準，NAND閘極1056之輸出部維持高位準。藉此，控制信號SG成為高位準，控制信號SD成為低位準。
<時間t2>若極化波選擇信號由低位準變為高位準後經過特定時間(期間A)，則NOR閘極1054之第1輸入部及NAND閘極1056之第1輸入部變為高位準，因此，NOR閘極1054之輸出部維持低位準，NAND閘極1056之輸出部變為低位準。藉此，控制信號SG及控制信號SD均成為高位準。
<時間t3>若極化波選擇信號自高位準變為低位準，則NOR閘極1054之第2輸入部及NAND閘極1056之第2輸入部變為低位準，另一方面，藉由延遲元件而使NOR閘極1054之第1輸入部及NAND閘極1056之第1輸入部仍然維持高位準，因此，NOR閘極1054之輸出部維持低位準，NAND閘極1056之輸出部變為高位準。藉此，控制信號SG成為高位準，控制信號SD成為低位準。
<時間t4>若極化波選擇信號由高位準變為低位準後經過特定時間(期間B)，則NOR閘極1054之第1輸入部及NAND閘極1056之第1輸入部變為低位準，因此，NOR閘極1054之輸出部變為高位準，NAND閘極1056之輸出部維持高位準。藉此，控制信號SG及控制信號SD均成為低位準。為了以此方式將LNA1070由截斷切換為接通，而設置若使極化波選擇信號由低位準變為高位準，則以控制信號SG成為高位準，且反相控制信號/SD成為高位準，汲極電壓VD仍為零之狀態，首先對HEMT1施加閘極電壓VG之期間A。藉由該期間A，HEMT1之通道中存在之載子減少，貫通電流變得難以流動。
因此，由於將期間A設定為充分之時間、或者HEMT1達到夾止(pinch off)為止之時間，故於經過期間A後即便控制信號SD成為高位準，且對HEMT1施加汲極電壓VD，亦可防止過剩之汲極電流ID流動。另一方面，為了將LNA1070由接通切換為截斷，而設置若使極化波選擇信號由高位準變為低位準，則以控制信號SG成為高位準，且反相控制信號/SD成為高位準，並仍然對HEMT1施加閘極電壓VG之狀態，首先汲極電壓VD變為零之期間B。於期間B中，閘極電壓VG殘留有負電源電壓，因此，不會流動過剩之汲極電流ID。由此，可防止過剩之汲極電流ID流動。
再者，期間A及期間B可藉由延遲元件63之構成而設定。如上所述，HEMT偏壓電路1010係對源極端子接地之HEMT1供給偏壓者，且包括運算放大器AMP1、電阻元件RI、開關SWg、開關SWd、基準電壓源VREF、基準電壓源VDRAIN、以及負電源電壓源VNEG，運算放大器AMP1係正輸入端子係連接於HEMT1之汲極端子，負輸入端子連接於基準電壓源VDRAIN，輸出端子連接於HEMT1之閘極端子，負電源端子可藉由開關SWg之切換而連接於負電源電壓源VNEG或地面，電阻元件RI係具有第1端子及第2端子，且該第1端子連接於HEMT1之汲極端子，該第2端子可藉由開關SWd之切換而連接於基準電壓源VREF或地面。而且，HEMT偏壓電路1010係具有構成為於將對HEMT1之偏壓之供給由截斷切換為接通時，藉由切換開關SWg而將運算放大器AMP1之負電源端子之連接對象自地面切換為負電源電壓源VNEG後，藉由切換開關SWd而將電阻元件RI之第2端子之連接對象自地面切換為基準電壓源VREF，又，於將對HEMT1之偏壓之供給由接通切換為截斷時，藉由切換開關SWd而將電阻元件RI之第2端子之連接對象自基準電壓源VREF切換為地面後，藉由切換開關SWg而將運算放大器AMP1之負電源端子之連接對象自負電源電壓源VNEG切換為地面。
藉此，於將對HEMT1之偏壓之供給由截斷切換為接通時，成為先使HEMT1之閘極端子偏壓成為負電壓狀態後，對HEMT1之汲極端子施加汲極電壓之順序。亦即，成為對HEMT1之閘極端子施加電壓後，對HEMT1之汲極端子施加電壓之順序。由此，自對HEMT1之閘極端子施加電壓起至對HEMT1之汲極端子施加電壓為止之期間內，HEMT1之通道中存在之載子減少，因此，可使貫通電流難以流動。另一方面，於將對HEMT1之偏壓之供給由接通切換為截斷時，成為使HEMT1之汲極電壓變為零後，使HEMT1之閘極電壓變為零之順序。亦即，成為消除HEMT1之汲極端子之電壓後，消除HEMT1之閘極端子之電壓的順序。由此，自消除HEMT1之汲極端子之電壓起至消除HEMT1之閘極端子之電壓為止之期間內，HEMT1之閘極端子殘留有負電壓，因此，可防止過剩之汲極電流流動。亦即，HEMT偏壓電路1010係藉由開關SWg及開關SWd之切換之時序，而對於放大用FET，控制對閘極端子施加及消除電壓之時序、以及對汲極端子施加及消除電壓之時序，以避免較大之貫通電流流動。因此，可防止將對HEMT1之偏壓之供給由截斷切換為接通時、及將對HEMT1之偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
[實施形態20](HEMT偏壓電路之構成)圖36係表示本實施形態之HEMT偏壓電路1020之一構成例的電路圖。
本實施形態之HEMT偏壓電路1020係用於源極端子接地之HEMT1之偏壓電路。如圖36所示，HEMT偏壓電路1020係包括運算放大器AMP2(第1差動放大器)、運算放大器AMP3(第2差動放大器)、電阻元件RI、電阻元件RG(第2電阻元件)、電阻元件RGG(第6電阻元件)、電阻元件RR(第3電阻元件)、電阻元件R1(第4電阻元件)、電阻元件R2(第5電阻元件)、電容器CD(第1電容器)、電容器CG(第2電容器)、N通道型MOSFET(以下，稱為NMOS電晶體)1021(第1電晶體)、P通道型MOSFET(以下，稱為PMOS電晶體)1022(第2電晶體)、開關SWg、開關SWd、負電源電壓源VNEG、以及基準電壓源VREF。於HEMT偏壓電路1020中，來自上述實施形態19中所用之基準電壓源VDRAIN及基準電壓源VREF之電壓由包含運算放大器AMP3、PMOS電晶體1022、電阻元件R2、電阻元件R1、電阻元件RR、以及基準電壓源VREF之電路生成。運算放大器AMP2係為單一電源型之運算放大器，且構成為差動放大器。運算放大器AMP2之正輸入端子(第2輸入端子)係連接於HEMT1之汲極端子。運算放大器AMP2之負輸入端子(第1輸入端子)係介以電阻元件R2而連接於PMOS電晶體1022之汲極端子。又，運算放大器AMP2之負輸入端子係介以電阻元件R1而連接於運算放大器AMP3之正輸入端子。運算放大器AMP2之輸出端子係連接於NMOS電晶體1021之閘極端子(控制端子)。
運算放大器AMP3係為單一電源型之運算放大器，且構成為差動放大器。運算放大器AMP3之正輸入端子(第1輸入端子)係介以電阻元件R1及電阻元件R2而連接於PMOS電晶體1022之汲極端子。又，運算放大器AMP3之正輸入端子係介以電阻元件RR而接地。運算放大器AMP3之負輸入端子(第2輸入端子)係連接於基準電壓源VREF。運算放大器AMP3之輸出端子係連接於PMOS電晶體1022之閘極端子(控制端子)。PMOS電晶體1022、電阻元件R2、以及電阻元件R1係組裝於運算放大器AMP3之負回饋迴路中。
NMOS電晶體1021之汲極端子(第1導通端子)係連接於電源電壓VDD。NMOS電晶體1021之源極端子(第2導通端子)係介以電阻元件RGG而連接於HEMT1之閘極端子。又，NMOS電晶體1021之源極端子係介以電阻元件RG而連接於負電源電壓源VNEG。即，電阻元件RG之一端子(第3端子)係連接於HEMT1之閘極端子，而另一端子(第4端子)連接於負電源電壓源VNEG。PMOS電晶體1022之源極端子(第1導通端子)係連接於電源電壓VDD。PMOS電晶體1022之汲極端子(第2導通端子)係以電阻元件R2、電阻元件R1以及電阻元件RR之順序介以該等電阻元件而接地。又，PMOS電晶體1022之汲極端子係介以電阻元件RI而連接於HEMT1之汲極端子。電容器CD係具有2個端子，且一端子(第5端子)連接於HEMT1之汲極端子，另一端子(第6端子)接地。電容器CG係具有2個端子，且一端子(第7端子)連接於HEMT1之閘極端子，另一端子(第8端子)連接於HEMT1之源極端子。於本實施例中，開關SWg係具有2個端子，且一端子連接於電性連接有電阻元件RGG與電阻元件RG之路徑上之一點，另一端子接地。開關SWg可根據反相控制信號/SG而切換接通、截斷。開關SWg係於反相控制信號/SG為高位準時接通，於反相控制信號/SG為低位準時截斷。藉由開關SWg之切換而使HEMT1之閘極端子連接於負電源電壓源VNEG、或者接地。
於本實施例中，開關SWd係具有2個端子，且一端子連接於運算放大器AMP3之輸出端子，另一端子連接於電源電壓VDD。開關SWd可根據反相控制信號/SD而切換接通、截斷。開關SWd係於反相控制信號/SD為高位準時接通，於反相控制信號/SD為低位準時截斷。藉由開關SWd之切換而使PMOS電晶體1022之閘極端子連接於運算放大器AMP3之輸出端子、或者連接於電源電壓VDD。於本實施例中，負電源電壓源VNEG係對HEMT1之閘極端子產生負電源電壓(負電源電壓VNEG)。於本實施例中，基準電壓源VREF對運算放大器AMP3之負輸入端子產生正電壓(基準電壓VREF)。
(汲極電壓VD與汲極電流ID)於HEMT偏壓電路1020中，形成有包含運算放大器AMP3之第1負回饋迴路、以及包含運算放大器AMP2之第2負回饋迴路。而且，將HEMT1組裝於第2負回饋迴路之中。藉此，於開關SWg及開關SWd接通之期間內，HEMT1之汲極電壓VD與汲極電流ID如變成以成為由下述式(56)及式(57)所示之近似式之方式自動決定之機制。[數27]
上述各式中之各值如下所示。VD ：汲極電壓VD之電壓值ID ：汲極電流ID之電流值VREF ：基準電壓源VREF之電壓值RI ：電阻元件RI之電阻值RR ：電阻元件RR之電阻值R1 ：電阻元件R1之電阻值R2 ：電阻元件R2之電阻值。
汲極電壓VD與汲極電流ID之溫度係數係藉由利用溫度T對式(56)及式(57)進行微分而求出，且為零。由此，於HEMT偏壓電路1020中，可完全消除溫度依存性。
又，汲極電壓VD與汲極電流ID之對於電源電壓VDD之變動之係數係藉由利用電源電壓VDD對式(56)及式(57)進行微分而求出，且為零。由此，於HEMT偏壓電路1020中，可完全消除電源電壓依存性。進而，與上述實施形態6中詳細描述之HEMT偏壓電路16相同，HEMT偏壓電路1020係汲極電壓VD及閘極電壓VG之對於電源電壓VDD及負電源電壓VNEG之PSRR充分變小，因此，可獲得極高之雜訊去除率。(LNA及LNB)上述HEMT偏壓電路1020與上述實施形態之HEMT偏壓電路1010相同，可應用於LNA及LNB。而且，以根據極化波選擇信號切換開關SWg及開關SWd之方式構成具備HEMT1與HEMT偏壓電路1020之LNA，藉此，便可容易地實施上述所接收之極化波之選擇。自極化波選擇信號生成反相控制信號/SG及反相控制信號/SD係藉由控制信號生成電路進行。
(控制信號生成電路)其次，對控制信號生成電路之一例進行說明。圖37係表示控制信號生成電路1050a之一構成例之電路圖。如圖37所示，控制信號生成電路1050a係包括NOT閘極1051、1052、1057、電容器1053、及NAND閘極1056。即，控制信號生成電路1050a係具備圖34所示之控制信號生成電路1050之構成中將NOR閘極1054及NOT閘極1055去除所得的構成。NOT閘極1051之輸入部係連接於輸入部1058。NOT閘極1051之輸出部係連接於NOT閘極1052之輸入部，並且連接於輸出部1060。NOT閘極1052之輸出部係連接於NAND閘極1056之第1輸入部。NAND閘極1056之第2輸入部係連接於輸入部1058。NAND閘極1056之輸出部係連接於NOT閘極1057之輸入部，並且連接於輸出部1062。NOT閘極1057之輸出部係連接於輸出部1061。輸出部1059係連接於輸入部1058。又，輸出反相控制信號/SG之輸出部1060係連接於HEMT偏壓電路1020之開關SWg。輸出反相控制信號/SD之輸出部1062係連接於HEMT偏壓電路1020之開關SWd。輸出控制信號SG之輸出部1059、以及輸出控制信號SD之輸出部1061係不連接於HEMT偏壓電路1020。
控制信號生成電路1050a係於極化波選擇信號為高位準時，控制信號SG及控制信號SD成為高位準，反相控制信號/SG及反相控制信號/SD成為低位準。另一方面，於極化波選擇信號為低位準時，控制信號SG及控制信號SD成為低位準，反相控制信號/SG及反相控制信號/SD成為高位準。由此，可根據極化波選擇信號之高位準及低位準，使LNA接通或截斷。但是，控制信號生成電路1050a係延遲元件1063包括NOT閘極1051、1052，以及電容器1053。藉此，控制信號SD及反相控制信號/SD之位準變化、與控制信號SG及反相控制信號/SG之位準變化變為錯開特定之時間(延遲)。再者，於HEMT偏壓電路1020中，需要反相控制信號/SG及反相控制信號/SD，而不需要控制信號SG及控制信號SD。因此，控制信號生成電路1050a可不必設置輸出部1059及輸出部1061。但是，由於控制信號生成電路1050a亦可用於HEMT偏壓電路1010，因此，於用於HEMT偏壓電路1010之情形時，需要輸出部1059及輸出部1061。(接通、截斷之切換時序)其次，對具備HEMT1與HEMT偏壓電路1020之LNA中之偏壓之接通、截斷的切換時序進行說明。圖38係表示上述LNA中切換偏壓之接通、截斷時之各信號波形的時序圖。
<時間t1>若極化波選擇信號由低位準變為高位準，則控制信號SG變為高位準。又，NAND閘極1056之第2輸入部變為高位準，另一方面，藉由延遲元件1063而使NAND閘極1056之第1輸入部仍然維持低位準，因此，NAND閘極1056之輸出部維持高位準。藉此，控制信號SG成為高位準，控制信號SD成為低位準。
<時間t2>若極化波選擇信號由低位準變為高位準後經過特定時間(期間A)，則NAND閘極1056之第1輸入部變為高位準，因此，NAND閘極1056之輸出部變為低位準。藉此，控制信號SG及控制信號SD均成為高位準。<時間t3>若極化波選擇信號由高位準變為低位準，則控制信號SG變為低位準。又，藉由延遲元件1063而使NAND閘極1056之第1輸入部仍然維持高位準，另一方面，NAND閘極1056之第2輸入部變為低位準，因此，NAND閘極1056之輸出部變為高位準。藉此，控制信號SG及控制信號SD均成為低位準。
<時間t4>若極化波選擇信號由高位準變為低位準後經過特定時間(期間B)，則NAND閘極1056之第1輸入部變為低位準，因此，NAND閘極1056之輸出部維持高位準。藉此，控制信號SG及控制信號SD均維持低位準。為了以此方式將LNA由截斷切換為接通，而設置若使極化波選擇信號由低位準變為高位準，則以反相控制信號/SG成為低位準，且反相控制信號/SD成為高位準，汲極電壓VD仍為零之狀態，首先對HEMT1施加閘極電壓VG之期間A。藉由該期間A，而使HEMT1之通道中存在之載子減少，貫通電流變得難以流動。由此，藉由將期間A設定為充分之時間、或者HEMT1達到夾止為止之時間，而於經過期間A後，即便反相控制信號/SD成為低位準，對HEMT1施加汲極電壓VD，亦可防止過剩之汲極電流ID流動。
另一方面，為將LNA由接通切換為截斷而使極化波選擇信號由高位準變為低位準，並且反相控制信號/SG成為高位準，且反相控制信號/SD成為高位準。此時，HEMT1之汲極電壓VD係作為電荷儲存於電容器CD內。因此，自LNA截斷之瞬間起，電容器CD之電荷以電阻元件RI、電阻元件R2、電阻元件R1、以及電阻元件RR之順序通過該等電阻元件，不斷對GND電位進行放電。又，HEMT1之閘極電壓係作為電荷儲存於電容器CG內。因此，自LNA截斷之瞬間起，電容器CG之負電壓自GND經由開關SWg及電阻元件RGG得到充電，而達到GND電位。汲極電壓之放電所需之時間tD、以及閘極電壓之充電所需之時間tG係由下述式(58)及式(59)表示。[數28]
上述各式中之各值如下所示。
RON ：開關SWg之接通電阻
RGG ：電阻元件RGG之電阻值
CD ：電容器CD之電容值
CG ：電容器CG之電容值。
具備HEMT1與HEMT偏壓電路1020之LNA，係以成為「tD<tG」之方式設定各值。藉此，可產生汲極電壓VD首先成為GND電位，從而處於被施加閘極電壓VG之狀態之期間B。於期間B中，閘極電壓VG殘留負電源電壓，因此，可防止過剩之汲極電流ID流動。
再者，於本實施例中，期間A可藉由延遲元件1063之構成而設定，而期間B由所設定之時間tG決定。
如上所述，HEMT偏壓電路1020係具有如下之構成：於將對HEMT1之偏壓之供給由截斷切換為接通時，藉由切換開關SWg而將HEMT1之閘極端子與地面之連接斷開後，藉由切換開關SWd而將PMOS電晶體1022之閘極端子與源極端子之連接斷開，又，於將對HEMT1之偏壓之供給由接通切換為截斷時，藉由切換開關SWd而將PMOS電晶體1022之閘極端子連接於源極端子之同時，藉由切換開關SWg而將HEMT1之閘極端子連接於地面。
藉此，於將對HEMT1之偏壓之供給由截斷切換為接通時，成為先使HEMT1之閘極端子偏壓成為負電壓狀態後，對HEMT1之汲極端子施加汲極電壓之順序。即，成為對HEMT1之閘極端子施加電壓後，對HEMT1之汲極端子施加電壓之順序。由此，自對HEMT1之閘極端子施加電壓起至對HEMT1之汲極端子施加電壓為止之期間內，HEMT1之通道中存在之載子減少，因此，可使貫通電流難以流動。
另一方面，HEMT偏壓電路1020由於具備電容器CD及電容器CG，因此，可控制將對HEMT1之偏壓之供給由接通切換為截斷時HEMT1之汲極電壓之放電所需的時間、以及HEMT1之閘極電壓之充電所需的時間。因此，藉由將閘極電壓之充電時間設定為長於汲極電壓之放電時間，而於將對HEMT1之偏壓之供給由接通切換為截斷時，即使同時切換開關SWg及開關SWd，亦可形成使HEMT1之汲極電壓變為零後，再使HEMT1之閘極電壓變為零之順序，從而可防止過剩之汲極電流流動。因此，HEMT偏壓電路1020，係與上述HEMT偏壓電路1010相同地產生如下之效果：可防止將對HEMT1之偏壓之供給由截斷切換為接通時、以及將對HEMT1之偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
再者，作為用於HEMT偏壓電路1020之控制信號生成電路，並不限定於控制信號生成電路1050a，亦可使用控制信號生成電路1050。於使用控制信號生成電路1050之情形時，可使HEMT偏壓電路1020構成為於將對HEMT1之偏壓之供給由接通切換為截斷時，藉由切換開關SWd而使PMOS電晶體1022之閘極端子連接於源極端子後，藉由切換開關SWg而使HEMT1之閘極端子連接於地面。又，於使用控制信號生成電路1050之情形時，HEMT偏壓電路1020可不必具備電容器CD及電容器CG。
於任一構成中，均可防止將對HEMT1之偏壓之供給由截斷切換為接通時、以及將對HEMT1之偏壓之供給由接通切換為截斷時產生過剩之貫通電流。
如此般，HEMT偏壓電路1020於將對HEMT1之偏壓之供給由接通切換為截斷時，可實現同時進行開關SWg之切換與開關SWd之切換的順序或錯開進行該等切換之順序，從而可擴大切換控制之範圍。
又，上述控制信號生成電路1050、1050a係為一例，故並不限定於此。作為控制信號生成電路，只要能夠生成進行圖35及圖38所示之位準變化之控制信號SD、反相控制信號/SD、控制信號SG、以及反相控制信號/SG即可。
然而，於將HEMT偏壓電路1020積體化時，有時NMOS電晶體1021之耐壓會出現問題。其原因在於：於開關SWg截斷時，NMOS電晶體1021將受到VDD-VG間之電壓。由於閘極電壓VG為負電壓，因此，VDD-VG間之電位差高於VDD-GND間之電位差。由此，若藉由僅保證VDD-GND間之電位差之製造製程來進行積體化，則於可靠性方面成為問題。
又，若假設電路之初期起動時或電路動作之切換時等，則亦可設想NMOS電晶體1021中將過渡性受到VDD-VNEG間之電壓。於此情形時，亦由於負電源電壓VNEG為負電壓，而存在元件之可靠性方面出現問題的情形。因此，對於HEMT偏壓電路而言，期望解決該等問題題。
相對於此，HEMT偏壓電路1020係具備插入至NMOS電晶體1021之源極端子與HEMT1之閘極端子之間的電阻元件RGG。藉此，可於NMOS電晶體1021之容許耐壓內驅動NMOS電晶體1021。因此，HEMT偏壓電路1020可具備優異之可靠性。
[實施形態21]
圖39係表示本實施形態之HEMT偏壓電路1030之一構成例的電路圖。如圖39所示，本實施形態之HEMT偏壓電路1030係具備上述實施形態20之HEMT偏壓電路1020之構成中將電阻元件RGG去除之構成。
HEMT偏壓電路1030係與上述實施形態之HEMT偏壓電路1020相同，可應用於LNA及LNB。而且，以根據極化波選擇信號切換開關SWg及開關SWd之方式，構成具備HEMT1與HEMT偏壓電路1030之LNA，藉此，便可容易地實施上述所接收之極化波之選擇。自極化波選擇信號生成反相控制信號/SG及反相控制信號/SD係藉由控制信號生成電路而進行。
作為控制信號生成電路，例如可使用圖34所示之控制信號生成電路1050、或者圖37所示之控制信號生成電路1050a等。於使用任一者之情形時，只要將自輸出部1060所輸出之反相控制信號/SG供給至開關SWg，並將自輸出部1062所輸出之反相控制信號/SD供給至開關SWd即可。接通、截斷切換時之HEMT1之汲極電壓及閘極電壓之變化如上文所述。
HEMT偏壓電路1030係可產生與上述HEMT偏壓電路1010、1020相同之效果。又，於無需特別在意NMOS電晶體1021之耐壓問題之情形時，則HEMT偏壓電路1030亦可無問題地進行動作，根據HEMT偏壓電路1030之構成，可實現電路面積之削減。
最後，於上述各實施形態19~21中，雖然對用於HEMT之HEMT偏壓電路進行了說明。但是，上述HEMT偏壓電路並非限定於HEMT，亦可應用HEMT以外之電晶體。例如，一般可使用JFET或者MOSFET、雙極電晶體等電晶體，從而可用作用於該HEMT之偏壓電路。當然使用HEMT之情形時效果尤佳，但即便使用其他電晶體，亦可獲得大致相同之效果。
又，於各實施形態之HEMT偏壓電路中，使用了正邏輯，但即便使用負邏輯，亦能夠以相同之觀點實現。進而，亦可以如下方式進行變形。
於HEMT偏壓電路1020、1030中，具備NMOS電晶體1021及PMOS電晶體1022，但並非限定於此。例如，亦可具備PMOS電晶體而代替NMOS電晶體1021，且亦可具備NMOS電晶體而代替PMOS電晶體1022。進而，亦可使用PNP型雙極電晶體及NPN型雙極電晶體等。
於具備PMOS電晶體或PNP型雙極電晶體而代替NMOS電晶體1021之情形時，只要更換運算放大器AMP2之正輸入端子與負輸入端子即可(將運算放大器AMP2之正輸入端子連接於電阻元件R1，將負輸入端子連接於HEMT1之汲極端子)。於具備NMOS電晶體或NPN型雙極電晶體而代替PMOS電晶體1022之情形時，只要更換運算放大器AMP3之正輸入端子與負輸入端子即可(將運算放大器AMP3之正輸入端子連接於基準電壓源VREF，將負輸入端子連接於電阻元件R1)。
又，於HEMT偏壓電路1020、1030中，亦可使用恆定電流源而代替電阻元件RR。於此情形時，汲極電流ID變為「ID =(R2 /R1 )×IB」，而成為電阻值之比，因此可減小電流變化程度。
本發明並非限定於上述各實施形態，可於請求項所示之範圍內進行各種變更，適當組合不同之實施形態中分別揭示之技術方法而獲得的實施形態亦包含於本發明之技術範圍內。
本發明之偏壓電路係用於源極端子接地之放大用FET者，且具有如下之構成：其包括兩電源型之差動放大器、第1電阻元件、第1基準電壓源、以及第2基準電壓源，且，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源。
又，於本發明之偏壓電路中，較佳為，上述放大用FET係為HEMT。
本發明之偏壓電路係用於源極端子接地之放大用FET者，且具有如下之構成：其包括單一電源型之差動放大器、第1基準電壓源、第2基準電壓源、第1電晶體、第1電阻元件、第2電阻元件、以及負電源電壓源，且，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述差動放大器係第1輸入端子連接於上述第2基準電壓源，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第1基準電壓源，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
又，於本發明之偏壓電路中，較佳為，上述放大用FET係為HEMT。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體係為P通道型MOSFET，且，上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述P通道型MOSFET之源極端子、汲極端子、以及閘極端子，上述差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體係為PNP型雙極電晶體，且，上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述PNP型雙極電晶體之射極端子、集極端子、以及基極端子，上述差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體係為N通道型MOSFET，且，上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述N通道型MOSFET之汲極端子、源極端子、以及閘極端子，上述差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體係為NPN型雙極電晶體，且，上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述NPN型雙極電晶體之集極端子、射極端子、以及基極端子，上述差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
本發明之偏壓電路係用於源極端子接地之放大用FET者，且具有如下之構成：其包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、基準電壓源、以及負電源電壓源，且，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子介以上述第4電阻元件及上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件接地，上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
又，於本發明之偏壓電路中，較佳為，上述放大用FET係為HEMT。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體及上述第2電晶體係為P通道型MOSFET，且，上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述P通道型MOSFET之源極端子、汲極端子、以及閘極端子，上述第1差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子，上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體及上述第2電晶體係為PNP型雙極電晶體，且，上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述PNP型雙極電晶體之射極端子、集極端子、以及基極端子，上述第1差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子，上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體及上述第2電晶體係為N通道型MOSFET，且，上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述N通道型MOSFET之汲極端子、源極端子、以及閘極端子，上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子，上述第2差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
又，於本發明之偏壓電路中，較佳為，上述第1電晶體及上述第2電晶體係為NPN型雙極電晶體，且，上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述NPN型雙極電晶體之集極端子、射極端子、以及基極端子，上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子，上述第2差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
又，於本發明之偏壓電路中，較佳為，使用恆定電流源代替上述第3電阻元件。
又，於本發明之偏壓電路中，較佳為，去除上述第4電阻元件。
又，於本發明之偏壓電路中，較佳為，使用恆定電流源代替上述第3電阻元件，並去除上述第4電阻元件。
又，於本發明之偏壓電路中，較佳為，更包括電壓耐壓之保護元件，且上述保護元件係插入至上述第1電晶體之第2導通端子與上述放大用FET之閘極端子之間。
又，於本發明之偏壓電路中，較佳為，上述基準電壓源係包括輸出帶隙電壓之帶隙參考電路。
又，於本發明之偏壓電路中，較佳為，上述第1差動放大器、上述第2差動放大器、上述第1電晶體、上述第2電晶體、上述第1電阻元件、上述第2電阻元件、上述第3電阻元件、上述第4電阻元件、及上述第5電阻元件包含積體電路。
又，於本發明之偏壓電路中，較佳為，上述基準電壓源、上述負電源電壓源、或該兩者係與上述積體電路一併積體化而構成。
本發明之偏壓電路係對放大輸入信號之源極端子接地之放大用FET供給偏壓者，且具有如下之構成：其包括兩電源型之差動放大器、第1電阻元件、第1開關、第2開關、第1基準電壓源、第2基準電壓源、以及負電源電壓源，且，上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，負電源端子可藉由上述第1開關之切換而連接於上述負電源電壓源或地面，上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子可藉由上述第2開關之切換而連接於上述第1基準電壓源或地面。
再者，於本發明之偏壓電路中，較理想的是，於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而將上述差動放大器之負電源端子之連接對象由地面切換為上述負電源電壓源後，藉由切換上述第2開關而將上述第1電阻元件之第2端子之連接對象由地面切換為上述第1基準電壓源，於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第1電阻元件之第2端子之連接對象由上述第1基準電壓源切換為地面後，藉由切換上述第1開關而將上述差動放大器之負電源端子之連接對象由上述負電源電壓源切換為地面。
又，於本發明之偏壓電路中，較理想的是，上述放大用FET係為HEMT。
本發明之偏壓電路係對放大輸入信號之源極端子接地之放大用FET供給偏壓者，且具有如下之構成：其包括單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、第1開關、第2開關、基準電壓源、以及負電源電壓源，且，上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子，上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子，上述第2差動放大器係第1輸入端子以上述第4電阻元件及上述第5電阻元件之順序介以該等電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子，上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子，上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而連接於地面，上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子連接於上述第2電晶體之第2導通端子，上述第2電阻元件係具有第3端子及第4端子，該第3端子連接於上述放大用FET之閘極端子，該第4端子連接於上述負電源電壓源，上述第1開關係連接於上述放大用FET之閘極端子，且可藉由該第1開關之切換而使上述放大用FET之閘極端子連接於地面，上述第2開關係連接於上述第2電晶體之控制端子，且可藉由該第2開關之切換而使上述第2電晶體之控制端子連接於該第2電晶體之第1導通端子。
再者，於本發明之偏壓電路中，較理想的是，於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而將上述放大用FET之閘極端子與地面之連接斷開後，藉由切換上述第2開關而將上述第2電晶體之控制端子與上述第2電晶體之第1導通端子之連接斷開，於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第2電晶體之控制端子連接於上述第2電晶體之第1導通端子後，藉由切換上述第1開關而將上述放大用FET之閘極端子連接於地面。
又，於本發明之偏壓電路中，較佳為，更包括第1電容器及第2電容器，上述第1電容器係具有第5端子及第6端子，該第5端子連接於上述放大用FET之汲極端子，該第6端子連接於地面，上述第2電容器係具有第7端子及第8端子，該第7端子連接於上述放大用FET之閘極端子，該第8端子連接於上述放大用FET之源極端子。
根據上述構成，可藉由具備第1電容器及第2電容器，而控制將偏壓之供給由接通切換為截斷時之放大用FET之汲極電壓之放電所需之時間、以及放大用FET之閘極電壓之充電所需之時間。
因此，由於將閘極電壓之充電時間設定為長於汲極電壓之放電時間，而於將偏壓之供給由接通切換為截斷時，即使同時切換第1開關及第2開關，亦可形成消除放大用FET之汲極端子之電壓後，再消除放大用FET之閘極端子之電壓的順序。
再者，於本發明之偏壓電路中，較理想的是，於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而將上述放大用FET之閘極端子與地面之連接斷開後，藉由切換上述第2開關而將上述第2電晶體之控制端子與上述第2電晶體之第1導通端子之連接斷開，於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第2電晶體之控制端子連接於上述第2電晶體之第1導通端子後或與之同時，藉由切換上述第1開關而將上述放大用FET之閘極端子連接於地面。
又，於本發明之偏壓電路中，較理想的是，上述放大用FET係為HEMT。
進而，於本發明之偏壓電路中，較理想的是，上述第1電晶體係為N通道型MOSFET，且，上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為該N通道型MOSFET之汲極端子、源極端子、以及閘極端子，上述第2電晶體係為P通道型MOSFET，且，上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為該P通道型MOSFET之源極端子、汲極端子、以及閘極端子，上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子，上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
又，於本發明之偏壓電路中，較佳為，更包括第6電阻元件，且，上述第6電阻元件係設置於將上述第1電晶體之第2導通端子與上述放大用FET之閘極端子電性連接的路徑上。
根據上述構成，可於第1電晶體之容許耐壓內驅動第1電晶體。因此，可具備優異之可靠性。
本發明之LNB係將由天線接收之信號放大及降頻轉換後傳送至後段者，且具有如下之構成：其包括接收第1極化波，並將該第1極化波轉換為第1極化信號之第1極化天線；接收第2極化波，並將該第2極化波轉換為第2極化信號之第2極化天線；將上述第1極化信號放大之第1極化波用放大器；將上述第2極化信號放大之第2極化波用放大器；以及選擇接收上述第1極化波及上述第2極化波中之哪一個極化波之極化波選擇器；且，上述第1極化波及上述第2極化波分別為水平極化波及垂直極化波、或者左旋圓極化波及右旋圓極化波，上述第1極化波用放大器及上述第2極化波用放大器係為本發明之LNA，且上述第1極化波用放大器及上述第2極化波用放大器根據由上述極化波選擇器輸出之表示接收上述第1極化波及上述第2極化波中之任一個極化波的極化波選擇信號，分別切換上述第1開關及上述第2開關。又，較佳為，本發明之LNB係經局部積體化而成。
根據上述構成，零件之安裝面積與安裝成本得以削減，從而可於LNB中實現小型化、低成本化。
[產業上之可利用性]
本發明可較佳地用於偏壓電路、LNA、LNB、通訊用接收機、通訊用發送機、以及感測系統。
1．．．HEMT(放大用FET)
2．．．閘極端子
3．．．汲極端子
4．．．源極端子
11、12、15、16、18~20．．．HEMT偏壓電路(偏壓電路)
50、60、80．．．LNA
51、71、82．．．HEMT偏壓電路(偏壓電路)
52．．．主動元件(第1電晶體)
53．．．主動元件(第2電晶體)
54、81、124．．．積體電路
61．．．保護元件
70、118．．．帶隙參考電路
83．．．基準電壓產生電路
84、117．．．負電壓產生電路
100．．．LNB
101．．．饋電喇叭(天線)
102．．．水平極化天線
103．．．垂直極化天線
104．．．水平極化波用LNA(LNA)
105．．．垂直極化波用LNA(LNA)
106．．．2ndLNA(LNA)
107．．．影像去除用BPF
108Ku．．．頻段用放大器
109．．．混頻器
110．．．本地振盪器
111．．．低頻段用放大器
112．．．本地頻率選擇器
113．．．水平/垂直選擇器
114．．．LNA-H用HEMT偏壓電路(偏壓電路)
115．．．LNA-V用HEMT偏壓電路(偏壓電路)
1162．．．ndLNA用HEMT偏壓電路(偏壓電路)
119．．．電源調整器
120．．．連接器
121．．．同軸電纜
122．．．電視機
123．．．錄影機
150．．．通訊系統
151．．．發送機(通訊用發送機)
152．．．接收機(通訊用接收機)
153．．．通訊通道
154．．．發送裝置
155、159．．．LNA
156、160．．．HEMT偏壓電路(偏壓電路)
157、161．．．信號處理電路
158．．．接收裝置
170．．．感測系統
171．．．感測裝置
172．．．LNA
173．．．HEMT偏壓電路(偏壓電路)
174．．．信號處理電路
500．．．HEMT偏壓電路
520．．．負電壓產生電路
521、522．．．電容器
530．．．小信號等效電路
1010、1020、1030．．．HEMT偏壓電路(偏壓電路)
1021．．．NMOS電晶體(第1電晶體)
1022．．．PMOS電晶體(第2電晶體)
1050、1050a．．．控制信號生成電路
1051、1052、1055、1057．．．NOT閘極
1053．．．電容器
1054．．．NOR閘極
1056．．．NAND閘極。
1058．．．輸入部
1059、1060、1061、1062．．．輸出部
1070．．．LNA
1071．．．輸入部
1072．．．輸出部
1100．．．LNB
1101．．．饋電喇叭
1102．．．水平極化天線(第1極化天線)
1103．．．垂直極化天線(第2極化天線)
1104．．．水平極化波用LNA(第1極化波用放大器)
1105．．．垂直極化波用LNA(第2極化波用放大器)
1106．．．LNA
1107．．．影像去除濾波器
1108．．．Ku頻段用放大器
1109．．．混頻器
1110．．．本地振盪器
1111．．．IF用放大器
1112．．．頻率選擇器
1113．．．極化波選擇器
1114．．．電源調整器
1116．．．同軸電纜
1117．．．電視機
1118．．．錄影機
1200．．．LNA
1201．．．HEMT
1202．．．HEMT偏壓電路
1203、1204．．．開關
A1．．．運算放大器AMP3之DC增益
A2．．．運算放大器AMP2之DC增益
AMP1．．．運算放大器(兩電源型之差動放大器)
AMP2．．．運算放大器(單一電源型之差動放大器、第1差動放大器)
AMP3．．．運算放大器(第2差動放大器)
BIP501．．．雙極電晶體
CD．．．電容器(第1電容器)
CG．．．電容器(第2電容器)
Gds．．．HEMT1之汲極、源極間電導
ge．．．雙極電晶體BIP501之集極、射極間電導
gm．．．PMOS電晶體PMOS1之跨導
Gm．．．HEMT1之跨導
Gp．．．PMOS電晶體PMOS1之汲極、源極間電導
IB．．．恆定電流源
IC．．．集極電流
ID．．．汲極電流
NMOS1．．．N通道型MOSFET(第1電晶體)
NMOS2．．．N通道型MOSFET(第2電晶體)
OPAMP．．．運算放大器
PMOS1．．．P通道型MOSFET(第1電晶體)
PMOS2．．．P通道型MOSFET(第2電晶體)
R1．．．電阻元件(第4電阻元件)
R2．．．電阻元件(第5電阻元件)
R501．．．電阻元件
R502．．．電阻元件
RC．．．集極側電阻元件
RE．．．射極側電阻元件
RG．．．電阻元件(第2電阻元件)
RGG．．．電阻元件(第6電阻元件)
RI．．．電阻元件(第1電阻元件)
RR．．．電阻元件(第3電阻元件)
SD、SG．．．控制信號
SWg．．．開關(第1開關)
SWd．．．開關(第2開關)
VB．．．基極電壓
VBE．．．基極、射極間電壓
VD．．．汲極電壓
VDD．．．電源電壓
VDRAIN．．．基準電壓源(第2基準電壓源)
VG．．．閘極電壓
VNEG．．．負電源電壓源
VREF．．．基準電壓源(第1基準電壓源)
VX．．．第1基準電壓源
VY．．．第2基準電壓源
VZ．．．電位
圖1係表示本發明中之偏壓電路之第1實施形態的電路圖；
圖2係表示本發明中之偏壓電路之第2實施形態的電路圖；
圖3係圖2之偏壓電路之對於電源電壓VDD的小信號等效電路；
圖4係圖2之偏壓電路之對於負電源電壓源VNEG的小信號等效電路；
圖5係表示本發明中之偏壓電路之第3實施形態的電路圖；
圖6係表示本發明中之偏壓電路之第6實施形態的電路圖；
圖7係圖6之偏壓電路中之包含運算放大器AMP3的第1負回饋迴路之對於電源電壓VDD之小信號等效電路；
圖8係表示本發明中之偏壓電路之第7實施形態的電路圖；
圖9係表示本發明中之偏壓電路之第8實施形態的電路圖；
圖10係表示本發明中之偏壓電路之第9實施形態的電路圖；
圖11係表示本發明中之LNA之一實施形態的電路圖；
圖12係表示本發明中之LNA之另一實施形態的電路圖；
圖13(a)-(c)係表示保護元件之一構成例之圖；
圖14係表示帶隙參考電路之一構成例之電路圖；
圖15係表示本發明中之LNA之進而另一實施形態的電路方塊圖；
圖16係表示本發明中之LNB之一實施形態的電路方塊圖；
圖17係表示本發明中之通訊用接收機及通訊用發送機之一實施形態的方塊圖；
圖18係表示本發明中之感測系統之一實施形態的方塊圖；
圖19係用於說明HEMT之偏壓之電路圖；
圖20係表示HEMT之閘極電壓與汲極電流之關係的圖表；
圖21係表示先前之HEMT偏壓電路之構成的電路圖；
圖22係圖21之先前之HEMT偏壓電路之對於電源電壓VDD的小信號等效電路；
圖23係表示負電壓產生電路之構成之電路圖；
圖24係表示負電壓VNEG之電壓波形之波形圖；
圖25係圖21之先前之HEMT偏壓電路之對於負電源電壓VNEG的小信號等效電路；
圖26係表示圖6之偏壓電路與圖21之先前之HEMT偏壓電路中相對於溫度變化之(a)HEMT之汲極電壓及(b)HEMT之汲極電流之特性的圖表；
圖27係表示表現圖26之值時之HEMT之汲極電壓與汲極電流之式的表；
圖28係表示圖6之偏壓電路與圖21之先前之HEMT偏壓電路中相對於電源電壓變化之(a)HEMT之汲極電壓及(b)HEMT之汲極電流之特性的圖表；
圖29係表示圖6之偏壓電路與圖21之先前之HEMT偏壓電路中相對於電源電壓VDD之(a)HEMT之汲極端子、及(b)HEMT之閘極端子之PSRR之特性的圖表；
圖30係表示表現圖29之值時之HEMT之汲極端子及閘極端子之PSRR之式的表；
圖31係表示圖6之偏壓電路與圖21之先前之HEMT偏壓電路中相對於負電源電壓VNEG之(a)HEMT之汲極端子及(b)HEMT之閘極端子之PSRR之特性的圖表；
圖32係表示表現圖31之值時之HEMT之汲極端子及閘極端子之PSRR之式的表；
圖33係表示本發明中之偏壓電路之一實施形態的電路圖；
圖34係表示對圖33之偏壓電路供給控制信號之控制信號生成電路之一構成例的電路圖；
圖35係表示具備圖33之偏壓電路之LNA中切換偏壓之接通、截斷時之各信號波形的時序圖；
圖36係表示本發明中之偏壓電路之另一實施形態的電路圖；
圖37係表示對圖36之偏壓電路供給控制信號之控制信號生成電路之一構成例的電路圖；
圖38係表示具備圖36之偏壓電路之LNA中切換偏壓之接通、截斷時之各信號波形的時序圖；
圖39係表示本發明中之偏壓電路之另一實施形態的電路圖；
圖40係表示本發明中之LNA之一實施形態的電路方塊圖；
圖41係表示先前之LNB之構成的電路方塊圖；
圖42係表示上述先前之LNB中所用之LNA之概略構成的電路方塊圖；及
圖43係表示圖42之LNA中切換偏壓之接通、截斷時之各信號波形的時序圖。
1．．．HEMT(放大用FET)
2．．．閘極端子
3．．．汲極端子
4．．．源極端子
11．．．HEMT偏壓電路(偏壓電路)
AMP1．．．運算放大器(兩電源型之差動放大器)
ID．．．汲極電流
OPAMP．．．運算放大器
RI．．．電阻元件(第1電阻元件)
VD．．．汲極電壓
VDD．．．電源電壓
VNEG．．．負電源電壓源
VX．．．第1基準電壓源
VY．．．第2基準電壓源

Claims (31)

  1. 一種偏壓電路，其特徵在於：其係用於源極端子接地之放大用FET者，且包括：單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、基準電壓源、以及負電源電壓源；且上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子；上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子；上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子；上述第2差動放大器係第1輸入端子介以上述第4電阻元件及上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子；上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子；上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而接地； 上述第1電阻元件係一端子連接於上述放大用FET之汲極端子，另一端子連接於上述第2電晶體之第2導通端子；上述第2電阻元件係一端子連接於上述放大用FET之閘極端子，另一端子連接於上述負電源電壓源。
  2. 如請求項1之偏壓電路，其中上述放大用FET係為HEMT。
  3. 如請求項1之偏壓電路，其中上述第1電晶體及上述第2電晶體係為P通道型MOSFET；且上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述P通道型MOSFET之源極端子、汲極端子、以及閘極端子；上述第1差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子；上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
  4. 如請求項1之偏壓電路，其中上述第1電晶體及上述第2電晶體係為PNP型雙極電晶體；且上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述PNP型雙極電晶體之射極端子、集極端子、以及基極端子；上述第1差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子； 上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
  5. 如請求項1之偏壓電路，其中上述第1電晶體及上述第2電晶體係為N通道型MOSFET；且上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述N通道型MOSFET之汲極端子、源極端子、以及閘極端子；上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子；上述第2差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
  6. 如請求項1之偏壓電路，其中上述第1電晶體及上述第2電晶體係為NPN型雙極電晶體；且上述第1電晶體及上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為上述NPN型雙極電晶體之集極端子、射極端子、以及基極端子；上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子；上述第2差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子。
  7. 如請求項1之偏壓電路，其中使用恆定電流源，代替上述第3電阻元件。
  8. 如請求項1之偏壓電路，其中上述第4電阻元件被去除。
  9. 如請求項1之偏壓電路，其中使用恆定電流源，代替上述第3電阻元件；且上述第4電阻元件被去除。
  10. 如請求項1之偏壓電路，其更包括電壓耐壓之保護元件，且上述保護元件係插入至上述第1電晶體之第2導通端子與上述放大用FET之閘極端子之間。
  11. 如請求項1之偏壓電路，其中上述基準電壓源係包括輸出帶隙電壓之帶隙參考電路。
  12. 如請求項1之偏壓電路，其中上述第1差動放大器、上述第2差動放大器、上述第1電晶體、上述第2電晶體、上述第1電阻元件、上述第2電阻元件、上述第3電阻元件、上述第4電阻元件、以及上述第5電阻元件係包括積體電路。
  13. 如請求項12之偏壓電路，其中上述基準電壓源、上述負電源電壓源或該兩者係與上述積體電路一併積體化而構成。
  14. 一種LNA，其特徵在於：包括源極端子接地之放大用FET、以及如請求項1至13中任一項之偏壓電路；且將上述放大用FET之閘極端子作為輸入端子，將上述放大用FET之汲極端子作為輸出端子。
  15. 一種LNB，其特徵在於：其係將由天線接收之信號放大及 降頻轉換後傳送至後段者；且包括至少一個放大上述信號之LNA；上述LNA係為如請求項14之LNA。
  16. 一種通訊用接收機，其特徵在於：包括接收來自通訊通道之信號之接收裝置、以及將自上述接收裝置輸出之信號放大之LNA；且上述LNA係為如請求項14之LNA。
  17. 一種通訊用發送機，其特徵在於：包括將發送之信號放大之LNA、以及將經上述LNA放大之信號朝通訊通道發送之發送裝置；且上述LNA係為如請求項14之LNA。
  18. 一種感測系統，其特徵在於：包括檢測對象物之變化，並生成對應於該檢測出之變化之信號的感測裝置；以及將自上述感測裝置輸出之信號放大之LNA；且上述LNA係為如請求項14之LNA。
  19. 一種偏壓電路，其特徵在於：其係對將輸入信號放大之源極端子接地之放大用FET供給偏壓者；且包括兩電源型之差動放大器、第1電阻元件、第1開關、第2開關、第1基準電壓源、第2基準電壓源、以及負電源電壓源；上述差動放大器係正輸入端子連接於上述放大用FET之汲極端子，負輸入端子連接於上述第2基準電壓源，輸出端子連接於上述放大用FET之閘極端子，且負電源端子可藉由上述第1開關之切換而連接於上述負電源電壓源 或地面；上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子可藉由上述第2開關之切換而連接於上述第1基準電壓源或地面。
  20. 如請求項19之偏壓電路，其中於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而將上述差動放大器之負電源端子之連接對象由地面切換為上述負電源電壓源後，藉由切換上述第2開關而將上述第1電阻元件之第2端子之連接對象由地面切換為上述第1基準電壓源；於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第1電阻元件之第2端子之連接對象由上述第1基準電壓源切換為地面後，藉由切換上述第1開關而將上述差動放大器之負電源端子之連接對象由上述負電源電壓源切換為地面。
  21. 如請求項19之偏壓電路，其中上述放大用FET係為HEMT。
  22. 一種偏壓電路，其係對放大輸入信號之源極端子接地之放大用FET供給偏壓者，且包括：單一電源型之第1差動放大器、單一電源型之第2差動放大器、第1電晶體、第2電晶體、第1電阻元件、第2電阻元件、第3電阻元件、第4電阻元件、第5電阻元件、第1開關、第2開關、基準電壓源、以及負電源電壓源；且 上述第1電晶體係具有第1導通端子、第2導通端子、以及控制端子；上述第2電晶體係具有第1導通端子、第2導通端子、以及控制端子；上述第1差動放大器係第1輸入端子介以上述第5電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述放大用FET之汲極端子，輸出端子連接於上述第1電晶體之控制端子；上述第2差動放大器係第1輸入端子以上述第4電阻元件及上述第5電阻元件之順序介以該等電阻元件而連接於上述第2電晶體之第2導通端子，第2輸入端子連接於上述基準電壓源，輸出端子連接於上述第2電晶體之控制端子；上述第1電晶體係第1導通端子連接於電源電壓，第2導通端子連接於上述放大用FET之閘極端子；上述第2電晶體係第1導通端子連接於電源電壓，第2導通端子以上述第5電阻元件、上述第4電阻元件及上述第3電阻元件之順序介以該等電阻元件而連接於地面；上述第1電阻元件係具有第1端子及第2端子，該第1端子連接於上述放大用FET之汲極端子，該第2端子連接於上述第2電晶體之第2導通端子；上述第2電阻元件係具有第3端子及第4端子，該第3端子連接於上述放大用FET之閘極端子，該第4端子連接於上述負電源電壓源； 上述第1開關係連接於上述放大用FET之閘極端子，且可藉由該第1開關之切換而使上述放大用FET之閘極端子連接於地面；上述第2開關係連接於上述第2電晶體之控制端子，且可藉由該第2開關之切換而使上述第2電晶體之控制端子連接於該第2電晶體之第1導通端子。
  23. 如請求項22之偏壓電路，其中於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而使上述放大用FET之閘極端子與地面之連接斷開後，藉由切換上述第2開關而使上述第2電晶體之控制端子與上述第2電晶體之第1導通端子之連接斷開；於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第2電晶體之控制端子連接於上述第2電晶體之第1導通端子後，藉由切換上述第1開關而將上述放大用FET之閘極端子連接於地面。
  24. 如請求項22之偏壓電路，其更包括第1電容器及第2電容器；且上述第1電容器係具有第5端子及第6端子，該第5端子連接於上述放大用FET之汲極端子，該第6端子連接於地面；上述第2電容器係具有第7端子及第8端子，該第7端子連接於上述放大用FET之閘極端子，該第8端子連接於上述放大用FET之源極端子。
  25. 如請求項24之偏壓電路，其中 於將偏壓之供給由截斷切換為接通時，藉由切換上述第1開關而使上述放大用FET之閘極端子與地面之連接斷開後，藉由切換上述第2開關而使上述第2電晶體之控制端子與上述第2電晶體之第1導通端子之連接斷開；於將偏壓之供給由接通切換為截斷時，藉由切換上述第2開關而將上述第2電晶體之控制端子連接於上述第2電晶體之第1導通端子後，或者與此同時，藉由切換上述第1開關而將上述放大用FET之閘極端子連接於地面。
  26. 如請求項22之偏壓電路，其中上述放大用FET係為HEMT。
  27. 如請求項22之偏壓電路，其中上述第1電晶體係為N通道型MOSFET；且上述第1電晶體之第1導通端子、第2導通端子、以及控制端子分別為該N通道型MOSFET之汲極端子、源極端子、以及閘極端子；上述第2電晶體係為P通道型MOSFET；且上述第2電晶體之第1導通端子、第2導通端子、以及控制端子分別為該P通道型MOSFET之源極端子、汲極端子、以及閘極端子；上述第1差動放大器之第1輸入端子及第2輸入端子分別為負輸入端子及正輸入端子；上述第2差動放大器之第1輸入端子及第2輸入端子分別為正輸入端子及負輸入端子。
  28. 如請求項22之偏壓電路，其更包括第6電阻元件；且 上述第6電阻元件係設置於將上述第1電晶體之第2導通端子與上述放大用FET之閘極端子電性連接的路徑上。
  29. 一種LNA，其特徵在於：包括放大輸入信號之源極端子接地之放大用FET、以及如請求項19至28中任一項之偏壓電路；且於上述放大用FET之閘極端子設置有輸入端子；於上述放大用FET之汲極端子設置有輸出端子。
  30. 一種LNB，其特徵在於：其係將由天線接收之信號放大及降頻轉換後傳送至後段者，且包括：接收第1極化波，並將該第1極化波轉換為第1極化信號之第1極化天線；接收第2極化波，並將該第2極化波轉換為第2極化信號之第2極化天線；將上述第1極化信號放大之第1極化波用放大器；將上述第2極化信號放大之第2極化波用放大器；以及選擇接收上述第1極化波及上述第2極化波中之任一個極化波之極化波選擇器；且上述第1極化波及上述第2極化波分別為水平極化波及垂直極化波、或者左旋圓極化波及右旋圓極化波；上述第1極化波用放大器及上述第2極化波用放大器係如請求項29之LNA；且上述第1極化波用放大器及上述第2極化波用放大器係對應於自上述極化波選擇器輸出之表示接收上述第1極化波及上述第2極化波中之任一個極化波的極化波選擇 信號，分別切換上述第1開關及上述第2開關。
  31. 如請求項30之LNB，其係經局部積體化而成。
TW099136791A 2010-02-25 2010-10-27 Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system TWI449326B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010040887A JP2011176760A (ja) 2010-02-25 2010-02-25 バイアス回路、ｌｎａ、ｌｎｂ、通信用受信機、通信用送信機、およびセンサーシステム
JP2010191220A JP4800433B1 (ja) 2010-08-27 2010-08-27 バイアス回路、ｌｎａ、およびｌｎｂ

Publications (2)

Publication Number Publication Date
TW201138293A TW201138293A (en) 2011-11-01
TWI449326B true TWI449326B (zh) 2014-08-11

Family

ID=44506371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136791A TWI449326B (zh) 2010-02-25 2010-10-27 Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system

Country Status (4)

Country Link
EP (1) EP2541763B1 (zh)
CN (1) CN102771047B (zh)
TW (1) TWI449326B (zh)
WO (1) WO2011104933A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014050055A (ja) * 2012-09-03 2014-03-17 Nec System Technologies Ltd 増幅器および制御方法
US20150124566A1 (en) 2013-10-04 2015-05-07 Thalmic Labs Inc. Systems, articles and methods for wearable electronic devices employing contact sensors
US11921471B2 (en) 2013-08-16 2024-03-05 Meta Platforms Technologies, Llc Systems, articles, and methods for wearable devices having secondary power sources in links of a band for providing secondary power in addition to a primary power source
WO2015081113A1 (en) 2013-11-27 2015-06-04 Cezar Morun Systems, articles, and methods for electromyography sensors
CN104505602A (zh) * 2014-11-06 2015-04-08 上海海积信息科技股份有限公司 一种卫星导航定位天线
EP3211791A1 (de) * 2016-02-23 2017-08-30 Airbus DS Electronics & Border Security GmbH Schaltungsanordnung und verfahren zum schutz eines empfangsmoduls
EP3487395A4 (en) 2016-07-25 2020-03-04 CTRL-Labs Corporation METHODS AND APPARATUS FOR PREDICTING MUSCULOSKELETAL POSITION INFORMATION USING PORTABLE SELF-CONTAINED SENSORS
US11216069B2 (en) 2018-05-08 2022-01-04 Facebook Technologies, Llc Systems and methods for improved speech recognition using neuromuscular information
CN112087205B (zh) * 2016-07-28 2024-03-01 华为技术有限公司 用于mmic hemt放大器的补偿器器件
TWI659622B (zh) * 2017-05-17 2019-05-11 啟碁科技股份有限公司 接收信號品質改善的系統
US10181868B2 (en) * 2017-05-31 2019-01-15 Silicon Laboratories Inc. Apparatus for radio-frequency receiver with reduced power consumption and associated methods
EP3697297A4 (en) 2017-10-19 2020-12-16 Facebook Technologies, Inc. SYSTEMS AND METHODS FOR IDENTIFYING BIOLOGICAL STRUCTURES ASSOCIATED WITH NEUROMUSCULAR SOURCE SIGNALS
US20190150777A1 (en) * 2017-11-17 2019-05-23 Ctrl-Labs Corporation Dual-supply analog circuitry for sensing surface emg signals
US11961494B1 (en) 2019-03-29 2024-04-16 Meta Platforms Technologies, Llc Electromagnetic interference reduction in extended reality environments
US11493993B2 (en) 2019-09-04 2022-11-08 Meta Platforms Technologies, Llc Systems, methods, and interfaces for performing inputs based on neuromuscular control
US11481030B2 (en) 2019-03-29 2022-10-25 Meta Platforms Technologies, Llc Methods and apparatus for gesture detection and classification
US11907423B2 (en) 2019-11-25 2024-02-20 Meta Platforms Technologies, Llc Systems and methods for contextualized interactions with an environment
US11150730B1 (en) 2019-04-30 2021-10-19 Facebook Technologies, Llc Devices, systems, and methods for controlling computing devices via neuromuscular signals of users
EP3853698A4 (en) 2018-09-20 2021-11-17 Facebook Technologies, LLC NEUROMUSCULAR TEXT ENTRY, WRITING AND DRAWING IN SYSTEMS WITH EXTENDED REALITY
CN113423341A (zh) 2018-11-27 2021-09-21 脸谱科技有限责任公司 用于可穿戴电极传感器系统的自动校准的方法和装置
TWI706630B (zh) * 2019-01-11 2020-10-01 中央研究院 混頻器
US11868531B1 (en) 2021-04-08 2024-01-09 Meta Platforms Technologies, Llc Wearable device providing for thumb-to-finger-based input gestures detected based on neuromuscular signals, and systems and methods of use thereof
CN114513171B (zh) * 2022-02-15 2023-05-23 电子科技大学 一种基于hemt的s波段的低噪声放大器
US20230308052A1 (en) * 2022-03-28 2023-09-28 Nxp Usa, Inc. Bias control circuit for power transistors
CN117335379A (zh) * 2023-09-19 2024-01-02 深圳市思远半导体有限公司 一种电源选择电路和电源

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119107A (ja) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp バイアス電源回路
JPS62248015A (ja) * 1986-04-22 1987-10-29 Nec Corp 安定化定電圧回路
JPH02141110A (ja) * 1988-11-22 1990-05-30 Nec Corp Ｆｅｔ増幅器の電源回路
JPH03117930A (ja) * 1989-09-30 1991-05-20 Toshiba Corp 車載用ダイバーシティ受信装置
US5093631A (en) * 1989-12-23 1992-03-03 Alcatel N.V. Gain-controlled broadband amplifier stage
JP2000295128A (ja) * 1999-02-03 2000-10-20 Sharp Corp 衛星受信装置
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2004109048A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 電波レーダ装置および車両用電波レーダ装置
JP2005011133A (ja) * 2003-06-20 2005-01-13 Mitsumi Electric Co Ltd ボルテージレギュレータ
JP2006081009A (ja) * 2004-09-10 2006-03-23 New Japan Radio Co Ltd 高周波半導体回路
TW200832099A (en) * 2007-01-22 2008-08-01 Faraday Tech Corp Bandgap reference circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59194522A (ja) 1983-04-19 1984-11-05 Nec Corp 電界効果トランジスタ用温度補償バイアス回路
JPS60199107A (ja) * 1984-03-21 1985-10-08 Hitachi Zosen Corp 堤防またはその類似物の築造方法および装置
JPH03117930U (zh) * 1990-03-16 1991-12-05
SE514160C2 (sv) * 1999-04-13 2001-01-15 Ericsson Telefon Ab L M Förspänningsarrangemang för fälteffekttransistorer
EP1134891A1 (de) * 2000-03-06 2001-09-19 Infineon Technologies AG Schaltungsanordnung zur Arbeitspunkteinstellung eines Hochfrequenztransistors und Verstärkerschaltung
CN100407572C (zh) * 2004-08-02 2008-07-30 阎跃军 场效应管偏置电路
KR100965700B1 (ko) * 2005-03-04 2010-06-24 삼성전자주식회사 전치왜곡기

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119107A (ja) * 1983-11-30 1985-06-26 Mitsubishi Electric Corp バイアス電源回路
JPS62248015A (ja) * 1986-04-22 1987-10-29 Nec Corp 安定化定電圧回路
JPH02141110A (ja) * 1988-11-22 1990-05-30 Nec Corp Ｆｅｔ増幅器の電源回路
JPH03117930A (ja) * 1989-09-30 1991-05-20 Toshiba Corp 車載用ダイバーシティ受信装置
US5093631A (en) * 1989-12-23 1992-03-03 Alcatel N.V. Gain-controlled broadband amplifier stage
JP2000295128A (ja) * 1999-02-03 2000-10-20 Sharp Corp 衛星受信装置
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2004109048A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 電波レーダ装置および車両用電波レーダ装置
JP2005011133A (ja) * 2003-06-20 2005-01-13 Mitsumi Electric Co Ltd ボルテージレギュレータ
JP2006081009A (ja) * 2004-09-10 2006-03-23 New Japan Radio Co Ltd 高周波半導体回路
TW200832099A (en) * 2007-01-22 2008-08-01 Faraday Tech Corp Bandgap reference circuit

Also Published As

Publication number Publication date
CN102771047A (zh) 2012-11-07
EP2541763A4 (en) 2016-10-12
EP2541763A1 (en) 2013-01-02
CN102771047B (zh) 2014-12-03
TW201138293A (en) 2011-11-01
EP2541763B1 (en) 2018-12-05
WO2011104933A1 (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI449326B (zh) Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system
Kim et al. A 13-dB IIP3 improved low-power CMOS RF programmable gain amplifier using differential circuit transconductance linearization for various terrestrial mobile D-TV applications
JP5245887B2 (ja) 増幅器
US8526883B2 (en) RF switch for an RF splitter
US8350418B2 (en) Circuit and method for generating a reference voltage
US8542066B2 (en) Apparatus and methods for reducing output noise of a signal channel
JPWO2015002294A1 (ja) 電力増幅モジュール
US10910999B2 (en) Bias circuit
US20140022014A1 (en) Apparatus and methods for amplifier power supply control
JP4800433B1 (ja) バイアス回路、ｌｎａ、およびｌｎｂ
CN211791452U (zh) 一种功率放大器的控制电路
US9935587B2 (en) High linearity inductorless LNA
CN105048978B (zh) 放大器输入保护的装置和方法
US10056898B2 (en) Input stage of chip and method for controlling source driver of chip
US20090064217A1 (en) Apparatus and method for switching rf signal in hybrid switching scheme and broadcast receiving apparatus using the same
US9159848B2 (en) Light receiving circuit
CN112462842B (zh) 电源电路以及无线通信装置
JP2011176760A (ja) バイアス回路、ｌｎａ、ｌｎｂ、通信用受信機、通信用送信機、およびセンサーシステム
KR101433027B1 (ko) 분기 장치
US20130002516A1 (en) Receiving apparatus
US20220302882A1 (en) Amplifier and signal processing apparatus
US11539332B2 (en) Amplification circuit with over power protection
TWI491187B (zh) 衛星接收器
CN111478674A (zh) 一种功率放大器的控制电路
US20180198418A1 (en) Semiconductor device having a low power consumption

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees