CN102771047A - 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统 - Google Patents

Abstract

偏置电路（11）是用于源极端子（4）接地的HEMT（1）的HEMT偏置电路（11），其包括双电源型的运算放大器（AMP1）、电阻元件（RI）、第1基准电压源（VX）及第2基准电压源（VY），运算放大器（AMP1）的正输入端子与HEMT（1）的漏极端子（3）相连接，其负输入端子与第2基准电压源（VY）相连接，其输出端子与HEMT（1）的栅极端子（2）相连接，电阻元件（RI）的一个端子与HEMT（1）的漏极端子（3）相连接，其另一端子与第1基准电压源（VX）相连接。由此，实现了降低温度相关性、降低电源电压相关性、足够衰减与电源电压及负电压相叠加的噪声、和提高制造工艺的选择自由度。

Description

偏置电路、LNA、LNB、通信用接收机、通信用发送机及传感器系统

技术领域

本发明涉及向FET（Field Effect Transistor：场效应晶体管）提供偏置电压的偏置电路、LNA（Low Noise Amplifier：低噪声放大器）、LNB（Low Noise Block converter：低噪声块转换器）、通信用接收机、通信用发送机及传感器系统，特别涉及卫星广播接收用LNB的LNA中使用的HEMT（High Electron Mobility Transistor：高电子迁移率晶体管）用的偏置电路。

此外，本发明还涉及能对向FET提供的偏压的接通/关断进行切换的偏置电路、LNA及LNB，特别还涉及用于在对偏压的接通/关断进行切换时对卫星广播接收用LNB的LNA中使用的HEMT进行保护的技术。

背景技术

以往，在卫星广播中，从通信卫星向各家庭等接收侧发送Ku波段（12GHz～18GHz）的微小信号。在接收侧，由天线接收到来自通信卫星的信号之后，利用LNB进行放大和下变频，并传送到调谐器。

此处，为了较好地接收微小信号，在LNB中，对将由天线接收到的信号进行放大的LNA要求较低的NF（Noise Figure：噪声系数）。因此，一般对LNA使用HEMT。HEMT的特征在于，可应对接收Ku波段且NF较低。为了将使用了HEMT的LNA的增益及NF设计为所希望的值，需要将HEMT的漏极电压及漏极电流设计为最佳。

对HEMT的漏极电流特性进行说明。图19是用于说明HEMT的偏压的电路图。图20是表示HEMT的栅极电压与漏极电流之间的关系的曲线图。

HEMT具有如下特性：漏极电流ID的电流值相对于栅极电压VG的电压值来确定。例如，在设计为最佳的漏极电压VD为2V、最佳的漏极电流ID为8mA的情况下，如图20所示，需要的栅极电压VG成为－0.4V左右。因此，需要对LNA中使用的HEMT（FET）施加规定的偏压，以同时获得所希望的漏极电压VD和所希望的的漏极电流ID。因而，通过利用偏置电路来提供上述规定的偏压，从而在适当的工作点来驱动HEMT。偏置电路自动寻求、确定同时满足VD＝2V、ID＝8mA那样的－0.4V左右的栅极电压VG。

以往提出有多种上述那样的、自动控制并提供栅极电压以同时决定所希望的漏极电压和所希望的漏极电流的偏置电路。其中，作为基本的电路，有专利文献1所公开的偏置电路。

图21是表示专利文献1所公开的现有的HEMT偏置电路500的结构的电路图。HEMT偏置电路500是源极端子接地的HEMT501用的偏置电路。如图21所示，HEMT偏置电路500包括双极型晶体管BIP501、发射极侧电阻元件RE、集电极侧电阻元件RC、电阻元件R501及电阻元件R502。

双极型晶体管BIP501的发射极端子与HEMT501的漏极端子相连接，并且，经由发射极侧电阻元件RE与电源电压VDD相连接。双极型晶体管BIP501的集电极端子与HEMT501的栅极端子相连接，并且，经由集电极侧电阻元件RC与负电源电压VNEG相连接。双极型晶体管BIP501的基极端子经由电阻元件R501与HEMT501的源极端子相连接，并且，经由电阻元件R502与电源电压VDD相连接。

在HEMT偏置电路500中，将HEMT501加入到负反馈环路中。由此，成为如下结构：自动确定HEMT501的漏极电压VD及漏极电流ID，以成为下述式（1）及式（2）所示的近似式。

[数学式1]

$V_D\≈V_B+V_{\mathrm{BE}}=\frac{R_1}{R_1+R_2}*\mathrm{VDD}+V_{\mathrm{BE}}$ ...式(1)

$I_D\≈\frac{\mathrm{VDD}-V_D}{R_E}=\frac{1}{R_E}(\frac{R_2}{R_1+R_2}*\mathrm{VDD}-V_{\mathrm{BE}})$ ...式(2)

上述各式中的各值如下。

V_D：漏极电压VD的电压值

I_D：漏极电流ID的电流值

V_B：基极电压VB的电压值

V_BE：基极发射极间电压VBE的电压值

VDD：电源电压VDD的电压值

R_E：发射极侧电阻元件RE的电阻值

R₁：电阻元件R501的电阻值

R₂：电阻元件R502的电阻值

现有技术文献

专利文献

专利文献1：日本公开专利公报“特开昭59－194522号公报(1984年11月5日公开)”

发明内容

发明所要解决的技术问题

然而，现有的HEMT偏置电路500具有（1）温度相关性、（2）电源电压相关性、（3）来自电源电压及负电源电压的噪声、（4）限定制造工艺这四个问题。在HEMT偏置电路500中，即使周围温度或电源电压有变动，也需要维持所希望的漏极电压及所希望的漏极电流。此外，需要使电源中叠加的噪声不传递到HEMT501的漏极端子及栅极端子。

(1)温度相关性

在图21所示的HEMT偏置电路500中，具有如下结构：利用双极型晶体管BIP501的基极发射极间电压VBE所产生的电位差，来确定HEMT501的漏极电压VD及漏极电流ID。因此，存在漏极电压VD及漏极电流ID随周围温度而变化的问题。

基极发射极间电压VBE由下述式（3）及式（4）所示。

[数学式2]

$V_{\mathrm{BE}}=\frac{k*T}{q}*\ln \left(\frac{I_C}{I_S}\right)$ ...式(3)

$I_S=b*T^{4+m}*\exp (-\frac{E_g}{k*T})$ ...式(4)

上述各式中的各值如下。

V_BE：基极发射极间电压VBE的电压值

k：波尔兹曼常数

T：绝对温度

q：元电荷量

I_C：集电极电流

b：比例常数

m：常数

Eg：硅的带隙能量

对于漏极电压VD及漏极电流ID的温度相关性，通过用温度T分别对式（1）及式（2）进行微分可得，如下述式（5）及式（6）所示。

[数学式3]

$\frac{{\∂V}_D}{\∂T}=\frac{V_{\mathrm{BE}}-(4+m)*V_T-E_g/q}{T}$ ...式(5)

$\frac{{\∂I}_D}{\∂T}=-\frac{V_{\mathrm{BE}}-(4+m)*V_T-E_g/q}{R_E*T}$ ...式(6)

此处，例如，想设定成ID＝8mA、VD＝2V、VDD＝3.3V。此时，若将图21的HEMT偏置电路500的参数分别选择为R501＝1kΩ、R502＝1.75kΩ、RE＝50Ω，设VBE＝0.8V、Eg＝1.12eV、m＝－3/2，并对式（5）及式（6）进行计算，则得到下述式（7）及式（8）。

[数学式4]

...式(7)

...式(8)

即，在100℃的温度变化下，漏极电压VD约降低0.1V，漏极电流ID约增加2mA。特别是，漏极电流ID的温度相关性成为问题。若漏极电流ID随着周围温度的上升而增加，则温度会因HEMT501的发热而进一步上升。然后，漏极电流ID随之进一步增加。之后，产生热的正反馈，直至稳定在散热与发热的热平衡状态。因此，产生必须将HEMT偏置电路500的周围温度保持得较低的制约条件。

(2)电源电压相关性

LNA的输出信号由HEMT501的漏极电压VD及栅极电压VG来确定。如上述式（1）及式（2）所示，由于图21的HEMT偏置电路500中的漏极电压VD成为电源电压VDD的一次函数，从而可知，与电源电压VDD的变动（相对于噪声的变动）有较强的相关度。

（3）来自电源电压及负电源电压的噪声

在电源电压VDD、负电源电压VNEG中含有噪声的情况下，PSRR（PowerSupply Rejection Ratio：电源抑制比）就很重要。PSRR是表示来自某一电源电压（此处为电源电压VDD及负电源电压VNEG）的噪声在关注的端子上衰减多少的指标。

（3－1）相对于电源电压VDD的PSRR

为了详细了解漏极电压VD及栅极电压VG对电源电压VDD的相关性，需要求解小信号等效电路。因而，利用图22来表示图21的HEMT偏置电路500中的相对于电源电压VDD的PSRR。图22是HEMT偏置电路500的相对于电源电压VDD的小信号等效电路510。通过基尔霍夫电流定律，得到下述式（9）及式（10）。

[数学式5]

$\mathrm{gm}*(V_D-V_B)+\mathrm{ge}*(V_D-V_G)+\frac{V_D-\mathrm{VDD}}{R_E}+V_G*\mathrm{Gm}+V_D*\mathrm{gds}=0$ ...式(9)

$\mathrm{gm}*(V_B-V_D)+\mathrm{ge}*(V_G-V_D)+\frac{V_G}{R_C}=0$ ...式(10)

上述各式中的各值如下。

gm：双极型晶体管BIP501的互导

ge：双极型晶体管BIP501的集电极发射极间电导

Gm：HEMT501的互导

gds：HEMT501的漏源间电导

VDD：电源电压VDD的电压值

V_D：漏极电压VD的电压值

V_G：栅极电压VG的电压值

V_B：基极电压VB的电压值

R_E：发射极侧电阻元件RE的电阻值

R_C：集电极侧电阻元件RC的电阻值

然后，若对式（9）及式（10）的联立一次方程式来解方程以求出漏极电压VD及栅极电压VG，将求解结果用电源电压VDD进行微分，并采用分贝表示法，则如下述式（11）及式（12）那样，可知电源电压VDD相对于漏极电压VD及栅极电压VG的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。

[数学式6]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VDD}}\≈20*\log \left(\frac{R_1}{R_1+R_2}\right)$ ...式(11)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VDD}}\≈20*\log (\frac{1}{R_E*\mathrm{Gm}}*\left(\frac{R_2}{R_1+R_2}\right))$ ...式(12)

通过式（11）及式（12）可知，电源电压VDD的噪声几乎无衰减地传递给漏极电压VD及栅极电压VG。

接下来，确认在作为LNA来看的情况下该衰减量是否足够。例如，实际上，想设计成ID＝8mA、VD＝2V、VDD＝3.3V。此时，在设定为Gm＝50mS、R501＝1kΩ、R502＝1.75kΩ、RE＝50Ω的情况下，漏极电压VD及栅极电压VG相对于电源电压VDD的PSRR如下述式（13）及式（14）那样。

[数学式7]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VDD}}\≈-8.8\mathrm{dB}$ ...式(13)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VDD}}\≈-12\mathrm{dB}$ ...式(14)

该值在作为LNA用途下较差，在电源电压VDD有噪声时成为问题。在此示例的情况下，若设信号功率为－90dBm，则必须将与负电源电压VNEG叠加的噪声功率抑制在至少为－90dBm左右的极其微小的水平。

（3－2）相对于负电源电压VNEG的PSRR

如图20所示，HEMT的栅极电压需要为负电压。即，LNA中使用的HEMT需要正的电源电压及负的电源电压这两个电源电压。

通常，设置于抛物面天线的LNB通过同轴电缆与电视机或视频装置相连接，从电视机或视频装置一侧经由同轴电缆接收供电。此时接收供电的电源仅是正电压的电源。因而，大多使用电荷泵从正的电源电压生成负的电源电压。

图23是表示负电压产生电路520的结构的电路图。图24是表示负电压VNEG的电压波形的波形图。

如图23所示，负电压产生电路520通过电荷泵电路来实现。在电荷泵电路中，通过对电容器521、522施加脉冲状的电压，在两个电容器521、522之间进行电荷的充放电，从而输出端子阶段性地成为负电压VNEG。如图24所示，负电压VNEG的电压波形成为在负的DC电压上叠加有脉冲状噪声的波形。

在图21的HEMT偏置电路500中，为了向HEMT501的栅极端子提供负电压，将VNEG端子与图23的负电压产生电路520的输出端子进行连接。此时，若图24所示的与负DC电压相叠加的脉冲状噪声漏出到HEMT501的栅极端子及漏极端子，则发展成LNA的输出信号质量变差的问题。

利用图25来表示图21的HEMT偏置电路500中的相对于负电源电压VNEG的PSRR。图25是HEMT偏置电路500的相对于负电源电压VNEG的小信号等效电路530。通过基尔霍夫电流定律，得到下述式（15）及式（16）。

[数学式8]

$\mathrm{gm}*(V_D-V_B)+\mathrm{ge}*(V_D-V_G)+\frac{V_D}{R_E}+V_G*\mathrm{Gm}+V_D*\mathrm{gds}=0$ ...式(15)

$\mathrm{gm}*(V_B-V_D)+\mathrm{ge}*(V_G-V_D)+\frac{V_G-\mathrm{VNEG}}{R_C}=0$ ...式(16)

除VNEG为负电源电压VNEG的电压值以外，上述各式中的各值与上述式（9）及式（10）相同。

然后，若对式（15）及式（16）的联立一次方程式来解方程以求出漏极电压VD及栅极电压VG，将求解结果用负电源电压VNEG进行微分，并采用分贝表示法，则如下述式（17）及式（18）那样，可知负电源电压VNEG相对于漏极电压VD及栅极电压VG的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。

[数学式9]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VNEG}}\≈20*\log \left(\frac{1}{1+\mathrm{gm}*R_C}\right)$ ...式(17)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VNEG}}\≈20*\log \left(\frac{1}{1+\mathrm{Gm}*R_C}\right)$ ...式(18)

通过式（17）及式（18）可知，负电源电压VNEG的噪声衰减后传递给漏极电压VD及栅极电压VG。

接下来，确认在作为LNA来看的情况下该衰减量是否足够。例如，实际上，想设计成ID＝8mA、VD＝2V、VDD＝3.3V。此时，在设定为Gm＝50mS、R501＝1kΩ、R502＝1.75kΩ、RE＝50Ω、RC＝40kΩ、gm＝1mS的情况下，漏极电压VD及栅极电压VG相对于负电源电压VNEG的PSRR如下述式（19）及式（20）那样。

[数学式10]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VNEG}}\≈-32\mathrm{dB}$ ...式(19)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VNEG}}\≈-66\mathrm{dB}$ ...式(20)

该值在作为LNA用途下不能说是足够的衰减量。在此示例的情况下，若设信号功率为－90dBm，则必须将与负电源电压VNEG叠加的噪声功率抑制在至少为－70dBm左右的极其微小的水平。

（4）限定制造工艺

在用分立元件来实现图21的HEMT偏置电路500的情况下，虽不会特别有问题，但在想用集成电路（IC）来实现的情况下，存在限定制造工艺的问题。

如图21所示，为了利用双极型晶体管BIP501的VBE电位差来控制HEMT501的漏极电压VD及漏极电流ID，需要PNP型的双极型晶体管。但是，在此情况下，无法利用例如廉价的CMOS工艺来将现有的HEMT偏置电路500进行集成化。

本发明是鉴于上述现有问题而完成的，其目的在于，提供一种能实现

·降低温度相关性

·降低电源电压相关性

·足够衰减与电源电压及负电压相叠加的噪声（即，改善相对于电源电压及负电压的PSRR）

·提高制造工艺的选择自由度

的偏置电路、LNA、LNB、通信用接收机、通信用发送机及传感器系统。

解决技术问题所采用的技术方案

为了解决上述问题，本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，其特征在于，包括双电源型的差动放大器、第1电阻元件、第1基准电压源及第2基准电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接。

根据上述结构，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，能提高制造工艺的选择自由度。

本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，其特征在于，包括单电源型的差动放大器、第1基准电压源、第2基准电压源、第1晶体管、第1电阻元件、第2电阻元件及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述差动放大器的第1输入端子与所述第2基准电压源相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

根据上述结构，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，能提高制造工艺的选择自由度。

本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，其特征在于，包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

根据上述结构，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，能提高制造工艺的选择自由度。

为了解决上述问题，本发明的LNA的特征在于，包括：源极端子接地的放大用FET；及所述偏置电路，将所述放大用FET的栅极端子作为输入端子，将所述放大用FET的漏极端子作为输出端子。

为了解决上述问题，本发明的LNB将由天线接收到的信号进行放大和下变频，并传送到后级，其特征在于，至少包括一个所述LNA，以作为放大所述信号的LNA。

为了解决上述问题，本发明的通信用接收机的特征在于，包括：接收来自通信线路的信号的接收器件；及作为将从所述接收器件输出的信号进行放大的LNA的所述LNA。

为了解决上述问题，本发明的通信用发送机的特征在于，包括：作为将要发送的信号进行放大的LNA的所述LNA；及将由所述LNA放大后的信号发送到通信线路的发送器件。

为了解决上述问题，本发明的传感器系统的特征在于，包括：检测对象物的变化、并生成与该检测出的变化相对应的信号的传感器件；及作为将从所述传感器件输出的信号进行放大的LNA的所述LNA。

本发明的偏置切换电路是向放大输入信号的、源极端子接地的放大用FET提供偏压的偏置电路，其特征在于，包括双电源型的差动放大器、第1电阻元件、第1开关、第2开关、第1基准电压源、第2基准电压源及负电源电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，其负电源端子通过所述第1开关的切换而能与所述负电源电压源相连接或接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子通过所述第2开关的切换而能与所述第1基准电压源相连接或接地。

根据上述结构，通过第1开关的切换来将差动放大器的负电源端子与负电源电压源进行连接，且通过第2开关的切换来将第1电阻元件的第2端子与第1基准电压源进行连接，在提供偏压时，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，能提高制造工艺的选择自由度。

此外，根据上述结构，能利用第1开关及第2开关的切换定时，来控制对放大用FET的栅极端子施加和消除电压的定时、及对其漏极端子施加和消除电压的定时，使得不会有较大的贯穿电流流过。

例如，在将提供的偏压从关断切换至接通时，通过切换第1开关来将差动放大器的负电源端子的连接对象从接地切换至负电源电压源，之后，通过切换第2开关来将第1电阻元件的第2端子的连接对象从接地切换至第1基准电压源。据此，成为在对放大用FET的栅极端子施加电压之后、对放大用FET的漏极端子施加电压的顺序。因而，在从对放大用FET的栅极端子施加电压、到对放大用FET的漏极端子施加电压的期间内，由于放大用FET的沟道中存在的载流子减少，因此，能使贯穿电极不易流过。

此外，在将提供的偏压从接通切换至关断时，通过切换第2开关来将第1电阻元件的第2端子的连接对象从第1基准电压源切换至接地，之后，通过切换第1开关来将差动放大器的负电源端子的连接对象从负电源电压源切换至接地。据此，成为在消除放大用FET的漏极端子的电压之后、消除放大用FET的栅极端子的电压的顺序。因而，在从消除放大用FET的漏极端子的电压、到消除放大用FET的栅极端子的电压的期间内，由于放大用FET的栅极端子仍旧为负电压，因此，能防止有过量的漏极电流流过。

因而，能防止在将提供的偏压从关断切换至接通时、及将提供的偏压从接通切换至关断时产生过量的贯穿电流。

本发明的偏置切换电路是向放大输入信号的、源极端子接地的放大用FET提供偏压的偏置电路，其特征在于，包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、第1开关、第2开关、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子依次经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件具有第3端子及第4端子，该第3端子与所述放大用FET的栅极端子相连接，该第4端子与所述负电源电压源相连接，所述第1开关与所述放大用FET的栅极端子相连接，通过该第1开关的切换，能将所述放大用FET的栅极端子接地，所述第2开关与所述第2晶体管的控制端子相连接，通过该第2开关的切换，能将所述第2晶体管的控制端子与该第2晶体管的第1导通端子进行连接。

根据上述结构，通过切换第1开关来切断放大用FET的栅极端子与接地之间的连接，且通过切换第2开关来切断第2晶体管的控制端子与第2晶体管的第1导通端子之间的连接，在提供偏压时，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，能提高制造工艺的选择自由度。

此外，根据上述结构，能利用第1开关及第2开关的切换定时，来控制对放大用FET的栅极端子施加和消除电压的定时、及对其漏极端子施加和消除电压的定时，使得不会有较大的贯穿电流流过。

例如，在将提供的偏压从关断切换至接通时，通过切换第1开关来切断放大用FET的栅极端子与接地之间的连接，之后，通过切换第2开关来切断第2晶体管的控制端子与第2晶体管的第1导通端子之间的连接。据此，成为在对放大用FET的栅极端子施加电压之后、对放大用FET的漏极端子施加电压的顺序。因而，在从对放大用FET的栅极端子施加电压、到对放大用FET的漏极端子施加电压的期间内，由于放大用FET的沟道中存在的载流子减少，因此，能使贯穿电极不易流过。

此外，在将提供的偏压从接通切换至关断时，通过切换第2开关来将第2晶体管的控制端子与第2晶体管的第1导通端子进行连接，之后，通过切换第1开关来将放大用FET的栅极端子接地。据此，成为在消除放大用FET的漏极端子的电压之后、消除放大用FET的栅极端子的电压的顺序。因而，在从消除放大用FET的漏极端子的电压、到消除放大用FET的栅极端子的电压的期间内，由于放大用FET的栅极端子仍旧为负电压，因此，能防止有过量的漏极电流流过。

因而，能防止在将提供的偏压从关断切换至接通时、及将提供的偏压从接通切换至关断时产生过量的贯穿电流。

本发明的LNA的特征在于，包括：放大输入信号的、源极端子接地的放大用FET；及所述偏置电路，对所述放大用FET的栅极端子设置输入端子，对所述放大用FET的漏极端子设置输出端子。

根据上述结构，通过包括上述偏置电路，能在适当的工作点来驱动放大用FET，并且能获得偏置电路中起到的效果。

本发明的LNB是将由天线接收到的信号进行放大和下变频、并传送到后级的LNB，其特征在于，包括：接收第1极化波并将该第1极化波转换成第1极化波信号的第1极化波天线；接收第2极化波并将该第2极化波转换成第2极化波信号的第2极化波天线；放大所述第1极化波信号的第1极化波用放大器；放大所述第2极化波信号的第2极化波用放大器；及对接收所述第1极化波和所述第2极化波中的哪一个进行选择的极化波选择器，所述第1极化波及所述第2极化波分别是水平极化波及垂直极化波、或左旋圆极化波及右旋圆极化波，所述第1极化波用放大器及所述第2极化波用放大器是所述LNA，所述第1极化波用放大器及所述第2极化波用放大器根据从所述极化波选择器输出的、表示接收所述第1极化波和所述第2极化波中的哪一个的极化波选择信号，分别切换所述第1开关及所述第2开关。

根据上述结构，由于通过包括上述LNA，从而能优化第1极化波用放大器及第2极化波用放大器的增益及NF，因此，能较好地接收由第1极化波天线及第2极化波天线接收到的微小信号。

发明效果

如上所述，本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括双电源型的差动放大器、第1电阻元件、第1基准电压源及第2基准电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接。

此外，本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括单电源型的差动放大器、第1基准电压源、第2基准电压源、第1晶体管、第1电阻元件、第2电阻元件及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述差动放大器的第1输入端子与所述第2基准电压源相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

此外，本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

根据上述各结构，起到如下效果：能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，一并起到能提高制造工艺的选择自由度的效果。

本发明的LNA具有如下结构：包括源极端子接地的放大用FET；及所述偏置电路，将所述放大用FET的栅极端子作为输入端子，将所述放大用FET的漏极端子作为输出端子。

因此，通过包括上述偏置电路，起到如下效果：能在适当的工作点来驱动放大用FET，并且能获得偏置电路中起到的效果。

本发明的LNB将由天线接收到的信号进行放大和下变频，并传送到后级，具有如下结构：至少包括一个所述LNA，以作为放大所述信号的LNA。

因而，由于通过包括上述LNA，从而能优化将接收信号进行放大的放大器的增益及NF，因此，起到能较好地接收由天线接收到的微小信号的效果。

本发明的通信用接收机具有如下结构：包括接收来自通信线路的信号的接收器件；及作为将从所述接收器件输出的信号进行放大的LNA的所述LNA。本发明的通信用发送机具有如下结构：包括作为将要发送的信号进行放大的LNA的所述LNA；及将由所述LNA放大后的信号发送到通信线路的发送器件。本发明的传感器系统具有如下结构：包括检测对象物的变化、并生成与该检测出的变化相对应的信号的传感器件；及作为将从所述传感器件输出的信号进行放大的LNA的所述LNA。

因此，通过包括上述LNA，从而能优化将接收信号/发送信号/检测信号进行放大的放大器的增益及NF，起到能适当地进行动作的效果。

此外，本发明的偏置电路具有如下结构：包括双电源型的差动放大器、第1电阻元件、第1开关、第2开关、第1基准电压源、第2基准电压源及负电源电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，其负电源端子通过所述第1开关的切换而能与所述负电源电压源相连接或接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子通过所述第2开关的切换而能与所述第1基准电压源相连接或接地。

此外，本发明的偏置电路具有如下结构：包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、第1开关、第2开关、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子依次经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件具有第3端子及第4端子，该第3端子与所述放大用FET的栅极端子相连接，该第4端子与所述负电源电压源相连接，所述第1开关与所述放大用FET的栅极端子相连接，通过该第1开关的切换，能将所述放大用FET的栅极端子接地，所述第2开关与所述第2晶体管的控制端子相连接，通过该第2开关的切换，能将所述第2晶体管的控制端子与该第2晶体管的第1导通端子进行连接。

根据上述各结构，起到如下效果：在提供偏压时，能将放大用FET的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且获得非常高的噪声去除率。此外，进一步地，由于差动放大器能无需特殊的制造工艺而构成，因此，一并起到能提高制造工艺的选择自由度的效果。

此外，能利用第1开关及第2开关的切换定时，来控制对放大用FET的栅极端子施加和消除电压的定时、及对其漏极端子施加和消除电压的定时，使得不会有较大的贯穿电流流过。因而，起到能防止在将提供的偏压从关断切换至接通时、及将提供的偏压从接通切换至关断时产生过量的贯穿电流的效果。

本发明的LNA具有如下结构：包括放大输入信号的、源极端子接地的放大用FET；及所述偏置电路，对所述放大用FET的栅极端子设置输入端子，对所述放大用FET的漏极端子设置输出端子。

因此，通过包括上述偏置电路，起到如下效果：能在适当的工作点来驱动放大用FET，并且能获得偏置电路中起到的效果。

本发明的LNB具有如下结构：包括接收第1极化波并将该第1极化波转换成第1极化波信号的第1极化波天线；接收第2极化波并将该第2极化波转换成第2极化波信号的第2极化波天线；放大所述第1极化波信号的第1极化波用放大器；放大所述第2极化波信号的第2极化波用放大器；及对接收所述第1极化波和所述第2极化波中的哪一个进行选择的极化波选择器，所述第1极化波及所述第2极化波分别是水平极化波及垂直极化波、或左旋圆极化波及右旋圆极化波，所述第1极化波用放大器及所述第2极化波用放大器是所述LNA，所述第1极化波用放大器及所述第2极化波用放大器根据从所述极化波选择器输出的、表示接收所述第1极化波和所述第2极化波中的哪一个的极化波选择信号，分别切换所述第1开关及所述第2开关。

因而，由于通过包括上述LNA，从而能优化第1极化波用放大器及第2极化波用放大器的增益及NF，因此，起到能较好地接收由第1极化波天线及第2极化波天线接收到的微小信号的效果。

附图说明

图1是表示本发明中的偏置电路的实施方式1的电路图。

图2是表示本发明中的偏置电路的实施方式2的电路图。

图3是图2的偏置电路的相对于电源电压VDD的小信号等效电路。

图4是图2的偏置电路的相对于负电源电压源VNEG的小信号等效电路。

图5是表示本发明中的偏置电路的实施方式3的电路图。

图6是表示本发明中的偏置电路的实施方式6的电路图。

图7是图6的偏置电路中的包含运算放大器AMP3的第1负反馈环路的、相对于电源电压VDD的小信号等效电路。

图8是表示本发明中的偏置电路的实施方式7的电路图。

图9是表示本发明中的偏置电路的实施方式8的电路图。

图10是表示本发明中的偏置电路的实施方式9的电路图。

图11是表示本发明中的LNA的一个实施方式的电路图。

图12是表示本发明中的LNA的另一实施方式的电路图。

图13是表示保护元件的一结构例的图。

图14是表示带隙基准电路的一结构例的电路图。

图15是表示本发明中的LNA的又一实施方式的电路框图。

图16是表示本发明中的LNB的一个实施方式的电路框图。

图17是表示本发明中的通信用接收机和通信用发送机的一个实施方式的框图。

图18是表示本发明中的传感器系统的一个实施方式的框图。

图19是用于说明HEMT的偏压的电路图。

图20是表示HEMT的栅极电压与漏极电流之间的关系的曲线图。

图21是表示现有的HEMT偏置电路的结构的电路图。

图22是图21的现有的HEMT偏置电路的相对于电源电压VDD的小信号等效电路。

图23是表示负电压产生电路的结构的电路图。

图24是表示负电压VNEG的电压波形的波形图。

图25是图21的现有的HEMT偏置电路的相对于负电源电压VNEG的小信号等效电路。

图26是表示图6的偏置电路和图21的现有的HEMT偏置电路中的、（a）HEMT的漏极电压、及（b）HEMT的漏极电流相对于温度变化的特性的曲线图。

图27是表示在示出图26的值时的HEMT的漏极电压及漏极电流的公式的表。

图28是表示图6的偏置电路和图21的现有的HEMT偏置电路中的、（a）HEMT的漏极电压、及（b）HEMT的漏极电流相对于电源电压变化的特性的曲线图。

图29是表示图6的偏置电路和图21的现有的HEMT偏置电路中的、（a）HEMT的漏极端子、及（b）HEMT的栅极端子相对于电源电压VDD的PSRR的特性的曲线图。

图30是表示在示出图29的值时的HEMT的漏极端子及栅极端子的PSRR的公式的表。

图31是表示图6的偏置电路和图21的现有的HEMT偏置电路中的、（a）HEMT的漏极端子、及（b）HEMT的栅极端子相对于负电源电压VNEG的PSRR的特性的曲线图。

图32是表示在示出图31的值时的HEMT的漏极端子及栅极端子的PSRR的公式的表。

图33是表示本发明中的偏置电路的一个实施方式的电路图。

图34是表示向图33的偏置电路提供控制信号的控制信号生成电路的一结构例的电路图。

图35是表示包括图33的偏置电路的LNA中的、对偏压的接通/关断进行切换时的各信号波形的时序图。

图36是表示本发明中的偏置电路的另一实施方式的电路图。

图37是表示向图36的偏置电路提供控制信号的控制信号生成电路的一结构例的电路图。

图38是表示包括图36的偏置电路的LNA中的、对偏压的接通/关断进行切换时的各信号波形的时序图。

图39是表示本发明中的偏置电路的另一实施方式的电路图。

图40是表示本发明中的LNA的一个实施方式的电路框图。

图41是表示现有的LNB的结构的电路框图。

图42是表示上述现有的LNB中使用的LNA的简要结构的电路框图。

图43是表示图42的LNA中的、对偏压的接通/关断进行切换时的各信号波形的时序图。

具体实施方式

如下，基于附图说明本发明的各实施方式。另外，在各实施方式中未说明的结构都与前述的实施方式相同。此外，为了方便说明，在各实施方式中，对于具有与前述的实施方式的附图所示的构件相同的功能的构件，标注同一标号，并省略其说明。

[实施方式1]

图1是表示本实施方式的HEMT偏置电路11的一结构例的电路图。

本实施方式的HEMT偏置电路11（偏置电路）是源极端子4接地的HEMT1（放大用FET）用的偏置电路。如图1所示，HEMT偏置电路11包括运算放大器AMP1（双电源型的差动放大器）、电阻元件RI（第1电阻元件）、第1基准电压源VX、第2基准电压源VY及负电源电压源VNEG。

运算放大器AMP1是双电源型的运算放大器，构成作为差动放大器。运算放大器AMP1的正电源端子及负电源端子分别与电源电压VDD及负电源电压源VNEG相连接。运算放大器AMP1的正输入端子（同相输入端子）与HEMT1的漏极端子3相连接。运算放大器AMP1的负输入端子（反相输入端子）与第2基准电压源VY相连接。运算放大器AMP1的输出端子与HEMT1的栅极端子2相连接。

电阻元件RI具有两个端子，一个端子与HEMT1的漏极端子3相连接，另一端子与第1基准电压源VX相连接。

第1基准电压源VX及第2基准电压源VY是产生正电压的电压源。第1基准电压源VX及第2基准电压源VY完全不受温度T、电源电压VDD的变动的影响。负电源电压源VNEG是产生负的电源电压（也称为负电源电压VNEG）的电压源。另外，电源电压VDD是正的电源电压，能与外部的其他构件共用。

在HEMT偏置电路11中，将HEMT1加入到运算放大器AMP1的负反馈环路中。由此，成为如下结构：自动确定HEMT1的漏极电压VD及漏极电流ID，以成为下述式（21）及式（22）所示的近似式。

[数学式11]

V_D≈V_Y...式(21)

$I_D\≈\frac{V_X-V_Y}{R_I}$ ...式(22)

上述各式中的各值如下。

V_D：漏极电压VD的电压值

I_D：漏极电流ID的电流值

V_X：第1基准电压源VX的电压值

V_Y：第2基准电压源VY的电压值

R_I：电阻元件RI的电阻值

即，通过将第2基准电压源VY的基准电压VY施加到运算放大器AMP1的输入，从而在HEMT1的漏极端子3获得规定的电压VY。此外，通过在第1基准电压源VX与HEMT1的漏极端子3之间插入电阻元件RI，从而由于在电阻元件RI的两端产生基准电压VX与基准电压VY的电位差，因此，获得所希望的漏极电流ID。

由于式（21）及式（22）不是温度T或电源电压VDD的函数，因此，HEMT1的漏极电压VD及漏极电流ID不受其变动的影响。因此，在HEMT偏置电路11中，可排除温度相关性及电源电压相关性。

此外，由于从电源电压VDD及负电源电压VNEG到HEMT1的栅极端子2的PSRR等于运算放大器AMP1的PSRR，因此，可获得非常高的噪声去除率。

此外，运算放大器AMP1可无需特殊的制造工艺而构成。因而，在图21所示的现有的HEMT偏置电路500中，需要PNP型双极型晶体管，但在HEMT偏置电路11中，不用管晶体管的种类。所以，在HEMT偏置电路11中，制造工艺的选择自由度高，能利用CMOS工艺、MOS工艺、双极型工艺、BiCMOS工艺等各种工艺来制造集成电路。

但是，近年来，在运算放大器（差动放大器）中，单电源是主流。此外，图1所示的运算放大器AMP1具有需要夹着GND电平的正负双电源的缺点。

[实施方式2]

图2是表示本实施方式的HEMT偏置电路12的一结构例的电路图。

本实施方式的HEMT偏置电路12（偏置电路）是源极端子接地的HEMT1用的偏置电路。如图2所示，HEMT偏置电路12包括运算放大器AMP2（单电源型的差动放大器，第1差动放大器）、电阻元件RI、第1基准电压源VX、第2基准电压源VY、负电源电压源VNEG、P沟道型MOSFET（以下称为PMOS晶体管）PMOS1（第1晶体管）及电阻元件RG（第2电阻元件）。

运算放大器AMP2是单电源型的运算放大器，构成作为差动放大器。运算放大器AMP2的正电源端子与电源电压VDD相连接。运算放大器AMP2的正输入端子（同相输入端子、第1输入端子）与第2基准电压源VY相连接。运算放大器AMP2的负输入端子（反相输入端子、第2输入端子）与HEMT1的漏极端子相连接。运算放大器AMP2的输出端子与PMOS晶体管PMOS1的栅极端子（控制端子）相连接。

PMOS晶体管PMOS1的源极端子（第1导通端子）与电源电压VDD相连接。PMOS晶体管PMOS1的漏极端子（第2导通端子）与HEMT1的栅极端子相连接。

电阻元件RG具有两个端子，一个端子与HEMT1的栅极端子相连接，另一端子与负电源电压源VNEG相连接。

在HEMT偏置电路12中，将HEMT1加入到运算放大器AMP2的负反馈环路中。由此，成为如下结构：自动确定HEMT1的漏极电压VD及漏极电流ID，以成为上述式（21）及式（22）所示的近似式。根据式（21）及式（22），由于HEMT1的漏极电压VD及漏极电流ID不受温度T、电源电压VDD的变动的影响，因此，在HEMT偏置电路12中，可排除温度相关性及电源电压相关性。

<相对于电源电压VDD的PSRR>

接下来，利用图3示出通过HEMT偏置电路12接受偏压的HEMT1的漏极电压VD及栅极电压VG的、相对于电源电压VDD的PSRR。图3是图2的HEMT偏置电路12的相对于电源电压VDD的小信号等效电路13。通过基尔霍夫电流定律，可获得下述式（23）及式（24）。

[数学式12]

$\mathrm{gm}*[A2*(0-V_D)-\mathrm{VDD}]+\mathrm{gp}*(V_G-\mathrm{VDD})+\frac{V_G}{R_G}=0$ ...式(23)

$\mathrm{Gm}*V_G+V_D*\mathrm{gds}+\frac{V_D}{R_I}=0$ ...式(24)

上述各式中的各值如下。

gm：PMOS晶体管PMOS1的互导

gp：PMOS晶体管PMOS1的漏源间电导

Gm：HEMT1的互导

gds：HEMT1的漏源间电导

VDD：电源电压VDD的电压值

A2：运算放大器AMP2的DC增益

V_D：漏极电压VD的电压值

V_G：栅极电压VG的电压值

R_I：电阻元件RI的电阻值

R_G：电阻元件RG的电阻值

然后，若对式（23）及式（24）的联立一次方程式来解方程以求出漏极电压VD及栅极电压VG，将求解结果用电源电压VDD进行微分，并采用分贝表示法，则如下述式（25）及式（26）那样，可知电源电压VDD相对于漏极电压VD及栅极电压VG的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。

[数学式13]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VDD}}\&ap;20*\log \left(\frac{1}{A2}\right)$ ...式(25)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VDD}}\&ap;20*\log (\frac{1}{A2}*\frac{1}{\mathrm{Gm}*R_I})$ ...式(26)

通过式（25）及式（26）可知，电源电压VDD的噪声衰减后传递给漏极电压VD及栅极电压VG。

接下来，确认在作为LNA来看的情况下该衰减量是否足够。例如，实际上，想设计成ID＝8mA、VD＝2V、VDD＝3.3V、A2＝10000。此时，在设定为Gm＝40mS、RI＝62.5Ω的情况下，漏极电压VD及栅极电压VG相对于电源电压VDD的PSRR如下述式（27）及式（28）那样。

[数学式14]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VDD}}\&ap;-80\mathrm{dB}$ ...式(27)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VDD}}\&ap;-90\mathrm{dB}$ ...式(28)

该值若作为LNA来看则是足够的衰减量。例如，在设输入到LNA的信号功率为－90dBm的情况下，即使对电源电压VDD叠加有－20dBm的噪声功率，LNA也可获得很好的信号放大。

<相对于负电源电压VNEG的PSRR>

接下来，利用图4表示通过HEMT偏置电路12接受偏压的HEMT1的漏极电压VD及栅极电压VG的、相对于负电源电压源VNEG的PSRR。

作为HEMT偏置电路12的负电源电压源VNEG，可使用图23所示的负电压产生电路520。在此情况下，将图23的负电压产生电路520的输出端子与电阻元件RG的一个端子进行连接。但是，若与负电源电压源VNEG的负DC电压相叠加的脉冲状噪声漏出到HEMT1的栅极端子及漏极端子，则发展成LNA的输出信号质量变差的问题。

图4是图2的HEMT偏置电路12的相对于负电源电压源VNEG的小信号等效电路14。通过基尔霍夫电流定律，得到下述式（29）及式（30）。

[数学式15]

$\mathrm{gm}*[A2*(0-V_D)]+\mathrm{gp}*V_G+\frac{V_G-\mathrm{VNEG}}{R_G}=0$ ...式(29)

$\mathrm{Gm}*V_G+V_D*\mathrm{gds}+\frac{V_D}{R_I}=0$ ...式(30)

除VNEG为负电源电压VNEG的电压值以外，上述各式中的各值与上述式（23）及式（24）相同。

然后，若对式（29）及式（30）的联立一次方程式来解方程以求出漏极电压VD及栅极电压VG，将求解结果用负电源电压VNEG进行微分，并采用分贝表示法，则如下述式（31）及式（32）那样，可知负电源电压VNEG相对于漏极电压VD及栅极电压VG的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。

[数学式16]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VNEG}}\&ap;20*\log (\frac{1}{A2}*\frac{1}{\mathrm{gm}*R_G})$ ...式(31)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VNEG}}\&ap;20*\log (\frac{1}{A2}*\frac{1}{\mathrm{Gm}*\mathrm{gm}*R_G*R_I})$ ...式(32)

通过式（31）及式（32）可知，负电源电压VNEG的噪声衰减后传递给漏极电压VD及栅极电压VG。

接下来，确认在作为LNA来看的情况下该衰减量是否足够。例如，实际上，想设计成ID＝8mA、VD＝2V、VDD＝3.3V、A2＝10000。此时，在设定为Gm＝40mS、gm＝1mS、RI＝62.5Ω、RG＝40kΩ的情况下，漏极电压VD及栅极电压VG相对于负电源电压VNEG的PSRR如下述式（33）及式（34）那样。

[数学式17]

${\mathrm{PSRR}}_{V_D}{|}_{\mathrm{VNEG}}\&ap;-112\mathrm{dB}$ ...式(33)

${\mathrm{PSRR}}_{V_G}{|}_{\mathrm{VNEG}}\&ap;-122\mathrm{dB}$ ...式(34)

该值若作为LNA来看则是足够的衰减量。在此示例的情况下，若设信号功率为－90dBm，则即使与负电源电压VNEG叠加的噪声功率是＋10dBm这样大的噪声功率，也是能容许的。

如上所述，在HEMT偏置电路12中，漏极电压VD及栅极电压VG相对于电源电压VDD及负电源电压VNEG的PSRR足够小。因而，可获得非常高的噪声去除率。

[实施方式3]

图5是表示本实施方式的HEMT偏置电路15的一结构例的电路图。

本实施方式的HEMT偏置电路15（偏置电路）具有如下结构：在上述实施方式2的HEMT偏置电路12的结构中，将PMOS晶体管PMOS1替换成N沟道型MOSFET（以下称为NMOS晶体管）NMOS1（第1晶体管），并调换运算放大器AMP2的正输入端子及负输入端子的连接对象。

即，运算放大器AMP2的正输入端子（第2输入端子）与HEMT1的漏极端子相连接。运算放大器AMP2的负输入端子（第1输入端子）与第2基准电压源VY相连接。运算放大器AMP2的输出端子与NMOS晶体管NMOS1的栅极端子（控制端子）相连接。NMOS晶体管NMOS1的漏极端子（第1导通端子）与电源电压VDD相连接。NMOS晶体管NMOS1的源极端子（第2导通端子）与HEMT1的栅极端子相连接。

如图5所示，HEMT偏置电路15成为与图2所示的上述实施方式2的HEMT偏置电路12基本相同的结构。因此，HEMT偏置电路15在温度相关性、电源电压相关性及各PSRR上能获得与上述HEMT偏置电路12基本相同的效果。

[实施方式4]

本实施方式的HEMT偏置电路具有将上述实施方式2的HEMT偏置电路12的结构中的PMOS晶体管PMOS1替换成PNP型双极型晶体管的结构（未图示）。PMOS晶体管PMOS1的源极端子、漏极端子及栅极端子分别对应于PNP型双极型晶体管的发射极端子、集电极端子及基极端子。本实施方式的HEMT偏置电路成为与上述实施方式2的HEMT偏置电路12基本相同的结构，具有基本相同的效果。

[实施方式5]

本实施方式的HEMT偏置电路具有将上述实施方式3的HEMT偏置电路15的结构中的NMOS晶体管NMOS1替换成NPN型双极型晶体管的结构（未图示）。NMOS晶体管NMOS1的漏极端子、源极端子及栅极端子分别对应于NPN型双极型晶体管的集电极端子、发射极端子及基极端子。本实施方式的HEMT偏置电路成为与上述实施方式3的HEMT偏置电路15基本相同的结构，具有基本相同的效果。

[实施方式6]

图6是表示本实施方式的HEMT偏置电路16的一结构例的电路图。

本实施方式的HEMT偏置电路16（偏置电路）是源极端子接地的HEMT1用的偏置电路。如图6所示，HEMT偏置电路16包括运算放大器AMP2、运算放大器AMP3（第2差动放大器）、电阻元件RI、电阻元件RG、电阻元件R1（第4电阻元件）、电阻元件R2（第5电阻元件）、电阻元件RR（第3电阻元件）、PMOS晶体管PMOS1、PMOS晶体管PMOS2（第2晶体管）、基准电压源VREF及负电源电压源VNEG。

在HEMT偏置电路16中，来自上述实施方式1～5中使用的第1基准电压源VX及第2基准电压源VY的电压通过由运算放大器AMP3、PMOS晶体管PMOS2、电阻元件R2、电阻元件R1及电阻元件RR构成的电路来生成。

运算放大器AMP3的正输入端子（第1输入端子）经由电阻元件R1及电阻元件R2与PMOS晶体管PMOS2的漏极端子相连接。运算放大器AMP3的负输入端子（第2输入端子）与基准电压源VREF相连接。运算放大器AMP3的输出端子与PMOS晶体管PMOS2的栅极端子（控制端子）相连接。

PMOS晶体管PMOS2的源极端子（第1导通端子）与电源电压VDD相连接。PMOS晶体管PMOS2的漏极端子（第2导通端子）依次经由电阻元件R2、电阻元件R1及电阻元件RR接地。

这样，将PMOS晶体管PMOS2、电阻元件R2及电阻元件R1加入至运算放大器AMP3的负反馈环路中。此处，设PMOS晶体管PMOS2的漏极端子与电阻元件R2之间的电位为VX。设电阻元件R2与电阻元件R1之间的电位为VY。设电阻元件R1与电阻元件RR之间的电位为VZ。电位VX相当于来自第1基准电压源VX的电压。电位VY相当于来自第2基准电压源VY的电压。

运算放大器AMP2的正输入端子连接到电位VY、即电阻元件R2与电阻元件R1之间的路径。电阻元件RI的另一端子连接到电位VX、即PMOS晶体管PMOS2的漏极端子与电阻元件R2之间的路径。

基准电压源VREF是产生正电压的电压源。基准电压源VREF完全不受温度T、电源电压VDD的变动的影响。

在HEMT偏置电路16中，形成有包含运算放大器AMP3的第1负反馈环路、和包含运算放大器AMP2的第2负反馈环路。而且，在HEMT偏置电路16中，利用这两个负反馈环路，对施加给HEMT1的栅极电压VG自动进行控制，使得HEMT1的漏极电压VD及漏极电流ID成为所希望的值。

<漏极电压VD及漏极电流ID>

在HEMT偏置电路16中，将HEMT1加入到运算放大器AMP2的负反馈环路中。由此，成为如下结构：自动确定HEMT1的漏极电压VD及漏极电流ID，以成为下述式（35）及式（36）所示的近似式。

[数学式18]

$V_D\&ap;\frac{R_R+R_1}{R_R}*\mathrm{VREF}$ ...式(35)

$I_D=\frac{1}{R_I}*\frac{R_2}{R_r}*\mathrm{VREF}$ ...式(36)

上述各式中的各值如下。

V_D：漏极电压VD的电压值

I_D：漏极电流ID的电流值

VREF：基准电压源VREF的电压值

R_I：电阻元件RI的电阻值

R_R：电阻元件RR的电阻值

R₁：电阻元件R1的电阻值

R₂：电阻元件R2的电阻值

<漏极电压VD及漏极电流ID的温度相关性>

对于漏极电压VD及漏极电流ID的温度系数，通过用温度T对式（35）及式（36）进行微分，从而如下述式（37）及式（38）所示那样求出。

[数学式19]

$\frac{\&PartialD;V_D}{\&PartialD;T}=0$ ...式(37)

$\frac{{\&PartialD;I}_D}{\&PartialD;T}=0$ ...式(38)

如式（37）及式（38）所示，漏极电压VD及漏极电流ID的温度系数成为零。因此，在HEMT偏置电路16中，可完全排除温度相关性。

<漏极电压VD及漏极电流ID的电源电压相关性>

对于漏极电压VD及漏极电流ID相对于电源电压VDD的变动的系数，通过用电源电压VDD对式（35）及式（36）进行微分，从而如下述式（39）及式（40）所示那样求出。

[数学式20]

$\frac{{\&PartialD;V}_D}{\&PartialD;\mathrm{VDD}}=0$ ...式(39)

$\frac{{\&PartialD;I}_D}{\&PartialD;\mathrm{VDD}}=0$ ...式(40)

如式（39）及式（40）所示，漏极电压VD及漏极电流ID相对于电源电压VDD的变动的系数成为零。因此，在HEMT偏置电路16中，可完全排除电源电压相关性。

<相对于电源电压VDD的PSRR>

接下来，对通过HEMT偏置电路16接受偏压的HEMT1的漏极电压VD及栅极电压VG的、相对于电源电压VDD的PSRR进行说明。

上述表示对电源电压VDD的变动的相关性的式（39）及式（40）是用电源电压VDD对作为近似式的式（35）及式（36）进行微分而得到的，因此，不严谨。当电源电压VDD中叠加有噪声时，为了求出在VD端子及VG端子中表示噪声能衰减多少的PSRR，通常利用小信号等效电路来求出。

但是，在图6所示的HEMT偏置电路16中，由于包含运算放大器AMP3的第1负反馈环路、和包含运算放大器AMP2的第2负反馈环路这两个负反馈环路互相影响，因此，小信号等效电路的解析变得极其烦杂。因而，为了简化解析，将两个负反馈环路分开来验证。

（第1负反馈环路）

首先，对包含运算放大器AMP3的第1负反馈环路的输出电位VX、VY、VZ受到电源电压VDD的多少影响进行验证。

图7是包含运算放大器AMP3的第1负反馈环路的、相对于电源电压VDD的小信号等效电路17。通过基尔霍夫电流定律，得到下述式（41）、式（42）及式（43）。

[数学式21]

$\mathrm{gm}*[A1*(V_Z-\mathrm{VREF})-\mathrm{VDD}]+\mathrm{gds}*(V_X-\mathrm{VDD})+\frac{V_X-V_Y}{R_2}=0$ ...式(41)

$\frac{V_Y-V_X}{R_2}+\frac{V_Y-V_Z}{R_1}=0$ ...式(42)

$\frac{V_Z}{R_R}+\frac{V_Z-V_Y}{R_1}=0$ ...式(43)

上述各式中的各值如下。

gm：PMOS晶体管PMOS2的互导

gds：PMOS晶体管PMOS2的漏源间电导

A1：运算放大器AMP3的DC增益

VDD：电源电压VDD的电压值

VREF：基准电压源VREF的电压值

V_X：电位VX的电压值

V_Y：电位VY的电压值

V_Z：电位VZ的电压值

R_R：电阻元件RR的电阻值

R₁：电阻元件R1的电阻值

R₂：电阻元件R2的电阻值

然后，若对式（41）、式（42）及式（43）的联立一次方程式来解方程以求出电位VX、VY、VZ，将求解结果用电源电压VDD进行微分，并采用分贝表示法，则如下述式（44）、式（45）及式（46）那样，可知电源电压VDD相对于电位VX、VY、VZ的PSRR。另外，在计算过程中，对足够小的项进行近似处理，以将公式简化。

[数学式22]

${\mathrm{PSRR}}_{V_X}{|}_{\mathrm{VDD}}\&ap;20*\log (\frac{1}{A1}*\frac{R_1+R_2+R_R}{R_R})$ ...式(44)

${\mathrm{PSRR}}_{V_Y}{|}_{\mathrm{VDD}}\&ap;20*\log (\frac{1}{A1}*\frac{R_1+R_R}{R_R})$ ...式(45)

${\mathrm{PSRR}}_{V_Z}{|}_{\mathrm{VDD}}\&ap;20*\log \left(\frac{1}{A1}\right)$ ...式(46)

通过式（44）、式（45）及式（46）可知，电源电压VDD的噪声衰减后传递给电位VX、VY、VZ。

接下来，确认在作为电压源来看的情况下该衰减量是否足够。例如，实际上，想设计成ID＝8mA、VD＝2V、VDD＝3.3V、A1＝10000。此时，在设定为RR＝12kΩ、R1＝8kΩ、R2＝5kΩ的情况下，电位VX、VY、VZ相对于电源电压VDD的PSRR如下述式（47）、式（48）及式（49）那样。

[数学式23]

${\mathrm{PSRR}}_{V_X}{|}_{\mathrm{VDD}}\&ap;-74\mathrm{dB}$ ...式(47)

${\mathrm{PSRR}}_{V_Y}{|}_{\mathrm{VDD}}\&ap;-77\mathrm{dB}$ ...式(48)

${\mathrm{PSRR}}_{V_Z}{|}_{\mathrm{VDD}}\&ap;-80\mathrm{dB}$ ...式(49)

该值若作为电压源来看则是足够的衰减量。

（第2负反馈环路）

接下来，对包含运算放大器AMP2的第2负反馈环路进行说明。

式（47）、式（48）及式（49）所示的值在小信号下可近似为接地电平。即，在包含运算放大器AMP2的第2负反馈环路的小信号解析中，可使电位VX、VY、VZ最终为GND电平。

因此，用于求出第2负反馈环路中的HEMT1的漏极电压VD及栅极电压VG的、相对于电源电压VDD的PSRR的等效电路成为图3所示的小信号等效电路13。因而，由于图3的小信号等效电路13是上述实施方式2的HEMT偏置电路12的等效电路，因此，HEMT1的漏极电压VD及栅极电压VG相对于电源电压VDD的PSRR可获得与实施方式2的HEMT偏置电路12同等的效果。

<相对于负电源电压VNEG的PSRR>

如上所述，在包含运算放大器AMP2的第2负反馈环路的小信号解析中，可使电位VX、VY、VZ最终为GND电平。

因此，从负电源电压源VNEG估计的等效电路成为图4所示的小信号等效电路14。因而，由于图4的小信号等效电路14是上述实施方式2的HEMT偏置电路12的等效电路，因此，HEMT1的漏极电压VD及栅极电压VG相对于负电源电压VNEG的PSRR可获得与实施方式2的HEMT偏置电路12同等的效果。

如上所述，在HEMT偏置电路16中，漏极电压VD及栅极电压VG相对于电源电压VDD及负电源电压VNEG的PSRR足够小。因而，可获得非常高的噪声去除率。

[实施方式7]

图8是表示本实施方式的HEMT偏置电路18的一结构例的电路图。

本实施方式的HEMT偏置电路18（偏置电路）具有将上述实施方式6的HEMT偏置电路16的结构中的电阻元件RR替换成恒流源IB的结构。根据该结构，HEMT1的漏极电压VD及漏极电流ID如下述式（50）及式（51）那样。

[数学式24]

V_D≈VREF+IB*R₁...式(50)

$I_D\&ap;\frac{R_2}{R_I}*\mathrm{IB}$ ...式(51)

除IB为恒流源IB的电流值以外，上述各式中的各值与上述式（35）及式（36）相同。

在集成电路中，能减小两个电阻元件的电阻值的相对值。即，具有上述结构的HEMT偏置电路18的优点在于：由于漏极电流ID的公式成为电阻值之比，因此，能减小电流偏差。但是，由于在式（50）中，漏极电压VD中存在R1的项，因此，漏极电压VD的偏差依旧较大。

根据式（50）及式（51）可知，通过用温度T进行微分，漏极电压VD及漏极电流ID的温度系数成为零。因此，在HEMT偏置电路18中，可完全排除温度相关性。

此外，可知，通过用电源电压VDD对式（50）及式（51）进行微分，从而漏极电压VD及漏极电流ID相对于电源电压VDD的变动的系数成为零。因此，在HEMT偏置电路18中，可完全排除电源电压相关性。

此外，在HEMT偏置电路18中，由于漏极电压VD及栅极电压VG相对于电源电压VDD及负电源电压VNEG的PSRR足够小，因此，可获得非常高的噪声去除率。

因而，HEMT偏置电路18在温度相关性、电源电压相关性及各PSRR上能获得与图6所示的上述实施方式6的HEMT偏置电路16相同的效果。

[实施方式8]

图9是表示本实施方式的HEMT偏置电路19的一结构例的电路图。

本实施方式的HEMT偏置电路19（偏置电路）具有将上述实施方式7的HEMT偏置电路18的结构中的电阻元件R1去除的结构。根据该结构，HEMT1的漏极电压VD及漏极电流ID如下述式（52）及式（53）那样。

[数学式25]

V_D≈VREF...式(52)

$I_D\&ap;\frac{R_2}{R_I}*\mathrm{IB}$ ...式(53)

具有上述结构的HEMT偏置电路19的优点在于：若对漏极电压VD应用偏差较小的基准电压源VREF，且对恒流源IB应用偏差较小的电流源，则漏极电压VD及漏极电流ID几乎不受制造工艺的偏差的影响。

HEMT偏置电路19在温度相关性、电源电压相关性及各PSRR上能获得与图6所示的上述实施方式6的HEMT偏置电路16相同的效果。

[实施方式9]

图10是表示本实施方式的HEMT偏置电路20的一结构例的电路图。

本实施方式的HEMT偏置电路20（偏置电路）具有如下结构：在上述实施方式6的HEMT偏置电路16的结构中，将PMOS晶体管PMOS1、PMOS2分别替换成NMOS晶体管NMOS1、NMOS2（第1晶体管、第2晶体管），并调换运算放大器AMP2、OPAMP3的正输入端子及负输入端子的连接对象。

即，运算放大器AMP2的正输入端子（第2输入端子）与HEMT1的漏极端子相连接。运算放大器AMP2的负输入端子（第1输入端子）与电位VY相连接。运算放大器AMP2的输出端子与NMOS晶体管NMOS1的栅极端子相连接。运算放大器AMP3的正输入端子（第2输入端子）与基准电压源VREF相连接。运算放大器AMP3的负输入端子（第1输入端子）经由电阻元件R1及电阻元件R2与NMOS晶体管NMOS2的源极端子相连接。运算放大器AMP3的输出端子与NMOS晶体管NMOS2的栅极端子（控制端子）相连接。NMOS晶体管NMOS1的漏极端子（第1导通端子）与电源电压VDD相连接。NMOS晶体管NMOS1的源极端子（第2导通端子）与HEMT1的栅极端子相连接。NMOS晶体管NMOS2的漏极端子与电源电压VDD相连接。NMOS晶体管NMOS2的源极端子依次经由电阻元件R2、电阻元件R1及电阻元件RR接地。

如图10所示，HEMT偏置电路20成为与图6所示的上述实施方式6的HEMT偏置电路16基本相同的结构。因此，HEMT偏置电路20在温度相关性、电源电压相关性及各PSRR上能获得与上述HEMT偏置电路16基本相同的效果。

[实施方式10]

本实施方式的HEMT偏置电路具有将上述实施方式6的HEMT偏置电路16的结构中的PMOS晶体管PMOS1、PMOS2分别替换成PNP型双极型晶体管的结构（未图示）。本实施方式的HEMT偏置电路成为与上述实施方式6的HEMT偏置电路16基本相同的结构，具有基本相同的效果。

[实施方式11]

本实施方式的HEMT偏置电路具有将上述实施方式9的HEMT偏置电路20的结构中的NMOS晶体管NMOS1、NMOS2分别替换成NPN型双极型晶体管的结构（未图示）。本实施方式的HEMT偏置电路成为与上述实施方式9的HEMT偏置电路20基本相同的结构，具有基本相同的效果。

[实施方式12]

图11是表示本实施方式的LNA50的一结构例的电路图。如图11所示，LNA50包括HEMT1及HEMT偏置电路51（偏置电路）。在LNA50中，在HEMT1的栅极端子设置有LNA50的输入部，在HEMT1的漏极端子设置有LNA50的输出部。

HEMT偏置电路51具有将上述实施方式6的HEMT偏置电路16的结构中的PMOS晶体管PMOS1、PMOS2替换成有源元件52、53（第1晶体管、第2晶体管）的结构。有源元件52、53具有两个导通端子（图中用“1”、“3”来表示）和一个控制端子（图中用“2”来表示）。在有源元件52、53中，通过对控制端子施加规定电压，使两个导通端子间导通。通过仅具有作为有源元件52、53，从而不用管运算放大器AMP2、AMP3的输入端子的正负极性（符号）。

此外，将HEMT偏置电路51进行集成化（集成电路化）（集成电路54）。在集成电路54中，设置有用于与基准电压源VREF进行连接的VREF端子、用于与负电源电压源VNEG进行连接的VNEG端子、用于与HEMT1的漏极端子进行连接的VD端子及用于与HEMT1的栅极端子进行连接的VG端子等。

在包括连接有HEMT偏置电路51的HEMT1的LNA50中，具有与上述实施方式6的HEMT偏置电路16相同的结构，在温度相关性、电源电压相关性及各PSRR上能获得与上述HEMT偏置电路16相同的效果。

另外，能用作为有源元件52、53的晶体管可考虑PMOS晶体管、NMOS晶体管、NPN型双极型晶体管、PNP型双极型晶体管等，也可将它们进行组合。即，HEMT偏置电路51可以说是上述实施方式6、9～11的HEMT偏置电路中的任一个，也可以说是这些HEMT偏置电路的组合。。

此外，在图11中，之所以使运算放大器AMP2、AMP3的输入端子的正负极性不确定，是由于运算放大器AMP2的正负极性取决于用作有源元件52的晶体管的极性，同样地，运算放大器AMP3的正负极性取决于用作有源元件53的晶体管的极性，从而对多种组合一并进行呈现。运算放大器AMP2、AMP3的各输入端子（图中用“1”、“2”来表示）的正负根据有源元件52、53来确定。

这样，对于HEMT偏置电路51，存在与适用于有源元件52、53的晶体管的组合数量相对应的多种变形。此外，HEMT偏置电路51也可像上述实施方式7、8所示那样变形。再有，作为HEMT偏置电路51，也可适用上述实施方式1～5的HEMT偏置电路。

[实施方式13]

在上述实施方式12中，在将HEMT偏置电路51进行集成化时，有源元件52的耐压经常成为问题。这是由于，始终对有源元件52施加VDD－VG间的电压。由于栅极电压VG是负电压，因此，VDD－VG间的电位差高于VDD－GND间的电位差。因此，若利用仅能保证VDD－GND间的电位差的制造工艺来进行集成化，则在可靠性方面成为问题。

此外，若设想初始启动电路时、切换电路动作时等情况，则也可设想对有源元件52过渡性地施加VDD－VNEG间的电压。在此情况下，由于负电源电压VNEG是负电压，因此，有时在元件的可靠性方面也成为问题。因而，期望在HEMT偏置电路中解决这些问题。

图12是表示本实施方式的LNA60的一结构例的电路图。如图12所示，LNA60具有如下结构：在上述实施方式12的LNA50的结构的基础上，在HEMT偏置电路51中包括耐压的保护元件61。

保护元件61插入到有源元件52与VG端子（即HEMT1的栅极端子）之间。作为保护元件61，例如，如图13所示，可使用（a）电阻元件、（b）PMOS晶体管、（c）PNP型双极型晶体管等。

通过包括保护元件61，从而能在有源元件52的容许耐压内将有源元件52驱动。因而，在LNA60中，除了在温度相关性、电源电压相关性及各PSRR上能获得与上述实施方式6的HEMT偏置电路16相同的效果之外，还能具有优异的可靠性。

[实施方式14]

对上述实施方式6～13的HEMT偏置电路的VREF端子施加电位的电压源需要是无温度相关性及电源电压相关性的电压源。因而，作为这种电压源的一个示例，示出包括带隙基准电路的电压源。

图14是表示带隙基准电路70的一结构例的电路图。带隙基准电路70具有以往的一般结构。另外，一般的带隙基准电路已知有作为图14所示那样的电路结构，且已知有作为可获得无温度相关性及电源电压相关性的电压（BGR电压）的电压源。

通过将由带隙基准电路70生成的带隙电压（BGR电压）施加到HEMT偏置电路71（偏置电路）的VREF端子，从而在将HEMT偏置电路71适用于LNA时，能进一步力图降低温度相关性及电源电压相关性。

[实施方式15]

上述实施方式1～14的HEMT偏置电路均是适合集成化的电路。而且，作为一个示例，在上述实施方式12中示出了集成电路54。另外，在上述实施方式12中，虽然从集成电路54中去除基准电压源VREF及负电源电压源VNEG，但根据构成该电压源的电路，也同样能容易地将基准电压源VREF及负电源电压源VNEG进行集成化。

图15是表示本实施方式的LNA80的一结构例的电路框图。如图15所示，在LNA80中，HEMT1从集成电路81接受偏压。集成电路81是集成化有HEMT偏置电路82（偏置电路）、基准电压产生电路83及负电压产生电路84的电路。作为HEMT偏置电路82，可适用上述任一个HEMT偏置电路。

作为基准电压产生电路83，可适用上述实施方式14所示的带隙基准电路70。由此，能利用标准的CMOS工艺或双极型工艺等来进行集成化。

作为负电压产生电路84，可适用图23所示那样的负电压产生电路520。据此，由于能仅利用脉冲产生源、电容器及二极管来构成负电压产生电路84，因此，无需特殊的制造工艺，能利用CMOS工艺、双极型工艺等来进行集成化。

这样，在LNA80中，作为集成电路81包括HEMT偏置电路82、基准电压产生电路83及负电压产生电路84。由此，能力图减少安装面积及安装成本。

[实施方式16]

图16是表示本实施方式的LNB100的一结构例的框图。

如图16所示，LNB100包括喇叭天线101（天线）、水平极化波用LNA104（LNA）、垂直极化波用LNA105（LNA）、2ndLNA106（LNA）、图像去除用BPF107、Ku波段用放大器108、混频器109、本地振荡器110、低波段用放大器111、本地频率选择器112、水平/垂直选择器113、LNA－H用HEMT偏置电路114（偏置电路）、LNA－V用HEMT偏置电路115（偏置电路）、2ndLNA用HEMT偏置电路116（偏置电路）、负电压产生电路117、带隙基准电路118、电源调节器119及连接器120。LNB100是将由喇叭天线101接收到的信号进行放大和下变频、并传送给后级的电视机122或视频装置123。

本实施方式中要关注的方面在于：在LNB100中，作为使用HEMT的LNA用的偏置电路，使用上述实施方式的HEMT偏置电路。即，作为LNA－H用HEMT偏置电路114、LNA－V用HEMT偏置电路115及2ndLNA用HEMT偏置电路116，使用上述实施方式中的任一种HEMT偏置电路。由此，在LNB100中，能比以往要改善LNA部中的温度相关性、电源电压相关性及各PSRR。

以下，对LNB100的结构及动作简单地进行说明。

通过Ku波段的载波从通信卫星发送来的电波信号由喇叭天线101内部的水平极化波天线102（左旋圆极化波天线）或垂直极化波天线103（右旋圆极化波天线）转换成电流。由水平极化波天线102转换出的电流输出到水平极化波用LNA104。由垂直极化波天线103转换出的电流输出到垂直极化波用LNA105。

在水平极化波用LNA104及垂直极化波用LNA105中，电流信号被转换成电压信号后进行放大。然后，这些放大后的信号由2ndLNA106进一步放大之后，输出到图像去除用BPF107。由于对水平极化波用LNA104、垂直极化波用LNA105及2ndLNA106要求非常低的NF，因此，使用HEMT。

在图像去除用BPF107中，去除处于图像频带内的信号等无用信号。然后，由Ku波段用放大器108进一步放大之后，输出到混频器109。由于对Ku波段用放大器108不要求较低的NF，因此，较少使用HEMT。

在混频器109中，通过将来自Ku波段用放大器108的信号与从本地振荡器110输出的本地信号进行相乘，从而转换成L－BAND（L波段）（1～2GHz频带）的信号。然后，由L－BAND用放大器111进行放大，并且以75Ω进行匹配，用以驱动同轴电缆121。

LNB100包括连接有同轴电缆121的连接器120。LNB100经由同轴电缆121与电视机122或视频装置123相连接。另外，同轴电缆121具有下述四个作用。

（1）将由LNB100接收到的信号传送到电视机122或视频装置123的作用。即，将L－BAND用放大器111的输出信号传送到电视机122或视频装置123的作用。

（2）从电视机122或视频装置123一侧将用于驱动LNB100的功率传送到LNB100的作用。所传送的功率提供给电源调节器119。用于驱动LNB100的功率传送通常高达18V左右。因此，在由电源调节器119降压后，将进行稳压后的电源电压提供至LNB100内的各模块。

（3）从电视机122或视频装置123一侧将用于对接收水平极化波（左旋圆极化波）信号还是垂直极化波（右旋圆极化波）信号进行切换的切换信号传送至LNB100的作用。所传送的切换信号提供给水平/垂直选择器113。水平/垂直选择器113基于上述切换信号，来驱动LNA－H用HEMT偏置电路114或LNA－V用HEMT偏置电路115。由此，对水平极化波用LNA104及垂直极化波用LNA105的偏置电源进行切换。

（4）为了切换接收信号的频带而将用于切换本地振荡器110的频率的切换信号从电视机122或视频装置123一侧传送到LNB100的作用。所传送的切换信号提供给本地频率选择器112。本地频率选择器112判别上述切换信号，对本地振荡器110的振荡频率进行切换，以成为所选择的本地频率。

另外，在LNB100中，虽然包括负电压产生电路117及带隙基准电路118，但根据需要适当地包括它们即可。

此外，LNB100中存在多个功能模块。因此，也可以将LNA－H用HEMT偏置电路114、LNA－V用HEMT偏置电路115及2ndLNA用HEMT偏置电路116与其他功能模块的一部分或所有功能模块进行集成化。通过进行集成化，可减少元器件的安装面积和安装成本，能力图实现LNB100的小型化和低成本化。

另外，在图16中，示出将Ku波段用放大器108、混频器109、本地振荡器110、低波段用放大器111、本地频率选择器112、水平/垂直选择器113、LNA－H用HEMT偏置电路114、LNA－V用HEMT偏置电路115、2ndLNA用HEMT偏置电路116、负电压产生电路117及带隙基准电路118进行集成化（集成电路124）后的一个示例。

[实施方式17]

图17是表示本实施方式的通信系统150的一结构例的框图。

如图17所示，通信系统150是构成为使发送机151（通信用发送机）和接收机152（通信用接收机）经由通信线路153进行通信的系统。作为通信线路153，有利用无线、有线、电磁耦合、光的情况等，不用管其种类。

发送机151包括发送器件154、LNA155、HEMT偏置电路156（偏置电路）及信号处理电路157。在发送机151中，LNA155将由信号处理电路157处理后的信号进行放大，并输出到发送器件154。发送器件154通过输入来自LNA155的信号被驱动，经由通信线路153将该信号发送到接收机152。从HEMT偏置电路156对LNA155施加作为偏置电压的栅极电压。

接收机152包括接收器件158、LNA159、HEMT偏置电路160（偏置电路）及信号处理电路161。在接收机152中，接收器件158接收经由通信线路153发送来的信号，并将其输出到LNA159。LNA159将所输入的信号进行放大，并输出到信号处理电路161。从HEMT偏置电路160对LNA159施加作为偏置电压的栅极电压。

作为发送机151的HEMT偏置电路156及接收机152的HEMT偏置电路160，可使用上述实施方式的HEMT偏置电路。由此，能构成对温度变动及电源电压变动要比以往稳定、且因高PSRR而具有较高的电源噪声去除性能的通信系统150。

[实施方式18]

图18是表示本实施方式的通信系统170的一结构例的框图。

如图18所示，传感器系统170包括传感器件171、LNA172、HEMT偏置电路173（偏置电路）及信号处理电路174。传感器件171是检测对象物的变化、并根据该检测出的变化来生成信号的器件，但不用管要检测的物理量的种类。在传感器系统170中，LNA172将由传感器件171检测并生成的信号进行放大，并输出到信号处理电路174。从HEMT偏置电路173对LNA172施加作为偏置电压的栅极电压。

作为HEMT偏置电路173，可使用上述实施方式的HEMT偏置电路。由此，能构成对温度变动及电源电压变动要比以往稳定、且因高PSRR而具有较高的电源噪声去除性能的传感器系统170。

以上，在上述实施方式1～18中，对HEMT用的HEMT偏置电路进行了说明。然而，上述HEMT偏置电路并不一定限定用于HEMT，也可适用于HEMT以外的晶体管。例如，一般可使用JFET、MOSFET、双极型晶体管等晶体管，从而可作为它们的偏置电路来使用。不言而喻，在使用HEMT的情况下效果特别好，但即使是其他晶体管，也可获得基本相同的效果。

[实施例]

将本发明所涉及的偏置电路的效果定量且通过图示来示出。此处，作为一个示例，示出将上述实施方式6中说明过的图6的HEMT偏置电路16、与图21所示的现有的HEMT偏置电路500进行比较而得的结果。

另外，将HEMT1、HEMT501的规格定义如下。

（1）设VDD＝3.3V。

（2）设施加给HEMT的漏极电压VD＝2V。

（3）设施加给HEMT的漏极电流ID＝8mA。

此外，以下，将图6的HEMT偏置电路16作为本实施例、将图21的现有的HEMT偏置电路500作为现有例来进行说明。

图26中示出（a）HEMT的漏极电压、及（b）HEMT的漏极电流相对于温度变化的特性。图27中表示在示出图26的值时的HEMT的漏极电压及漏极电流的公式。在现有例中，如上所述，漏极电压及漏极电流的温度相关性均较强。与此不同的是，根据本实施例，漏极电压及漏极电流的温度相关性均极小。

因此，在本实施例中，提供给HEMT的漏极电压VD及漏极电流ID对周围温度的相关性比现有例要小。因而，当利用LNB时，即使在温度状态的不同状况下，也能稳定地保持LNA的NF、增益。

图28中示出（a）HEMT的漏极电压、及（b）HEMT的漏极电流相对于电源电压变化的特性。在现有例中，如上所述，漏极电压及漏极电流的电源电压相关性均较强。与此不同的是，根据本实施例，漏极电压及漏极电流的电源电压相关性均极小。

因此，在本实施例中，提供给HEMT的漏极电压VD及漏极电流ID对电源电压的相关性比现有例要小。因而，当利用LNB时，即使在电源电压的不同状况下，也能稳定地保持LNA的NF、增益。

图29中示出（a）HEMT的漏极端子、及（b）HEMT的栅极端子相对于电源电压VDD的PSRR的特性。图30中表示在示出图29的值时的HEMT的漏极端子及栅极端子的PSRR的公式。在现有例中，如上所述，在漏极端子及栅极端子中，PSRR均较高，来自电源电压VDD的噪声的抑制比较差。与此不同的是，根据本实施例，漏极端子及栅极端子相对于电源电压VDD的PSRR极小。

因此，在本实施例中，与现有例相比，要更强地抑制来自电源电压VDD的施加给HEMT的漏极端子及栅极端子的噪声。即，来自电源电压VDD的PSRR足够小。因而，即使在电源电压VDD中叠加有噪声的状况下，也能很好地进行LNA中的信号放大。

图31中示出（a）HEMT的漏极端子、及（b）HEMT的栅极端子相对于负电源电压VNEG的PSRR的特性。图32中表示在示出图31的值时的HEMT的漏极端子及栅极端子的PSRR的公式。在现有例中，如上所述，在漏极端子及栅极端子中，PSRR均较高，来自负电源电压VNEG的噪声的抑制比较差。与此不同的是，根据本实施例，漏极端子及栅极端子相对于负电源电压VNEG的PSRR极小。

因此，在本实施例中，与现有例相比，要更强地抑制来自负电源电压VNEG的施加给HEMT的漏极端子及栅极端子的噪声。即，来自负电源电压VNEG的PSRR足够小。因而，即使在负电源电压VNEG中叠加有噪声的状况下，也能很好地进行LNA中的信号放大。

如上所述，根据本实施例的结构可知，能构成将HEMT的漏极电流ID和漏极电压VD同时设定为所希望的值、且温度相关性和电源电压相关性较小、PSRR较佳的HEMT偏置电路。

[实施方式19]

在由上述技术提供的HEMT偏置电路中，能将HEMT的漏极电流和漏极电压同时设定为所希望的值，并且，能排除温度相关性和电源电压相关性，且能获得非常高的噪声去除率。此外，由于无需特殊的制造工艺，因此，能提高制造工艺的选择自由度。

但是，在来自卫星广播的信号电波中，为了有效利用频率资源，使用水平极化波及垂直极化波、或者左旋圆极化波及右旋圆极化波。而且，在接收这些极化波的LNB中，包括水平极化波（左旋圆极化波）天线、与该天线相连接的水平极化波（左旋圆极化波）用LNA、垂直极化波（右旋圆极化波）天线及与该天线相连接的垂直极化波（右旋圆极化波）用LNA。

图41是表示一般的LNB1100的结构的框图。如图41所示，LNB1100包括具有水平极化波天线1102（第1极化波天线）及垂直极化波天线1103（第2极化波天线）的喇叭天线1101、水平极化波用LNA1104（第1极化波用放大器）、垂直极化波用LNA1105（第2极化波用放大器）、LNA1106、图像去除滤波器1107、Ku波段用放大器1108、混频器1109、本地振荡器1110、IF用放大器1111、频率选择器1112、极化波选择器1113、电源调节器1114及连接器1115。

LNB1100是将由喇叭天线1101接收到的信号进行放大和下变频、并传送给由同轴电缆1116进行连接的后级的电视机1117或视频装置1118。另外，LNB1100虽然包括用于接收水平极化波及垂直极化波的结构，但当然也可包括用于接收左旋圆极化波及右旋圆极化波的结构。即，将水平极化波天线1102及水平极化波用LNA1104变成左旋圆极化波用的结构、将垂直极化波天线1103及垂直极化波用LNA1105变成右旋圆极化波用的结构即可。

通过Ku波段的载波从通信卫星发送来的电波（水平极化波（第1极化波）及垂直极化波（第2极化波））分别由喇叭天线1101内部的水平极化波天线1102或垂直极化波天线1103所接收，并转换成电流信号。由水平极化波天线1102转换出的电流信号（第1极化波信号）输出到水平极化波用LNA1104。由垂直极化波天线1103转换出的电流信号（第2极化波信号）输出到垂直极化波用LNA1105。

来自上述各天线的电流信号由水平极化波用LNA1104及垂直极化波用LNA1105转换成电压信号后进行放大。然后，放大后的信号由LNA1106进一步放大之后，输出到图像去除滤波器1107。在图像去除滤波器1107中，去除处于图像频带内的信号等无用信号。然后，来自图像去除滤波器1107的信号由Ku波段用放大器1108进一步放大之后，输出到混频器1109。

在混频器1109中，通过将来自Ku波段用放大器1108的信号与从本地振荡器1110输出的本地信号进行相乘，从而转换成IF（1～2GHz频带）的信号。然后，转换后的信号由IF用放大器1111放大并输出。IF用放大器1111经由耦合电容与连接器1115相连接，并且以75Ω进行匹配，用以驱动同轴电缆1116。

LNB1100经由与连接器1115相连接的同轴电缆1116连接到电视机1117或视频装置1118。由此，由LNB1100接收到的信号传送到电视机1117或视频装置1118。

此外，电视机1117或视频装置1118经由同轴电缆1116向LNB1100传送功率或信号。在LNB1100内，连接器1115经由电感器连接到频率选择器1112、极化波选择器1113及电源调节器1114。

例如，经由同轴电缆1116从电视机1117或视频装置1118一侧将用于驱动LNB1100的功率传送到LNB1100。所传送的功率提供给电源调节器1114。由于用于驱动LNB1100的功率传送通常高至18V左右，因此，在由电源调节器1114降压后，将进行稳压后的电源电压提供至LNB1100内的各模块。

此外，为了切换接收信号的频带，经由同轴电缆1116从电视机1117或视频装置1118一侧将用于切换本地振荡器1110的频率的切换信号传送到LNB1100。所传送的切换信号提供给频率选择器1112。频率选择器1112判别上述切换信号，对本地振荡器1110的振荡频率进行切换，以成为所选择的本地频率。

此外，为了选择接收水平极化波及垂直极化波中的哪一个，经由同轴电缆1116从电视机1117或视频装置1118一侧将用于选择要接收的极化波的极化波选择信号传送到LNB1100。所传送的极化波选择信号提供给极化波选择器1113。

此处，在一般的LNB系统中，通过从电视机1117或视频装置1118一侧对同轴电缆1116施加电压，从而向LNB1100供电。上述极化波选择信号是利用其电压的高低来实现的，通过该电压的高低，来发出指令以接收哪一个极化波。极化波选择器1113判断上述电压的高低，选择要接收的极化波。作为选择要接收的极化波的方法，有如下简单方法：将水平极化波用LNA1104及垂直极化波用LNA1105中的、要接收的极化波的LNA的电源接通，而将不接收的极化波的LNA的电源关断。

图42中示出水平极化波用LNA1104及垂直极化波用LNA1105的一个示例即LNA1200的简要结构。LNA1200包括HEMT1201、HEMT偏置电路1202及开关1203、1204。由于对水平极化波用LNA1104及垂直极化波用LNA1105要求非常低的NF，因此，使用HEMT1201。而且，作为该HEMT1201用的HEMT偏置电路1202，例如使用上述技术所涉及的HEMT偏置电路。

HEMT1201的栅极端子在开关1203接通时经由开关1203连接到HEMT偏置电路1202，在开关1203断开时接地。开关1203根据从极化波选择器1113输出的极化波选择信号而接通或断开，以将HEMT1201的栅极端子与HEMT偏置电路1202之间导通或切断。HEMT1201的漏极端子在开关1204接通时经由开关1204连接到HEMT偏置电路1202，在开关1204断开时接地。开关1204根据上述极化波选择信号而接通或断开，以将HEMT1201的漏极端子与HEMT偏置电路1202之间导通或切断。由此，通过将施加给HEMT1201的偏压接通或关断，从而能使LNA1200接通（动作）或关断（停止）。

然而，在LNA1200中，在将偏压从接通切换到关断、或从关断切换到接通时，漏极电压VD的动作与栅极电压VG的动作相叠加，因此，有时会产生有较大贯穿电流（shoot-through current）流过HEMT1201的问题。

图43中示出对HEMT1201的偏压的接通/关断进行切换时的时序图。如图43所示，为了对HEMT1201的偏压的接通/关断进行切换，使极化波选择信号从低电平（关断）变成高电平（接通），或从高电平（接通）变成低电平（关断），同时使漏极电压VD及栅极电压VG开始变化。在漏极电压VD及栅极电压VG开始变化到稳定的期间、即两者均动作的期间内，有较大的贯穿电流（漏极电流ID）流过HEMT1201。过度的贯穿电流会对HEMT1201造成物理损害，成为不利于长期可靠性的原因。

因此，期望提供一种在对提供偏压的接通/关断进行切换时、能防止过度的贯穿电流产生的偏置电路、包括该偏置电路的LNA及LNB。

（HEMT偏置电路的结构）

图33是表示本实施方式的HEMT偏置电路1010的一结构例的电路图。

本实施方式的HEMT偏置电路1010（偏置电路）是源极端子接地的HEMT1（放大用FET）用的偏置电路。HEMT1将输入信号进行放大。如图33所示，HEMT偏置电路1010包括运算放大器AMP1（双电源型的差动放大器）、电阻元件RI（第1电阻元件）、开关SWg（第1开关）、开关SWd（第2开关）、负电源电压源VNEG、基准电压源VDRAIN（第2基准电压源）及基准电压源VREF（第1基准电压源）。

运算放大器AMP1是双电源型的运算放大器，构成作为差动放大器。运算放大器AMP1的正电源端子与电源电压VDD相连接。运算放大器AMP1的负电源端子与开关SWg相连接。通过开关SWg的切换，将运算放大器AMP1的负电源端子连接到负电源电压源VNEG或接地。运算放大器AMP1的正输入端子（同相输入端子）与HEMT1的漏极端子相连接。运算放大器AMP1的负输入端子（反相输入端子）与基准电压源VDRAIN相连接。运算放大器AMP1的输出端子与HEMT1的栅极端子相连接。

电阻元件RI具有两个端子，一个端子（第1端子）与HEMT1的漏极端子相连接，另一端子（第2端子）与开关SWd相连接。通过开关SWd的切换，将电阻元件RI的另一端子连接到基准电压源VREF或接地。

开关SWg是根据控制信号SG及将控制信号SG反转后的反转控制信号/SG（SG bar）、将运算放大器AMP1的负电源端子的连接对象在负电源电压源VNEG与接地之间进行切换的开关。开关SWg在控制信号SG为高电平且反转控制信号/SG为低电平时，将运算放大器AMP1的负电源端子连接到负电源电压源VNEG。开关SWg在控制信号SG为低电平且反转控制信号/SG为高电平时，将运算放大器AMP1的负电源端子接地。

开关SWd是根据控制信号SD及将控制信号SD反转后的反转控制信号/SD（SD bar）、将电阻元件RI即HEMT1的漏极端子的连接对象在基准电压源VREF与接地之间进行切换的开关。开关SWd在控制信号SD为高电平且反转控制信号/SD为低电平时，将HEMT1的漏极端子连接到基准电压源VREF。开关SWd在控制信号SD为低电平且反转控制信号/SD为高电平时，将HEMT1的漏极端子接地。

另外，控制信号SG、反转控制信号/SG、控制信号SD及反转控制信号/SD由控制信号生成电路生成，从控制信号生成电路分别提供给开关SWg及开关SWd。关于控制信号生成电路，将在后面阐述。

负电源电压源VNEG对运算放大器AMP1的负电源端子产生负的电源电压（也称为负电源电压VNEG）。基准电压源VDRAIN对运算放大器AMP1的负输入端子产生正的电压（也称为基准电压VDRAIN）。基准电压源VREF对HEMT1的漏极端子产生正的电压（也称为基准电压VREF）。基准电压源VDRAIN及基准电压源VREF完全不受温度T、电源电压VDD的变动的影响。另外，电源电压VDD是正的电源电压，能与外部的其他构件共用。

（漏极电压VD及漏极电流ID）

在HEMT偏置电路1010中，将HEMT1加入到运算放大器AMP1的负反馈环路中。由此，成为如下结构：在将运算放大器AMP1的负电源端子与负电源电压源VNEG相连接、且将HEMT1的漏极端子与基准电压源VREF相连接的期间内，自动确定HEMT1的漏极电压VD及漏极电流ID，以成为下述式（54）及式（55）所示的近似式。

[数学式26]

V_D≈V_DRAIN...式(54)

$I_D\&ap;\frac{V_{\mathrm{REF}}-V_{\mathrm{DRAIN}}}{R_I}$ ...式(55)

上述各式中的各值如下。

V_D：漏极电压VD的电压值

I_D：漏极电流ID的电流值

V_DRAIN：基准电压源VDRAIN的电压值

V_REF：基准电压源VREF的电压值

RI：电阻元件RI的电阻值

即，通过将基准电压源VDRAIN的基准电压VDRAIN施加到运算放大器AMP1的输入，从而在HEMT1的漏极端子获得规定的电压（＝基准电压VDRAIN）。此外，通过在基准电压源VREF与HEMT1的漏极端子之间插入电阻元件RI，从而由于在电阻元件RI的两端产生基准电压VREF与基准电压VDRAIN的电位差，因此，获得所希望的漏极电流ID。

由于式（54）及式（55）不是温度T或电源电压VDD的函数，因此，HEMT1的漏极电压VD及漏极电流ID不受其变动的影响。因此，在HEMT偏置电路1010中，可排除温度相关性及电源电压相关性。

此外，由于从电源电压VDD及负电源电压VNEG到HEMT1的栅极端子的PSRR（Power Supply Rejection Ratio：电源抑制比）等于运算放大器AMP1的PSRR，因此，可获得非常高的噪声去除率。PSRR是表示来自某一电源电压（此处为电源电压VDD及负电源电压VNEG）的噪声在关注的端子上衰减多少的指标。

此外，运算放大器AMP1可无需特殊的制造工艺而构成。因而，在图21所示的现有的HEMT偏置电路500中，需要PNP型双极型晶体管，但在HEMT偏置电路10中，不用管晶体管的种类。所以，在HEMT偏置电路10中，制造工艺的选择自由度高，能利用CMOS工艺、MOS工艺、双极型工艺、BiCMOS工艺等各种工艺来制造集成电路。

但是，近年来，在运算放大器（差动放大器）中，单电源是主流。此外，图33所示的运算放大器AMP1具有需要夹着GND电平的正负双电源的缺点。

（LNA及LNB）

上述HEMT偏置电路1010可适用于使用HEMT的LNA（Low NoiseAmplifier：低噪声放大器）。因此，LNA可实现作为至少包括HEMT1及HEMT偏置电路1010的LNA。

图40是表示LNA1070的一结构例的电路框图。LNA1070包括HEMT1及HEMT偏置电路1010。在LNA1070中，在HEMT1的栅极端子设置有输入部1071，在HEMT1的漏极端子设置有输出部1072。

在包括这种HEMT偏置电路1010的LNA1070中，能在适当的工作点来驱动HEMT1，并能获得上述HEMT偏置电路1010中所实现的效果。

此外，LNA1070可适用于卫星广播接收用等的LNB（Low Noise Blockconverter：低噪声块转换器）。作为LNB，例如有上述图41的LNB1100。在适用于LNB1100的情况下，可使用LNA170作为水平极化波用LNA1104及垂直极化波用LNA1105。在LNB1100中，由于通过包括LNA1070，从而能优化水平极化波用LNA1104及垂直极化波用LNA1105的增益及NF，因此，能很好地接收由喇叭天线1101（水平极化波天线1102及垂直极化波天线1103）接收到的微小信号。

此外，LNB1100中存在多个功能模块。因此，可以将各功能模块中的任一个进行组合并集成化，也可以将所有功能模块集成化。通过将LNB1100部分地进行集成化或整体地进行集成化，可减少元器件的安装面积和安装成本，能力图实现LNB1100的小型化和低成本化。

此处，HEMT偏置电路1010通过切换开关SWg及开关SWd，能对提供给HEMT1的偏压的接通/关断进行切换。即，能对LNA1070的接通/关断进行切换。

在图41所示的LNB1100中，成为选择接收水平极化波（左旋圆极化波）和垂直极化波（右旋圆极化波）、以作为来自卫星广播的信号电波的结构。根据从极化波选择器113输出的极化波选择信号，将水平极化波用LNA1104及垂直极化波用LNA1105中的、要接收的极化波的LNA接通，而将不接收的极化波的LNA关断，从而选择要接收的极化波。

因此，通过将包括HEMT1和HEMT偏置电路1010的LNA1070构成为根据极化波选择信号来切换开关SWg及开关SWd，从而可容易实施上述要接收的极化波的选择。

但是，由于极化波选择信号是二值（高电平及低电平）的信号，因此，需要根据极化波选择信号来生成控制信号SG、反转控制信号/SG、控制信号SD及反转控制信号/SD的控制信号生成电路。因此，在LNB1100中，例如，如图40所示，设置有与HEMT偏置电路1010连接的控制信号生成电路1050。对每一LNA（水平极化波用LNA1104及垂直极化波用LNA1105）分别设置控制信号生成电路1050。

（控制信号生成电路）

接下来，对控制信号生成电路1050进行说明。

图34是表示控制信号生成电路1050的一结构例的电路图。如图34所示，控制信号生成电路1050包括非门1051、1052、1055、1057、电容器1053、或非门1054及与非门1056。

此外，控制信号生成电路1050包括输入极化波选择信号的输入部1058、输出控制信号SG的输出部1059、输出反转控制信号/SG的输出部1060、输出控制信号SD的输出部1061及输出反转控制信号/SD的输出部1062。输入部1058与极化波选择器1113相连接。输出部1059及输出部1060与HEMT偏置电路1010的开关SWg相连接。输出部1061及输出部1062与HEMT偏置电路1010的开关SWd相连接。

非门1051、1052、1055、1057是进行非运算的1输入1输出的逻辑电路，也称为反相器。或非门1054是进行或非运算的2输入1输出的逻辑电路。与非门1056是进行与非运算的2输入1输出的逻辑电路。非门1051的输入部连接到输入部1058，非门1051的输出部连接到非门1052的输入部。非门1052的输出部连接到或非门1054的第1输入部及与非门1056的第1输入部。电容器1053具有两个端子，一个端子连接到非门1052的输出部，另一端子接地。或非门1054的第2输入部及与非门1056的第2输入部连接到输入部1058。或非门1054的输出部连接到非门1055的输入部，并连接到输出部1060。非门1055的输出部连接到输出部1059。与非门1056的输出部连接到非门1057的输入部，并连接到输出部1062。非门1057的输出部连接到输出部1061。

在控制信号生成电路1050中，在极化波选择信号为高电平时，控制信号SG及控制信号SD成为高电平，反转控制信号/SG及反转控制信号/SD成为低电平。另一方面，在极化波选择信号为低电平时，控制信号SG及控制信号SD成为低电平，反转控制信号/SG及反转控制信号/SD成为高电平。因此，根据极化波选择信号的高电平及低电平，能将LNA1070接通或关断。

但是，在控制信号生成电路1050中，利用非门1051、1052及电容器1053来构成延迟元件1063。由此，控制信号SD及反转控制信号/SD的电平变化、与控制信号SG及反转控制信号/SG的电平变化有规定时间的偏差（延迟）。

（接通/关断的切换定时）

接下来，对包括HETM1和HEMT偏置电路1010的LNA1070中的、偏压的接通/关断的切换定时进行说明。

图35是表示上述LNA1070中的、对偏压的接通/关断进行切换时的各信号波形的时序图。

<时间t1>

在极化波选择信号从低电平变化至高电平时，由于或非门1054的第2输入部及与非门1056的第2输入部变化至高电平，另一方面，或非门1054的第1输入部及与非门1056的第1输入部因延迟元件1063而维持低电平，因此，或非门1054的输出部变化至低电平，与非门1056的输出部维持高电平。由此，控制信号SG成为高电平，控制信号SD成为低电平。

<时间t2>

在极化波选择信号从低电平变化至高电平开始经过规定时间（期间A）时，由于或非门1054的第1输入部及与非门1056的第1输入部变化至高电平，因此，或非门1054的输出部维持低电平，与非门1056的输出部变化至低电平。由此，控制信号SG及控制信号SD均成为高电平。

<时间t3>

在极化波选择信号从高电平变化至低电平时，由于或非门1054的第2输入部及与非门1056的第2输入部变化至低电平，另一方面，或非门1054的第1输入部及与非门1056的第1输入部因延迟元件而维持高电平，因此，或非门1054的输出部维持低电平，与非门1056的输出部变化至高电平。由此，控制信号SG成为高电平，控制信号SD成为低电平。

<时间t4>

在极化波选择信号从高电平变化至低电平开始经过规定时间（期间B）时，由于或非门1054的第1输入部及与非门1056的第1输入部变化至低电平，因此，或非门1054的输出部变化至高电平，与非门1056的输出部维持高电平。由此，控制信号SG及控制信号SD均成为低电平。

这样，设置有如下期间A：在为了将LNA1070从关断切换至接通而使极化波选择信号从低电平变化至高电平时，控制信号SG成为高电平，且反转控制信号/SD成为高电平，从而在漏极电压VD维持为零的状态下，先对HEMT1施加栅极电压VG。通过该期间A，HEMT1的沟道中存在的载流子减少，不易有贯穿电极流过。

因此，通过将期间A设定为足够的时间、或HEMT1达到夹断状态（pinch-off）的时间，从而在经过期间A后控制信号SD成为高电平，即使对HEMT1施加漏极电压VD，也能防止有过量的漏极电流ID流过。

另一方面，设置有如下期间B：在为了将LNA1070从接通切换至关断而使极化波选择信号从高电平变化至低电平时，控制信号SG成为高电平，且反转控制信号/SD成为高电平，从而在维持对HEMT1施加栅极电压VG的状态下，漏极电压VD先成为零。在期间B内，由于栅极电压VG仍旧为负的电源电压，因此，不会有过量的漏极电流ID流过。因而，能防止有过量的漏极电流ID流过。

另外，可利用延迟元件63的结构来设定期间A及期间B。

如上所述，HEMT偏置电路1010向源极端子接地的HEMT1提供偏压，包括运算放大器AMP1、电阻元件RI、开关SWg、开关SWd、基准电压源VREF、基准电压源VDRAIN及负电源电压源VNEG，运算放大器AMP1的正输入端子与HEMT1的漏极端子相连接，其负输入端子与基准电压源VDRAIN相连接，其输出端子与HEMT1的栅极端子相连接，其负电源端子通过开关SWg的切换而能与负电源电压源VNEG相连接或接地，电阻元件RI具有第1端子及第2端子，该第1端子与HEMT1的漏极端子相连接，该第2端子通过开关SWd的切换而能与基准电压源VREF相连接或接地。

而且，HEMT偏置电路1010具有如下结构：在将向HEMT1提供的偏压从关断切换至接通时，通过切换开关SWg来将运算放大器AMP1的负电源端子的连接对象从接地切换至负电源电压源VNEG，之后，通过切换开关SWd来将电阻元件RI的第2端子的连接对象从接地切换至基准电压源VREF，并且，在将向HEMT1提供的偏压从接通切换至关断时，通过切换开关SWd来将电阻元件RI的第2端子的连接对象从基准电压源VREF切换至接地，之后，通过切换开关SWg来将运算放大器AMP1的负电源端子的连接对象从负电源电压源VNEG切换至接地。

由此，在将向HEMT1提供的偏压从关断切换至接通时，成为先将HEMT1的栅极端子偏置成负电压状态、之后对HEMT1的漏极端子施加漏极电压的顺序。即，成为在对HEMT1的栅极端子施加电压之后、对HEMT1的漏极端子施加电压的顺序。因而，在从对HEMT1的栅极端子施加电压、到对HEMT1的漏极端子施加电压的期间内，由于HEMT1的沟道中存在的载流子减少，因此，能使贯穿电极不易流过。

另一方面，在将向HEMT1提供的偏压从接通切换至关断时，成为在使HEMT1的漏极电压为零之后、使HEMT1的栅极电压为零的顺序。即，成为在消除HEMT1的漏极端子的电压之后、消除HEMT1的栅极端子的电压的顺序。因而，在从消除HEMT1的漏极端子的电压、到消除HEMT1的栅极端子的电压的期间内，由于HEMT1的栅极端子仍旧为负电压，因此，能防止有过量的漏极电流流过。

即，在HEMT偏置电路1010中，能利用开关SWg及开关SWd的切换定时，来控制对HEMT1的栅极端子施加和消除电压的定时、及对其漏极端子施加和消除电压的定时，使得不会有较大的贯穿电流流过。

因而，能防止在将向HEMT1提供的偏压从关断切换至接通时、及将向HEMT1提供的偏压从接通切换至关断时产生过量的贯穿电流。

[实施方式20]

（HEMT偏置电路的结构）

图36是表示本实施方式的HEMT偏置电路1020的一结构例的电路图。

本实施方式的HEMT偏置电路1020是源极端子接地的HEMT1用的偏置电路。如图36所示，HEMT偏置电路1020包括运算放大器AMP2（第1差动放大器）、运算放大器AMP3（第2差动放大器）、电阻元件RI、电阻元件RG（第2电阻元件）、电阻元件RGG（第6电阻元件）、电阻元件RR（第3电阻元件）、电阻元件R1（第4电阻元件）、电阻元件R2（第5电阻元件）、电容器CD（第1电容器）、电容器CG（第2电容器）、N沟道型MOSFET（以下称为NMOS晶体管）1021（第1晶体管）、P沟道型MOSFET（以下称为PMOS晶体管）1022（第2晶体管）、开关SWg、开关SWd、负电源电压源VNEG及基准电压源VREF。

在HEMT偏置电路1020中，来自上述实施方式19中使用的基准电压源VDRAIN及基准电压源VREF的电压通过由运算放大器AMP3、PMOS晶体管1022、电阻元件R2、电阻元件R1、电阻元件RR及基准电压源VREF构成的电路来生成。

运算放大器AMP2是单电源型的运算放大器，构成作为差动放大器。运算放大器AMP2的正输入端子（第2输入端子）与HEMT1的漏极端子相连接。运算放大器AMP2的负输入端子（第1输入端子）经由电阻元件R2与PMOS晶体管1022的漏极端子相连接。此外，运算放大器AMP2的负输入端子经由电阻元件R1与运算放大器AMP3的正输入端子相连接。运算放大器AMP2的输出端子与NMOS晶体管1021的栅极端子（控制端子）相连接。运算放大器AMP3是单电源型的运算放大器，构成作为差动放大器。运算放大器AMP3的正输入端子（第1输入端子）经由电阻元件R1及电阻元件R2与PMOS晶体管1022的漏极端子相连接。此外，运算放大器AMP3的正输入端子经由电阻元件RR接地。运算放大器AMP3的负输入端子（第2输入端子）与基准电压源VREF相连接。运算放大器AMP3的输出端子与PMOS晶体管1022的栅极端子（控制端子）相连接。将PMOS晶体管1022、电阻元件R2及电阻元件R1加入至运算放大器AMP3的负反馈环路中。

NMOS晶体管1021的漏极端子（第1导通端子）与电源电压VDD相连接。NMOS晶体管1021的源极端子（第2导通端子）经由电阻元件RGG与HEMT1的栅极端子相连接。此外，NMOS晶体管1021的源极端子经由电阻元件RG与负电源电压源VNEG相连接。即，电阻元件RG的一个端子（第3端子）与HEMT1的栅极端子相连接，另一端子（第4端子）与负电源电压源VNEG相连接。

PMOS晶体管1022的源极端子（第1导通端子）与电源电压VDD相连接。PMOS晶体管1022的漏极端子（第2导通端子）依次经由电阻元件R2、电阻元件R1及电阻元件RR接地。此外，PMOS晶体管1022的漏极端子经由电阻元件RI与HEMT1的漏极端子相连接。

电容器CD具有两个端子，一个端子（第5端子）与HEMT1的漏极端子相连接，另一端子（第6端子）接地。电容器CG具有两个端子，一个端子（第7端子）与HEMT1的栅极端子相连接，另一端子（第8端子）与HEMT1的源极端子相连接。

开关SWg在本实施例中具有两个端子，一个端子连接到将电阻元件RGG和电阻元件RG进行电连接的路径上的一点，另一端子接地。开关SWg根据反转控制信号/SG来切换接通/断开。开关SWg在反转控制信号/SG为高电平时成为接通，在反转控制信号/SG为低电平时成为断开。通过开关SWg的切换，将HEMT1的栅极端子连接到负电源电压源VNEG或接地。

开关SWd在本实施例中具有两个端子，一个端子连接到运算放大器AMP3的输出端子，另一端子连接到电源电压VDD。开关SWd根据反转控制信号/SD来切换接通/断开。开关SWd在反转控制信号/SD为高电平时成为接通，在反转控制信号/SD为低电平时成为断开。通过开关SWd的切换，将PMOS晶体管1022的栅极端子连接到运算放大器AMP3的输出端子或连接到电源电压VDD。

负电源电压源VNEG在本实施例中对HEMT1的栅极端子产生负的电源电压（负电源电压VNEG）。基准电压源VREF在本实施例中对运算放大器AMP3的负输入端子产生正的电压（基准电压VREF）。

（漏极电压VD及漏极电流ID）

在HEMT偏置电路1020中，形成有包含运算放大器AMP3的第1负反馈环路、和包含运算放大器AMP2的第2负反馈环路。而且，将HEMT1加入到第2负反馈环路中。由此，成为如下结构：在开关SWg及开关SWd接通的期间内，自动确定HEMT1的漏极电压VD及漏极电流ID，以成为下述式（56）及式（57）所示的近似式。

[数学式27]

$V_D\&ap;\frac{R_R+R_I}{R_r}*\mathrm{VREF}$ ...式(56)

$I_D=\frac{I}{R_I}*\frac{R_2}{R_R}*\mathrm{VREF}$ ...式(57)

上述各式中的各值如下。

V_D：漏极电压VD的电压值

I_D：漏极电流ID的电流值

V_REF：基准电压源VREF的电压值

R_I：电阻元件RI的电阻值

R_R：电阻元件RR的电阻值

R₁：电阻元件R1的电阻值

R₂：电阻元件R2的电阻值

漏极电压VD及漏极电流ID的温度系数通过用温度T对式（56）及式（57）进行微分来求出，成为零。因此，在HEMT偏置电路1020中，可完全排除温度相关性。

此外，漏极电压VD及漏极电流ID相对于电源电压VDD的变动的系数通过用电源电压VDD对式（5）及式（6）进行微分来求出，成为零。因此，在HEMT偏置电路1020中，可完全排除电源电压相关性。

此外，与上述实施方式6中详细描述过的HEMT偏置电路16同样，在HEMT偏置电路1020中，由于漏极电压VD及栅极电压VG相对于电源电压VDD及负电源电压VNEG的PSRR足够小，因此，可获得非常高的噪声去除率。

（LNA及LNB）

与上述实施方式的HEMT偏置电路1010同样，上述HEMT偏置电路1020可适用于LNA及LNB。而且，通过将包括HEMT1和HEMT偏置电路1020的LNA构成为根据极化波选择信号来切换开关SWg及开关SWd，从而可容易实施上述要接收的极化波的选择。利用控制信号生成电路来根据极化波选择信号生成反转控制信号/SG及反转控制信号/SD。

（控制信号生成电路）

接下来，对控制信号生成电路的一个示例进行说明。

图37是表示控制信号生成电路1050a的一结构例的电路图。如图37所示，控制信号生成电路1050a包括非门1051、1052、1057、电容器1053、及与非门1056。即，控制信号生成电路1050a具有从图34所示的控制信号生成电路1050的结构中将或非门1054及非门1055去除后的结构。

非门1051的输入部连接到输入部1058。非门1051的输出部连接到非门1052的输入部，并连接到输出部1060。非门1052的输出部连接到与非门1056的第1输入部。与非门1056的第2输入部连接到输入部1058。与非门1056的输出部连接到非门1057的输入部，并连接到输出部1062。非门1057的输出部连接到输出部1061。输出部1059连接到输入部1058。

此外，输出反转控制信号/SG的输出部1060与HEMT偏置电路1020的开关SWg相连接。输出反转控制信号/SD的输出部1062与HEMT偏置电路1020的开关SWd相连接。输出控制信号SG的输出部1059、及输出控制信号SD的输出部1061不与HEMT偏置电路1020相连接。

在控制信号生成电路1050a中，在极化波选择信号为高电平时，控制信号SG及控制信号SD成为高电平，反转控制信号/SG及反转控制信号/SD成为低电平。另一方面，在极化波选择信号为低电平时，控制信号SG及控制信号SD成为低电平，反转控制信号/SG及反转控制信号/SD成为高电平。因此，根据极化波选择信号的高电平及低电平，能将LNA接通或关断。

但是，在控制信号生成电路1050a中，利用非门1051、1052及电容器1053来构成延迟元件1063。由此，控制信号SD及反转控制信号/SD的电平变化、与控制信号SG及反转控制信号/SG的电平变化有规定时间的偏差（延迟）。

另外，在HEMT偏置电路1020中，需要反转控制信号/SG及反转控制信号/SD，而无需控制信号SG及控制信号SD。因此，在控制信号生成电路1050a中，也可以不一定设置有输出部1059及输出部1061。然而，由于控制信号生成电路1050a也能用于HEMT偏置电路1010，因此，在用于HEMT偏置电路1010的情况下，需要输出部1059及输出部1061。

（接通/关断的切换定时）

接下来，对包括HETM1和HEMT偏置电路1020的LNA中的、偏压的接通/关断的切换定时进行说明。

图38是表示上述LNA中的、对偏压的接通/关断进行切换时的各信号波形的时序图。

<时间t1>

在极化波选择信号从低电平变化至高电平时，控制信号SG变化至高电平。此外，由于与非门1056的第2输入部变化至高电平，另一方面，与非门1056的第1输入部因延迟元件1063而维持低电平，因此，与非门1056的输出部维持高电平。由此，控制信号SG成为高电平，控制信号SD成为低电平。

<时间t2>

在极化波选择信号从低电平变化至高电平开始经过规定时间（期间A）时，由于与非门1056的第1输入部变化至高电平，因此，与非门1056的输出部变化至低电平。由此，控制信号SG及控制信号SD均成为高电平。

<时间t3>

在极化波选择信号从高电平变化至低电平时，控制信号SG变化至低电平。此外，由于与非门1056的第1输入部因延迟元件1063而维持高电平，另一方面，与非门1056的第2输入部变化至低电平，因此，与非门1056的输出部变化至高电平。由此，控制信号SG及控制信号SD均成为低电平。

<时间t4>

在极化波选择信号从高电平变化至低电平开始经过规定时间（期间B）时，由于与非门1056的第1输入部变化至低电平，因此，与非门1056的输出部维持高电平。由此，控制信号SG及控制信号SD均维持低电平。

这样，设置有如下期间A：在为了将LNA从关断切换至接通而使极化波选择信号从低电平变化至高电平时，反转控制信号/SG成为低电平，且反转控制信号/SD成为高电平，从而在漏极电压VD维持为零的状态下，先对HEMT1施加栅极电压VG。通过该期间A，HEMT1的沟道中存在的载流子减少，不易有贯穿电极流过。

因此，通过将期间A设定为足够的时间、或HEMT1达到夹断状态的时间，从而在经过期间A后，反转控制信号/SD成为低电平，即使对HEMT1施加漏极电压VD，也能防止有过量的漏极电流ID流过。

另一方面，在为了将LNA从接通切换至关断而使极化波选择信号从高电平变化至低电平时，反转控制信号/SG成为高电平，且反转控制信号/SD成为高电平。此时，HEMT1的漏极电压VD作为电荷而储存在电容器CD中。因此，从LNA成为关断的瞬间开始，电容器CD的电荷依次通过电阻元件RI、电阻元件R2、电阻元件R1及电阻元件RR而放电至GND电平。

另外，HEMT1的栅极电压作为电荷而储存在电容器CG中。因此，从LNA成为关断的瞬间开始，电容器CG的负电压经由开关SWg及电阻元件RGG从GND进行充电，从而达到GND电平。

漏极电压放电所需的时间tD及栅极电压充电所需的时间tG如下述式（58）及式（59）所示。

[数学式28]

t_D＝C_D(R₁+R₁+R₂+R_R)...式(58)

t_G＝C_G(R_ON+R_GG)...式(59)

上述各式中的各值如下。

R_ON：开关SWg的接通电阻

R_GG：电阻元件RGG的电阻值

C_D：电容器CD的电容值

C_G：电容器CG的电容值

在包括HEMT1和HEMT偏置电路1020的LNA中，设定各值，使得“tD＜tG”。由此，漏极电压VD先变成GND电平，从而能产生处于施加有栅极电压VG的状态的期间B。在期间B内，由于栅极电压VG仍旧为负的电源电压，因此，能防止有过量的漏极电流ID流过。

另外，在本实施例中，期间A能通过延迟元件1063的结构来设定，期间B由所设定的时间tG来确定。

如上所述，HEMT偏置电路1020具有如下结构：在将向HEMT1提供的偏压从关断切换至接通时，通过切换开关SWg来切断HEMT1的栅极端子与接地之间的连接，之后，通过切换开关SWd来切断PMOS晶体管1022的栅极端子与源极端子之间的连接，并且，在将向HEMT1提供的偏压从接通切换至关断时，通过切换开关SWd来将PMOS晶体管1022的栅极端子与源极端子进行连接，同时，通过切换开关SWg来将HEMT1的栅极端子接地。

由此，在将向HEMT1提供的偏压从关断切换至接通时，成为先将HEMT1的栅极端子偏置成负电压状态、之后对HEMT1的漏极端子施加漏极电压的顺序。即，成为在对HEMT1的栅极端子施加电压之后、对HEMT1的漏极端子施加电压的顺序。因而，在从对HEMT1的栅极端子施加电压、到对HEMT1的漏极端子施加电压的期间内，由于HEMT1的沟道中存在的载流子减少，因此，能使贯穿电极不易流过。

另一方面，在HEMT偏置电路1020中，由于包括电容器CD及电容器CG，因此，能控制在将向HEMT1提供的偏压从接通切换至关断时的、HEMT1的漏极电压放电所需的时间和HEMT1的栅极电压充电所需的时间。

因此，通过将栅极电压的充电时间设定得比漏极电压的放电时间要长，从而在将向HEMT1提供的偏压从接通切换至关断时，即使同时切换开关SWg及开关SWd，也能采用在使HEMT1的漏极电压为零之后、使HEMT1的栅极电压为零的顺序，能防止有过量的漏极电流流过。

因而，在HEMT偏置电路1020中，与上述HEMT偏置电路1010同样，具有如下效果：能防止在将向HEMT1提供的偏压从关断切换至接通时、及将向HEMT1提供的偏压从接通切换至关断时产生过量的贯穿电流。

另外，作为用于HEMT偏置电路1020的控制信号生成电路，并不限于控制信号生成电路1050a，也可使用控制信号生成电路1050。在使用控制信号生成电路1050的情况下，HEMT偏置电路1020能采用如下结构：在将向HEMT1提供的偏压从接通切换至关断时，通过切换开关SWd来将PMOS晶体管1022的栅极端子连接到源极端子，之后，通过切换开关SWg来将HEMT1的栅极端子接地。

此外，在使用控制信号生成电路1050的情况下，HEMT偏置电路1020不一定需要包括电容器CD及电容器CG。

在任一种结构中，均能防止在将向HEMT1提供的偏压从关断切换至接通时、及将向HEMT1提供的偏压从接通切换至关断时产生过量的贯穿电流。

这样，在HEMT偏置电路1020中，在将向HEMT1提供的偏压从接通切换至关断时，能采用将开关SWg的切换和开关SWd的切换同时进行的顺序或将它们错开进行的顺序，从而能拓宽切换控制的宽度。

此外，上述控制信号生成电路1050、1050a是一个示例，并不局限于此。作为控制信号生成电路，只要能生成进行如图35及图38所示的电平变化的、控制信号SD、反转控制信号/SD、控制信号SG及反转控制信号/SG的电路即可。

然而，在将HEMT偏置电路1020进行集成化时，NMOS晶体管1021的耐压有时会成为问题。这是由于，在开关SWg断开时，对NMOS晶体管1021施加有VDD－VG间的电压。由于栅极电压VG是负电压，因此，VDD－VG间的电位差高于VDD－GND间的电位差。因而，若利用仅能保证VDD－GND间的电位差的制造工艺来进行集成化，则在可靠性方面成为问题。

此外，若设想初始启动电路时、切换电路动作时等情况，则也可设想对NMOS晶体管1021过渡性地施加VDD－VNEG间的电压。在此情况下，由于负电源电压VNEG是负电压，因此，有时在元件的可靠性方面也成为问题。因而，期望在HEMT偏置电路中解决这些问题。

对此，HEMT偏置电路1020具有插入到NMOS晶体管1021的源极端子与HEMT1的栅极端子之间的电阻元件RGG。由此，能在NMOS晶体管1021的容许耐压内驱动NMOS晶体管1021。因此，HEMT偏置电路1020能具有优异的可靠性。

[实施方式21]

图39是表示本实施方式的HEMT偏置电路1030的一结构例的电路图。如图39所示，本实施方式的HEMT偏置电路1030具有从上述实施方式20的HEMT偏置电路1020的结构中将电阻元件RGG去除后的结构。

与上述实施方式的HEMT偏置电路1020同样，HEMT偏置电路1030可适用于LNA及LNB。而且，通过将包括HEMT1和HEMT偏置电路1030的LNA构成为根据极化波选择信号来切换开关SWg及开关SWd，从而可容易实施要接收的极化波的选择。利用控制信号生成电路来根据极化波选择信号生成反转控制信号/SG及反转控制信号/SD。

作为控制信号生成电路，例如可使用图34所示的控制信号生成电路1050、或图37所示的控制信号生成电路1050a等。无论在使用哪个控制信号生成电路的情况下，只要将从输出部1060输出的反转控制信号/SG提供给开关SWg、将从输出部1062输出的反转控制信号/SD提供给开关SWd即可。进行接通/关断切换时的HEMT1的漏极电压及栅极电压的变化如上所述。

在HEMT偏置电路1030中，能起到与上述HEMT偏置电路1010、1020相同的效果。此外，在可不用特别在意NMOS晶体管1021的耐压问题的情况下，即使是HEMT偏置电路1030，也能毫无问题地进行动作，根据HEMT偏置电路1030的结构，能力图减少电路面积。

最后，在上述各实施方式19～21中，对HEMT用的HEMT偏置电路进行了说明。然而，上述HEMT偏置电路并不一定限定用于HEMT，也可适用于HEMT以外的晶体管。例如，一般可使用JFET、MOSFET、双极型晶体管等晶体管，从而可作为它们的偏置电路来使用。不言而喻，在使用HEMT的情况下效果特别好，但即使是其他晶体管，也可获得基本相同的效果。

此外，在各实施方式的HEMT偏置电路中，使用了正逻辑，但利用负逻辑，也能根据同样的观点来实现。此外，也可像以下那样进行变形。

在HEMT偏置电路1020、1030中，包括有NMOS晶体管1021及PMOS晶体管1022，但并不局限于此。例如，也可以包括PMOS晶体管来代替NMOS晶体管1021，也可以包括NMOS晶体管来代替PMOS晶体管1022。此外，也可使用PNP型双极型晶体管及NPN型双极型晶体管等。

在包括PMOS晶体管或PNP型双极型晶体管以代替NMOS晶体管1021的情况下，将运算放大器AMP2的正输入端子和负输入端子进行交换即可（运算放大器AMP2的正输入端子与电阻元件R1相连接，负输入端子与HEMT1的漏极端子相连接）。在包括NMOS晶体管或NPN型双极型晶体管以代替PMOS晶体管1022的情况下，将运算放大器AMP3的正输入端子和负输入端子进行交换即可（运算放大器AMP3的正输入端子与基准电压源VREF相连接，负输入端子与电阻元件R1相连接）。

此外，在HEMT偏置电路1020、1030中，也可以使用恒流源来代替电阻元件RR。在此情况下，由于漏极电流ID成为“I_D=(R₂/R₁)×IB”，成为电阻值之比，因此，能减少电流偏差。

本发明不限于上述各实施方式，可在权利要求书所示的范围内进行种种变更，对于适当组合不同实施方式分别揭示的技术手段而得到的实施方式，也包含在本发明的技术范围内。

本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括双电源型的差动放大器、第1电阻元件、第1基准电压源及第2基准电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接。

此外，本发明的偏置电路优选为，所述放大用FET是HEMT。

本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括单电源型的差动放大器、第1基准电压源、第2基准电压源、第1晶体管、第1电阻元件、第2电阻元件及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述差动放大器的第1输入端子与所述第2基准电压源相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

此外，本发明的偏置电路优选为，所述放大用FET是HEMT。

此外，本发明的偏置电路优选为，所述第1晶体管是P沟道型MOSFET，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子，所述差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管是PNP型双极型晶体管，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子，所述差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管是N沟道型MOSFET，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子，所述差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管是NPN型双极型晶体管，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子，所述差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

本发明的偏置电路是用于源极端子接地的放大用FET的偏置电路，具有如下结构：包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

此外，本发明的偏置电路优选为，所述放大用FET是HEMT。

此外，本发明的偏置电路优选为，所述第1晶体管及所述第2晶体管是P沟道型MOSFET，所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子，所述第1差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子，所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管及所述第2晶体管是PNP型双极型晶体管，所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子，所述第1差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子，所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管及所述第2晶体管是N沟道型MOSFET，所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子，所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，所述第2差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

此外，本发明的偏置电路优选为，所述第1晶体管及所述第2晶体管是NPN型双极型晶体管，所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子，所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，所述第2差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

此外，本发明的偏置电路优选为，使用恒流源来代替所述第3电阻元件。

此外，本发明的偏置电路优选为，去除所述第4电阻元件。

此外，本发明的偏置电路优选为，使用恒流源来代替所述第3电阻元件，并去除所述第4电阻元件。

此外，本发明的偏置电路优选为，还包括耐压的保护元件，所述保护元件插入到所述第1晶体管的第2导通端子与所述放大用FET的栅极端子之间。

此外，本发明的偏置电路优选为，所述基准电压源由输出带隙电压的带隙基准电路构成。

此外，本发明的偏置电路优选为，所述第1差动放大器、所述第2差动放大器、所述第1晶体管、所述第2晶体管、所述第1电阻元件、所述第2电阻元件、所述第3电阻元件、所述第4电阻元件及所述第5电阻元件由集成电路构成。

此外，本发明的偏置电路优选为，所述基准电压源、所述负电源电压源或该两者与所述集成电路一起进行集成化而构成。

本发明的偏置切换电路是向放大输入信号的、源极端子接地的放大用FET提供偏压的偏置电路，具有如下结构：包括双电源型的差动放大器、第1电阻元件、第1开关、第2开关、第1基准电压源、第2基准电压源及负电源电压源，所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，其负电源端子通过所述第1开关的切换而能与所述负电源电压源相连接或接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子通过所述第2开关的切换而能与所述第1基准电压源相连接或接地。

另外，本发明的偏置电路优选为，在将提供的偏压从关断切换至接通时，通过切换所述第1开关来将所述差动放大器的负电源端子的连接对象从接地切换至所述负电源电压源，之后，通过切换所述第2开关来将所述第1电阻元件的第2端子的连接对象从接地切换至所述第1基准电压源，并且，在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第1电阻元件的第2端子的连接对象从所述第1基准电压源切换至接地，之后，通过切换所述第1开关来将所述差动放大器的负电源端子的连接对象从所述负电源电压源切换至接地。

此外，本发明的偏置电路优选为，所述放大用FET是HEMT。

本发明的偏置切换电路是向放大输入信号的、源极端子接地的放大用FET提供偏压的偏置电路，具有如下结构：包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、第1开关、第2开关、基准电压源及负电源电压源，所述第1晶体管具有第1导通端子、第2导通端子及控制端子，所述第2晶体管具有第1导通端子、第2导通端子及控制端子，所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，所述第2差动放大器的第1输入端子依次经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子与所述第2晶体管的第2导通端子相连接，所述第2电阻元件具有第3端子及第4端子，该第3端子与所述放大用FET的栅极端子相连接，该第4端子与所述负电源电压源相连接，所述第1开关与所述放大用FET的栅极端子相连接，通过该第1开关的切换，能将所述放大用FET的栅极端子接地，所述第2开关与所述第2晶体管的控制端子相连接，通过该第2开关的切换，能将所述第2晶体管的控制端子与该第2晶体管的第1导通端子进行连接。

另外，本发明的偏置电路优选为，在将提供的偏压从关断切换至接通时，通过切换所述第1开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第1导通端子之间的连接，并且，在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第1导通端子进行连接，之后，通过切换所述第1开关来将所述放大用FET的栅极端子接地。

此外，本发明的偏置电路优选为，还包括第1电容器及第2电容器，所述第1电容器具有第5端子及第6端子，该第5端子与所述放大用FET的漏极端子相连接，该第6端子接地，所述第2电容器具有第7端子及第8端子，该第7端子与所述放大用FET的栅极端子相连接，该第8端子与所述放大用FET的源极端子相连接。

根据上述结构，通过包括第1电容器及第2电容器，从而能控制在将提供的偏压从接通切换至关断时的、放大用FET的漏极电压放电所需的时间和放大用FET的栅极电压充电所需的时间。

因此，通过将栅极电压的充电时间设定得比漏极电压的放电时间要长，从而在将提供的偏压从接通切换至关断时，即使同时切换第1开关及第2开关，也能采用在消除放大用FET的漏极端子的电压之后、消除放大用FET的栅极端子的电压的顺序。

另外，本发明的偏置电路优选为，在将提供的偏压从关断切换至接通时，通过切换所述第1开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第1导通端子之间的连接，并且，在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第1导通端子进行连接，之后或同时，通过切换所述第1开关来将所述放大用FET的栅极端子接地。

此外，本发明的偏置电路优选为，所述放大用FET是HEMT。

此外，本发明的偏置电路优选为，所述第1晶体管是N沟道型MOSFET，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是该N沟道型MOSFET的漏极端子、源极端子及栅极端子，所述第2晶体管是P沟道型MOSFET，所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是该P沟道型MOSFET的源极端子、漏极端子及栅极端子，所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

此外，本发明的偏置电路优选为，还包括第6电阻元件，所述第6电阻元件设置在将所述第1晶体管的第2导通端子与所述放大用FET的栅极端子进行电连接的路径上。

根据上述结构，能在第1晶体管的容许耐压内驱动第1晶体管。因此，能具有优异的可靠性。

本发明的LNB是将由天线接收到的信号进行放大和下变频、并传送到后级的LNB，具有如下结构：包括接收第1极化波并将该第1极化波转换成第1极化波信号的第1极化波天线；接收第2极化波并将该第2极化波转换成第2极化波信号的第2极化波天线；放大所述第1极化波信号的第1极化波用放大器；放大所述第2极化波信号的第2极化波用放大器；及对接收所述第1极化波和所述第2极化波中的哪一个进行选择的极化波选择器，所述第1极化波及所述第2极化波分别是水平极化波及垂直极化波、或左旋圆极化波及右旋圆极化波，所述第1极化波用放大器及所述第2极化波用放大器是本发明的LNA，所述第1极化波用放大器及所述第2极化波用放大器根据从所述极化波选择器输出的、表示接收所述第1极化波和所述第2极化波中的哪一个的极化波选择信号，分别切换所述第1开关及所述第2开关。

此外，本发明的LNB优选为，将该LNB部分地进行集成化。

根据上述结构，可减少元器件的安装面积和安装成本，能力图实现LNB的小型化和低成本化。

工业上的实用性

本发明可适用于偏置电路、LNA、LNB、通信用接收机、通信用发送机及传感器系统。

标号说明

1HEMT（放大用FET）

11、12、15、16、18～20HEMT偏置电路（偏置电路）

50、60、80LNA

51、71、82HEMT偏置电路（偏置电路）

52有源元件（第1晶体管）

53有源元件（第2晶体管）

54、81集成电路

61保护元件

70、118带隙基准电路

83基准电压产生电路

84、117负电压产生电路

100LNB

101喇叭天线（天线）

104水平极化波用LNA（LNA）

105垂直极化波用LNA（LNA）

1062ndLNA（LNA）

114LNA－H用HEMT偏置电路（偏置电路）

115LNA－V用HEMT偏置电路（偏置电路）

1162ndLNA用HEMT偏置电路（偏置电路）

121同轴电缆

122电视机

123视频装置

150通信系统

151发送机（通信用发送机）

152接收机（通信用接收机）

153通信线路

154发送器件

155、159LNA

156、160HEMT偏置电路（偏置电路）

157、161信号处理电路

158接收器件

170传感器系统

171传感器件

172LNA

173HEMT偏置电路（偏置电路）

174信号处理电路

500HEMT偏置电路

520负电压产生电路

VD漏极电压

ID漏极电流

AMP1运算放大器（双电源型的差动放大器）

AMP2运算放大器（单电源型的差动放大器，第1差动放大器）

AMP3运算放大器（第2差动放大器）

PMOS1P沟道型MOSFET（第1晶体管）

PMOS2P沟道型MOSFET（第2晶体管）

NMOS1N沟道型MOSFET（第1晶体管）

NMOS2N沟道型MOSFET（第2晶体管）

RI电阻元件（第1电阻元件）

RG电阻元件（第2电阻元件）

RR电阻元件（第3电阻元件）

R1电阻元件（第4电阻元件）

R2电阻元件（第5电阻元件）

IB恒流源

VDD电源电压

VX第1基准电压源

VY第2基准电压源

VREF基准电压源

VNEG负电源电压源

1010、1020、1030HEMT偏置电路（偏置电路）

1021NMOS晶体管（第1晶体管）

1022PMOS晶体管（第2晶体管）

1050、1050a控制信号生成电路

1100LNB

1102水平极化波天线（第1极化波天线）

1103垂直极化波天线（第2极化波天线）

1104水平极化波用LNA（第1极化波用放大器）

1105垂直极化波用LNA（第2极化波用放大器）

1113极化波选择器

1116同轴电缆

1117电视机

1118视频装置

RGG电阻元件（第6电阻元件）

SWg开关（第1开关）

SWd开关（第2开关）

CD电容器（第1电容器）

CG电容器（第2电容器）

VREF基准电压源（第1基准电压源）

VDRAIN基准电压源（第2基准电压源）

Claims (39)

1.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于，

包括双电源型的差动放大器、第1电阻元件、第1基准电压源及第2基准电压源，

所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，

所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接。

2.如权利要求1所述的偏置电路，其特征在于，

所述放大用FET是HEMT。

3.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于，

包括单电源型的差动放大器、第1基准电压源、第2基准电压源、第1晶体管、第1电阻元件、第2电阻元件及负电源电压源，

所述第1晶体管具有第1导通端子、第2导通端子及控制端子，

所述差动放大器的第1输入端子与所述第2基准电压源相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，

所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，

所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第1基准电压源相连接，

所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

4.如权利要求3所述的偏置电路，其特征在于，

所述放大用FET是HEMT。

5.如权利要求3所述的偏置电路，其特征在于，

所述第1晶体管是P沟道型MOSFET，

所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子，

所述差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

6.如权利要求3所述的偏置电路，其特征在于，

所述第1晶体管是PNP型双极型晶体管，

所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子，

所述差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

7.如权利要求3所述的偏置电路，其特征在于，

所述第1晶体管是N沟道型MOSFET，

所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子，

所述差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

8.如权利要求3所述的偏置电路，其特征在于，

所述第1晶体管是NPN型双极型晶体管，

所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子，

所述差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

9.一种偏置电路，该偏置电路用于源极端子接地的放大用FET，其特征在于，

包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、基准电压源及负电源电压源，

所述第1晶体管具有第1导通端子、第2导通端子及控制端子，

所述第2晶体管具有第1导通端子、第2导通端子及控制端子，

所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，

所述第2差动放大器的第1输入端子经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，

所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，

所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，

所述第1电阻元件的一个端子与所述放大用FET的漏极端子相连接，其另一端子与所述第2晶体管的第2导通端子相连接，

所述第2电阻元件的一个端子与所述放大用FET的栅极端子相连接，其另一端子与所述负电源电压源相连接。

10.如权利要求9所述的偏置电路，其特征在于，

所述放大用FET是HEMT。

11.如权利要求9所述的偏置电路，其特征在于，

所述第1晶体管及所述第2晶体管是P沟道型MOSFET，

所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述P沟道型MOSFET的源极端子、漏极端子及栅极端子，

所述第1差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子，

所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

12.如权利要求9所述的偏置电路，其特征在于，

所述第1晶体管及所述第2晶体管是PNP型双极型晶体管，

所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述PNP型双极型晶体管的发射极端子、集电极端子及基极端子，

所述第1差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子，

所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

13.如权利要求9所述的偏置电路，其特征在于，

所述第1晶体管及所述第2晶体管是N沟道型MOSFET，

所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述N沟道型MOSFET的漏极端子、源极端子及栅极端子，

所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，

所述第2差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

14.如权利要求9所述的偏置电路，其特征在于，

所述第1晶体管及所述第2晶体管是NPN型双极型晶体管，

所述第1晶体管及所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是所述NPN型双极型晶体管的集电极端子、发射极端子及基极端子，

所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，

所述第2差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子。

15.如权利要求9所述的偏置电路，其特征在于，

使用恒流源来代替所述第3电阻元件。

16.如权利要求9所述的偏置电路，其特征在于，

去除所述第4电阻元件。

17.如权利要求9所述的偏置电路，其特征在于，

使用恒流源来代替所述第3电阻元件，

去除所述第4电阻元件。

18.如权利要求9所述的偏置电路，其特征在于，

还包括耐压的保护元件，

所述保护元件插入到所述第1晶体管的第2导通端子与所述放大用FET的栅极端子之间。

19.如权利要求9所述的偏置电路，其特征在于，

所述基准电压源由输出带隙电压的带隙基准电路构成。

20.如权利要求9所述的偏置电路，其特征在于，

所述第1差动放大器、所述第2差动放大器、所述第1晶体管、所述第2晶体管、所述第1电阻元件、所述第2电阻元件、所述第3电阻元件、所述第4电阻元件及所述第5电阻元件由集成电路构成。

21.如权利要求20所述的偏置电路，其特征在于，

所述基准电压源、所述负电源电压源或该两者与所述集成电路一起进行集成化而构成。

22.一种LNA，其特征在于，包括：

源极端子接地的放大用FET；及

权利要求1至21中的任一项所述的偏置电路，

将所述放大用FET的栅极端子作为输入端子，将所述放大用FET的漏极端子作为输出端子。

23.一种LNB，该LNB将由天线接收到的信号进行放大和下变频，并传送到后级，其特征在于，

至少包括一个放大所述信号的LNA，

所述LNA是权利要求22所述的LNA。

24.一种通信用接收机，其特征在于，包括：

接收来自通信线路的信号的接收器件；及

将从所述接收器件输出的信号进行放大的LNA，

所述LNA是权利要求22所述的LNA。

25.一种通信用发送机，其特征在于，包括：

将要发送的信号进行放大的LNA；及

将由所述LNA放大后的信号发送到通信线路的发送器件，

所述LNA是权利要求22所述的LNA。

26.一种传感器系统，其特征在于，包括：

检测对象物的变化、并生成与该检测出的变化相对应的信号的传感器件；及

将从所述传感器件输出的信号进行放大的LNA，

所述LNA是权利要求22所述的LNA。

27.一种偏置电路，该偏置电路向放大输入信号的、源极端子接地的放大用FET提供偏压，其特征在于，

包括双电源型的差动放大器、第1电阻元件、第1开关、第2开关、第1基准电压源、第2基准电压源及负电源电压源，

所述差动放大器的正输入端子与所述放大用FET的漏极端子相连接，其负输入端子与所述第2基准电压源相连接，其输出端子与所述放大用FET的栅极端子相连接，其负电源端子通过所述第1开关的切换而能与所述负电源电压源相连接或接地，

所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子通过所述第2开关的切换而能与所述第1基准电压源相连接或接地。

28.如权利要求27所述的偏置电路，其特征在于，

在将提供的偏压从关断切换至接通时，通过切换所述第1开关来将所述差动放大器的负电源端子的连接对象从接地切换至所述负电源电压源，之后，通过切换所述第2开关来将所述第1电阻元件的第2端子的连接对象从接地切换至所述第1基准电压源，

在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第1电阻元件的第2端子的连接对象从所述第1基准电压源切换至接地，之后，通过切换所述第1开关来将所述差动放大器的负电源端子的连接对象从所述负电源电压源切换至接地。

29.如权利要求27所述的偏置电路，其特征在于，

所述放大用FET是HEMT。

30.一种偏置电路，该偏置电路向放大输入信号的、源极端子接地的放大用FET提供偏压，其特征在于，

包括单电源型的第1差动放大器、单电源型的第2差动放大器、第1晶体管、第2晶体管、第1电阻元件、第2电阻元件、第3电阻元件、第4电阻元件、第5电阻元件、第1开关、第2开关、基准电压源及负电源电压源，

所述第1晶体管具有第1导通端子、第2导通端子及控制端子，

所述第2晶体管具有第1导通端子、第2导通端子及控制端子，

所述第1差动放大器的第1输入端子经由所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述放大用FET的漏极端子相连接，其输出端子与所述第1晶体管的控制端子相连接，

所述第2差动放大器的第1输入端子依次经由所述第4电阻元件及所述第5电阻元件与所述第2晶体管的第2导通端子相连接，其第2输入端子与所述基准电压源相连接，其输出端子与所述第2晶体管的控制端子相连接，

所述第1晶体管的第1导通端子与电源电压相连接，其第2导通端子与所述放大用FET的栅极端子相连接，

所述第2晶体管的第1导通端子与电源电压相连接，其第2导通端子依次经由所述第5电阻元件、所述第4电阻元件及所述第3电阻元件接地，

所述第1电阻元件具有第1端子及第2端子，该第1端子与所述放大用FET的漏极端子相连接，该第2端子与所述第2晶体管的第2导通端子相连接，

所述第2电阻元件具有第3端子及第4端子，该第3端子与所述放大用FET的栅极端子相连接，该第4端子与所述负电源电压源相连接，

所述第1开关与所述放大用FET的栅极端子相连接，通过该第1开关的切换，能将所述放大用FET的栅极端子接地，

所述第2开关与所述第2晶体管的控制端子相连接，通过该第2开关的切换，能将所述第2晶体管的控制端子与该第2晶体管的第1导通端子进行连接。

31.如权利要求30所述的偏置电路，其特征在于，

在将提供的偏压从关断切换至接通时，通过切换所述第1开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第1导通端子之间的连接，

在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第1导通端子进行连接，之后，通过切换所述第1开关来将所述放大用FET的栅极端子接地。

32.如权利要求30所述的偏置电路，其特征在于，

还包括第1电容器及第2电容器，

所述第1电容器具有第5端子及第6端子，该第5端子与所述放大用FET的漏极端子相连接，该第6端子接地，

所述第2电容器具有第7端子及第8端子，该第7端子与所述放大用FET的栅极端子相连接，该第8端子与所述放大用FET的源极端子相连接。

33.如权利要求32所述的偏置电路，其特征在于，

在将提供的偏压从关断切换至接通时，通过切换所述第1开关来切断所述放大用FET的栅极端子与接地之间的连接，之后，通过切换所述第2开关来切断所述第2晶体管的控制端子与所述第2晶体管的第1导通端子之间的连接，

在将提供的偏压从接通切换至关断时，通过切换所述第2开关来将所述第2晶体管的控制端子与所述第2晶体管的第1导通端子进行连接，之后或同时，通过切换所述第1开关来将所述放大用FET的栅极端子接地。

34.如权利要求30所述的偏置电路，其特征在于，

所述放大用FET是HEMT。

35.如权利要求30所述的偏置电路，其特征在于，

所述第1晶体管是N沟道型MOSFET，所述第1晶体管的第1导通端子、第2导通端子及控制端子分别是该N沟道型MOSFET的漏极端子、源极端子及栅极端子，

所述第2晶体管是P沟道型MOSFET，所述第2晶体管的第1导通端子、第2导通端子及控制端子分别是该P沟道型MOSFET的源极端子、漏极端子及栅极端子，

所述第1差动放大器的第1输入端子及第2输入端子分别是负输入端子及正输入端子，

所述第2差动放大器的第1输入端子及第2输入端子分别是正输入端子及负输入端子。

36.如权利要求30所述的偏置电路，其特征在于，

还包括第6电阻元件，

所述第6电阻元件设置在将所述第1晶体管的第2导通端子与所述放大用FET的栅极端子进行电连接的路径上。

37.一种LNA，其特征在于，包括：

放大输入信号的、源极端子接地的放大用FET；及

权利要求27至36中的任一项所述的偏置电路，

对所述放大用FET的栅极端子设置输入端子，

对所述放大用FET的漏极端子设置输出端子。

38.一种LNB，该LNB将由天线接收到的信号进行放大和下变频，并传送到后级，其特征在于，包括：

接收第1极化波并将该第1极化波转换成第1极化波信号的第1极化波天线；

接收第2极化波并将该第2极化波转换成第2极化波信号的第2极化波天线；

放大所述第1极化波信号的第1极化波用放大器；

放大所述第2极化波信号的第2极化波用放大器；及

对接收所述第1极化波和所述第2极化波中的哪一个进行选择的极化波选择器，

所述第1极化波及所述第2极化波分别是水平极化波及垂直极化波、或左旋圆极化波及右旋圆极化波，

所述第1极化波用放大器及所述第2极化波用放大器是权利要求37所述的LNA，

所述第1极化波用放大器及所述第2极化波用放大器根据从所述极化波选择器输出的、表示接收所述第1极化波和所述第2极化波中的哪一个的极化波选择信号，分别切换所述第1开关及所述第2开关。

39.如权利要求38所述的LNB，其特征在于，

将该LNB部分地进行集成化。

Images