CN108988883B - 用于具有降低的功耗的射频接收器的装置和相关方法 - Google Patents

用于具有降低的功耗的射频接收器的装置和相关方法 Download PDF

Info

Publication number
CN108988883B
CN108988883B CN201810537198.5A CN201810537198A CN108988883B CN 108988883 B CN108988883 B CN 108988883B CN 201810537198 A CN201810537198 A CN 201810537198A CN 108988883 B CN108988883 B CN 108988883B
Authority
CN
China
Prior art keywords
pga
signal
output
passive
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810537198.5A
Other languages
English (en)
Other versions
CN108988883A (zh
Inventor
N·哈沃克
A·穆克赫吉
J·M·库利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN108988883A publication Critical patent/CN108988883A/zh
Application granted granted Critical
Publication of CN108988883B publication Critical patent/CN108988883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0028—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at baseband stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/21—Bias resistors are added at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明公开了用于具有降低的功耗的射频接收器的装置和相关方法。一种装置包括射频接收器即RF接收器。RF接收器包括由低噪声放大器(LNA)的输出端驱动的单平衡无源混频器以及由单平衡无源混频器的输出端驱动的无源滤波器。RF接收器进一步包括具有产生噪声的输入电阻的可编程增益放大器(PGA)，其中PGA由无源滤波器的输出端驱动，并且由PGA的输入电阻产生的噪声被抑制。

Description

用于具有降低的功耗的射频接收器的装置和相关方法
技术领域
本公开总体涉及通信装置和相关方法。更具体地，本公开涉及用于具有降低的功耗和快速过载恢复的接收器的装置和相关方法。
背景技术
随着无线技术(例如Wi-Fi、蓝牙和移动或无线物联网(IoT)设备)的日益普及，更多设备或系统结合了射频(RF)电路系统(例如，接收器和/或发射器)。为了降低成本、尺寸和材料清单并且为了增加这种设备或系统的可靠性，已经将各种电路或功能集成到集成电路(IC)中。例如，IC通常包括接收器和/或发射器电路系统。针对发射器和接收器使用各种体系结构和电路系统。发射器经由介质(例如空气或自由空间)使用RF信号发送或传输信息。在另一点或位置处的接收器接收来自介质的RF信号并且检索信息。发射器通常经由RF信号发送编码的数据。接收器对RF信号进行接收、解码、解调等来检索数据。
一些无线通信标准限定无线分组的前导码，无线分组的前导码是预定义数据模式，接收器可以使用预定义数据模式来检测并解决其控制回路。控制回路取决于接收器体系结构并且可以例如包括自动增益控制(AGC)、自动频率补偿(AFC)以及符号时钟恢复(SCR)。在一些标准和一些体系结构中，AGC回路必须相对较快地解决，比如在前导码持续时间的一部分内。在这种标准和体系结构中，期望接收器能够从RF过载状态中快速恢复。在接收器检测到前导码结束之后，接收器准备来接收包括有效载荷数据的完整分组。一些接收器使用前导码检测器来检测帧的到达。响应于前导码检测器用信号通知检测到前导码，接收器开始寻找帧的下一部分。数字信号处理(DSP)和解调(DEMOD)电路系统通常用于解调并且通常处理接收到的信号。
本节中的描述以及任何相应的(多个)附图被包含作为背景信息资料。本节中的资料不能被视为承认这些资料构成本专利申请的现有技术。
发明内容
根据示例性实施例，可以设想各种装置和相关方法。根据一个示例性实施例，一种装置包括RF接收器。RF接收器包括由低噪声放大器(LAN)的输出端驱动的单平衡无源混频器以及由单平衡无源混频器的输出端驱动的无源滤波器。RF接收器进一步包括具有产生噪声的输入电阻的可编程增益放大器(PGA)，其中PGA由无源滤波器的输出端驱动，并且由PGA的输入电阻产生的噪声被抑制。
根据另一示例性实施例，一种装置包括RF接收器，该RF接收器包括驱动耦合到LNA的输出端的电阻器的LNA以及由LNA的输出端驱动的单平衡无源混频器。RF接收器进一步包括由单平衡无源混频器的输出端驱动的无源滤波器以及具有产生噪声的输入电阻的PGA。由无源滤波器的输出端驱动PGA。通过耦合到LNA的输出端的电阻器并且通过单平衡无源混频器的操作抑制由PGA的输入电阻产生的噪声。
根据另一示例性实施例，一种处理RF信号的方法包括通过使用由LNA的输出端驱动的单平衡无源混频器与本地振荡器(LO)信号进行混频以产生中频(IF)信号，并且使用无源滤波器来对IF信号进行滤波以产生经滤波的信号。该方法进一步包括通过使用具有产生噪声的输入电阻的可编程增益放大器(PGA)来放大经滤波的信号，其中由PGA的输入电阻产生的噪声被抑制。
附图说明
随附的附图仅示出了示例性实施例并且因此不应被视为限制本申请或权利要求的范围。本领域的普通技术人员将会理解所公开的概念使其适用于其它等效的实施例。在附图中，在多于一个的附图中使用的相同的数字标记表示相同、相似或等效的功能、组件或块。
图1示出了常规RF接收器。
图2描绘了另一常规RF接收器。
图3示出了根据示例性实施例的RF接收器的电路布置。
图4描绘了根据另一示例性实施例的RF接收器的电路布置。
图5示出了用于计算RF接收器中的PGA的噪声贡献的电路布置。
图6描绘了根据另一示例性实施例的RF接收器的电路布置。
图7示出了根据另一示例性实施例的RF接收器的电路布置。
图8示出根据另一示例性实施例的RF接收器的电路布置。
图9示出了根据示例性实施例的无线电通信的系统。
图10示出了根据示例性实施例的IC的电路布置。
图11展示了根据另一示例性实施例的IC的电路布置。
具体实施方式
所公开的构思总体涉及RF接收器或收发器。更具体地，如下面详细描述的，所公开的构思提供了用于具有降低的功耗的RF接收器或收发器的装置和方法以及相关方法。
本领域普通技术人员已知各种RF接收器。图1示出了常规RF接收器1。接收器1包括无源混频器和跨阻抗放大器(TIA)。TIA在基带频率处的低输入阻抗由围绕LO频率(flo)的无源混频器上变频，以在RF频率处产生LNA输出处的相对低的阻抗。
该方案有助于减小LNA输出失真，这是因为输出摆幅由低阻抗限制。RF失真仍然由LNA输入限制，所以无源混频器和TIA体系结构无法完全解决RF失真的问题。该体系结构在RF瞬变状况和过载状况期间不能保护TIA运算放大器(opamp或op-amp或op amp)。
大的期望信道或阻断信道可以突然出现并且消失。接收器的自动增益控制(AGC)回路适配接收器增益，以避免由于大的期望信道或阻断信道而导致的饱和，但是不会立即发生该适配。在基于TIA的接收器中，LNA的整个电流(其由于热噪声原因可能相对较大)可以在AGC瞬变期间流入TIA运算放大器中。如果TIA运算放大器没有被设计为吸收和提供该电流，它们的偏置点将会受到干扰并且当AGC回退接收器增益时可能不会足够快地恢复。这一系列的事件可能会在解调器输入处的相位、频率和/或幅度上产生降低某些应用(如低能蓝牙(BLE))中的接收器的性能的长时间的瞬变。
如果在另一方面，TIA被设计成吸收和提供相对较大的电流，则它会增加接收器的功耗。在诸如物联网(IoT)的某些应用中，接收器应该同时对RF过载是稳健的并且也消耗相对低的功率。
图1中的基于TIA的接收器还在TIA输入端处具有相对较低的阻抗。该相对较低的阻抗使其在混频器TIA接口处创建无源滤波器是不切实际的。通常使用有源滤波器实现滤波器极点(pole)。与无源滤波器相比，有源滤波器消耗更多的功率并且通常还消耗更多的IC面积和资源。
图2描绘了另一常规的RF接收器20。接收器20使用N路滤波器。N路滤波器使用电容性IF阻抗。IF缓冲器用于保持IF阻抗是纯电容性的。只要它们呈现电容性输入阻抗并且与N路滤波器的输出共模水平兼容，可以以任何方式实施缓冲器。
在无源混频器输出端处的极点的转角频率是由在无源混频器的输出端处的电容器的电容以及在LNA的输出端处的电阻来限定。IF缓冲器为电阻性输入PGA供电。PGA的输入电阻器限制了流向PGA运算放大器的最大电流。因此，PGA运算放大器不需要吸收或提供LNA的整个直流电流，这进而又允许PGA运算放大器被设计为具有更少的电流消耗。理论上这种布置解决基于TIA的接收器中的过载以及缺乏无源滤波的问题。
将N路混频器输出端与PGA的输入电阻器相隔离的缓冲器消耗功率。它们还添加自身的热噪声。实际上，通常将相当大量的功率分配给这些缓冲器，以保持它们的热噪声贡献较低。而且，如果缓冲器被实施为非反相单位增益缓冲器(这是常见的，并且可以通过将运算放大器的输出端连接到其反相输入端来实施)，那么它们的输入共模在N路混频器输出端处跟踪信号。
此属性对缓冲器中的运算放大器的设计施加了额外的限制，并且使该缓冲器倾向于在AGC瞬变期间解决问题。更具体地说，强信道(期望的信道或阻塞信道)可以导致IF缓冲器的输入共模的相对较大的摆动(例如轨到轨)并且导致运算放大器的第一级以在开关模式中停机或运行。一旦饱和，当AGC回退增益到适当的稳态水平，缓冲器会需要时间来恢复。与常规基于TIA的接收器类似，该情形可以产生不利于一些应用(例如BLE)中的信号解调的相位、频率和/或幅度瞬变的缓慢沉降。
以下公开描述了根据示例性实施例的接收器。注意所描绘的附图展示RF接收器的前端电路。诸如DSP和解调操作以及其它接收器块或电路的细节对于本领域普通技术人员是公知的，并且不包括在内。
图3示出了根据示例性实施例的RF接收器50的电路布置。天线53接收由电压VANT表示的RF信号。RF信号馈入LNA 56。LNA 56执行RF信号的低噪声放大，并且在其输出端处提供放大的RF信号。在LNA 56的输出端处的电压被表示为VRF。
LNA 56的输出端驱动电阻器59(标记为“RRF”)以及单平衡无源混频器62的输入端。单平衡无源混频器62将LNA 56的输出端处的RF信号与LO信号(未示出)混频来产生IF信号。在单平衡无源混频器62的输出端处的IF信号是复合的。因此，如图所示，IF信号具有同相(I)分量和正交(Q)分量。
单平衡无源混频器62的输出端驱动无源滤波器65的输入端。无源滤波器65执行IF信号的期望滤波，例如低通滤波。应注意，由于其无源拓扑，无源滤波器65比有源滤波器会消耗更少的功率和芯片面积。
无源滤波器65的输出端驱动PGA 68的输入端。PGA 68使用可编程增益来放大经滤波的IF信号。可以使用控制器(未示出)来设置或编程或配置PGA 68的增益。在PGA 68的输出端处提供放大的信号。
PGA 68的输出端驱动模数转换器(ADC)71的输入端。ADC 71将PGA 68的模拟输出信号转换成数字信号。如本领域技术人员将会理解的，可以使用各种技术来实施ADC 71。在示例性实施例中，具有相对较低功耗的ADC可被用于减少RF接收器50的整体功耗。
在ADC 71的输出端处的数字信号驱动DSP和解调电路(标记为“DSP与解调电路”)74的输入端。DSP和解调电路74可以执行各种功能(例如，逻辑、算术等)。例如，DSP和解调电路74可以解调从ADC 71接收的信号，并且可以使用在程序、例程或算法(无论是软件、固件、硬件中还是组合)中的解调数据来执行期望的控制或数据处理任务。
在一些实施例中，DSP和解调电路74可以执行对其它电路系统、子系统或系统(未示出)的控制。在一些实施例中，DSP和解调电路74可以向另一电路(未示出，例如换能器、显示器等)提供数据(在根据需要处理(例如滤波)之后)。在一些实施例中，DSP和解调电路74可以耦合到微控制器单元(MCU)(未示出)并且与微控制器单元一起操作。
在示例性实施例中，RF接收器50使用N路滤波器体系结构。这种布置同时实现以下目标。第一，它消除了在N路混频器输出端处的电容性输入IF缓冲器，从而节省了面积和功率。第二，它在AGC瞬变期间保护了IF级免于过载。第三，它在混频器输出端处创建无源(零功率)极点。第四，它抑制了PGA 68中的电阻器的噪声，这使得能够设计出相对较低的功耗以及相对较低噪声的RF接收器。
基于图3中的框图的各种RF接收器体系结构是可能的并且是可考虑的。图4描绘了根据另一示例性实施例的RF接收器50的电路布置。
天线53接收由电压VANT表示的RF信号。RF信号馈送LNA 56。LNA 56执行RF信号的低噪声放大，并且在其输出端处提供放大的RF信号。在LNA 56的输出端处的电压被表示为VRF。
LNA 56的输出端驱动电阻器59(标记为“RRF”)以及单平衡无源混频器62的输入端。单平衡无源混频器62通常包括N个开关，其中N是大于或等于二的正整数。在复合((I-Q)混频器的情况下，单平衡无源混频器至少有4个开关。
如上所述，单平衡无源混频器62的输出具有I分量和Q分量。I分量和Q分量驱动两个相似或相同的电路，两个电路中的每个电路包括无源滤波器65、PGA 68以及ADC 71。因此，单平衡无源混频器62的输出信号的I分量驱动无源滤波器65I、PGA 68I以及ADC 71I。反之，单平衡无源混频器62的输出信号的Q分量驱动无源滤波器65Q、PGA 68Q以及ADC 71Q。因此，无源滤波器65包括无源滤波器65I和65Q，PGA 68包括PGA 68I和68Q等。
在示出的实施例中，无源滤波器65I和65Q中的每一个包括一对电容器CIF。PGA 68I和68Q中的每一个包括具有输入电阻器RIN和反馈电阻器RF的运算放大器。如图4所示，RF接收器省略IF缓冲器，并且单平衡无源混频器62的输出端驱动PGA 68的输入端。
PGA 68的输入电阻器RIN被选择为具有足够大的电阻，从而不显著地或大幅度地加载单平衡无源混频器62的输出。具体地，与RF源电阻器RRF相比，PGA输入电阻器RIN相对较大(例如大了4倍或9倍(by a factor pf 5or 10))。
如下对PGA 68中的运算放大器进行保护。在VIF处的最大摆幅受到VDD(系统或RF接收器50的电源电压)限制。因此，可以流入到IF级的最大电流与VDD/RIN成比例。结果，PGA 68中的有源电路(例如，运算放大器)吸收或提供VDD/RIN的最大电流。该属性产生期望的相对较大值的RIN，然而较大值的RIN导致热噪声增加。如下面详细描述的，RF接收器50抑制热噪声。
由于在围绕LO频率的频率处在LNA输出端处的IF阻抗的上变频，由单平衡无源混频器62创建无源极点。因此，在LNA的输出端处的信号经历带通滤波。从VANT到VIF的变频增益由以下等式给出：
Figure BDA0001678465250000061
其中ωο表示LO频率，Δω构成IF频率，并且Gm是RF级(例如LNA 56)的跨导。其余项在附图中定义。
带内频率的变频增益可由以下给出：
Figure BDA0001678465250000062
无源极点的3dB带宽(以Hz为单位)由以下给出：
1/(2π(4RRF||RIN)CIF)
以上等式明显表明RIN值太小会将极点位置推到相对较高的频率，其中不能有效地执行滤波(例如低通滤波)。此外，相对较小的RIN值也会降低带内变频增益。因此，从变频增益和滤波的观点来看，期望相对较大的RIN值。
然而相对较大的RIN值导致热噪声。使用单平衡无源混频器62的独特性能来抑制PGA 68I或68Q的输入电阻的热噪声。更具体地，图4中的RF级的电压增益由以下等式给出：
Figure BDA0001678465250000071
从以上表达式可见，从VRF(ωο+Δω)到VIF(Δω)的变频增益是
Figure BDA0001678465250000072
(大约6.9dB)。该增益有助于减少PGA电阻器RIN的噪声(指的是VANT)。
双平衡N路混频器不受益于该无源增益，并且因此不会抑制IF级的噪声。与无源混频器相比，有源混频器可以提供增益，但是代价是引入增加的功耗以及更多的热噪声。
单平衡N路混频器(例如单平衡无源混频器62)实现了由于下变频以及RF电阻RRF的乘法导致的RIN的热噪声的进一步抑制。例如，对于4路混频器，无源混频器的输出阻抗在IF频率下是4×RRF。
图5示出了计算图4所示的接收器中的PGA输入电阻器RIN的噪声传递函数的电路布置120。该图展示用于单平衡无源混频器62的戴维南等效电路123，其中N表示混频器中的开关的数量。更具体地，电阻器RIN的噪声经历了到PGA输出端的依赖于源的增益RF/(4RRF+RIN)。在由具有低输出阻抗的IF缓冲器(图2)驱动的电阻器输入PGA(例如PGA 68)的情况下，该噪声增益将简单地为RF/RIN。
由于4хRRF可与RIN比较，因此这样做可以按比例(ratio)RF/(4RRF+RIN)减小从RIN到PGA 68的输出端的噪声传递函数。如果4хRRF等于RIN，则获得从RIN到PGA 68的输出端的噪声传递函数的6dB的减小。总的来说，在这个示例中，IF级的噪声被抑制了12.9dB(6.9dB和6dB的总和)。然而，如上所示，该数量可以根据给定实施方式中使用的特定电阻值而变化。
图6描绘了根据另一示例性实施例的RF接收器的电路布置。在所示实施例中，LNA56包括耦合到n沟道MOS晶体管144的p沟道金属氧化物半导体(MOS)晶体管141。LNA 56还包括耦合到晶体管141和晶体管142的偏置电路138。因此，LNA 56构成单端共源互补MOS LNA。
LNA 56的输出端驱动电阻器59以及单平衡无源混频器62的输入端。无源混频器通过4相位25％占空比的非重叠时钟信号147被驱动。由于时钟信号147不重叠，在任何给定时间处，MOS晶体管62A-62D中的最多不超过一个被导通。
MOS晶体管62A-62D中的每一个耦合到无源滤波器65(其包括无源滤波器65I和无源滤波器65Q)中的相应电容器CIF。电容器CIF和PGA输入电阻器RIN为I和Q信号路径中的每一个创建低通无源滤波器。
PGA 68使用具有CMOS推挽(push-pull)输出级(未示出)的运算放大器来最小化或减小静态电流消耗。PGA的输入电阻器RIN将PGA运算放大器提供或吸收的电流量限制于VDD/RIN的最大值。该属性在大的RF过载和随后的AGC瞬变或增益回撤期间保持PGA输入和输出正确地被偏置。
尽管RIN的相对较大值将有助于创建频率足够低的无源极点，并且也限制PGA过载，但是这种电阻器值的热噪声可能相对较大。单平衡无源混频器62提供大约6.9dB的无源电压增益，这有助于抑制PGA输入电阻器RIN的热噪声。(应注意，双平衡无源混频器不提供这种无源增益。)
此外，通过由单平衡无源混频器62呈现给PGA的源电阻将电阻器RIN的热噪声抑制又一3dB到4dB。在所示的实施例中，源电阻是4ⅹRRF，其中RRF表示LNA 56的输出端处的电阻(如上所述)。
总体而言，在由单平衡无源混频器62所示的实施例中，PGA输入电阻器的热噪声被抑制10dB至11dB。噪声抑制允许使用相对较大的RIN值，并且导致节省在LNA 56和PGA 68中的运算放大器中的相应的相对较大的功率。
图7示出了根据另一示例性实施例的RF接收器50的电路布置。在所示的实施例中，图6的4相位25％占空比的N路混频器由用非重叠时钟驱动的8相位12.5％占空比的N路混频器62代替。换句话说，一组8个非重叠时钟信号驱动MOS晶体管62A-62H的相应栅极。一组8个CIF电容器被耦合到相应的MOS晶体管62A-62H。
在图7中的实施例中从VRF(ωο+Δω)到VIF(Δω)的增益约为6.25dB，如与图6中的4相位实施例的6.9dB相对。图7中的实施例引起增益的相对较小(几乎不明显)的下降，但是与图6中的4相位实施例的4хRRF相比，下变频RF阻抗(示为“Z”)现在为8хRRF。
如图5所示，该属性进一步降低了由到PGA 68的输出端的电阻器RIN的热噪声经历的增益。如由图7中的实施例证明的，单平衡混频器62中的相位数量(MOS晶体管的数量)可被改变(与时钟信号的数量和相位关系的相应改变一起)，以在某种程度上控制接收器输出端从电阻器RIN看到或经历的噪声贡献。
图8示出了根据另一示例性实施例的RF接收器50的电路布置。在该实施例中，分别用电容器CIN和CF替换PGA 68的输入电阻器和反馈电阻器(RIN和RF)。该替换消除了电阻器RIN的热噪声贡献。
由于在PGA运算放大器的输入端处的虚拟接地节点，PGA 68的输入电容器CIN现在起到N路滤波电容器的作用。电容器CIF的电容还可被用来根据需要调整IF电容的总值。具有相对较大电阻的电阻器可与相应的电容器CF并行使用，以提供运算放大器输入端的直流偏置。然而，这种电阻器对单平衡无源混频器62或PGA 68的操作没有实质性的区别。
应注意到，说明书附图所示的RF接收器的实施例构成示例性实施例。因此，各种其它实施例是可能的并且是可考虑的。这种实施例可以包括其它设备、组件等。例如，尽管单平衡混频器62在一些实施例中被示为使用MOS晶体管，但是也可以使用其它设备。通常可以使用电子控制开关。类似地，根据需要，LNA 56可以具有其它配置或拓扑。
本公开的一个方面涉及包含系统的装置，该系统包含RF接收器。根据示例性实施例的RF接收器可按照要求在各种通信布置、系统、子系统、网络等中被使用。图9示出根据示例性实施例的用于无线电通信的系统300。
系统300包括耦合到天线53A的发射器305。发射器305经由天线53A发送RF信号。如上所述，可以通过接收器50接收RF信号。附加地或者可替代地，收发器310A和/或收发器310B可以接收(经由接收器50)发送的RF信号。
除了接收能力之外，收发器310A和收发器310B也可以发送RF信号。无论是在独立的接收器中或是经由接收模式下的收发器的接收器电路系统，可以由接收器50接收发送的RF信号。
具有变化配置和/或能力的其它系统或子系统也是可考虑的并且是可能的。例如，在一些示例性实施例中，两个或更多的收发器(例如，收发器310A和收发器310B)可以形成网络，例如，点对点或网状网络。作为另一示例，在一些示例性实施例中，收发器310A和收发器310B可以形成网络的一部分，例如根据需要与发射器305结合。
根据示例性实施例的接收器可以与其它电路系统组合。例如，接收器和信号处理、逻辑或计算电路可以被集成在IC内。
图10示出了根据示例性实施例的IC 550，例如，微控制器单元(MCU)，IC 550将接收器与其它电路块组合。IC 550包括使用链路560与另一个块进行通信的数个块(例如，(多个)处理器565、数据转换器605、I/O电路系统585等)。在示例性实施例中，链路560可以构成耦合机构(例如，用于交流信息(例如，数据、命令、状态信息等)的总线、一组导体或半导体)。
IC 550可以包括耦合到一个或多个处理器565、时钟电路系统575以及功率管理电路系统580的链路560。在一些实施例中，(多个)处理器565还可以包括用于提供计算功能的电路系统或块，例如，中央处理单元(CPU)、算术逻辑电路(ALU)等。在一些实施例中，附加地或可替代地，(多个)处理器565可以包括一个或多个DSP。DSP可以根据需要提供各种信号处理功能，例如，算术功能、滤波、延迟块等。在一些实施例中，可以根据需要使用(多个)处理器565中的一些电路实施或实现接收器50的部分的功能(例如，如上所述的那些功能)。
再次参考图10，时钟电路系统575可以产生一个或多个时钟信号，该时钟信号促进或控制IC 550中的一个或多个块的操作时序。时钟电路系统575还可以控制使用链路560的操作时序。在一些实施例中，时钟电路系统575可以经由链路560向IC 550中的其它块提供一个或多个时钟信号。
在一些实施例中，功率管理电路系统580可以针对电路的一部分或电路的所有组件降低装置的(例如IC 550)时钟速度、关闭时钟、降低功率、关掉电源或其前述的任何组合。此外，功率管理电路系统580可以响应于从停用状态转换到有效状态(例如，当(多个)处理器565产生从低功率或空闲或睡眠状态转换到正常操作状态)而打开时钟、提高时钟速率、打开电源、提高功率或前面的任意组合。
链路560可以通过串行接口595耦合到一个或多个电路600。通过串行接口595，耦合到链路560的一个或多个电路可以与电路600进行通信。如本领域普通技术人员将会理解的，电路600可以使用一个或多个串行协议(例如，SMBUS、I2C、SPI等)进行通信。
链路560可以通过I/O电路系统585耦合到一个或多个外围设备590。通过I/O电路系统585，一个或多个外围设备590可以耦合到链路560并且可以因此与耦合到链路560的其它块(例如，(多个)处理器365、存储器电路625等)进行通信。
在示例性实施例中，外围设备590可以包括各种电路系统、块等。示例包括I/O设备(键区、键盘、扬声器、显示设备、存储设备、定时器等)。应注意，在一些实施例中，一些外围设备590可以在IC 550的外部。示例包括键区、扬声器等。在一些实施例中，关于一些外围设备，I/O电路系统585可以被旁路。在这种实施例中，一些外围设备590可以在不使用I/O电路系统585的情况下耦合到链路560并且与链路560进行通信。应注意，在一些实施例中，如上所述，这种外围设备可以在IC 550的外部。
链路560可以经由数据转换器605耦合到模拟电路620。数据转换器605可以包括一个或多个ADC 605A和/或一个或多个DAC 605B。(多个)ADC 605A从模拟电路系统620接收(多个)模拟信号并且将(多个)模拟信号转换为数字格式，这些数字格式与耦合到链路560的一个或多个块进行通信。相反，(多个)DAC 605B从耦合到链路560的一个或多个块接收一个或多个数字信号并将(多个)数字信号转换为模拟格式。可以根据需要向IC 550内部的电路系统(例如，模拟电路系统620)或IC 550外部的电路系统提供(多个)模拟信号。模拟电路系统620可以包括提供和/或接收模拟信号的多种电路系统。如本领域普通技术人员将会理解的，示例包括传感器、换能器等。在一些实施例中，模拟电路系统620可以与IC 550外部的电路系统进行通信，以根据需要形成更加复杂的系统、子系统、控制块以及信息处理块。
控制电路系统570耦合到链路560。因此，控制电路系统570可以与耦合到链路560的各种块进行通信和/或对该各种块的操作进行控制。附加地或可替代地，控制电路系统570可以促进耦合到链路560的各种块之间的通信与协作。在一些实施例中，接收器50中的控制电路的功能或电路系统(例如，用来控制PGA的增益、控制DSP和/或解调电路系统等)可以根据需要与控制电路系统570的功能或电路系统结合，或包含在控制电路570的功能或电路系统中。
再次参考图10，在一些实施例中，控制电路570可以启动或响应重置操作。如本领域普通技术人员将会理解的，该重置操作可以引起IC 550的耦合到链路560的一个或多个块的重置等。例如，控制电路570可以使接收器50重置到初始状态。在示例性实施例中，控制电路570可以包括各种类型和块的电路。在一些实施例中，控制电路570可以包括逻辑电路、有限状态机(FSM)或其它电路来执行各种操作(例如上述操作)。
通信电路系统640耦合到链路560并且还耦合到IC 550外部的电路系统或块(未示出)。通过通信电路系统640，耦合到链路560的各种块(或者通常IC 550)可以通过一个或多个通信协议与外部电路系统或块(未示出)进行通信。示例包括通用串行总线(USB)、以太网等。在示例性实施例中，如本领域普通技术人员将会理解的，可以使用其它通信协议，取决于诸如给定应用的规格的因素。
注意，存储器电路625耦合到链路560。因此，存储器电路625可以与耦合到链路560的一个或多个块(例如，(多个)处理器565、控制电路系统570、I/O电路系统585等)进行通信。在所示的实施例中，存储器电路625包括存储器阵列635。存储器电路625可以通过链路560执行存储器读取或写入操作。
在示例性实施例中，存储器电路625可以根据需要支持各种协议，例如双倍数据速率(DDR)、DDR2、DDR3等。在一些实施例中，存储器读取和/或写入操作涉及使用IC 550中的一个或多个块(例如，(多个)处理器565)。在一些实施例中，存储器电路625可以包括在一些情况下允许提高存储器操作的性能的DMA电路系统(未示出)。更具体地，在这种实施例中，DMA电路系统提供用于直接在数据的源或目的地与存储器电路625之间而不是通过诸如(多个)处理器565的块之间执行存储器读取和写入操作的机制。
存储器阵列635可以包括各种存储器电路或块。在所示实施例中，存储器阵列635包括非易失性(NV)存储器，然而，在一些实施例中，存储器阵列635可以根据需要包括易失性存储器或非易失性存储器和易失性存储器二者。在一些实施例中，存储器阵列635可以用于存储与IC 550中的一个或多个块的性能或配置有关的信息。例如，存储器阵列635可以根据需要存储与接收器50的各种操作有关的配置信息和/或与接收器50的初始化或正在进行的配置或控制有关的配置信息。
如上面详细描述的，接收器50通过天线53接收RF信号并且处理那些信号。通过链路560向IC 550中的电路系统的一个或多个块提供所产生的数据信号。此外，IC 550中的电路系统的各种块可以用于处理接收到的数据并且可以用于产生附加数据或信号，该附加数据或信号可以用于控制其它电路系统等。
在一些实施例中，可以将发射器包括在IC 550中。在这种配置中，发射器可以发送在IC 550中产生或处理的信息，例如从由接收器50接收的数据导出的信息、基于由接收器50接收的数据或与该数据有关的信息。因此，可以实施用于处理信息和/或控制的精密控制和通信子系统、块、电路或系统。
图11示出根据另一示例性实施例的IC 550的电路布置。与图10中的IC 550不同，图11中的IC 550具有RF接收和发送能力。更具体地，图11中的IC 550包括收发器310，但是根据需要可以使用多于一个的收发器。
如上面描述的，包括相应的(多个)RF接收器50的(多个)收发器310经由天线53发送和/或接收RF信号。如上面关于接收器50描述的，(多个)收发器310耦合到链路560以根据需要并且如上面所描述的提供与IC 550中的各种块的通信和协作。
上面描述的并且在示例性实施例使用的各种电路和块可以以各种方式并且使用各种电路元件或块来实施。例如，通常可以使用数字电路来实施图1-图4和图6-图11中的一些电路或块。数字电路可以根据需要并且如本领域普通技术人员将会理解的那样包括电路元件或块，例如门电路、数字多路复用器(MUX)、锁存器、触发器、寄存器、有限状态机(FSM)、处理器、可编程逻辑器件(例如现场可编程门阵列(FPGA)或其它类型的可编程逻辑器件)、算术逻辑单元(ALU)、标准单元、定制单元等。另外，可以根据需要包括模拟电路或混合信号电路或两者，例如功率转换器、分立器件(晶体管、电容器、电阻器、电感器、二极管等)等。根据需要并且如本领域普通技术人员将会理解的，模拟电路可以包括偏置电路、解耦电路、耦合电路、电源电路、电流镜、电流和/或电压源、滤波器、放大器、转换器、信号处理电路(例如乘法器)、检测器、换能器、分立元件(晶体管、二极管、电阻器、电容器、电感器)、模拟MUX等。如上面描述的并且如本领域普通技术人员将会理解的，除了模拟电路和数字电路之外，混合信号电路可以包括模数转换器(ADC)、数模转换器(DAC)等。如本领域普通技术人员将会理解的，用于给定实施方式的电路的选择取决于各种因素。这些因素包括设计规格、性能规格、成本、IC或器件面积、可用技术(例如半导体制造技术)、目标市场、目标最终用户等。
可以以各种方式并且使用各种电路元件或块来实施上面描述的并且在示例性实施例中使用的各种模拟电路和块。例如，通常可以使用模拟电路来实施单平衡无源混频器62、无源滤波器65以及PGA 68。根据需要并且如本领域技术人员将会理解的，模拟电路可以包括偏置电路、解耦电路、耦合电路、电源电路、电流镜、电流源和/或电压源、滤波器、放大器、转换器、信号处理电路(例如乘法器)、传感器或检测器、换能器、分立元件(晶体管、二极管、电阻器、电容器、电感器)、模拟MUX等。另外，可以包括数字电路或混合信号电路或两者。根据需要并且如本领域普通技术人员将会理解的，数字电路可以包括电路元件或块，例如门电路、数字多路复用器(MUX)、锁存器、触发器、寄存器、有限状态机(FSM)、处理器、可编程逻辑器件(例如现场可编程门阵列(FPGA)或其它类型的可编程逻辑器件)、算术逻辑单元(ALU)、标准单元、定制单元等。如上面描述的并且如本领域普通技术人员将会理解的，除了模拟电路和数字电路之外，混合信号电路可以包括模数转换器(ADC)、数模转换器(DAC)等。如本领域普通技术人员将会理解的，用于给定实施方式的电路的选择取决于各种因素。这些因素包括设计规格、性能规格、成本、IC或器件面积、可用技术(例如半导体制造技术)、目标市场、目标最终用户等。
参考附图，本领域普通技术人员将会注意到，所示的各种块可以主要描绘概念功能和信号流。实际的电路实施方式可能包含或可能不包含用于各种功能块的单独可识别硬件，并且可能会或者可能不会使用所示的特定电路。例如，一个可以根据需要将各种块的功能结合到一个电路块中。此外，根据需要，一个电路可以实现多个电路块中的单个块的功能。电路实施方式的选择取决于各种因素、例如用于给定实施方式的特定设计和性能规格。除了本公开中的实施例之外，其它修改和替代实施例对本领域普通技术人员而言将会是显而易见的。因此，本公开教导本领域技术人员执行根据示例性实施例的构思，并且应被解释为仅是说明性的。如本领域普通技术人员将会理解的，在适用时，附图可以或可以不按比例绘制。
所示出和所描述的特定形式和实施例仅构成示例性实施例。本领域技术人员在不脱离本公开的范围的情况下可以对部件的形状、尺寸以及布置进行各种改变。例如，本领域技术人员可以用等效元件代替所示和所描述的元件。此外，本领域技术人员可以在不脱离本公开的范围的情况下独立于使用其它特征而使用所公开的概念的某些特征。

Claims (20)

1.一种射频装置即RF装置，其包括：
射频接收器即RF接收器，其包括：
由低噪声放大器即LNA的输出端驱动的单平衡无源混频器；
由所述单平衡无源混频器的输出端驱动的无源滤波器；以及
具有产生噪声的输入电阻的可编程增益放大器即PGA，所述PGA由所述无源滤波器的输出端驱动，其中由所述PGA的所述输入电阻产生的所述噪声被单平衡无源混频器的无源极点抑制。
2.根据权利要求1所述的RF装置，其进一步包括耦合到所述LNA的所述输出端的电阻器。
3.根据权利要求1所述的RF装置，其中使用所述无源滤波器降低所述RF接收器的功耗。
4.根据权利要求1所述的RF装置，其中所述RF接收器的传递函数具有由所述单平衡无源混频器创建的无源极点。
5.根据权利要求1所述的RF装置，其中所述无源滤波器耦合到所述PGA，而不用介入缓冲器。
6.根据权利要求5所述的RF装置，其中在RF信号瞬变期间保护所述PGA免于过载。
7.根据权利要求1所述的RF装置，其中所述单平衡无源混频器包括由相应的多个非重叠时钟信号驱动的多个开关。
8.根据权利要求1所述的RF装置，其中所述PGA包括运算放大器即op-amp以及耦合到所述op-amp的至少一个输入电阻器和至少一个反馈电阻器。
9.根据权利要求1所述的RF装置，其中所述PGA包括运算放大器即op-amp以及耦合所述op-amp的至少一个输入电容器和至少一个反馈电容器。
10.一种射频装置即RF装置，其包括：
射频接收器即RF接收器，其包括：
低噪声放大器即LNA，其驱动耦合到所述LNA的输出端的电阻器；
由所述LNA的所述输出端驱动的单平衡无源混频器；
由所述单平衡无源混频器的输出端驱动的无源滤波器；以及
具有产生噪声的输入电阻的可编程增益放大器即PGA，由所述无源滤波器的输出端驱动所述PGA，其中通过耦合到所述LNA的所述输出端的所述电阻器并且通过所述单平衡无源混频器的无源极点抑制由所述PGA的所述输入电阻产生的所述噪声。
11.根据权利要求10所述的RF装置，其中所述单平衡无源混频器的输出信号包括第一复合信号，所述无源滤波器的输出信号包括第二复合信号，并且所述PGA的输出信号包括第三复合信号。
12.根据权利要求10所述的RF装置，其中所述单平衡无源混频器包括由相应的多个非重叠时钟信号驱动的多个晶体管。
13.根据权利要求10所述的RF装置，其中所述PGA包括运算放大器即op-amp以及耦合到所述op-amp的至少一个输入电阻器和至少一个反馈电阻器。
14.根据权利要求10所述的RF装置，其中所述PGA包括运算放大器即op-amp以及耦合到所述op-amp的至少一个输入电容器和至少一个反馈电容器。
15.一种处理射频接收器即RF接收器中的信号的方法，所述方法包括：
通过使用由低噪声放大器即LNA的输出端驱动的单平衡无源混频器与本地振荡器信号即LO信号进行混频以产生中频信号即IF信号；
使用无源滤波器对所述IF信号进行滤波以产生经滤波的信号；
使用具有产生噪声的输入电阻的可编程增益放大器即PGA放大所述经滤波的信号，其中由所述PGA的所述输入电阻产生的所述噪声被单平衡无源混频器的无源极点抑制。
16.根据权利要求15所述的方法，其进一步包括经由电阻器将所述LNA的所述输出端分流到地。
17.根据权利要求15所述的方法，其中使用无源滤波器对所述IF信号进行滤波来产生经滤波的信号降低所述RF接收器的功耗。
18.根据权利要求15所述的方法，其中所述RF接收器的传递函数具有由所述单平衡无源混频器创建的无源极点。
19.根据权利要求15所述的方法，其中在没有介入缓冲器的情况下，执行使用无源滤波器对所述IF信号进行滤波来产生经滤波的信号并且放大所述经滤波的信号。
20.根据权利要求15所述的方法，其中在RF信号瞬变期间保护所述PGA免于过载。
CN201810537198.5A 2017-05-31 2018-05-30 用于具有降低的功耗的射频接收器的装置和相关方法 Active CN108988883B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/609,412 US10181868B2 (en) 2017-05-31 2017-05-31 Apparatus for radio-frequency receiver with reduced power consumption and associated methods
US15/609,412 2017-05-31

Publications (2)

Publication Number Publication Date
CN108988883A CN108988883A (zh) 2018-12-11
CN108988883B true CN108988883B (zh) 2022-10-18

Family

ID=64279407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810537198.5A Active CN108988883B (zh) 2017-05-31 2018-05-30 用于具有降低的功耗的射频接收器的装置和相关方法

Country Status (3)

Country Link
US (1) US10181868B2 (zh)
CN (1) CN108988883B (zh)
DE (1) DE102018112994A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903867B1 (en) * 2019-08-30 2021-01-26 U-Blox Ag Discrete time superheterodyne mixer
CN115940974A (zh) * 2022-10-24 2023-04-07 天津大学 一种宽带抗阻塞射频接收机
EP4391369A1 (en) * 2022-12-23 2024-06-26 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Electric circuit providing mixing and gaining functions for a rf receiver front-end and rf receiver front-end

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842976A (zh) * 2007-11-05 2010-09-22 Nxp股份有限公司 混频器结构
CN102082579A (zh) * 2010-12-31 2011-06-01 东南大学 一种超低功耗恒定包络收发系统及其实现方法
CN102771047A (zh) * 2010-02-25 2012-11-07 夏普株式会社 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统
CN103227653A (zh) * 2012-01-20 2013-07-31 联发科技股份有限公司 接收器
US8594603B2 (en) * 2009-11-08 2013-11-26 The Trustees Of Columbia University In The City Of New York Systems and methods for cancelling interferers in a receiver
CN104584426A (zh) * 2012-08-20 2015-04-29 索尼公司 接收装置与接收方法
CN204832524U (zh) * 2015-01-26 2015-12-02 武汉大学苏州研究院 一种双模可重构的gnss射频前端接收系统
CN105191150A (zh) * 2013-05-01 2015-12-23 高通股份有限公司 耐扰乱噪声消去接收机前端
CN105337625A (zh) * 2014-06-27 2016-02-17 上海东软载波微电子有限公司 信号调整电路及方法、接收机
CN105391461A (zh) * 2014-08-22 2016-03-09 联发科技股份有限公司 接收器、接收器操作的方法及其中使用的电流缓冲器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1145430B1 (en) * 1998-11-12 2004-09-15 Broadcom Corporation Integrated tuner architecture
US6975838B1 (en) * 1999-10-21 2005-12-13 Broadcom Corporation Adaptive radio transceiver with noise suppression
US7899137B2 (en) * 2006-10-12 2011-03-01 Mediatek Inc. Mobile communication system with integrated GPS receiver
US8165538B2 (en) * 2008-06-25 2012-04-24 Skyworks Solutions, Inc. Systems and methods for implementing a harmonic rejection mixer
US9178549B2 (en) 2013-10-18 2015-11-03 Silicon Laboratories Inc. High performance, low cost receiver front end

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101842976A (zh) * 2007-11-05 2010-09-22 Nxp股份有限公司 混频器结构
US8594603B2 (en) * 2009-11-08 2013-11-26 The Trustees Of Columbia University In The City Of New York Systems and methods for cancelling interferers in a receiver
CN102771047A (zh) * 2010-02-25 2012-11-07 夏普株式会社 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统
CN102082579A (zh) * 2010-12-31 2011-06-01 东南大学 一种超低功耗恒定包络收发系统及其实现方法
CN103227653A (zh) * 2012-01-20 2013-07-31 联发科技股份有限公司 接收器
CN104584426A (zh) * 2012-08-20 2015-04-29 索尼公司 接收装置与接收方法
CN105191150A (zh) * 2013-05-01 2015-12-23 高通股份有限公司 耐扰乱噪声消去接收机前端
CN105337625A (zh) * 2014-06-27 2016-02-17 上海东软载波微电子有限公司 信号调整电路及方法、接收机
CN105391461A (zh) * 2014-08-22 2016-03-09 联发科技股份有限公司 接收器、接收器操作的方法及其中使用的电流缓冲器
CN204832524U (zh) * 2015-01-26 2015-12-02 武汉大学苏州研究院 一种双模可重构的gnss射频前端接收系统

Also Published As

Publication number Publication date
US10181868B2 (en) 2019-01-15
US20180351593A1 (en) 2018-12-06
DE102018112994A1 (de) 2018-12-06
CN108988883A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
CN107093986B (zh) 信号处理电路
US10205438B2 (en) Adjustable low-pass filter in a compact low-power receiver
US7529529B2 (en) Low noise, high-linearity RF front end receiver
US7415260B2 (en) Current-mode direct conversion receiver
TWI335128B (en) Single-end input to differential-ends output low noise amplifier
CN108988883B (zh) 用于具有降低的功耗的射频接收器的装置和相关方法
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
US20100081408A1 (en) Re-Configurable Passive Mixer for Wireless Receivers
US20110227646A1 (en) Discrete time operational transconductance amplifier for switched capacitor circuits
US7546110B2 (en) Low power highly linear RF downconverter
US20140171003A1 (en) Receiver architecture with complementary passive mixer and complementary common-gate tia with low-noise gain control
US20060091944A1 (en) I/Q quadrature demodulator
US8045951B2 (en) Dual-LO mixer and radio
JP2009071703A (ja) ミキサ回路及びこれを用いた無線通信装置
US8736348B2 (en) Current efficient mixer architecture
TWI700899B (zh) 接收器及信號處理方法
Mohen et al. A 2.4-GHz-low-power CMOS RF transmitter for IEEE 802.15. 4 standard
WO2023184415A1 (zh) 一种具有滤波功能的跨阻放大器
WO2022204969A1 (zh) 收发机和电子设备
JP5053312B2 (ja) ミキサ回路
Wang et al. A LO-leakage auto-calibrated CMOS IEEE802. 11b/g WLAN transceiver
JP2004040157A (ja) Ｄｃオフセット除去回路および受信機
JP5880284B2 (ja) 差動増幅器
TWI253803B (en) RF mixer using notch filter
JP2013223118A (ja) ミキサ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant