JP2006081009A - 高周波半導体回路 - Google Patents
高周波半導体回路 Download PDFInfo
- Publication number
- JP2006081009A JP2006081009A JP2004264440A JP2004264440A JP2006081009A JP 2006081009 A JP2006081009 A JP 2006081009A JP 2004264440 A JP2004264440 A JP 2004264440A JP 2004264440 A JP2004264440 A JP 2004264440A JP 2006081009 A JP2006081009 A JP 2006081009A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- transistor
- main
- monitoring
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】高周波信号を入力する主FET1から高周波的に分離された状態でモニタ用FET2を同一チップ上に形成し、このモニタ用FET2の飽和電流を検知することによって主FET1の飽和電流をモニタし、常に飽和電流の所定割合の動作点に維持されるようにする。例えば、第1抵抗11の値R1と第2抵抗14の値R2の比が、主FET1のゲート幅をWg1、モニタ用FET2のゲート幅をWg2、動作点の飽和電流に対する割合をx%として、R1/R2=(Wg2/Wg1)/(x/100)を満たすように選定し、主FET1とモニタ用FET2のドレイン電圧が等しくなるように、主FET1のゲート電圧を制御する。
【選択図】図1
Description
Transistor)等のトランジスタ、或いはこれらのトランジスタを集積したMMIC(Microwave Monolithic IC−マイクロ波モノリシック集積回路)が用いられており、これらFET、HEMT及びMMIC等の回路の動作点を設定・調整するバイアス回路として、固定バイアス回路、セルフバイアス回路及びオートバイアス回路がある。例えば、電流の低い低雑音増幅器では、主にセルフバイアス回路又はオートバイアス回路が用いられ、高い出力電流と線形性が要求される高周波電力増幅器では、主に固定バイアス回路又はオートバイアス回路が用いられる。
請求項2の発明は、上記主トランジスタにドレイン電流を供給するための電源と、この電源と主トランジスタのドレインとの間に直列に挿入された動作電流設定用第1抵抗と、上記モニタ用トランジスタに電流を供給するための電源と、この電源とモニタ用トランジスタのドレインとの間に直列に挿入された動作電流設定用第2抵抗と、を備え、上記主トランジスタの動作点を飽和電流値のx%に設定する場合、上記第1抵抗の値R1と第2抵抗の値R2の比が、主トランジスタのゲート幅をWg1、モニタ用トランジスタのゲート幅をWg2とすると、R1/R2
= (Wg2/Wg1)/(x/100)を満たすように選定し、上記フィードバックバイアス回路は、上記主トランジスタとモニタ用トランジスタのドレイン電圧が等しくなるように、上記主トランジスタのゲート電圧を制御することを特徴とする。なお、上記第1抵抗はドレイン電流を検知する役目、第2抵抗は飽和電流を検知する役目もすることになる。
= (Wg2/Wg1)/(x/100)の比となるように選定する。例えば、電源8の電圧が6V、モニタ用FET2におけるゲート幅Wg2が50μm、飽和電流が50mA、主FET1のゲート幅Wg1が600μmの場合、主FET1の飽和電流は、ゲート幅に比例するので、50mA×(600μm/50μm)=600mAとなる。動作点を50%に設定する場合、R1/R2
= (50/600)/(50/100)=1/6となる。ここで、主FET1の動作点電流値は、600mAの50%であるから、300mAであり、主FET1のドレイン電圧の降下量を例えば0.1V以下とすると、第1抵抗11の値R1は、0.1V/300mA≒333mΩとなり、また第2抵抗14の値R2は、R1×6=2Ωに設定される。なお、上記第1抵抗11の値R1及び第2抵抗14の値R2は、ドレイン電圧が低下しないような小さな抵抗値とすることが望ましい。
2,2A,2C…モニタ用FET、
8,26…電源、
11,27…第1抵抗、 14,28…第2抵抗、
15,29,57…コンパレータ
41…FET。
Claims (2)
- 高周波信号を入力する主トランジスタと、
この主トランジスタと高周波的に分離された状態で形成され、主トランジスタのドレイン電流をモニタするためにそのゲート幅よりも小さいゲート幅を有するモニタ用トランジスタと、
このモニタ用トランジスタの飽和電流を検出すると共に上記主トランジスタのドレイン電流を入力し、主トランジスタの飽和電流をIDSS1及びゲート幅をWg1、モニタ用トランジスタの飽和電流値をIDSS2及びゲート幅をWg2とすると、
IDSS1=IDSS2×(Wg1/Wg2)
にて予め求められた主トランジスタの飽和電流値から決定される動作点電流値となるように、上記主トランジスタのゲート電圧を制御するフィードバックバイアス回路と、を含んでなる高周波半導体回路。 - 上記主トランジスタにドレイン電流を供給するための電源と、
この電源と主トランジスタのドレインとの間に直列に挿入された動作電流設定用第1抵抗と、
上記モニタ用トランジスタに電流を供給するための電源と、
この電源とモニタ用トランジスタのドレインとの間に直列に挿入された動作電流設定用第2抵抗と、を備え、
上記主トランジスタの動作点を飽和電流値のx%に設定する場合、上記第1抵抗の値R1と第2抵抗の値R2の比が、主トランジスタのゲート幅をWg1、モニタ用トランジスタのゲート幅をWg2とすると、
R1/R2 = (Wg2/Wg1)/(x/100)
を満たすように選定し、
上記フィードバックバイアス回路は、上記主トランジスタとモニタ用トランジスタのドレイン電圧が等しくなるように、上記主トランジスタのゲート電圧を制御することを特徴とする上記請求項1記載の高周波半導体回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264440A JP4471789B2 (ja) | 2004-09-10 | 2004-09-10 | 高周波半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264440A JP4471789B2 (ja) | 2004-09-10 | 2004-09-10 | 高周波半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006081009A true JP2006081009A (ja) | 2006-03-23 |
JP4471789B2 JP4471789B2 (ja) | 2010-06-02 |
Family
ID=36160074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264440A Expired - Lifetime JP4471789B2 (ja) | 2004-09-10 | 2004-09-10 | 高周波半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471789B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011104933A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
JP2011176760A (ja) * | 2010-02-25 | 2011-09-08 | Sharp Corp | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
JP4800433B1 (ja) * | 2010-08-27 | 2011-10-26 | シャープ株式会社 | バイアス回路、lna、およびlnb |
JP5131274B2 (ja) * | 2007-08-07 | 2013-01-30 | 富士通株式会社 | バッファ装置 |
US9294044B2 (en) | 2013-04-03 | 2016-03-22 | Kabushiki Kaisha Toshiba | Bias circuit and amplifier |
FR3059495A1 (fr) * | 2016-11-29 | 2018-06-01 | Stmicroelectronics (Grenoble 2) Sas | Dispositif attenuateur dans un etage de transmission radiofrequences |
-
2004
- 2004-09-10 JP JP2004264440A patent/JP4471789B2/ja not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5131274B2 (ja) * | 2007-08-07 | 2013-01-30 | 富士通株式会社 | バッファ装置 |
WO2011104933A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
JP2011176760A (ja) * | 2010-02-25 | 2011-09-08 | Sharp Corp | バイアス回路、lna、lnb、通信用受信機、通信用送信機、およびセンサーシステム |
CN102771047A (zh) * | 2010-02-25 | 2012-11-07 | 夏普株式会社 | 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统 |
TWI449326B (zh) * | 2010-02-25 | 2014-08-11 | Sharp Kk | Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system |
CN102771047B (zh) * | 2010-02-25 | 2014-12-03 | 夏普株式会社 | 偏置电路、lna、lnb、通信用接收机、通信用发送机及传感器系统 |
JP4800433B1 (ja) * | 2010-08-27 | 2011-10-26 | シャープ株式会社 | バイアス回路、lna、およびlnb |
US9294044B2 (en) | 2013-04-03 | 2016-03-22 | Kabushiki Kaisha Toshiba | Bias circuit and amplifier |
FR3059495A1 (fr) * | 2016-11-29 | 2018-06-01 | Stmicroelectronics (Grenoble 2) Sas | Dispositif attenuateur dans un etage de transmission radiofrequences |
US10396736B2 (en) | 2016-11-29 | 2019-08-27 | Stmicroelectronics (Grenoble₂Sas | Attenuator device in a radio frequency transmission stage |
Also Published As
Publication number | Publication date |
---|---|
JP4471789B2 (ja) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046642A (en) | Amplifier with active bias compensation and method for adjusting quiescent current | |
US7551033B2 (en) | Dynamic bandwidth compensating method and associated apparatus | |
EP0942524B1 (en) | Radio frequency amplifiers | |
US11837997B2 (en) | Differential amplifier with variable neutralization | |
US9287830B2 (en) | Stacked bias I-V regulation | |
WO2020204158A1 (ja) | 増幅回路及び増幅装置 | |
US9722546B2 (en) | Bias circuit for low quiescent current amplifier | |
US6426678B1 (en) | High power amplifier system having low power consumption and high dynamic range | |
US20100039168A1 (en) | Bias network | |
US20070268074A1 (en) | Dynamically Biased Amplifier | |
US9819316B2 (en) | Apparatus and method for gallium nitride (GaN) amplifiers | |
JP4471789B2 (ja) | 高周波半導体回路 | |
US8633768B2 (en) | Amplifying device | |
US6707341B2 (en) | Semiconductor device with bipolar transistor device | |
US7138871B2 (en) | MMIC distributed amplifier gate control using active bias | |
US20060202751A1 (en) | Controllable amplifier and method for amplifying a signal | |
KR100657821B1 (ko) | 동적 바이어스를 갖는 내부 병렬 삼중 캐스코드 전력증폭기 | |
US5977823A (en) | Semiconductor amplifier circuit | |
JP7171950B2 (ja) | 電力増幅装置 | |
US6535067B1 (en) | Power saturation control of class C bipolar amplifiers | |
US7180367B2 (en) | Systems, methods and devices for differential active bias of multi-stage amplifiers | |
US7205837B2 (en) | Body effect amplifier | |
JPH06204757A (ja) | モノリシックマイクロウエーブ半導体集積回路 | |
US20240283408A1 (en) | Amplification circuit, power amplification circuit, and bias generation circuit | |
TWI775374B (zh) | 閉迴路開關控制系統、用於將開關之阻抗調節至參考阻抗之控制單元、以及用於控制開關之阻抗之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4471789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160312 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |