JPH02141110A - Ｆｅｔ増幅器の電源回路 - Google Patents
Ｆｅｔ増幅器の電源回路Info
- Publication number
- JPH02141110A JPH02141110A JP63296612A JP29661288A JPH02141110A JP H02141110 A JPH02141110 A JP H02141110A JP 63296612 A JP63296612 A JP 63296612A JP 29661288 A JP29661288 A JP 29661288A JP H02141110 A JPH02141110 A JP H02141110A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- gate
- drain
- pinch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 8
- 230000001052 transient effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＦＥＴ増幅器の電源回路に関し、特にデイプリ
ージョン型ＦＥＴを使用した増幅器に対する電源の投入
および遮断の順序を規定しなＦＥＴ増幅器の電源回路に
関する。
ージョン型ＦＥＴを使用した増幅器に対する電源の投入
および遮断の順序を規定しなＦＥＴ増幅器の電源回路に
関する。
最近、マイクロ波帯増幅器の増幅素子には、ＧａＡｓ、
ＭＥＳＦＥＴ、ＨＥＭＴ等が使用されているが、これら
はデイプリージョン型ＦＥＴであるために電源に正負の
トレイン電圧およびゲート電圧の電源を要し、さらに、
電源投入および遮断に一定の順序が要求されている。
ＭＥＳＦＥＴ、ＨＥＭＴ等が使用されているが、これら
はデイプリージョン型ＦＥＴであるために電源に正負の
トレイン電圧およびゲート電圧の電源を要し、さらに、
電源投入および遮断に一定の順序が要求されている。
従来のＦＥＴ増幅器の電源回路の電源投入および遮断の
順序による電圧の変化を第２図の説明図により説明する
。第２図の横軸は時間、縦軸は電圧であり、図の上段は
ドレイン電圧１１の時間変化、図の下段はゲート電圧１
２の時間変化を示す、また、図の破断線より左側に電源
投入時、右側は電源遮断時の順序を示す。まず、電源投
入時には、ゲート電圧を動作値に設定した後にドレイン
電圧を印加する。先にドレイン電圧を印加すると、ＦＥ
Ｔに飽和電流が流れるためＦＥＴを劣化させたり、増幅
器利得が大きくなりすぎて増幅器の後段に接続される装
置を破損する恐れがある。
順序による電圧の変化を第２図の説明図により説明する
。第２図の横軸は時間、縦軸は電圧であり、図の上段は
ドレイン電圧１１の時間変化、図の下段はゲート電圧１
２の時間変化を示す、また、図の破断線より左側に電源
投入時、右側は電源遮断時の順序を示す。まず、電源投
入時には、ゲート電圧を動作値に設定した後にドレイン
電圧を印加する。先にドレイン電圧を印加すると、ＦＥ
Ｔに飽和電流が流れるためＦＥＴを劣化させたり、増幅
器利得が大きくなりすぎて増幅器の後段に接続される装
置を破損する恐れがある。
電源遮断時には、投入時とは逆の順序、すなわち、トレ
イン電圧を０にした後にゲート電圧を０にする順序によ
り行われていた。次に一般的なＦＥＴ増幅器の特性を説
明する。第３図は一般的なＦＥＴ増幅器の特性を説明す
るための特性図で、ゲート電圧をパラメータとしたデイ
プリージョン型ＦＥＴのドレイン電圧対ドレイン電流特
性を示す。ここでピンチオフ電圧とはゲート電圧により
ドレイン電流を遮断して０とするゲート電圧をいう。な
お、軌跡２２は後述の実施例で説明する。前述のように
、従来のＦＥＴ増幅器の電源回路において、電源投入時
には、ゲート電圧を動作電圧に設定した後にドレイン電
圧を０から動作電圧に増加させるため、電圧印加過渡時
の軌跡は第３図軌跡２１に示す線となり、動作点Ａに到
る。
イン電圧を０にした後にゲート電圧を０にする順序によ
り行われていた。次に一般的なＦＥＴ増幅器の特性を説
明する。第３図は一般的なＦＥＴ増幅器の特性を説明す
るための特性図で、ゲート電圧をパラメータとしたデイ
プリージョン型ＦＥＴのドレイン電圧対ドレイン電流特
性を示す。ここでピンチオフ電圧とはゲート電圧により
ドレイン電流を遮断して０とするゲート電圧をいう。な
お、軌跡２２は後述の実施例で説明する。前述のように
、従来のＦＥＴ増幅器の電源回路において、電源投入時
には、ゲート電圧を動作電圧に設定した後にドレイン電
圧を０から動作電圧に増加させるため、電圧印加過渡時
の軌跡は第３図軌跡２１に示す線となり、動作点Ａに到
る。
動作点Ａにおいては、ＦＥＴは定電流領域、すなわち、
ドレイン電圧変化に対してトレイン電流がほとんど変化
しない領域で使用されているが軌跡２１では定抵抗領域
、すなわちドレイン電圧にほど比例してドレイン電流が
増加する領域を経た後に動作点に到達する。ところが定
抵抗領域と定電流領域ではＦＥＴの呈するインピーダン
スは大幅に異なる。増幅器の設計は動作点Ａにバイアス
されていることを前提として行なわれているから、動作
点においては不要発振が生じないように設計されている
が、定抵抗領域ではその限りではなかっな。
ドレイン電圧変化に対してトレイン電流がほとんど変化
しない領域で使用されているが軌跡２１では定抵抗領域
、すなわちドレイン電圧にほど比例してドレイン電流が
増加する領域を経た後に動作点に到達する。ところが定
抵抗領域と定電流領域ではＦＥＴの呈するインピーダン
スは大幅に異なる。増幅器の設計は動作点Ａにバイアス
されていることを前提として行なわれているから、動作
点においては不要発振が生じないように設計されている
が、定抵抗領域ではその限りではなかっな。
上述した従来のＦＥＴ増幅器の電源回路は、前述の電源
投入、遮断の順序としているので、ＦＥＴに飽和電流が
流れることは防止できるが、前述のように電圧印加の過
渡時の現象を無視している。第２図からも明らかなよう
にバイアス電圧は瞬時に印加されるのではなく、０から
動作電圧に到達するまで、有限の応答時間を必要とする
。
投入、遮断の順序としているので、ＦＥＴに飽和電流が
流れることは防止できるが、前述のように電圧印加の過
渡時の現象を無視している。第２図からも明らかなよう
にバイアス電圧は瞬時に印加されるのではなく、０から
動作電圧に到達するまで、有限の応答時間を必要とする
。
この過渡時の応答時間において特に問題となるのは、定
抵抗領域におけるドレイン電圧印加時に発生する不要発
振である。この不要発振により増幅器自体、あるいは、
後段に接続される装置を劣化させたり、破損させたりす
る欠点がある。
抵抗領域におけるドレイン電圧印加時に発生する不要発
振である。この不要発振により増幅器自体、あるいは、
後段に接続される装置を劣化させたり、破損させたりす
る欠点がある。
本発明の目的は、動作電圧に達するまでの電源立上りの
過渡時にも不具合の発生しないＦＥＴ増幅器の電源回路
を提供することにある。
過渡時にも不具合の発生しないＦＥＴ増幅器の電源回路
を提供することにある。
本発明のＦＥＴ増幅器の電源回路はＦＥＴ増幅器にゲー
ト電圧およびドレイン電圧を供給する電源回路において
、 前記ゲート電圧および前記ドレイン電圧の電源投入・遮
断の順序として、電源投入が第１の順序としてピンチオ
フ電圧を超えるゲート電圧を供給し第２の順序として動
作時の電圧のドレイン電圧を供給し第３の順序として動
作時の電圧のゲート電圧にすることとし、電源遮断の順
序が第１の順序としてピンチオフ電圧を超えるゲート電
圧を供給し第２の順序としてトレイン電圧をＯにし第３
の順序としてゲート電圧をＯにすることとする。
ト電圧およびドレイン電圧を供給する電源回路において
、 前記ゲート電圧および前記ドレイン電圧の電源投入・遮
断の順序として、電源投入が第１の順序としてピンチオ
フ電圧を超えるゲート電圧を供給し第２の順序として動
作時の電圧のドレイン電圧を供給し第３の順序として動
作時の電圧のゲート電圧にすることとし、電源遮断の順
序が第１の順序としてピンチオフ電圧を超えるゲート電
圧を供給し第２の順序としてトレイン電圧をＯにし第３
の順序としてゲート電圧をＯにすることとする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例によるＦＥＴ増幅器の電源回
路電源投入および遮断の順序による電圧の変化を示す説
明図である。第１図における横軸は時間、縦軸は電圧で
ある。また、図の上段はドレイン電圧１の時間変化、図
の下段はゲート電圧の時間変化を示し、破断線より左側
は電源投入時、右側は電源遮断時の電圧変化を示す。本
実施例のＦＥＴ増幅器の電源回路において、ドレイン電
圧を０から動作点に増加させるときには、ゲート電圧は
ピンチオフ電圧を超えて印加されている。したがってこ
の間にドレイン電流は流れない、その後にゲート電圧が
動作電圧まで戻される。したがって軌跡は第３図の軌跡
２２に示す点線となる。したがって、ＦＥＴは定抵抗領
域の過程を経過することなく定電流領域のままドレイン
電流が０から動作点の値まで増加することになる。定電
流領域においてはＦＥＴの呈するインピーダンスは電流
値によりほとんど変化しない。このように、本実施例の
電源回路の電源投入方式により過渡時にも不要発振を発
生しない、また、電源遮断時でも順序を逆にすれば、ま
ったく同様の原理でゲート電圧をピンチオフ電圧とする
ことにより、トレイン電流を０として不要発振を防止で
きる。また、電源の具体的な回路構成は、ゲート電圧に
ピンチオフ電圧を所定時間印加するために、所望の順序
で自動的に電圧を印加するプログラム電源が可能である
。
路電源投入および遮断の順序による電圧の変化を示す説
明図である。第１図における横軸は時間、縦軸は電圧で
ある。また、図の上段はドレイン電圧１の時間変化、図
の下段はゲート電圧の時間変化を示し、破断線より左側
は電源投入時、右側は電源遮断時の電圧変化を示す。本
実施例のＦＥＴ増幅器の電源回路において、ドレイン電
圧を０から動作点に増加させるときには、ゲート電圧は
ピンチオフ電圧を超えて印加されている。したがってこ
の間にドレイン電流は流れない、その後にゲート電圧が
動作電圧まで戻される。したがって軌跡は第３図の軌跡
２２に示す点線となる。したがって、ＦＥＴは定抵抗領
域の過程を経過することなく定電流領域のままドレイン
電流が０から動作点の値まで増加することになる。定電
流領域においてはＦＥＴの呈するインピーダンスは電流
値によりほとんど変化しない。このように、本実施例の
電源回路の電源投入方式により過渡時にも不要発振を発
生しない、また、電源遮断時でも順序を逆にすれば、ま
ったく同様の原理でゲート電圧をピンチオフ電圧とする
ことにより、トレイン電流を０として不要発振を防止で
きる。また、電源の具体的な回路構成は、ゲート電圧に
ピンチオフ電圧を所定時間印加するために、所望の順序
で自動的に電圧を印加するプログラム電源が可能である
。
以上説明したように本発明は、ゲート電圧にピンチオフ
電圧を所定時間印加することにより、電源投入または、
遮断の過渡時にＦＥＴ増幅器が不要発振することがなく
、装置の劣化または破損を防止できるＦＥＴ増幅器の電
源回路を提供できる効果がある。
電圧を所定時間印加することにより、電源投入または、
遮断の過渡時にＦＥＴ増幅器が不要発振することがなく
、装置の劣化または破損を防止できるＦＥＴ増幅器の電
源回路を提供できる効果がある。
の電源回路における電圧印加の順序を示す説明図、第３
図は一般的なＦＥＴ増幅器の動作を説明するための特性
図である。
図は一般的なＦＥＴ増幅器の動作を説明するための特性
図である。
１．１１・・・ドレイン電圧、２，１２・・・ゲート電
圧、２１・・・従来のトレイン電流の立上りの軌跡、２
２・・・本実施例のドレイン電流の立上りの軌跡。
圧、２１・・・従来のトレイン電流の立上りの軌跡、２
２・・・本実施例のドレイン電流の立上りの軌跡。
Claims (1)
- 【特許請求の範囲】 ＦＥＴ増幅器にゲート電圧およびドレイン電圧を供給
する電源回路において、 前記ゲート電圧および前記ドレイン電圧の電源投入・遮
断の順序として、電源投入が第１の順序としてピンチオ
フ電圧を超えるゲート電圧を供給し第２の順序として動
作時の電圧のドレイン電圧を供給し第３の順序として動
作時の電圧のゲート電圧にすることとし、電源遮断の順
序が第１の順序としてピンチオフ電圧を超えるゲート電
圧を供給し第２の順序としてドレイン電圧を０にし第３
の順序としてゲート電圧を０にすることとすることを特
徴とするＦＥＴ増幅器の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296612A JPH02141110A (ja) | 1988-11-22 | 1988-11-22 | Ｆｅｔ増幅器の電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296612A JPH02141110A (ja) | 1988-11-22 | 1988-11-22 | Ｆｅｔ増幅器の電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141110A true JPH02141110A (ja) | 1990-05-30 |
Family
ID=17835809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296612A Pending JPH02141110A (ja) | 1988-11-22 | 1988-11-22 | Ｆｅｔ増幅器の電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141110A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
| JP2007329644A (ja) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | 無線装置及びその制御方法 |
| JP2010103796A (ja) * | 2008-10-24 | 2010-05-06 | New Japan Radio Co Ltd | 高周波回路のスイッチング方法及び高周波回路 |
| JP2011146143A (ja) * | 2010-01-12 | 2011-07-28 | Panasonic Corp | マイクロ波処理装置 |
| WO2011104933A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | バイアス回路、ｌｎａ、ｌｎｂ、通信用受信機、通信用送信機、およびセンサーシステム |
| JP4800433B1 (ja) * | 2010-08-27 | 2011-10-26 | シャープ株式会社 | バイアス回路、ｌｎａ、およびｌｎｂ |
| JP2013168753A (ja) * | 2012-02-15 | 2013-08-29 | Fujitsu Ltd | 増幅装置および増幅方法 |
| JP2013183430A (ja) * | 2012-03-05 | 2013-09-12 | Toshiba Corp | ＧａＮＦＥＴ用バイアス回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213105A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | Ｆｅｔ増幅器用電源 |
-
1988
- 1988-11-22 JP JP63296612A patent/JPH02141110A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213105A (ja) * | 1988-06-30 | 1990-01-17 | Fujitsu Ltd | Ｆｅｔ増幅器用電源 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144259A (en) * | 1998-03-18 | 2000-11-07 | Nec Corporation | Low-noise amplifier and circuit for controlling the same |
| JP2007329644A (ja) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | 無線装置及びその制御方法 |
| JP2010103796A (ja) * | 2008-10-24 | 2010-05-06 | New Japan Radio Co Ltd | 高周波回路のスイッチング方法及び高周波回路 |
| JP2011146143A (ja) * | 2010-01-12 | 2011-07-28 | Panasonic Corp | マイクロ波処理装置 |
| WO2011104933A1 (ja) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | バイアス回路、ｌｎａ、ｌｎｂ、通信用受信機、通信用送信機、およびセンサーシステム |
| TWI449326B (zh) * | 2010-02-25 | 2014-08-11 | Sharp Kk | Bias circuit, LNA, LNB, communication receiver, communication transmitter and sensing system |
| JP4800433B1 (ja) * | 2010-08-27 | 2011-10-26 | シャープ株式会社 | バイアス回路、ｌｎａ、およびｌｎｂ |
| JP2013168753A (ja) * | 2012-02-15 | 2013-08-29 | Fujitsu Ltd | 増幅装置および増幅方法 |
| JP2013183430A (ja) * | 2012-03-05 | 2013-09-12 | Toshiba Corp | ＧａＮＦＥＴ用バイアス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5004970A (en) | Device and a process for detecting current flow in a MOS transistor | |
| JP2001282371A (ja) | ボルテージレギュレータ | |
| US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
| JPH02141110A (ja) | Ｆｅｔ増幅器の電源回路 | |
| JPS63138411A (ja) | 整合電流源 | |
| EP0066572A1 (en) | Driver circuit having reduced cross-over distortion | |
| JPH02149108A (ja) | ゲート電圧制御回路 | |
| US6031392A (en) | TTL input stage for negative supply systems | |
| JP2001236130A (ja) | 電源回路 | |
| US10348280B2 (en) | Controlling current limits in current limiting circuits | |
| JPH0613862A (ja) | ＧａＡｓＦＥＴ保護電源回路 | |
| US4419632A (en) | Bias circuit for microwave FETs | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JPS6223604A (ja) | バイアス回路 | |
| US6501292B1 (en) | CMOS circuit for maintaining a constant slew rate | |
| JPH02156713A (ja) | バイアス回路 | |
| JPH07202667A (ja) | 半導体装置 | |
| JPH1169623A (ja) | ＧａＡｓＦＥＴ用電源回路 | |
| JPH0517712U (ja) | 電源回路 | |
| KR100221615B1 (ko) | 저전력 cmos 디지털 회로 | |
| JPH03270405A (ja) | 電界効果トランジスタ用バイアス自動設定回路 | |
| JPH09121126A (ja) | 高周波電力増幅器のバイアス回路 | |
| KR0120723B1 (ko) | 모노리식 마이크로 웨이브 집적회로용 스위치 회로(switch circuit for monolithic microwave integrated circuits) | |
| JPS5810926A (ja) | スイッチ回路 |