TWI445086B - Formation method of Cu wiring film - Google Patents

Formation method of Cu wiring film Download PDF

Info

Publication number
TWI445086B
TWI445086B TW098124087A TW98124087A TWI445086B TW I445086 B TWI445086 B TW I445086B TW 098124087 A TW098124087 A TW 098124087A TW 98124087 A TW98124087 A TW 98124087A TW I445086 B TWI445086 B TW I445086B
Authority
TW
Taiwan
Prior art keywords
film
wiring
pvd
cvd
forming
Prior art date
Application number
TW098124087A
Other languages
English (en)
Other versions
TW201007843A (en
Inventor
Shoichiro Kumamoto
Masamichi Harada
Harunori Ushikawa
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201007843A publication Critical patent/TW201007843A/zh
Application granted granted Critical
Publication of TWI445086B publication Critical patent/TWI445086B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Cu配線膜之形成方法
本發明，係有關於Cu配線膜之形成方法，特別是，係有關於在半導體裝置製造製程中，藉由將作為密著層之Co膜與阻障膜相層積而使用，來形成使其之本身與Cu配線膜間之密著性作了提升的基底膜，並形成Cu配線膜之方法。
在現行之Cu配線膜形成製程中，係將PVD-阻障膜(例如，PVD-Ti膜或是Ta膜)與PVD種晶膜(PVD-Cu膜)在真空下而一貫性(in-situ)地形成，而後，係進行有Cu電鍍工程、CMP工程。但是，由於近年之配線的細微化，在裝置節點32nm世代以後，PVD膜之晶圓邊緣的非對稱性或是懸伸(overhang)係成為顯著，而在電鍍工程中，會有產生空洞(void)的問題。
於此，所謂PVD-阻障膜，係指藉由PVD法所形成之阻障膜，而所謂PVD-種晶膜，係指藉由PVD法所形成之種晶膜。以下所記載之PVD(CVD)-Cu膜、PVD(CVD、ALD)-Co膜，係分別指藉由PVD、CVD、ALD法所形成之各膜。
例如，如圖1(a)以及(b)中所示一般，若是在被形成有被設置有Φ32nm之孔或是溝渠的基板101上所形成之阻障膜102上，形成PVD-種晶膜103(PVD-Cu膜)，則孔或是溝渠之上部，係會產生懸伸(A部分)，而孔等之開口部係變得狹窄，當接著藉由電鍍工程來將孔等之內部以Cu膜104來作填埋時，電鍍液會成為難以進入至內部，同時，Cu膜與阻障膜間之密著性亦不佳，因此，隨著Cu膜之填埋，Cu膜會被吸起，而有著會在Cu膜中產生空孔(B部分)之問題。又，如同圖1(c)以及(d)中所示一般，在孔等之側面處，PVD-種晶膜103係無法均一地對稱形成(C部分)，而，由於此阻障膜之非對稱性，在接下來的電鍍工程中，亦會有在被填埋之Cu膜104中產生空孔(D部分)的問題。
藉由ALD法或是CVD法所形成之阻障膜以及CVD-Cu膜，由於係並不會有非對稱性或是懸伸的情況，因此，係嘗試有使用此2種的製程來形成Cu配線膜之方法。但是，於此種情況中之問題點，係在於：由於CVD-Cu膜與其之基底膜的ALD-阻障膜間之密著性係為差，因此，在Cu膜中會產生空孔。故而，至今仍未能夠實用化。
例如，如圖2(a)以及(b)中所示一般，當在被設置於基板201上之孔或是溝渠內藉由ALD法來形成TiN阻障膜(ALD-TiN阻障膜)202，而後將孔等之內部以CVD-Cu膜203來作了填埋的情況時，在Cu膜內部，係產生空孔(A部分)。圖2(a)，係為藉由CVD-Cu膜206而被作了填埋之狀態下的基板剖面之SEM照片，圖2(b)係為其之模式圖。
從先前技術起，作為形成Cu配線膜時之密著層，係 提案有：藉由CVD法或是ALD法所形成之Ti、Ru、Ru/Ti合金、Cu/Ti合金、Ru/Cu合金之膜、或是藉由PVD法所形成之Ti、Ru、Ti/Ru合金、Cu、Cu/Ti合金、Cu/Ru合金之膜(例如：參考非專利文獻1)。但是，在半導體裝置之量產線中，由於係有必要對製品之成本盡可能地作抑制，因此，身為稀少金屬之Ru，由於係極為高價(排在金或白金之後而為高價者)，而會使製品之單價提高，因此，係不適合用於量產中。又，在Ti之情況時，其係並非為一定能夠滿足密著性者。
因此，係成為需要一種能夠確保阻障膜與CVD-Cu膜或PVD-Cu膜間之密著性，且在價格上亦具有優點之密著膜，但是，至今為止，係仍未開發出能夠滿足的密著層。
〔先前技術文獻〕
〔非專利文獻〕
〔非專利文獻1〕Japanese Journal of Applied Physics Vol. 45, No. 4A, 2006, pp. 2497-2501(摘要等)
本發明之課題，係在於：在半導體裝置製造製程中，提供一種使用有將其與Cu配線膜間之密著性作了提升之密著層(基底膜)的Cu配線膜之形成方法。
本發明者們，係為了確保CVD-Cu膜或是PVD-Cu膜與阻障膜間之密著性，而注意到：經由將由相較於Ru而更為低價之Co所成之膜作為密著層來使用，能夠解決本發明之課題。而完成了本發明。
本發明之Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成由Ti、TiN、Ta、TaN、W、WN以及矽化物(silicide)所選擇之阻障膜，而後，於其上形成PVD-Co膜、CVD-Co膜或是ALD-Co膜，並將於表面上被形成有此Co膜之孔或是溝渠內，藉由CVD-Cu膜或是PVD-Cu膜來作填埋，之後，藉由350℃以下之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
若是將Co膜作為Cu配線膜之密著層來使用，則由於Cu配線膜與Co膜間之密著性係極為良好，因此，不會有在Cu配線膜中產生空孔的情況，且耐SM(stress migration)、耐EM(electro-migration)之類的配線信賴性亦係提升。又，藉由在以Cu膜而作了填埋後，在350℃以下之溫度來進行特定時間之加熱處理，Cu配線膜與Co膜間之密著性係極為顯著的提升，因此，耐SM或是耐EM之類的配線信賴性係更進一步的提升。
又，本發明之Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成由Ti、TiN、Ta、TaN、W、WN以及矽化物(silicide)所選擇之阻障膜，而後，於其上形成PVD-Co膜、CVD-Co膜或是ALD-Co膜，並在此Co膜上，作為種晶膜而形成CVD-Cu膜或是PVD-Cu膜，接著，將於表面上被形成有該種晶膜之孔或是溝渠內，藉由電鍍法來以Cu膜而作填埋，之後，藉由350℃以下之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
於此情況，亦同樣的，若是將Co膜作為Cu配線膜之密著層來使用，則由於Cu配線膜與Co膜間之密著性係極為良好，因此，不會有在Cu配線膜中產生空孔的情況，且耐SM、耐EM之類的配線信賴性亦係提升。又，藉由在以Cu膜而作了填埋後，在350℃以下之溫度來進行特定時間之加熱處理，Cu配線膜與Co膜間之密著性係極為顯著的提升，因此，耐SM或是耐EM之類的配線信賴性係更進一步的提升。
在上述Cu配線膜之形成方法中，阻障膜係以W膜或是Ti膜為理想。
又，本發明之Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成W阻障膜或是TiN阻障膜，而後，進行大氣暴露，並接著在TiN阻障膜上，形成PVD-Co膜、CVD-Co膜或是ALD-Co膜，之後，進行大氣暴露或是並不進行大氣暴露地，而將於表面上被形成有此Co膜之孔或是溝渠內，藉由CVD-Cu膜或是PVD-Cu膜來作填埋，之後，藉由350℃以下之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
進而，本發明之Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成W阻障膜或是TiN阻障膜，而後，進行大氣暴露，並接著在TiN阻障膜上，形成PVD-Co膜、CVD-Co膜或是ALD-Co膜，之後，進行大氣暴露或是並不進行大氣暴露地，在此Co膜上作為種晶膜而形成CVD-Cu膜或是PVD-Cu膜，並接著將於表面上被形成有該種晶膜之孔或是溝渠內，藉由電鍍法來以Cu膜作填埋，之後，藉由350℃以下之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
在上述本發明之Cu配線膜之形成方法中，加熱處理，較理想，係以250～350℃而進行特定時間，更理想，係以250～300℃而進行特定時間。若是未滿250℃，則密著性會變弱，而會產生Cu被吸起的問題。
若藉由本發明，則藉由將Co膜與阻障膜之層積膜作為基底膜來使用，由於Cu配線膜與基底膜間之密著性係成為極為良好，因此，能夠達到下述之效果：不會有在Cu配線膜中產生空孔的情況，且耐SM、耐EM之類的配線信賴性亦係提升。
若依據本發明之Cu配線膜之形成方法的理想實施型態，則係在被形成有孔或是溝渠之基板上，藉由週知的方法而將由Ti、TiN、Ta、TaN、W、WN以及矽化物所選擇之阻障膜以特定之膜厚來形成，而後，於其上，藉由週知的製程條件來以特定之膜厚而形成PVD-Co膜、CVD-Co膜或是ALD-Co膜，並將於表面上被形成有此Co膜之孔或是溝渠內，藉由週知的製程條件來以CVD-Cu膜或是PVD-Cu膜而作填埋；亦或是在如同上述一般而形成了的PVD-Co膜、CVD-Co膜或是ALD-Co膜上，藉由週知的製程條件來作為種晶膜而以特定之膜厚來形成CVD-Cu膜或是PVD-Cu膜，之後，將於表面上被形成有種晶膜之孔或是溝渠內，經由電鍍法來藉由週知的製程條件而以Cu膜來作填埋，接著，以350℃以下之溫度、較理想係為250～350℃之溫度、更理想係為250～300℃之溫度，來進行特定之時間的加熱處理，藉由此，而形成Cu配線膜。
從先前技術起，在先端裝置(Flashmemory)的領域等之中，Ti膜、TiN膜等係作為Cu配線膜(密著層)而被使用，但是，本發明者們，係發現了：相較於Ti膜、TiN膜等，Co膜之與Cu配線膜間的密著性係更為優良。
如同上述之圖2中所示一般，在並非為適當之密著層的先前技術之ALD-TiN阻障膜之形成以及CVD-Cu膜所致之填埋中，例如當Φ100nm之孔的情況時，於孔內係見到有多數之空孔。其原因，係因為CVD-Cu膜與ALD-TiN膜間之密著性係為差，而一部份之Cu膜係從阻障膜而剝離並凝集之故。
另一方面，藉由將PVD-Co膜、CVD-Co膜或是ALD-Co膜作為密著層而挾持在ALD-TiN膜與CVD-Cu膜之間，Cu膜之凝集現象係成為不會產生，在Cu膜中亦不會產生空孔，而成為能夠將孔內無空隙地作填埋(後述之圖5)。
圖3(a-1)以及(b-1)，係為當在Φ300mm之基板上所形成之氧化膜(SiO2 膜)100nm上而經由PVD法來以週知的製程條件來形成15nm之Ti膜，並於其上以週知的製程條件來形成了1000nm之CVD-Cu膜的情況時，用以對於剛成膜後(圖3(a-1))與在成膜後而以350℃而進行了10分鐘之加熱後(圖3(b-1))的Ti膜與Cu膜間之介面狀態作觀察的剖面TEM照片。在剛成膜後，於Ti膜與Cu膜之間，係觀察到有約5nm之邊界層。在進行了EDX分析後，得知了：在此邊界層中，係包含有氧。又，當於成膜後而進行了10分鐘之350℃加熱的情況時，在Ti膜與Cu膜之間，係並未觀察到有邊界層，在進行了EDX分析後，得知了：在此邊界層中，相較於未進行加熱處理的情況，係幾乎未包含有氧。
於圖3(a-2)以及圖3(b-2)中，展示為了對於Ti膜與Cu膜之密著性作檢討而對於如同上述一般而得到了的基板進行的週知之膠帶試驗的結果。在圖3(a-1)所示之基板的情況時，Cu膜係剝離(例如，圖中之A部分)。可以想見，此係因為Ti膜與Cu膜間之邊界層使得Ti膜與Cu膜間之密著性劣化所造成者。另一方面，當圖3(b-1)所致之基板的情況時，藉由350℃之加熱處理，係成為無法觀察到邊界層。對於此，由歐傑(Auger)分析之結果，可以想見到，此係因為經由加熱處理，Cu係在Ti膜中擴散，並形成合金之故。若是成為此種狀態，則由於密著性係增加，因此就算是在膠帶試驗中，Cu膜亦成為不會被剝離(圖3(b-2))。
與上述同樣的，在被形成於300mm之基板上的氧化膜(SiO2 膜)100nm上，經由PVD法而以週知之製程條件來形成15nm之Co膜，並於其上藉由週知之製程條件來形成1000nm之Cu膜，接著，以250℃而進行了10分鐘的加熱。對於此情況下之Co膜與Cu膜間之界面的剖面TEM照片，針對剛成膜後以及於成膜後而進行了加熱處理的情形，分別在圖4(a-1)以及圖4(b-1)中作展示，又，將膠帶試驗的結果，分別在圖4(a-2)以及圖4(b-2)中作展示。Co膜的情況時，亦係與Ti膜的情況同樣的而被觀測到有邊界層，但是，Co膜之厚度，係為Ti膜的情況時之約一半的2.6nm，而在膠帶試驗的結果中，係產生有Cu膜之剝離。另一方面，藉由250℃、10分鐘之加熱處理，Cu與Co係相互擴散並合金化，經由此，邊界層係消失。因此，係並未產生膠帶試驗所致之Cu膜的剝離。這樣一來，在250℃之熱處理後所形成之Cu配線膜，由於Cu配線膜與Co膜之密著性係極為良好，因此，在Cu配線膜中係不會有產生空孔的事態，而能夠將耐SM、耐EM之類的配線信賴性提升。
如同由上述記載而能夠明顯得知一般，Co膜，相較於Ti膜，其邊界層係變薄(約一半)，其結果，係具備有以下之優點：相較於Ti膜的情況之加熱溫度350℃，係能夠以250℃之較低的溫度來確保密著性。此一邊界層變薄的性質，可以想見到，係因為Co相較於Ti而具有較難以被氧化的性質之故。從難以被氧化一事，可以推斷出，對於氟素、氯素等之鹵素系的元素，係亦具有耐腐蝕性。
此事，在使用多係包含有O、F、C、Cl等的不純物之CVD-Cu原料的情況時，係成為極為有利。
圖5，係為對於在PVD-Ti膜、PVD-Ci膜之上而以週知之製程條件來形成10nm之CVD-Cu膜，並以特定之溫度而進行了特定時間之加熱處理後，對於Cu膜表面而以SEM作了觀察後的結果。
圖5(a-1)～(a-4)，係分別展示在下述狀態下而對於Cu膜表面的特定角度下之SEM照片：在作為基底膜而形成了15nm之PVD-Ti膜後，並不進行真空破壞(真空釋放)，而形成了10nm之PVD-Cu膜的情況時，其剛成膜後的狀態(圖5(a-1))；在形成了Ti膜後，並不進行真空破壞(真空釋放)，而形成Cu膜，並接著以400℃而進行了1小時之加熱處理後的情況(圖5(a-2))；在形成了Ti膜後，進行大氣暴露，並形成Cu膜，接著，以300℃而進行了1小時之加熱處理的情況(圖5(a-3))；以及在形成了Ti膜後，進行大氣暴露，並形成Cu膜，接著，以400℃而進行了1小時之加熱處理的情況(圖5(a-4))。
又，圖5(b-1)～(b-4)，係分別展示在下述狀態下而對於Cu膜表面的特定角度下之SEM照片：在作為基底膜而形成了15nm之PVD-Co膜後，並不進行真空破壞(真空釋放)，而形成了10nm之PVD-Cu膜的情況時，其剛成膜後的狀態(圖5(b-1))；在形成了Co膜後，並不進行真空破壞(真空釋放)，而形成Cu膜，並接著以400℃而進行了1小時之加熱處理後的情況(圖5(b-2))；在形成了Co膜後，進行大氣暴露，並形成Cu膜，接著，以300℃而進行了1小時之加熱處理的情況(圖5(b-3))；以及在形成了Co膜後，進行大氣暴露，並形成Cu膜，接著，以400℃而進行了1小時之加熱處理的情況(圖5(b-4))。
當基底膜與Cu膜間之密著性為差的情況時，Cu膜係從基底膜而剝離，並經由表面張力而凝集。
如同由圖5(a-1)～(a-2)以及(b-1)～(b-2)而能夠明顯得知一般，在Ti膜與Co膜的情況時，均同樣的，不論是在膜形成後並不進行真空破壞而形成了Cu膜的情況，或是在Cu膜形成後而以400℃來進行了加熱處理的情況，均並未產生Cu膜之凝集(亦即是，密著性係為佳)。
另一方面，當在Ti膜、Co膜之形成後，進行大氣暴露，並形成Cu膜，再接著進行了加熱處理的情況時，則係可觀察到差異。如同由圖5(a-3)～(a-4)以及(b-3)～(b-4)而可明顯得知一般，於Ti膜的情況時，在300℃、400℃下係產生有顯著的Cu膜之凝集，但是，於Co膜的情況時，於300℃下，係僅觀察到些許的Cu膜之凝集，而於400℃下，則係完全沒有凝集。可以推測到，在Ti膜的情況時，於大氣開放中，由於表面係氧化並形成氧化物，因此，與Cu膜間之密著性係劣化，但是，在Co膜的情況時，由於氧化係不會進行，因此，表面係保持金屬膜的性質，故而密著性係為佳。故而，當基底膜為Co膜的情況時，加熱處理溫度係為350℃以下，更理想係為300℃以下。下限溫度，從圖4可以推測到，係為250℃。
若藉由本發明，則如同上述一般，可將Co膜與阻障膜之層積膜作為基底膜來使用。作為在Co膜之下而使用之阻障膜，係可使用由Ti、TiN、Ta、TaN、W、WN以及矽化物所選擇之膜，並以被均一地形成於細微之溝渠或是孔中為理想。因此，係以經由在成膜時難以造成非對稱性或是懸伸並可成為均一之膜的ALD法或是CVD法所形成之W、TiN膜為理想，而又以TiN膜為最適當。
在本發明中，基板若是在半導體裝置中所被使用者，則並不被特別限制。
[實施例1]
使用具備有Φ100nm、AR(縱橫比)=5之孔圖案的Φ300mm晶圓，而進行了Cu配線膜之形成。如同在圖6(a)中所模式性展示一般，首先，藉由Cat-ALD法(原料：TiCl4 、成膜溫度：350℃、成膜壓力：數Pa～數10Pa)，而形成了3nm之TiN阻障膜。在ALD-TiN阻障膜之形成後，進行大氣暴露，接著，藉由PVD法(成膜溫度：25℃、成膜壓力：0.5Pa)而形成5nm之Co膜，並再度進行大氣暴露，而後，藉由CVD法(成膜溫度：200℃、成膜壓力：500Pa)而形成100nm之Cu膜。而後，以250℃而進行了1小時之加熱處理。其結果，如同由圖6(b)中所示之SEM照片而可明顯得知一般，在Cu膜中係並不會產生空孔，且在孔之中係無空隙地被CVD-Cu膜作了填埋。
又，當將Cu膜藉由PVD法(成膜溫度：-20℃、成膜壓力：0.5Pa)而形成的情況時，或是將Cu膜形成後之加熱處理以200℃以及300℃而分別進行了1小時的情況時，均與上述相同的，在Cu膜中並不會產生空孔，且在孔之中係無空隙地被CVD-Cu膜作了填埋。
進而，當在上述Co膜形成後，並不進行大氣暴露，而以真空來一貫性地形成了CVD-Cu膜的情況時，亦與上述相同的，在Cu膜中並不會產生空孔，且在孔之中係無空隙地被CVD-Cu膜作了填埋。
[實施例2]
對於Cu膜之形成，除了代替實施例1中之PVD法，而藉由使用有像是Co(CH3 C5 H4 )2 之類的Co原料之CVD法，來在150Pa、270℃之條件下來進行以外，反覆進行了實施例1中所記載之方法。其結果，在將CVD-Co膜作為密著層而使用了的情況時，亦係與實施例1之情況相同的，而展現有良好的填埋特性。
 [產業上之利用可能性]
若藉由本發明，則在半導體裝置製造製程中，藉由將Co膜與阻障膜之層積膜作為基底膜來使用，Cu配線膜與基底膜間之密著性係成為極為良好，並能夠形成不會產生空孔的極為良好之Cu配線膜，而能夠提升耐SM或耐EM之類的配線信賴性，因此，本發明，係可適用在半導體裝置之產業領域中。
101‧‧‧基板
102‧‧‧阻障膜
103‧‧‧PVD-種晶膜
104‧‧‧Cu膜
201‧‧‧基板
202‧‧‧TiN阻障膜
203‧‧‧CVD-Cu膜
[圖1]對於先前技術的情況時之空孔的產生作展示之模式圖，(a)以及(b)，係展示孔上部之懸伸所致的空孔之產生，(c)以及(d)，係展示在孔側面之阻障膜的非對稱性所致之空孔的產生。
[圖2]對先前技術所致之空孔的產生作展示之SEM照片以及其之模式圖。
[圖3]對於藉由先前技術而形成了Cu配線膜的情況時之基板的剖面TEM照片以及EDX分析結果還有膠帶試驗結果作展示的照片，(a-1)以及(a-2)係為剛成膜後的情況，又，(b-1)以及(b-2)係為在成膜後進行了加熱處理的情況。
[圖4]對於藉由本發明而形成了Cu配線膜的情況時之基板的剖面TEM照片以及膠帶試驗結果作展示的照片，(a-1)以及(a-2)係為剛成膜後的情況，又，(b-1)以及(b-2)係為在成膜後進行了加熱處理的情況。
〔圖5〕當藉由先前技術以及本發明而形成了Cu配線膜的情況時之基板表面的SEM照片，(a-1)~(a-4)係為先前技術所致之情況，又，(b-1)~(b-4)係為本發明所致之情況。
〔圖6〕對於藉由實施例1而在晶圓上形成了Cu配線膜的情況之晶圓剖面作展示的圖，(a)係為模式性之晶圓剖面圖，(b)係為其之SEM照片。

Claims (5)

  1. 一種Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成由Ti、TiN、Ta、TaN、W、WN以及矽化物(silicide)所選擇之阻障膜，而後，於其上作為密著層而形成PVD-Co金屬膜，並將於表面上被形成有此Co膜之孔或是溝渠內，藉由CVD-Cu膜或是PVD-Cu膜來作填埋，之後，藉由250~350℃之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
  2. 一種Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成由Ti、TiN、Ta、TaN、W、WN以及矽化物(silicide)所選擇之阻障膜，而後，於其上作為密著層而形成PVD-Co金屬膜，並在此Co膜上，作為種晶膜而形成CVD-Cu膜或是PVD-Cu膜，接著，將於表面上被形成有該種晶膜之孔或是溝渠內，藉由電鍍法來以Cu膜而作填埋，之後，藉由250~350℃之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
  3. 如申請專利範圍第1項或第2項所記載之Cu配線膜之形成方法，其中，前述阻障膜，係為W膜或是TiN膜。
  4. 一種Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成W阻障膜或是TiN阻障膜，而後，進行大氣暴露，並接著在W阻障膜或是TiN阻障膜上，作為密著層而形成PVD-Co金屬膜，之後，進 行大氣暴露或是並不進行大氣暴露地，而將於表面上被形成有此Co膜之孔或是溝渠內，藉由CVD-Cu膜或是PVD-Cu膜來作填埋，之後，藉由250~350℃之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
  5. 一種Cu配線膜之形成方法，其特徵為：係在被形成有孔或是溝渠之基板上，形成W阻障膜或是TiN阻障膜，而後，進行大氣暴露，並接著在W阻障膜或是TiN阻障膜上，作為密著層而形成PVD-Co金屬膜，之後，進行大氣暴露或是並不進行大氣暴露地，在此Co膜上作為種晶膜而形成CVD-Cu膜或是PVD-Cu膜，並接著將於表面上被形成有該種晶膜之孔或是溝渠內，藉由電鍍法來以Cu膜作填埋，之後，藉由250~350℃之溫度，來進行加熱處理，藉由此，而形成Cu配線膜。
TW098124087A 2008-07-18 2009-07-16 Formation method of Cu wiring film TWI445086B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008187816 2008-07-18

Publications (2)

Publication Number Publication Date
TW201007843A TW201007843A (en) 2010-02-16
TWI445086B true TWI445086B (zh) 2014-07-11

Family

ID=41550393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124087A TWI445086B (zh) 2008-07-18 2009-07-16 Formation method of Cu wiring film

Country Status (5)

Country Link
US (1) US8476161B2 (zh)
JP (1) JP5377489B2 (zh)
KR (1) KR20100123766A (zh)
TW (1) TWI445086B (zh)
WO (1) WO2010007991A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752320B (zh) * 2013-12-27 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112885776A (zh) * 2019-11-29 2021-06-01 广东汉岂工业技术研发有限公司 一种半导体器件及其制程方法
CN112201618A (zh) * 2020-09-30 2021-01-08 上海华力集成电路制造有限公司 一种优化衬垫层质量的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891269B1 (en) * 1995-07-05 2005-05-10 Fujitsu Limited Embedded electroconductive layer structure
US6399512B1 (en) 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP3654354B2 (ja) 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
KR100543458B1 (ko) * 2003-06-03 2006-01-20 삼성전자주식회사 반도체 장치의 도전성 구조체 형성 방법
JP2006093357A (ja) * 2004-09-22 2006-04-06 Ebara Corp 半導体装置及びその製造方法、並びに処理液
JP2007123853A (ja) 2005-09-28 2007-05-17 Ebara Corp 層形成方法、層形成装置、基材処理装置、配線形成方法、および基板の配線構造
KR20080101893A (ko) 2006-02-08 2008-11-21 제이에스알 가부시끼가이샤 금속막의 형성 방법
US20070210448A1 (en) 2006-03-10 2007-09-13 International Business Machines Corporation Electroless cobalt-containing liner for middle-of-the-line (mol) applications
JP2008098449A (ja) 2006-10-12 2008-04-24 Ebara Corp 基板処理装置及び基板処理方法
US7704879B2 (en) * 2007-09-27 2010-04-27 Tokyo Electron Limited Method of forming low-resistivity recessed features in copper metallization
US8133555B2 (en) * 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex

Also Published As

Publication number Publication date
JPWO2010007991A1 (ja) 2012-01-05
KR20100123766A (ko) 2010-11-24
US20110104890A1 (en) 2011-05-05
WO2010007991A1 (ja) 2010-01-21
JP5377489B2 (ja) 2013-12-25
US8476161B2 (en) 2013-07-02
TW201007843A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
TWI721061B (zh) 用於積體電路中之小及大特徵的鈷或鎳及銅整合
US9704717B2 (en) Electrochemical plating methods
JP3974284B2 (ja) 半導体装置の製造方法
TW201636459A (zh) 形成鈷或鎳互連件的方法
TWI670796B (zh) 在促進擴散環境中於過大氣壓力處理之接縫癒合方法
WO2011027834A1 (ja) Ｃｏ膜の形成方法及びＣｕ配線膜の形成方法
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
TWI298510B (en) Semiconductor device and method for manufacturing same
WO2008084867A1 (ja) 半導体装置及びその製造方法
JPH11135504A (ja) 半導体装置の製造方法
JP2002075995A (ja) 半導体装置及びその製造方法
TWI242837B (en) Semiconductor device and method of manufacturing the same
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2015177006A (ja) 半導体装置及びその製造方法
JPH07283219A (ja) 半導体装置および半導体装置の製造方法および半導体装 置の製造装置
TWI513378B (zh) 改善窄銅填孔之導電性的方法及結構
TWI445086B (zh) Formation method of Cu wiring film
JP2007180496A (ja) 金属シード層の製造方法
JP2007180408A (ja) 半導体装置およびその製造方法
JP2006100698A (ja) 半導体装置の製造方法
JP2004319834A (ja) 半導体装置およびその製造方法
TW201017821A (en) Structure to facilitate plating into high aspect ratio vias
TW201504483A (zh) 具有高薄片電阻之工件上的電化學沉積
JP2006165115A (ja) 半導体装置
JP2000208517A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees