TWI441317B - 形成於半導電基板上之垂直電容器 - Google Patents

形成於半導電基板上之垂直電容器 Download PDF

Info

Publication number
TWI441317B
TWI441317B TW100127252A TW100127252A TWI441317B TW I441317 B TWI441317 B TW I441317B TW 100127252 A TW100127252 A TW 100127252A TW 100127252 A TW100127252 A TW 100127252A TW I441317 B TWI441317 B TW I441317B
Authority
TW
Taiwan
Prior art keywords
conductive plates
substrate
semiconductor device
conductive
interdigitated
Prior art date
Application number
TW100127252A
Other languages
English (en)
Other versions
TW201209995A (en
Inventor
David M Smith
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of TW201209995A publication Critical patent/TW201209995A/zh
Application granted granted Critical
Publication of TWI441317B publication Critical patent/TWI441317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

形成於半導電基板上之垂直電容器
本發明配置係關於被動元件，且更特定言之，係關於形成於半導電基板上之電容器。
存在此項技術中已知用於電子電路中之各種被動電子組件。此等被動電子組件包含(但不限於)電阻器、電感器及電容器。電容器通常由藉由一非導電層分隔之一對或多對薄導體板組成。該等導電板均勻地延伸於一區域上方，且通常係由金屬製造。該非導電層係由具有一介電常數ε之一介電材料形成。此等介電材料包含(但不限於)陶瓷材料、玻璃材料、紙質材料、雲母材料(例如，銀雲母)及塑料材料(例如，聚碳酸酯、聚酯、聚苯乙烯、聚丙烯)。
電容器之特徵在於藉由以下數學方程式(1)定義之一電容C：
C =Q/V =Q/[Qd/εA] =εA/d 　(1)
其中C表示電容器之電容。Q表示導電板之面對表面上之電荷比率。V表示導電板之間之電壓。d係導電板之間之距離。A表示「作用面積」，即，藉由兩個(2個)導電板之重疊描述之面積。如從數學方程式(1)瞭解，該電容C隨著面積A而增加且隨著間隔d而降低。而且如從數學方程式(1)瞭解，該電容C在具有由具有一高介電常數ε之介電材料製造之一非導電區域之電容器中係最大。
微機電系統(MEMS)技術當前正用於在半導電基板上形成電容器。此等電容器在本文係稱為「MEMS電容器」。該等MEMS電容器通常具有介於1微米至100微米(即，0.001毫米至0.1毫米)之至少一尺寸。該等MEMS電容器通常包括安置於該半導電基板上之複數個堆疊導電板以平行於該半導電基板之一表面延伸。該等導電板之各者通常具有大致上小於1之一高度對寬度(h/w)比率。如上所述，該電容器之電容C隨著該等導電層之面積A而增加。因此，與值較小的MEMS電容器所佔據之晶粒空間相比，值較大的MEMS電容器佔據該半導電基板上之更多空間。
雖然MEMS電容器之發展已有所改良，但是對MEMS電容器之大小之減小存在一持續要求。因此，需要提供一種與習知MEMS電容器設計相比在晶粒上需要較少基板面之經改良MEMS電容器設計。
本發明之實施例大致上係關於半導體裝置。該等半導體裝置之各者包含具有一第一表面及一相對第二表面之一基板(例如，一半導電基板)。一垂直電容元件係安置於該基板之該第一表面上。一接地平面可安置於該基板之該第二表面上。
該垂直電容元件包括相對於彼此固定之複數個平行導電板。每一導電板橫向於該基板之該第一表面延伸。每一導電板具有大於或等於1之一高度對寬度(h/w)比率。(注意：圖1中展示該等導電板之高度h，且圖2中展示該等導電板之寬度w)。相鄰導電板係彼此相隔一距離D(展示於圖2中)。可在分隔該等相鄰導電板之空間中安置一非導電材料。
根據本發明之態樣，該等導電板形成第一梳子結構及第二梳子結構之相互交叉指狀物。在此方案中，可提供一互連元件以互連至少兩個相互交叉指狀物。而且，可提供沿藉由分隔該等相互交叉指狀物之交叉指形空間所界定之一曲折或彎曲路徑延伸之一非導電材料。該等相互交叉指狀物形成一系列平行導電板，其中每一相鄰對導電板用作一電容器。
本發明之實施例亦係關於用於製造一半導體裝置之方法。該等方法包括提供具有相對第一表面及第二表面之一半導電基板。該等方法亦包括於該基板上形成一垂直電容元件。該垂直電容元件包括複數個平行導電板。每一導電板橫向於該基板之第一表面延伸。每一導電板具有大於或等於1之一高度對寬度(h/w)比率。相鄰導電板係彼此相隔一距離D。該方法進一步包括：互連該等平行導電板之兩個或兩個以上導電板；及/或在分隔該等相鄰導電板之一空間中安置一非導電材料。
參考隨附圖式描述本發明，其中貫穿該等圖式使用相同的參考數字以指定類似或等效元件。該等圖式並未按比例繪製且其等僅經提供以圖解說明本發明。下文參考用於圖解說明之例示性應用描述本發明之若干態樣。應瞭解大量特定細節、關係及方法係經陳述以提供對本發明之一完整瞭解。然而，習知此項技術者將易於認知可在不具備該等特定細節之一或多者之情況下或使用其他方法實踐本發明。在其他例示中，未詳細展示已知結構或操作以避免使本發明變得晦澀。本發明並不受限於經圖解說明之動作或事件之順序，因為一些動作可以不同順序及/或與其他動作或事件同時發生。而且，並非需要全部經圖解說明之動作或事件來實施根據本發明之一方法論。
字詞「例示性)」在本文係用以意味用作一實例、例示或圖解說明。本文中描述為「例示性)」之任意態樣或設計無需被解釋為相較於其他態樣或設計係較佳或有利。而是，字詞例示性之使用旨在以一具體形式呈現概念。如本申請案中所使用，術語「或」旨在意味一包含性「或」而非一排他性「或」。即，除非另有規定或內容有所說明，否則「X使用A或B」旨在意味自然包含性排列之任意者。即，若X使用A；X使用B；或X使用A及B兩者，則在該等前述例示之任意者下滿足「X使用A或B)」。
本發明大致上係關於被動元件，且更特定言之，係關於電容器。該等電容器可包含(但不限於)固定電容器，即，具有相對於彼此固定之靜止導電板之電容器。本發明之電容器可使用於多種電子應用中。此等電子應用包含(但不限於)解耦合應用、濾波應用、調諧應用及一般的電荷儲存應用。
該等電容器可包含(但不限於)形成於一半導電基板上之垂直電容器。該等垂直電容器大致上包括橫向於一半導電基板之一第一表面延伸之兩個或兩個以上平行導電板。此等垂直電容器克服習知水平電容器之各種缺陷。
舉例而言，如本文描述之一垂直電容器與具有相同電容之一習知水平電容器相比需要晶粒上之較少基板面。換言之，本發明之垂直電容器與習知水平電容器相比每一單位面積提供一較高的電容。本發明之減小之基板面需求係至少部分歸因於以下事實：其之垂直導電板具有大於或等於1之一高度對寬度(h/w)比率，即，高度h大於或等於板之寬度w。如從關於圖1至圖2之論述將瞭解到，該等導電板之高度h係沿一水平X軸量測，且該等導電板之寬度w係沿一垂直Z軸量測。相比而言，習知水平電容器之水平導電板通常具有大致上小於1之一高度對寬度(h/w)比率，即，高度h大致上小於板之寬度w。
而且，本文所描述之垂直電容器並不關於可用以形成多板電容器之導電板之數目而有所限制。相比而言，習知水平電容器係限於可在一半導電基板上堆疊以形成多層電容器之金屬層之數目。該等習知水平電容器之金屬層限制係至少部分歸因於金屬層之一退火需求。舉例而言，在一基板上安置一第一或基底金屬層。此後，使該第一或基底金屬層退火(即，使其經受加熱)。一旦完成退火程序，立即在該經退火之第一或基底金屬層上方安置一層介電材料。隨後，在該介電材料上方施加一第二金屬層。為添加另一金屬層至該堆疊，將必須使該第二金屬層退火。第二退火程序涉及對整個基板施加熱量。該第二退火程序(或加熱循環)將消散該介電材料，藉此該等金屬層之間並未留下任何介電質。照此，習知水平電容器係限於可被堆疊之金屬層之數目。相比而言，本發明之垂直電容器並不限於可用以形成被動組件之金屬層之數目。因此，本發明之垂直電容器具有大於該等習知水平電容器之範圍之一範圍。
現在將關於圖1至圖4詳細描述本發明。值得注意的是，下文關於交叉指形(相互交叉)MEMS電容器描述本發明。本發明並不限於此。舉例而言，本發明可與其他類型的電容器結構一起使用。此等其他類型的電容器結構包含(但不限於)僅包含兩個相對板之電容器結構。
現在參考圖1，提供對理解本發明有用之一半導體裝置100之一透視圖。圖2中提供該半導體裝置100之一俯視圖。根據本發明之實施例，該半導體裝置100係一積體電路(IC)半導體裝置。在此方案中，該半導體裝置100係連接至至少一其他半導體裝置(圖1至圖2中未展示)。但是本發明並不限於此。
如圖1至圖2所示，該半導體裝置100包括安置或形成於一半導電基板102之一第一表面118上之一交叉指形(相互交叉)電容器104。該半導體裝置100亦可包含安置或形成於與該半導電基板102之第一表面118相對之一第二基板(圖1至圖2中未展示)上之一接地平面150。該半導電基板102通常係經提供以支撐該電容器104或一IC之其他半導體裝置。該半導電基板102可包括適合用於一特定應用之任意基板材料。舉例而言，該半導電基板102可包含一矽基板。
可使用沈積技術、微影技術、蝕刻技術及/或其他半導體裝置製造技術生產該半導體裝置100。下文將關於圖4描述生產一被動組件裝置(諸如半導體裝置100)之一例示性方法。
再次參考圖1至圖2，該交叉指形(相互交叉)電容器104具有藉由一長度L、寬度W及高度H界定之一近似矩形形狀。值得注意的是，大寫字母標號L、W、H係用以界定該交叉指形(相互交叉)電容器104之幾何尺寸。小寫字母標號l、w、h係用以界定該交叉指形(相互交叉)電容器104之子組件(即，導電板120a、120b、...、120n、121a、121b、...、121n)之幾何尺寸。
如圖1所示，沿水平Y軸自該電容器104之一側表面134之一點至該電容器104之一相對側表面(圖1至圖2中未展示)之一點量測長度L。沿水平X軸自該電容器104之一側表面132上之一點至該電容器104之一相對側表面(圖1至圖2中未展示)之一點量測寬度W。沿垂直Z軸自該電容器104之底部表面(圖1至圖2中未展示)上之一點至該電容器104之一頂部表面130上之一點量測高度H。該電容器104之頂部表面130係與該電容器104之底部表面(圖1至圖2中未展示)相對。該電容器104之底部表面(圖1至圖2中未展示)係鄰近於該半導電基板102之頂部表面118。
該電容器104之交叉指形(相互交叉)結構係藉由安置或形成於該半導電基板102上之經圖案化之導電材料108及介電材料110形成。在本發明之一些實施例中，可在該電容器104與該半導電基板102之間提供一或多個額外的基板層130。該等基板層130可包含(但不限於)一層二氧化矽(「氧化物」)。
如圖1至圖2所示，該導電材料108大致上包圍該介電材料110。該導電材料108可包含(但不限於)金、鎳、鋁、銅、鉻、鈦、鎢、鉑及銀。該介電材料110可包含(但不限於)矽材料及聚合物材料。根據本發明之實施例，該介電材料110具有一相對較高介電常數ε(例如，大於100法拉/米)。
圖案化該導電材料108使得該電容器104包括剛性地附著至一下伏層(例如，基板層102或130)之兩個(2個)相對梳子結構124、126。梳子結構124包括互連元件204及安置或形成於該半導電基板102上之複數個導電板120a、120b、120c、...、120n。梳子結構126包括互連元件206及安置或形成於該半導電基板102上之複數個導電板121a、121b、121c、...、121n。更特定言之，每一梳子結構124、126包括至少一導電板垂直於每一梳子結構124、126延伸之一導電互連元件204、206。每一互連元件204、206具有自其延伸之一各自的導電引線106、202。
該等導電板120a、120b、120c、...、120n、121a、121b、121c、...、121n之各者具有藉由一長度l、寬度w(圖1至圖2中未展示)及高度h界定之一近似矩形形狀。該長度l係沿水平Y軸量測。該寬度w係沿水平X軸量測。該高度h係沿垂直Z軸量測。每一導電板120a、120b、120c、...、120n、121a、121b、121c、...、121n具有大於或等於1之一高度對寬度(h/w)比率，即，該高度h大於或等於板之寬度w。
根據本發明之實施例，該等導電板120a、120b、120c、...、120n、121a、121b、121c、...、121n具有相同矩形形狀、長度l、寬度w(圖1至圖2中未展示)及高度h。然而，本發明並不限於此。舉例而言，在本發明之其他實施例中，該等導電板可具有不同長度l、寬度w(圖1至圖2中未展示)及高度h。
該等導電板120a、120b、120c、...、120n、121a、121b、121c、...、121n係經配置近似垂直於半導電基板102。因此，該等導電板之各者橫向於該半導電基板102之一表面118延伸。該等導電板120a、...、120n係與該等導電板121a、...、121n「相互交叉」，使得每一導電板大致上平行於至少一相鄰導電板且大致上水平對準至少一相鄰導電板。
如圖1至圖2所示，相鄰導電板係經由該介電材料110彼此相隔一特定距離D。根據本發明之實施例，該等導電板之寬度w大於其等之間隔間距D。然而，本發明之實施例並不限於此。可根據任意特定應用選擇該等導電板之尺寸。
該介電材料110係安置於使該等導電板120a、...、120n與導電板121a、...、121n分隔之空間內。換言之，該介電材料110沿藉由分隔該等相互交叉導電板120a、...、120n及121a、...、121n之交叉指形空間界定之一曲折或彎曲路徑延伸。因此，該介電材料110使各自的導電板與其等之相鄰導電板電隔離。舉例而言，導電板120b係經由該介電材料110之部分122b、122c與導電板121a、121b電隔離。類似地，導電板120b係經由該介電材料110之部分122b、122c與導電板121a、121b電隔離。
該等相互交叉導電板組成一系列平行導電板，其中每一相鄰對導電板(及各自經插入之介電部分122a、122b、122c、...、122n)用作一電容器。舉例而言，電容器係藉由導電板120a及121a及導電板121a及120b形成。上文提供之數學方程式(1)給出每一相鄰對導電板之電容。
藉由互連該等導電板120a、...、120n以形成一第一終端210，及互連導電板121a、...、121n以形成一第二終端212而形成一單一電容器104。該等互連元件204、206促進此等互連。因為使用複數個導電板120a、...、120n及121a、...、121n(而非習知的兩個板)，該交叉指形(相互交叉)電容器104具有大致上大於具有相同面積之一習知兩個(2個)板電容器之電容之一電容C。
現在參考圖3，提供一種測繪電容器高度H對類似於上文關於圖1至圖2描述之一交叉指形(或相互交叉)電容器之電容C之一模擬圖表300。如從該圖表300瞭解，該交叉指形(或相互交叉)電容器之電容C隨著其高度H增加而增加。類似地，該交叉指形(或相互交叉)電容器之電容C隨著其高度H降低而降低。本發明之實施例並不限於此。舉例而言，該等導電板可具有根據一特定應用選擇之任意形狀及大小。
應注意本發明之各種實施例可提供具有比當前可用於具有相同電容之習知電容器之額定電壓高之額定電壓之電容器。可僅藉由磨圓該等導電板120a、...、120n及121a、...、121n之角隅250、252，且磨圓該介電材料110之角隅260、262提供本發明之此增加之額定電壓特徵。該等圓形角隅可藉由每一角隅處之一角隅半徑形成。該角隅半徑愈大，每一角隅處之磨圓度愈大。
現在參考圖4，提供用於製造諸如圖1至圖2中展示之對理解本發明有用之一被動元件裝置之一例示性方法400之流程圖。如圖4所示，該方法400開始於步驟402且繼續步驟404。在步驟404中，提供一半導電基板。該半導電基板具有相對的第一側及第二側。該半導電基板可包含(但不限於)矽。接著，執行步驟406，其中在該半導電基板上形成一垂直電容元件。可使用一沈積技術、一微影技術、一蝕刻技術及/或其他半導體裝置製造技術形成該垂直電容元件。
在一些方案中，使用上文列出之半導體裝置製造技術在該半導電基板上形成兩個或兩個以上的平行導電板。每一導電板係經形成以橫向於該半導電基板之第一表面延伸。而且每一導電板係經形成以具有大於或等於1之一高度對寬度(h/w)比率。相鄰導電板係形成於該基板上以彼此相隔一距離D。而且，該等相鄰導電板係經形成以跨該半導體基板之表面橫向相隔。
在其他特定方案中，互連該等導電板之兩個或兩個以上導電板以形成一或多個互連梳子結構。在此等方案中，可經由沈積及/或蝕刻同時形成該等梳子結構。
在於該半導電基板上形成垂直電容元件之後，可執行一可選擇之步驟410。在可選擇之步驟410中，於分隔該等相鄰導電板之一空間中安置一非導電材料。值得注意的是，若選擇該非導電材料為空氣，則將無需執行步驟410。此後，執行步驟412，其中該方法400返回至步驟402或執行其他步驟。
值得注意的是，可使用方法400製造本發明之垂直電容元件。然而，本發明並不限於此。舉例而言，亦可使用類似於或不同於方法400之方法製造該垂直電容元件。舉例而言，在形成該等平行導電板之前可在該半導電基板上形成該非導電材料。
申請人於上文提出呈現為解釋關於本發明之實施例作出之觀察據信為精確之特定理論態樣。然而，在未提出該等理論態樣之情況下可實踐本發明之實施例。而且，該等理論態樣係在申請人並不尋求受限於所提出之理論之理解之情況下提出。
雖然上文已描述本發明之各種實施例，但是應瞭解其等已僅藉由實例提出，且並無限制。在不脫離本發明之精神或範疇之情況下可根據本文之揭示內容對該等所揭示之實施例作出大量改變。舉例而言，本發明之該等各種實施例並不關於本文描述之任意類型的半導電基板或導電材料而有所限制。因此，本發明之寬度及範疇不應受限於上述實施例之任意者。而是，應根據下列申請專利範圍及其等效物定義本發明之範疇。
雖然已關於一或多個實施方案圖解說明並描述本發明，但是在熟習此項技術者閱讀並理解此說明書及隨附圖式之後將想到等效變更及修改。此外，雖然可能已經關於若干實施方案之僅一者揭示本發明之一特定特徵，但是此特徵可與如任意給定或特定應用所需且對該應用有利之其他實施方案之一或多個其他特徵組合。
100．．．半導體裝置
102．．．半導電基板
104．．．交叉指形(相互交叉)電容器
106．．．導電引線
108．．．導電材料
110．．．介電材料
118．．．半導電基板102之第一表面
120a．．．導電板
120b．．．導電板
120c．．．導電板
120n．．．導電板
121a．．．導電板
121b．．．導電板
121c．．．導電板
121n．．．導電板
122a．．．導電板之介電部分
122b．．．導電板之介電部分
122c．．．導電板之介電部分
122d．．．導電板之介電部分
122e．．．導電板之介電部分
122n．．．導電板之介電部分
124．．．梳子結構
126．．．梳子結構
130．．．基板層
132．．．電容器104之側表面
134．．．電容器104之側表面
150．．．接地平面
202．．．導電引線
204．．．互連元件
206．．．互連元件
210．．．第一終端
212．．．第二終端
250．．．角隅
252．．．角隅
260．．．角隅
262．．．角隅
D．．．距離
H．．．高度
h．．．高度
L．．．長度
l．．．長度
W．．．寬度
w．．．寬度
圖1係對理解本發明有用之一例示性半導體裝置之一透視圖。
圖2係圖1中所示之對理解本發明有用之半導體裝置之一俯視圖。
圖3係測繪對理解本發明有用之一電容器之高度H對電容C之一模擬圖表。
圖4係用於製造諸如圖1至圖2中所示之對理解本發明有用之一半導體裝置之一例示性方法之一流程圖。
100．．．半導體裝置
102．．．半導電基板
104．．．交叉指形(相互交叉)電容器
106．．．導電引線
108．．．導電材料
110．．．介電材料
118．．．半導電基板102之第一表面
120a．．．導電板
120b．．．導電板
122a．．．導電板之介電部分
124．．．梳子結構
126．．．梳子結構
130．．．基板層
132．．．電容器104之側表面
134．．．電容器104之側表面
150．．．接地平面
H．．．高度
h．．．高度
L．．．長度
W．．．寬度

Claims (12)

  1. 一種半導體裝置，其包括：具有一第一表面及一相對第二表面之一基板；安置於該基板之該第一表面上之一垂直電容元件，該垂直電容元件包括複數個平行導電板，該複數個平行導電板之每一者係附著於該基板之該第一表面且在位置上相對於彼此固定，該等平行導電板橫向於該基板之該第一表面延伸並具有大於或等於1之一高度對寬度(h/w)比率，該複數個導電板之相鄰導電板係彼此相隔一距離D；互連該複數個平行導電板之至少二者之一互連元件；其中該複數個平行導電板包含第一梳子結構及第二梳子結構之若干相互交叉指狀物，其自該第一表面橫向地突出。
  2. 如請求項1之半導體裝置，其中該半導體裝置係一積體電路半導體裝置。
  3. 如請求項1之半導體裝置，其中該基板係一半導電基板。
  4. 如請求項1之半導體裝置，其進一步包括安置於該基板之該第二表面上之一接地平面。
  5. 如請求項1之半導體裝置，其中該等導電板中之一第一者之一高度在該橫向地突出之方向上係不同於該等導電板中之一第二者之一高度。
  6. 如請求項1之半導體裝置，其中沿著分隔該等相互交叉 指狀物之交叉指形空間所界定之一曲折路徑充滿非導電之空氣。
  7. 如請求項1之半導體裝置，其中該等相互交叉指狀物包含在對立於該互連元件之位置處之圓形角隅部分。
  8. 一種半導體裝置，其包括：具有第一表面及第二相對表面之一基板；安置於該基板之該第一表面上之一交叉指形電容元件，該交叉指形電容元件包括：複數個相互交叉導電板，該等相互交叉導電板係附著於該基板之該第一表面且在位置上相對於彼此固定，該等相互交叉導電板之各者橫向於該基板之該第一表面延伸且具有大於或等於1之一高度對寬度(h/w)比率；及互連該複數個相互交叉導電板之至少二者之至少一互連元件；其中該複數個相互交叉導電板係平行設置以形成第一梳子結構及第二梳子結構，該第一梳子結構及該第二梳子結構自該第一表面橫向地突出，且其中相互交叉指狀物包含位在對立於該互連元件之位置處之圓形角隅部分。
  9. 如請求項8之半導體裝置，其中該半導體裝置係一積體電路半導體裝置。
  10. 如請求項8之半導體裝置，其中該基板係一半導體基板。
  11. 如請求項8之半導體裝置，其中該交叉指形電容元件係一微機電系統電容器。
  12. 一種用於製造一半導體裝置之方法，該方法包括：提供具有相對之第一表面及第二表面之一半導電基板；於該半導電基板上形成一垂直電容元件，該垂直電容元件包括複數個平行導電板，該複數個平行導電板係附著於該基板之該第一表面且在位置上相對於彼此固定，該等平行導電板之各者橫向於該基板之該第一表面延伸且具有大於或等於1之一高度對寬度(h/w)比率，該複數個導電板之相鄰導電板係彼此相隔一距離D；形成互連該複數個平行導電板之至少二者之一互連元件；其中該複數個平行導電板形成第一梳子結構及第二梳子結構之若干相互交叉指狀物，其自該第一表面橫向地突出，且其中該等導電板中之一第一者之一高度在該橫向地突出之方向上係不同於該等導電板中之一第二者之一高度。
TW100127252A 2010-08-04 2011-08-01 形成於半導電基板上之垂直電容器 TWI441317B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/850,400 US8304855B2 (en) 2010-08-04 2010-08-04 Vertical capacitors formed on semiconducting substrates

Publications (2)

Publication Number Publication Date
TW201209995A TW201209995A (en) 2012-03-01
TWI441317B true TWI441317B (zh) 2014-06-11

Family

ID=44584634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127252A TWI441317B (zh) 2010-08-04 2011-08-01 形成於半導電基板上之垂直電容器

Country Status (8)

Country Link
US (1) US8304855B2 (zh)
EP (1) EP2601674B1 (zh)
JP (1) JP2013538448A (zh)
KR (1) KR101494980B1 (zh)
CN (1) CN103053009B (zh)
CA (1) CA2806689A1 (zh)
TW (1) TWI441317B (zh)
WO (1) WO2012018701A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142548B2 (en) 2012-09-04 2015-09-22 Qualcomm Incorporated FinFET compatible capacitor circuit
US11276684B2 (en) * 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833437A (en) 1986-07-21 1989-05-23 Williamson Windings Inc. Magnetic core inductor
US5206621A (en) 1990-07-02 1993-04-27 General Electric Company Barrel-wound conductive film transformer
US6111545A (en) 1992-01-23 2000-08-29 Nokia Mobile Phones, Ltd. Antenna
US5410289A (en) 1993-10-12 1995-04-25 Delta Star Electric, Inc. Electromagnet
JP2000223928A (ja) 1999-01-28 2000-08-11 Smk Corp アンテナ装置
US6163300A (en) 1997-08-07 2000-12-19 Tokin Corporation Multi-band antenna suitable for use in a mobile radio device
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US5949383A (en) 1997-10-20 1999-09-07 Ericsson Inc. Compact antenna structures including baluns
US6094335A (en) * 1998-10-09 2000-07-25 Advanced Micro Devices, Inc. Vertical parallel plate capacitor
US6356244B1 (en) 1999-03-30 2002-03-12 Ngk Insulators, Ltd. Antenna device
US6714113B1 (en) 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
US6524926B1 (en) * 2000-11-27 2003-02-25 Lsi Logic Corporation Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
US6337663B1 (en) 2001-01-02 2002-01-08 Auden Techno Corp. Built-in dual frequency antenna
US6664026B2 (en) 2001-03-22 2003-12-16 International Business Machines Corporation Method of manufacturing high aspect ratio photolithographic features
EP1258945A3 (en) 2001-05-16 2003-11-05 The Furukawa Electric Co., Ltd. Line-shaped antenna
KR100469248B1 (ko) 2001-12-24 2005-02-02 엘지전자 주식회사 무선통신 모듈용 마이크로 인덕터
DE60332007D1 (de) 2002-02-26 2010-05-20 Univ Michigan Tungen auf mems-basis und lc-tankvorrichtung zur verwendung darin
US6756708B2 (en) 2002-08-29 2004-06-29 Harris Corporation Electronic circuit incorporating a micro-electromechanical energy storage device
US6856003B2 (en) 2002-09-05 2005-02-15 Industrial Technology Research Institute Microelectronic 3-D solenoid of circular cross-section and method for fabrication
JP4948756B2 (ja) 2003-09-30 2012-06-06 アギア システムズ インコーポレーテッド 集積回路内に形成されたインダクタ及びその製造方法
JP2005150329A (ja) 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
JP4477345B2 (ja) 2003-11-28 2010-06-09 Ｔｄｋ株式会社 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
US7035083B2 (en) 2004-03-19 2006-04-25 Taiwan Semiconductor Manufacturing Co Ltd Interdigitated capacitor and method for fabrication thereof
US7202821B2 (en) 2004-06-18 2007-04-10 Matsushita Electric Industrial Co., Ltd. Antenna
EP2445107B1 (en) 2004-12-09 2019-02-20 Wispry, Inc. Pole-zero elements and related systems and methods
KR100672673B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
EP1764866A1 (en) 2005-09-15 2007-03-21 Infineon Tehnologies AG Miniaturized integrated monopole antenna
US7509870B2 (en) 2005-10-26 2009-03-31 Orthodata Technologies Llc MEMS capacitive bending and axial strain sensor
US7477123B2 (en) 2005-11-21 2009-01-13 Agilent Technologies, Inc. Planar inductor using liquid metal MEMS technology
TW200803038A (en) 2006-06-23 2008-01-01 Wistron Neweb Corp A flat mini type digital television antenna
US7782594B2 (en) 2006-08-18 2010-08-24 Imec MEMS variable capacitor and method for producing the same
US7671515B2 (en) 2006-11-07 2010-03-02 Robert Bosch, Gmbh Microelectromechanical devices and fabrication methods
US9177908B2 (en) * 2007-04-30 2015-11-03 Taiwan Semiconductor Manufacturing Company, Limited Stacked semiconductor capacitor structure
US20100090308A1 (en) * 2008-10-10 2010-04-15 Charu Sardana Metal-oxide-metal capacitors with bar vias

Also Published As

Publication number Publication date
EP2601674A1 (en) 2013-06-12
CN103053009A (zh) 2013-04-17
EP2601674B1 (en) 2019-04-17
TW201209995A (en) 2012-03-01
CA2806689A1 (en) 2012-02-09
US20120032302A1 (en) 2012-02-09
US8304855B2 (en) 2012-11-06
CN103053009B (zh) 2016-01-06
KR101494980B1 (ko) 2015-02-23
JP2013538448A (ja) 2013-10-10
KR20130041978A (ko) 2013-04-25
WO2012018701A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
TWI249755B (en) Multilayered chip capacitor
JP4777668B2 (ja) Ｍｉｍ型容量素子
JP4893112B2 (ja) 高周波回路コンポーネント
US20070069274A1 (en) Varactor design using area to perimeter ratio for improved tuning range
WO2007075223A1 (en) Three-dimensional integrated capacitance structure
US20040031982A1 (en) Interdigitated integrated circuit capacitor
TWI759135B (zh) 半導體元件及形成半導體元件的方法
US7135366B2 (en) Method for fabricating a lateral metal-insulator-metal capacitor
US20070241425A1 (en) Three-dimensional capacitor structure
EP1588501A2 (en) Shielded energy conditioner
TWI441317B (zh) 形成於半導電基板上之垂直電容器
US20130271251A1 (en) Substrate-Less Electronic Component
US20040246654A1 (en) Variable capacitor having a rigidity-increasing feature and method for forming same
Tseng et al. Increased multilayer fabrication and RF characterization of a high-density stacked MIM capacitor based on selective etching
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
JP7421880B2 (ja) トレンチキャパシタ
EP3886162A1 (en) Contact structures in rc-network components
JP5942471B2 (ja) 半導体装置
KR101846388B1 (ko) 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
KR20100059276A (ko) Ｐｉｐ 커패시터 제조 방법
EP3886163A1 (en) Contact structures in rc-network components
CN110993277B (zh) 无源元件、电子设备和其制造方法
CN106601723B (zh) 一种半导体mim电容结构的制作方法及其结构
JP2005340536A (ja) 可変容量コンデンサ