CN103053009B - 形成在半导电衬底上的垂直电容器 - Google Patents

形成在半导电衬底上的垂直电容器 Download PDF

Info

Publication number
CN103053009B
CN103053009B CN201180038330.4A CN201180038330A CN103053009B CN 103053009 B CN103053009 B CN 103053009B CN 201180038330 A CN201180038330 A CN 201180038330A CN 103053009 B CN103053009 B CN 103053009B
Authority
CN
China
Prior art keywords
substrate
capacitor
conductive plates
multiple parallel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180038330.4A
Other languages
English (en)
Other versions
CN103053009A (zh
Inventor
大卫·M·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
L3 Hershey Technology Co
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of CN103053009A publication Critical patent/CN103053009A/zh
Application granted granted Critical
Publication of CN103053009B publication Critical patent/CN103053009B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明揭示半导体装置(100)及其制造方法。所述半导体装置中的每一者包含具有第一表面(118)及相对的第二表面的衬底(102)。在所述衬底的所述第一表面上安置垂直电容性元件(104)。所述垂直电容性元件包括横向于所述衬底的所述第一表面延伸的多个平行导电板(120a、120b，…)。相邻导电板彼此相隔距离D。介电材料(110)安置在分隔所述相邻导电板的空间中。所述导电板中的每一者具有大于或等于1的高度对宽度h/w比率。

Description

形成在半导电衬底上的垂直电容器
技术领域
本申请案涉及无源组件，且更特定来说，涉及形成在半导电衬底上的电容器。
背景技术
存在此项技术中已知用于电子电路中的各种无源电子组件。此些无源电子组件包含(但不限于)电阻器、电感器及电容器。电容器通常由通过非导电层分隔的一对或一对以上薄导体板组成。所述导电板均匀地在区域上方延伸，且通常是由金属制造。所述非导电层是由具有介电常数ε的介电材料形成。此些介电材料包含(但不限于)陶瓷材料、玻璃材料、纸质材料、云母材料(例如，银云母)及塑料材料(例如，聚碳酸酯、聚酯、聚苯乙烯及聚丙烯)。
电容器的特征在于通过以下数学方程式(1)定义的电容C。
C=Q/V=Q/[Qd/εA]=εA/d(1)
其中C表示电容器的电容。Q表示导电板的相向表面上的电荷比率。V表示导电板之间的电压。d是导电板之间的距离。A表示“作用面积”，即，通过两个(2个)导电板的重叠描述的面积。如从数学方程式(1)了解，电容C随着面积A而增加且随着间隔d而降低。而且如从数学方程式(1)了解，电容C在具有由具有高介电常数ε的介电材料制造的非导电区域的电容器中是最大。
微机电系统(MEMS)技术当前正用于在半导电衬底上形成电容器。此些电容器在本文称为“MEMS电容器”。所述MEMS电容器通常具有介于1微米到100微米(即，0.001um到0.1um)之间的至少一个尺寸。所述MEMS电容器通常包括安置在所述半导电衬底上以与所述半导电衬底的表面水平地延伸的多个堆叠导电板。所述导电板中的每一者通常具有大致上小于一(1)的高度对宽度(h/w)比率。如上所述，所述电容器的电容C与所述导电层的面积A一起增加。因此，与值较小的MEMS电容器所占据的裸片空间相比，值较大的MEMS电容器占据半导电衬底上的更多空间。
虽然MEMS电容器的发展已有所改进，但是对MEMS电容器的大小的减小存在着持续要求。因此，需要提供一种与常规MEMS电容器设计相比在裸片上需要较少不动产的经改进的MEMS电容器设计。
发明内容
本发明的实施例大致上涉及半导体装置。所述半导体装置中的每一者包括具有第一表面及相对的第二表面的衬底(例如，半导电衬底)。垂直电容性元件安置在所述衬底的所述第一表面上。接地平面可安置在所述衬底的所述第二表面上。
所述垂直电容性元件包括相对于彼此固定的多个平行导电板。每一导电板横向于所述衬底的所述第一表面延伸。每一导电板具有大于或等于一(1)的高度对宽度(h/w)比率。(注意：图1中展示所述导电板的高度h，且图2中展示导电板的宽度w)。相邻导电板彼此相隔距离D(展示在图2中)。可在分隔所述相邻导电板的空间中安置非导电材料。
根据本发明的方面，导电板形成第一梳子结构与第二梳子结构的相互交叉指状物。在此情形中，可提供互连元件以互连至少两个相互交叉指状物。而且，可提供沿通过分隔所述相互交叉指状物的交叉指型空间所界定的曲折或弯曲路径延伸的非导电材料。所述相互交叉指状物形成一系列平行导电板，其中每一相邻对导电板用作电容器。
本发明的实施例还涉及用于制造半导体装置的方法。所述方法包括提供具有相对的第一表面及第二表面的半导电衬底。所述方法还包括在所述衬底上形成垂直电容性元件。所述垂直电容性元件包括多个平行导电板。每一导电板横向于所述衬底的第一表面延伸。每一导电板具有大于或等于1的高度对宽度(h/w)比率。相邻导电板彼此相隔距离D。所述方法进一步包括：互连所述平行导电板中的两者或两者以上；及/或在分隔所述相邻导电板的空间中安置非导电材料。
简要附图说明
图1是对理解本发明有用的示范性半导体装置的透视图。
图2是图1中所示的对理解本发明有用的半导体装置的俯视图。
图3是绘制对理解本发明有用的电容器的高度H对电容C的仿真图表。
图4是用于制造例如图1到2中所示的对理解本发明有用的半导体装置的示范性方法的流程图。
具体实施方式
参考附图描述本发明，其中贯穿所述图式使用相同的参考数字以指定类似或等效元件。所述图式并未按比例绘制且其仅经提供以图解说明本发明。下文参考用于图解说明的实例应用描述本发明的若干方面。应了解，大量特定细节、关系及方法经陈述以提供对本发明的完整了解。然而，所属领域的技术人员将易于认识到，可在不具备所述特定细节中的一者或一者以上的情况下实践本发明或使用其它方法实践本发明。在其它例子中，未详细展示众所周知的结构或操作以避免使本发明变得含糊不清。本发明并不受经图解说明的动作或事件的次序限制，因为一些动作可以不同次序发生及/或与其它动作或事件同时发生。而且，并非需要所有经图解说明的动作或事件来实施根据本发明的方法。
词“示范性”在本文是用以指用作实例、例子或图解说明。本文中描述为“示范性”的任何方面或设计无需被解释为比其它方面或设计优选或有利。而是，词示范性的使用旨在以具体形式呈现概念。如本申请案中所使用，术语“或”旨在指包含性“或”而非排他性“或”。即，除非另有规定或上下文清楚指出，否则“X使用A或B”旨在指自然包含性排列中的任一者。即，如果X使用A；X使用B；或X使用A及B两者，那么在前述例子中的任一者下满足“X使用A或B”。
本发明大致涉及无源元件，且更特定来说，涉及电容器。所述电容器可包含(但不限于)固定电容器，即，具有相对于彼此固定的静止导电板的电容器。本发明的电容器可用于多种电子应用中。此些电子应用包含(但不限于)解耦合应用、滤波应用、调谐应用及一般的电荷存储应用。
所述电容器可包含(但不限于)在半导电衬底上形成的垂直电容器。所述垂直电容器大致包括横向于半导电衬底的第一表面延伸的两个或两个以上平行导电板。此些垂直电容器克服常规水平电容器的各种缺陷。
举例来说，如本文描述的垂直电容器与具有相同电容的常规水平电容器相比需要裸片上的较少不动产。换句话说，本发明的垂直电容器与常规水平电容器相比每单位面积提供较高的电容。本发明的减小的不动产需求至少部分归因于以下事实：其垂直导电板具有大于或等于1的高度对宽度(h/w)比率，即，高度h大于或等于板的宽度w。如从关于图1到2的论述将了解到，导电板的高度h是沿水平X轴测量的，且导电板的宽度w是沿垂直Z轴测量的。相比来说，常规水平电容器的水平导电板通常具有大致小于一(1)的高度对宽度(h/w)比率，即，高度h大致小于板的宽度w。
而且，本文所描述的垂直电容器并在可用以形成多板电容器的导电板的数目方面有所限制。相比来说，常规水平电容器受限于可在半导电衬底上堆叠以形成多层电容器的金属层的数目。所述常规水平电容器的金属层限制至少部分归因于金属层的退火需求。举例来说，在衬底上安置第一或基底金属层。此后，使第一或基底金属层退火(即，经受加热)。在完成退火过程后，立即在所述经退火的第一或基底金属层上方安置介电材料层。随后，在所述介电材料上方施加第二金属层。为添加另一金属层到所述堆叠，将必须使所述第二金属层退火。所述第二退火过程涉及对整个衬底施加热量。所述第二退火过程(或加热循环)将消耗所述介电材料，由此所述金属层之间并未留下任何电介质。因此，常规水平电容器受限于可堆叠的金属层的数目。相比来说，本发明的垂直电容器并不限于可用以形成无源组件的金属层的数目。因此，本发明的垂直电容器具有比所述常规水平电容器的电容范围大的电容范围。
现在将关于图1到4详细描述本发明。值得注意的是，下文关于交叉指型(或相互交叉)MEMS电容器描述本发明。本发明在此方面不受限制。举例来说，本发明可与其它类型的电容器结构一起使用。此些其它类型的电容器结构包含(但不限于)仅包含两个相对板的电容器结构。
现在参考图1，提供对理解本发明有用的半导体装置100的透视图。图2中提供半导体装置100的俯视图。根据本发明的实施例，半导体装置100是集成电路(IC)半导体装置。在此情形中，半导体装置100连接到至少一个其它半导体装置(图1到2中未展示)。本发明仍在此方面不受限制。
如图1到2所示，半导体装置100包括安置或形成在半导电衬底102的第一表面118上的交叉指型(或相互交叉)电容器104。半导体装置100还可包含安置或形成在与半导电衬底102的第一表面118相对的第二表面(图1到2中未展示)上的接地平面150。半导电衬底102通常经提供以支撑电容器104及/或IC的其它半导体装置。半导电衬底102可包括适合用于特定应用的任何衬底材料。举例来说，半导电衬底102可包含硅衬底。
可使用沉积技术、光刻技术、蚀刻技术及/或其它半导体装置制造技术生产半导体装置100。下文将关于图4描述生产无源组件装置(例如半导体装置100)的示范性方法。
再次参考图1到2，交叉指型(或相互交叉)电容器104具有通过长度L、宽度W及高度H界定的近似矩形形状。值得注意的是，大写字母标号L、W、H用以界定交叉指型(或相互交叉)电容器104的几何尺寸。小写字母标号l、w、h是用以界定交叉指型(或相互交叉)电容器104的子组件(即，导电板120a、120b、…、120n、121a、121b、…、121n)的几何尺寸。
如图1所示，沿水平Y轴从电容器104的侧表面134的一点到电容器104的相对侧表面(图1到2中未展示)的一点测量长度L。沿水平X轴从电容器104的侧表面132上的一点到电容器104的相对侧表面(图1到2中未展示)上的一点测量宽度W。沿垂直Z轴从电容器104的底部表面(图1到2中未展示)上的一点到电容器104的顶部表面130上的一点测量高度H。电容器104的顶部表面130与电容器104的底部表面(图1到2中未展示)相对。电容器104的底部表面(图1到2中未展示)邻近于半导电衬底102的顶部表面118。
电容器104的交叉指型(或相互交叉)结构是通过安置或形成在半导电衬底102上的经图案化的导电材料108及介电材料110形成。在本发明的一些实施例中，可在电容器104与半导电衬底102之间提供一个或一个以上额外的衬底层130。衬底层130可包含(但不限于)二氧化硅(“氧化物”)层。
如图1到2所示，导电材料108大致包围介电材料110。导电材料108可包含(但不限于)金、镍、铝、铜、铬、钛、钨、铂及银。介电材料110可包含(但不限于)硅材料及聚合物材料。根据本发明的实施例，介电材料110具有相对高的介电常数ε(例如，大于100法拉/米)。
导电材料108经图案化以使得电容器104包括刚性地附着到下伏层(例如，衬底层102或130)的两个(2个)相对梳子结构124、126。梳子结构124包括互连元件204及安置或形成在半导电衬底102上的多个导电板120a、120b、120c、…、120n。梳子结构126包括互连元件206及安置或形成在半导电衬底102上的多个导电板121a、121b、121c、…、121n。更特定来说，每一梳子结构124、126包括导电互连元件204、206，其中至少一个导电板垂直于导电互连元件204、206而延伸。每一互连元件204、206具有从其延伸的相应的导电引线106、202。
导电板120a、120b、120c、…、120n、121a、121b、121c、…、121n中的每一者具有通过长度l、宽度w(图1到2中未展示)及高度h界定的近似矩形形状。所述长度l是沿水平Y轴测量。所述宽度w是沿水平X轴测量。所述高度h是沿垂直Z轴测量。每一导电板120a、120b、120c、…、120n、121a、121b、121c、…、121n具有大于或等于一(1)的高度对宽度(h/w)比率，即，高度h大于或等于板的宽度w。
根据本发明的实施例，导电板120a、120b、120c、…、120n、121a、121b、121c、…、121n具有相同矩形形状、长度l、宽度w(图1到2中未展示)及高度h。本发明仍在此方面不受限制。举例来说，在本发明的其它实施例中，所述导电板可具有不同长度l、宽度w(图1到2中未展示)及高度h。
导电板120a、120b、120c、…、120n、121a、121b、121c、…、121n经布置成近似垂直于半导电衬底102。因此，所述导电板中的每一者横向于半导电衬底102的表面118延伸。导电板120a、…、120n与导电板121a、…、121n“相互交叉”，使得每一导电板与至少一个相邻导电板大致平行且大致水平对准。
如图1到2所示，相邻导电板经由介电材料110彼此相隔特定距离D。根据本发明的实施例，所述导电板的宽度w大于其间隔距离D。本发明的实施例仍在此方面不受限制。可根据任何特定应用选择所述导电板的尺寸。
介电材料110安置在使导电板120a、…、120n与导电板121a、…、121n分隔的空间内。换句话说，介电材料110沿通过分隔相互交叉导电板120a、…、120n及121a、…、121n的交叉指型空间界定的曲折或弯曲路径延伸。因此，介电材料110使相应的导电板与其相邻导电板电隔离。举例来说，导电板120b经由介电材料110的部分122b、122c与导电板121a、121b电隔离。类似地，导电板120b经由介电材料110的部分122b、122c与导电板121a、121b电隔离。
相互交叉导电板组成一系列平行导电板，其中每一相邻对导电板(及相应的介入的介电部分122a、122b、122c、…、122n)用作电容器。举例来说，电容器是由导电板120a及121a及导电板121a及120b形成。上文提供的数学方程式(1)给出每一相邻对导电板的电容。
通过互连导电板120a、…、120n以形成第一端子210及互连导电板121a、…、121n以形成第二端子212，而形成单一电容器104。互连元件204、206促进这些互连。因为利用了多个导电板120a、…、120n及121a、…、121n(而非常规的两个板)，所以交叉指型(或相互交叉)电容器104具有大致大于具有相同面积的常规两个(2个)板电容器的电容的电容C。
现在参考图3，提供一种绘制电容器高度H对类似于上文关于图1到2描述的交叉指型(或相互交叉)电容器的电容C的仿真图表300。如从图表300了解，交叉指型(或相互交叉)电容器的电容C随着其高度H增加而增加。类似地，交叉指型(或相互交叉)电容器的电容C随着其高度H降低而降低。本发明的实施例在此方面不受限制。举例来说，所述导电板可具有根据特定应用选择的任何形状及大小。
应注意，本发明的各种实施例可提供具有比当前可用于具有相同电容的常规电容器的额定电压高的额定电压的电容器。可简单地通过将导电板120a、…、120n及121a、…、121n的隅角250、252修圆，且将介电材料110的隅角260、262修圆来提供本发明的此增加的额定电压特征。所述圆形隅角可通过每一隅角处的隅角半径形成。所述隅角半径越大，每一隅角处的圆度越大。
现在参考图4，提供用于制造例如图1到2中展示的对理解本发明有用的无源元件装置的示范性方法400的流程图。如图4所示，方法400以步骤402开始且以步骤404继续。在步骤404中，提供半导电衬底。所述半导电衬底具有相对的第一侧及第二侧。所述半导电衬底可包含(但不限于)硅。接着，执行步骤406，其中在所述半导电衬底上形成垂直电容性元件。可使用沉积技术、光刻技术、蚀刻技术及/或其它半导体装置制造技术形成所述垂直电容性元件。
在一些情形中，使用上文列出的半导体装置制造技术中的一者或一者以上在所述半导电衬底上形成两个或两个以上平行导电板。每一导电板经形成以横向于所述半导电衬底的第一表面延伸。每一导电板还经形成以具有大于或等于1的高度对宽度(h/w)比率。相邻导电板形成在所述衬底上以彼此相隔距离D。而且，相邻导电板是经形成以跨半导体衬底的表面横向相隔开。
在其它特定情形中，互连导电板中的两者或两者以上以形成一或一个以上互连梳子结构。在此些情形中，可经由沉积及/或蚀刻同时形成所述梳子结构。
在于所述半导电衬底上形成垂直电容性元件之后，可执行任选的步骤410。在任选的步骤410中，在分隔所述相邻导电板的空间中安置非导电材料。值得注意的是，如果将所述非导电材料选择为空气，那么将无需执行步骤410。此后，执行步骤412，其中方法400返回到步骤402或执行其它步骤。
值得注意的是，可使用方法400制造本发明的垂直电容性元件。然而，本发明在此方面不受限制。举例来说，也可使用类似于或不同于方法400的方法制造所述垂直电容性元件。举例来说，在形成平行导电板之前可在半导电衬底上形成非导电材料。
申请人在上文呈现据信为准确的特定理论方面，所述方面看似解释了关于本发明的实施例作出的观察。然而，在未呈现所述理论方面的情况下可实践本发明的实施例。而且，所述理论方面是在申请人不希望受限于所呈现的理论的理解的情况下呈现的。
虽然上文已描述本发明的各种实施例，但是应了解，其已仅通过实例呈现，且并无限制。在不脱离本发明的精神或范围的情况下可根据本文的揭示内容对所揭示的实施例作出大量改变。举例来说，本发明的各种实施例并不在本文描述的任何特定类型的半导电衬底或导电材料方面受到限制。因此，本发明的广度及泛为不应受上述实施例中的任一者限制。而是，应根据所附权利要求书及其效物界定本发明的范围。

Claims (6)

1.一种半导体装置，其包括：
衬底，其具有第一表面及相对的第二表面；
垂直电容性元件，其安置在所述衬底的所述第一表面上，所述垂直电容性元件包括各自附着于所述衬底的所述第一表面且在位置上相对于彼此固定的多个平行导电板，所述多个平行导电板各自横向于所述衬底的所述第一表面延伸并具有大于或等于1的高度对宽度h/w比率，所述多个平行导电板的相邻导电板彼此相隔距离D；
互连元件，其互连所述多个平行导电板中的至少两者；
其中所述多个平行导电板包括第一梳子结构与第二梳子结构的相互交叉指状物，所述第一梳子结构及所述第二梳子结构从所述第一表面横向突出。
2.根据权利要求1所述的半导体装置，其中所述半导体装置是集成电路半导体装置。
3.根据权利要求1所述的半导体装置，其中所述衬底是半导电衬底。
4.根据权利要求1所述的半导体装置，其进一步包括安置在所述衬底的所述第二表面上的接地平面。
5.一种半导体装置，其包括：
衬底，其具有第一表面及相对的第二表面；
交叉指型电容性元件，其安置在所述衬底的所述第一表面上，所述交叉指型电容性元件包括：
多个相互交叉的导电板，其附着于所述衬底的所述第一表面且在位置上相对于彼此固定，所述多个相互交叉的导电板各自横向于所述衬底的所述第一表面延伸且具有大于或等于1的高度对宽度h/w比率；及
至少一个互连元件，其互连所述多个相互交叉的导电板中的至少两个板；
其中所述多个相互交叉的导电板平行排列以形成从所述第一表面横向突出的第一梳子结构及第二梳子结构的相互交叉指状物，且其中所述相互交叉指状物包括与所述互连元件相对的位置处的圆形隅角部分。
6.一种用于制造半导体装置的方法，所述方法包括：
提供具有相对的第一表面及第二表面的半导电衬底；
在所述半导电衬底上形成垂直电容性元件，所述垂直电容性元件包括附着于所述半导电衬底的所述第一表面且在位置上相对于彼此固定的多个平行导电板，所述多个平行导电板各自横向于所述半导电衬底的所述第一表面延伸且具有大于或等于1的高度对宽度h/w比率，所述多个平行导电板的相邻导电板彼此相隔距离D；
形成互连元件，所述互连元件互连所述多个平行导电板中的至少两者；
其中所述多个平行导电板形成第一梳子结构与第二梳子结构的相互交叉指状物，所述第一梳子结构及所述第二梳子结构从所述第一表面横向突出，且其中所述多个平行导电板中的第一者与所述多个平行导电板中的第二者在所述横向突出方向上的高度不同。
CN201180038330.4A 2010-08-04 2011-08-01 形成在半导电衬底上的垂直电容器 Expired - Fee Related CN103053009B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/850,400 US8304855B2 (en) 2010-08-04 2010-08-04 Vertical capacitors formed on semiconducting substrates
US12/850,400 2010-08-04
PCT/US2011/046067 WO2012018701A1 (en) 2010-08-04 2011-08-01 Vertical capacitors formed on semiconducting substrates

Publications (2)

Publication Number Publication Date
CN103053009A CN103053009A (zh) 2013-04-17
CN103053009B true CN103053009B (zh) 2016-01-06

Family

ID=44584634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180038330.4A Expired - Fee Related CN103053009B (zh) 2010-08-04 2011-08-01 形成在半导电衬底上的垂直电容器

Country Status (8)

Country Link
US (1) US8304855B2 (zh)
EP (1) EP2601674B1 (zh)
JP (1) JP2013538448A (zh)
KR (1) KR101494980B1 (zh)
CN (1) CN103053009B (zh)
CA (1) CA2806689A1 (zh)
TW (1) TWI441317B (zh)
WO (1) WO2012018701A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142548B2 (en) 2012-09-04 2015-09-22 Qualcomm Incorporated FinFET compatible capacitor circuit
US11276684B2 (en) * 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094335A (en) * 1998-10-09 2000-07-25 Advanced Micro Devices, Inc. Vertical parallel plate capacitor
US6891219B2 (en) * 2000-11-27 2005-05-10 Lsi Logic Corporation Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
CN101299428A (zh) * 2007-04-30 2008-11-05 台湾积体电路制造股份有限公司 集成电路的电容器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833437A (en) 1986-07-21 1989-05-23 Williamson Windings Inc. Magnetic core inductor
US5206621A (en) 1990-07-02 1993-04-27 General Electric Company Barrel-wound conductive film transformer
US6111545A (en) 1992-01-23 2000-08-29 Nokia Mobile Phones, Ltd. Antenna
US5410289A (en) 1993-10-12 1995-04-25 Delta Star Electric, Inc. Electromagnet
JP2000223928A (ja) 1999-01-28 2000-08-11 Smk Corp アンテナ装置
US6163300A (en) 1997-08-07 2000-12-19 Tokin Corporation Multi-band antenna suitable for use in a mobile radio device
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US5949383A (en) 1997-10-20 1999-09-07 Ericsson Inc. Compact antenna structures including baluns
US6356244B1 (en) 1999-03-30 2002-03-12 Ngk Insulators, Ltd. Antenna device
US6714113B1 (en) 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
US6337663B1 (en) 2001-01-02 2002-01-08 Auden Techno Corp. Built-in dual frequency antenna
US6664026B2 (en) 2001-03-22 2003-12-16 International Business Machines Corporation Method of manufacturing high aspect ratio photolithographic features
EP1258945A3 (en) 2001-05-16 2003-11-05 The Furukawa Electric Co., Ltd. Line-shaped antenna
KR100469248B1 (ko) 2001-12-24 2005-02-02 엘지전자 주식회사 무선통신 모듈용 마이크로 인덕터
EP1479161B1 (en) 2002-02-26 2010-04-07 The Regents Of The University Of Michigan Mems-based, computer systems, clock generation and oscillator circuits and lc-tank apparatus for use therein
US6756708B2 (en) 2002-08-29 2004-06-29 Harris Corporation Electronic circuit incorporating a micro-electromechanical energy storage device
US6856003B2 (en) 2002-09-05 2005-02-15 Industrial Technology Research Institute Microelectronic 3-D solenoid of circular cross-section and method for fabrication
JP4948756B2 (ja) 2003-09-30 2012-06-06 アギア システムズ インコーポレーテッド 集積回路内に形成されたインダクタ及びその製造方法
JP2005150329A (ja) 2003-11-14 2005-06-09 Canon Inc 配線構造及びその作製方法
JP4477345B2 (ja) 2003-11-28 2010-06-09 Ｔｄｋ株式会社 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
US7035083B2 (en) 2004-03-19 2006-04-25 Taiwan Semiconductor Manufacturing Co Ltd Interdigitated capacitor and method for fabrication thereof
US7202821B2 (en) 2004-06-18 2007-04-10 Matsushita Electric Industrial Co., Ltd. Antenna
US7446628B2 (en) 2004-12-09 2008-11-04 Wispry, Inc. Pole-zero elements and related systems and methods
KR100672673B1 (ko) 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
EP1764866A1 (en) 2005-09-15 2007-03-21 Infineon Tehnologies AG Miniaturized integrated monopole antenna
US7509870B2 (en) 2005-10-26 2009-03-31 Orthodata Technologies Llc MEMS capacitive bending and axial strain sensor
US7477123B2 (en) 2005-11-21 2009-01-13 Agilent Technologies, Inc. Planar inductor using liquid metal MEMS technology
TW200803038A (en) 2006-06-23 2008-01-01 Wistron Neweb Corp A flat mini type digital television antenna
US7782594B2 (en) 2006-08-18 2010-08-24 Imec MEMS variable capacitor and method for producing the same
US7671515B2 (en) 2006-11-07 2010-03-02 Robert Bosch, Gmbh Microelectromechanical devices and fabrication methods
US20100090308A1 (en) * 2008-10-10 2010-04-15 Charu Sardana Metal-oxide-metal capacitors with bar vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094335A (en) * 1998-10-09 2000-07-25 Advanced Micro Devices, Inc. Vertical parallel plate capacitor
US6891219B2 (en) * 2000-11-27 2005-05-10 Lsi Logic Corporation Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
CN101299428A (zh) * 2007-04-30 2008-11-05 台湾积体电路制造股份有限公司 集成电路的电容器

Also Published As

Publication number Publication date
CA2806689A1 (en) 2012-02-09
US8304855B2 (en) 2012-11-06
EP2601674B1 (en) 2019-04-17
WO2012018701A1 (en) 2012-02-09
US20120032302A1 (en) 2012-02-09
KR20130041978A (ko) 2013-04-25
TWI441317B (zh) 2014-06-11
CN103053009A (zh) 2013-04-17
KR101494980B1 (ko) 2015-02-23
JP2013538448A (ja) 2013-10-10
EP2601674A1 (en) 2013-06-12
TW201209995A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR100864122B1 (ko) 고효율 커패시터 구조체
US9570222B2 (en) Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US7956438B2 (en) Integrated capacitor with interlinked lateral fins
US8558346B1 (en) Semiconductor structure
US7161228B1 (en) Three-dimensional integrated capacitance structure
US8114752B2 (en) Structure of capacitor set
CN101894795A (zh) 具有多级电容器的集成电路系统及其制造方法
US20040031982A1 (en) Interdigitated integrated circuit capacitor
CN103053009B (zh) 形成在半导电衬底上的垂直电容器
US9349786B2 (en) Fractal structures for fixed MEMS capacitors
TWI459422B (zh) 半導體裝置及其製造方法
CN103700645A (zh) Mom电容及其制作方法
CN100490154C (zh) 电容器结构
KR101846388B1 (ko) 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법
CN102592968B (zh) 一种多层金属-氮化硅-金属电容的制造方法
CN105097770B (zh) 三维集成电路的器件结构及其制备方法
CN106601723B (zh) 一种半导体mim电容结构的制作方法及其结构
KR20100059276A (ko) Ｐｉｐ 커패시터 제조 방법
JPS6252952B2 (zh)
CN102751177A (zh) 电容结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: American Florida

Patentee after: L3 Hershey Technology Co.

Address before: American Florida

Patentee before: Harris Corp.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160106

CF01 Termination of patent right due to non-payment of annual fee