TWI438596B - 穩壓器 - Google Patents

穩壓器 Download PDF

Info

Publication number
TWI438596B
TWI438596B TW100145027A TW100145027A TWI438596B TW I438596 B TWI438596 B TW I438596B TW 100145027 A TW100145027 A TW 100145027A TW 100145027 A TW100145027 A TW 100145027A TW I438596 B TWI438596 B TW I438596B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
coupled
switch
gate
Prior art date
Application number
TW100145027A
Other languages
English (en)
Other versions
TW201239570A (en
Inventor
Kiantiong Wong
Original Assignee
Mediatek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Singapore Pte Ltd filed Critical Mediatek Singapore Pte Ltd
Publication of TW201239570A publication Critical patent/TW201239570A/zh
Application granted granted Critical
Publication of TWI438596B publication Critical patent/TWI438596B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Description

穩壓器
本發明係有關於一種穩壓器，且特別有關於一種具有高電源抑制比(Power Supply Rejection Ratio，PSRR)之穩壓器。
在各種系統中，穩壓器係用來提供一個穩定的電壓給系統中的其他電路使用。一般而言，最好在各種負載、操作頻率等情況下，穩壓器都能提供一個穩定的電壓。換言之，電壓穩壓器係設計來在電子應用中能夠提供並保持固定的電壓，其中低壓降(low dropout，LDO)電壓穩壓器是一種直流線性電壓穩壓器，其具有非常小的輸入輸出差動電壓以及相對低的輸出雜訊。
電源抑制比(PSRR)係用來評估電壓穩壓器的有效性，即測量從供應電源傳輸到電壓穩壓器之輸出電壓的雜訊量。高PSRR是表示所傳輸的雜訊量為少量，而低PSRR是表示所傳輸的雜訊量為大量。高PSRR，尤其是在由電壓穩壓器所供應之具有廣泛操作頻率範圍的裝置內，是難以實現的。
舉例來說，假如全數位式鎖相迴路(all digital phase locked loop，ADPLL)之晶體振盪器(crystal oscillator，XO)和數位控制振盪器(digitally controlled oscillator，DCO)係由同一低壓降穩壓器所供應。如果晶體振盪器所產生的時脈信號會反彈(kick back)回其本身的供應電壓，則時脈信號可能會再反彈至低壓降穩壓器的供應電壓。若高頻PSRR在頻率偏移或頻率範圍不夠高的話，則反彈雜訊可能會影響到數位控制振盪器的供應電壓。為了防止去敏(de-sensing)或干擾的問題發生，高PSRR性能是非常重要的。
本發明提供一種穩壓器，用以於一輸出節點提供一低壓降電壓。該穩壓器包括一核心電路以及至少一複製單元。該核心電路包括：一放大器，具有用以接收一輸入電壓之一非反相輸入端、一反相輸入端以及一輸出端；一第一電阻，耦接於一接地端以及該放大器之反相輸入端之間；一第二電阻，具有耦接於該放大器之反相輸入端一第一端以及一第二端；以及一基本單元。該基本單元包括：一第一電晶體，耦接於一第一電壓源以及該第二電阻之第二端之間，具有一閘極；一第一電流源，耦接於該第一電壓源以及該第一電晶體的閘極之間，用以提供一偏壓電流；一第二電晶體，具有耦接於該第二電阻之第二端的一第一端、耦接於該放大器之輸出端的一閘極以及一第二端，其中該第一電晶體及該第二電晶體為不同類型之金氧半導體電晶體；以及一第一電流鏡，耦接於一第二電壓源、該第一電流源以及該第二電晶體之第二端。該複製單元係根據該放大器之輸出端的電壓而在該輸出節點產生該低壓降電壓。該低壓降電壓之電壓位準係根據該輸入電壓以及該第二電阻與該第一電阻的比值而決定。
上述穩壓器能夠使所產生的低壓降電壓驅於穩定。
再者，本發明提供另一穩壓器，用以於一輸出節點提供一低壓降電壓。該穩壓器包括一基本單元、至少一複製單元以及一放大單元。該基本單元以及該複製單元，各包括：一第一電晶體，具有耦接於一第一電壓源之一第一端、一閘極及一第二端；一電流源，耦接於該第一電壓源以及該第一電晶體的閘極之間，提供一偏壓電流；一第二電晶體，具有耦接於該第一電晶體之第二端的一第一端、一閘極及一第二端；以及一電流鏡，耦接於一第二電壓源、該電流源以及該第二電晶體之第二端。該放大單元包括耦接於該第二電晶體之閘極的一輸出端以及一回授端，用以在該回授端放大該放大單元的輸入電壓。其中該第一電晶體及該第二電晶體為不同類型之金氧半導體電晶體；該基本單元之該第一電晶體的第二端係耦接於該放大單元之回授端，且該複製單元之該第一電晶體的第二端係耦接於該穩壓器之該輸出節點，使得該放大單元與該基本單元形成一回授迴路，以及該複製單元係根據該回授迴路中該放大單元之輸出端的電壓而產生該低壓降電壓。
上述穩壓器通過采用結構相似的基本單元以及該複製單元，以及基本單元、複製單元與放大單元的連接關係，可以得到高PSRR。
下文描述是實現本發明之較佳實施例，這些描述是為了闡述本發明的基本思想，不應理解成對本發明的限制。本發明的範圍由所附加的權利要求所決定。
為讓本發明之該和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
實施例：
第1圖係顯示根據本發明一實施例所述之穩壓器10。穩壓器10為源極追隨式複製(replica)無電容(capless)之低壓降(low dropout，LDO)電壓穩壓器，其可在輸出節點Nout 提供一低壓降電壓Vout 。穩壓器10包括核心電路100以及複製單元200。核心電路100包括放大單元110及基本單元120。放大單元110包括放大器130以及兩電阻R1與R2。放大器130具有用以接收輸入電壓Vref 之非反相輸入端(+)、耦接於電阻R1與R2之反相輸入端(-)以及耦接於放大單元110之輸出端N1的輸出端。電阻R1係耦接於接地端GND以及放大器130的反相輸入端之間，而電阻R2係耦接於放大器130的反相輸入端以及放大單元110的回授端(feedback terminal)N2之間。基本單元120包括電流源I1、電晶體M1與M2以及電流鏡140。電流源I1係耦接於供應電壓VDD以及電晶體M1的閘極之間，其中電流源I1可提供固定之偏壓電流Ibias1 至電流鏡140。電晶體M1係耦接於供應電壓VDD以及放大單元110的回授端N2之間，而電晶體M2係耦接於放大單元110的回授端N2以及電流鏡140之間。值得注意的是，電晶體M1與M2為不同類型之金氧半導體(MOS)電晶體。在此實施例中，電晶體M1為NMOS電晶體，而電晶體M2為PMOS電晶體。在此實施例中，電晶體M1為原生性(native)元件。在其他實施例中，電晶體M1可以是供輸入輸出(I/O)電路或是一般邏輯核心電路所使用的N型電晶體。電流鏡140包括四個鏡射電晶體MM1-MM4以及電阻R3。其中，鏡射電晶體係指電流鏡裡的電晶體。鏡射電晶體MM1與MM3係串聯於接地端GND以及電流源I1之間，而鏡射電晶體MM2與MM4以及電阻R3係串聯於接地端GND以及電晶體M2之間。鏡射電晶體MM2之閘極係耦接於鏡射電晶體MM1之閘極以及電阻R3之第一端，而鏡射電晶體MM4之閘極係耦接於鏡射電晶體MM3之閘極以及電阻R3之第二端。在此實施例中，電流鏡140僅是個例子，而並非用以限定本發明。
在第1圖中，放大單元110以及基本單元120形成一回授迴路(feedbcak loop)。首先，假設初始流經鏡射電晶體MM2與MM4的電流Imirror1 為零。接著，電晶體M1之閘極電壓會被偏壓電流Ibias1 拉至高位準。於是，電流Imirror1 開始從供應電壓VDD經由電晶體M1與M2、電阻R3以及鏡射電晶體MM2與MM4而流到接地端GND。接著，由於回授迴路已形成，電晶體M1之閘極電壓會被拉回。當電流Imirror1 相同於偏壓電流Ibias1 時，回授迴路會穩定。因此，根據電阻R2與電阻R1的比例以及輸入電壓Vref ，放大器130可在回授迴路之輸出端N1及回授端N2分別得到偏壓電壓Vbias 以及放大電壓Vamp ，即與V bias =V amp -|V gsM 2 |，其中VgsM2 係表示電晶體M2之閘極對源極電壓。在此實施例中，電阻R2為一可變電阻，用以調整放大電壓Vamp 。此外，基本單元120更包括耦接於供應電壓VDD以及電晶體M1之間的開關SW1，以及耦接於接地端GND以及放大器130的輸出端之間的開關SW2，其中開關SW1與SW2係同時由信號ENA所控制。在此實施例中，開關SW1為PMOS電晶體，而開關SW2為NMOS電晶體。因此，開關SW1與SW2不會同時被導通。當穩壓器10被電源關閉時，信號ENA會控制開關SW1為不導通而開關SW2為導通，因此不會產生電流Imirror1 。相反地，當穩壓器10被電源開啟時，信號ENA會控制開關SW1為導通而開關SW2為不導通。在穩壓器10中，開關SW1更可提供靜電放電(electrostatic discharge，ESD)保護，而開關SW2與電容C0更可提供啟動(start up)功能來避免過沖(overshoot)。具體而言，當穩壓器10被啟動時，開關SW2係用來初始化從零開始上升之偏壓電壓Vbias ，以避免低壓降電壓Vout 會產生過沖現象。
複製單元200包括電流源I2、開關SW3、兩電晶體M3和M4以及電流鏡210。電流源I2係耦接於供應電壓VDD以及電晶體M3的閘極之間，其可提供偏壓電流Ibias2 至電流鏡210，其中偏壓電流Ibias2 係匹配於基本單元120的偏壓電流Ibias1 。開關SW3耦接於供應電壓VDD以及電晶體M3之間，且開關SW3係由信號ENA_1所控制。在穩壓器10中，信號ENA係根據信號ENA_1而得到，使得當開關SW3導通時，開關SW1會導通。電晶體M3係耦接於供應電壓VDD以及輸出節點Nout 之間，電晶體M4係耦接於輸出節點Nout 以及電流鏡210之間。同樣地，電晶體M3與M4為不同類型之MOS電晶體。在該實施例中，電晶體M3是NMOS型晶體，電晶體M4是PMOS型晶體。在此實施例中，電晶體M3為原生性元件。在其他實施例中，電晶體M3可以是供輸入輸出電路或是一般邏輯核心電路所使用的N型電晶體。值得注意的是，電晶體M4的尺寸是匹配於電晶體M2的尺寸。電流鏡210包括四個鏡射電晶體MM5-MM8以及電阻R4，其中流經鏡射電晶體MM6與MM8之電流Imirror2 係相同於偏壓電流Ibias2 。在此實施例中，電流鏡210僅是個例子，而並非用以限定本發明。在穩壓器10中，當基本單元120與複製單元200操作在穩態時，由於電晶體M2與M4的尺寸以及電流(即電流Imirror1 與Imirror2 )係相同的且電晶體M2與M4的閘極皆連接至放大器130的輸出端，則電晶體M2與M4的閘極對源極電壓會相同，VgsM2 =VgsM4 。於是，低壓降電壓Vout 以及放大電壓Vamp 會一致，如下列算式所顯示：
再者，穩壓器10更包括低通濾波器300耦接於電晶體M2的閘極以及電晶體M4的閘極之間，其中低通濾波器300係用來將偏壓電壓Vbias 的雜訊濾除。在此實施例中，低通濾波器300包括耦接於電晶體M2的閘極以及電晶體M4的閘極之間的電阻R5，以及耦接於電晶體M4的閘極以及接地端GND之間的電容C1。值得注意的是，電晶體M2與M4的閘極電壓以及偏壓電壓Vbias 係假設成相同的。在此實施例中，低通濾波器300僅是個例子，而並非用以限定本發明。此外，複製單元200內元件的尺寸需相同於或成比例於基本單元120內元件的尺寸，使得電流Imirror2 會匹配於電流Imirror1 。
假如穩壓器10的負載電流快速增加，例如突然的電流從輸出節點Nout 被汲取至一負載，則低壓降電壓Vout 將會降低。因此，由於電晶體M4的閘極被放大器130的輸出所控制，使得電晶體M4會逐漸被關閉。接著，流經電晶體M4以及鏡射電晶體MM6與MM8的電流Imirror2 會逐漸減少，即電流Imirror2 會小於偏壓電流Ibias2 。接著，偏壓電流Ibias2 會將電晶體M3的閘極電壓拉至高位準，以便從供應電壓VDD產生電流至輸出節點Nout ，於是可將低壓降電壓Vout 拉回。反之，假如穩壓器10的負載電流快速減少，來自供應電壓VDD的額外電流將會流至鏡射電晶體MM6與MM8，使得電流Imirror2 大於偏壓電流Ibias2 ，於是便可將電晶體M3的閘極電壓拉低。因此，來自供應電壓VDD的電流會減少，而低壓降電壓Vout 會被拉回。
因為電晶體M3為NMOS電晶體，穩壓器10的電源抑制比(Power Supply Rejection Ratio，PSRR)在高頻部分可接近1/(gm×ro)，其中gm與ro分別為電晶體M3的跨導(transconductance)以及輸出阻抗。此外，透過PSRR抵消機制，穩壓器10的PSRR在低頻部分可以被加強。舉例來說，來自供應電壓VDD的雜訊可以分成五條路徑P1、P2、P3、P4與P5。路徑P1係從供應電壓VDD經由開關SW3與電晶體M3至輸出節點Nout 。路徑P2係從供應電壓VDD經由電流源I2及電晶體M3至輸出節點Nout 。路徑P3係從供應電壓VDD經由開關SW1、電晶體M1、電阻R2、放大器130、低通濾波器300及電晶體M4而至輸出節點Nout 。路徑P4係從供應電壓VDD經由電流源I1、電晶體M1、電阻R2、放大器130、低通濾波器300及電晶體M4而至輸出節點Nout 。路徑P5係從供應電壓VDD經由放大器130、低通濾波器300及電晶體M4而至輸出節點Nout 。由於放大器130係操作在負回授迴路，透過路徑P4與P3的雜訊會在輸出節點Nout 被反相，於是會與路徑P1與P2的雜訊相抵消。因此，PSRR在低頻部分會加強。此外，從低壓降電壓Vout 至輸入電壓Vref 的反相隔離(reversed isolation)會較佳於傳統的複製低壓降穩壓器，所以放大器130的非反相輸入端能直接連接至非常敏感的參考點，例如帶隙(bandgap)電壓VBG。
第2圖係顯示根據本發明另一實施例所述之穩壓器20。穩壓器20包括核心電路100以及複數複製單元200_1至200_N。在穩壓器20中，偏壓電壓Vbias 被複製來對複製單元200_1至200_N進行偏壓。複製單元200_1至200_N具有相同的電路，每一複製單元在其輸出節點提供各自的低壓降電壓。例如，複製單元200_1在輸出節點Nout_1 提供低壓降電壓Vout_1 ，而複製單元200_N在輸出節點Nout_N 提供低壓降電壓Vout_N 。需注意，由電流源I2_1至I2_N所提供的每一偏壓電流Ibias2_1 至Ibias2_N 係匹配於由電流源I1所提供的偏壓電流Ibias1 ，而複製單元200_1至200_N的每一電晶體M4_1至M4_N係匹配於電晶體M2。因此，當基本單元120以及複製單元200_1至200_N在穩態時，由於電晶體M2與電晶體M4_1至M4_N的尺寸以及電流係相同的且電晶體M2與電晶體M4_1至M4_N的閘極皆連接至放大器130的輸出端，則電晶體M2與電晶體M4_1至M4_N的閘極對源極電壓會相同。在一實施例中，藉由使電晶體M2與電晶體M4_1至M4_N的尺寸成比例以及使電晶體M2與電晶體M4_1至M4_N的電流(即電流源I1與電流源I2_1至I2_N)成比例，則電晶體M2與電晶體M4_1至M4_N的閘極對源極電壓會相同。於是，低壓降電壓Vout_1 至Vout_N 會與放大電壓Vamp 一致。因此，穩壓器20可提供具有相同電壓位準之複數低壓降電壓至具有不同電流負載的不同電路。相較於傳統複製低壓降穩壓器，穩壓器20內的電晶體M2與電晶體M4_1至M4_N以及電流源I1與電流源I2_1至I2_N在設計與佈局上只需考慮整體的匹配。對每一複製單元200_1至200_N的電流鏡210_1至210_N而言，只需考慮局部匹配，於是可降低設計與佈局的複雜度。此外，複製單元200_1至200_N的開關SW3_1至SW3_N係分別由信號ENA_1至ENA_N所控制。在穩壓器20中，信號ENA係根據信號ENA_1至ENA_N而得到，使得當開關SW3_1至SW3_N中的任一開關導通時，開關SW1會被導通。舉例來說，信號ENA可以是信號ENA_1至ENA_N的或邏輯(OR)運算結果。對複製單元200_1至200_N而言，開關SW3_1至SW3_N的尺寸可以相同或不同，其係根據IR壓降的能力而決定。再者，功率電晶體M3_1至M3_N的尺寸可以相同或不同，其係根據複製單元200_1至200_N所供應的電流而決定。此外，複製單元200_1至200_N內元件的尺寸應該相同於或成比例於基本單元120內元件的尺寸，使得電流Imirror2_1 至Imirror2_N 的每一電流會匹配於電流Imirror1 。
第3圖係顯示根據本發明另一實施例所述之穩壓器30。穩壓器30包括核心電路400、低通濾波器300以及複製單元500。核心電路400包括放大單元110以及基本單元420。基本單元420包括電流源I3、電晶體M5與M6、開關SW4以及電流鏡410，其中電流源I3從電流鏡410汲取出偏壓電流Ibias3 ，而電流鏡410會提供鏡射於偏壓電流Ibias3 的電流Imirror3 。複製單元500包括電流源I4、電晶體M7與M8、開關SW5以及電流鏡510，其中電流源I4從電流鏡510汲取出偏壓電流Ibias4 ，而電流鏡510會提供鏡射於偏壓電流Ibias4 的電流Imirror4 。在穩壓器30中，電晶體M5與M7為PMOS電晶體，而電晶體M6與M8為NMOS電晶體，其中電晶體M5與M7為原生性元件。當基本單元420與複製單元500在穩態時，由於電晶體M6與M8的尺寸以及電流(即電流Imirror3 與Imirror4 )係相同的且電晶體M6與M8的閘極皆連接至放大器130的輸出端，則電晶體M6與M8的閘極對源極電壓會相同。於是，低壓降電壓Vout 以及放大電壓Vamp 會一致。相同地，穩壓器30亦包括低通濾波器300耦接於電晶體M6的閘極與電晶體M8的閘極之間。相應於由負載之變化或是其他干擾所引起之低壓降電壓Vout 的變化，電晶體M7的閘極係根據偏壓電流Ibias4 與電流Imirror4 之關係所控制，以便將低壓降電壓Vout 調回。在此實施例中，開關SW4與SW5係同時由信號ENA所控制，其中開關SW4與SW5為NMOS電晶體。此外，複製單元500內元件的尺寸需相同於或成比例於基本單元420內元件的尺寸，使電流Imirror3 會匹配於電流Imirror4 。
根據本發明之實施例，源極追隨式複製無電容之低壓降電壓穩壓器能從幾兆赫(MHz)到百兆赫頻率範圍內提供高PSRR。此外，透過抵消機制，穩壓器更能加強低頻的PSRR。因此，源極追隨式複製無電容之低壓降電壓穩壓能提供複製之輸出電壓至相關電路，尤其是位準位移器(level shifter)、數位電路、類比電路及射頻電路等。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30．．．穩壓器
100、400．．．核心電路
110．．．放大單元
120、420．．．基本單元
130．．．放大器
140、210、410、510．．．電流鏡
200、200_1、200_N、500．．．複製單元
300．．．低通濾波器
C0、C1．．．電容
ENA、ENA_1、ENA_N．．．信號
GND．．．接地端
I1、I2、I2_1、I2_N、I3、I4．．．電流源
Ibias1 、Ibias2 、Ibias2_1 、Ibias2_N 、Ibias3 、Ibias4 ．．．偏壓電流
Imirror1 、Imirror2 、Imirror2_1 、Imirror2_N 、Imirror3 、Imirror4 ．．．電流
M1-M8、M3_1、M3_N、M4_1、M4_N．．．電晶體
MM1-MM8、MM5_1、MM5_N、MM6_1、MM6_N、MM7_1、MM7_N、MM8_1、MM8_N．．．鏡射電晶體
N1．．．輸出端
N2．．．回授端
Nout 、Nout_1 、Nout_N ．．．輸出節點
R1、R2、R3、R4、R4_1、R4_N、R5．．．電阻
SW1、SW2、SW3_1、SW3_N、SW4、SW5．．．開關
Vamp ．．．放大電壓
Vbias ．．．偏壓電壓
VDD．．．供應電壓
Vref ．．．輸入電壓
以及
Vout 、Vout_1 、Vout_N ．．．低壓降電壓
第1圖係顯示根據本發明一實施例所述之穩壓器；
第2圖係顯示根據本發明另一實施例所述之穩壓器；以及
第3圖係顯示根據本發明另一實施例所述之穩壓器。
10．．．穩壓器
100．．．核心電路
110．．．放大單元
120．．．基本單元
130．．．放大器
140、210．．．電流鏡
200．．．複製單元
300．．．低通濾波器
C0、C1．．．電容
ENA、ENA_1．．．信號
GND．．．接地端
I1、I2．．．電流源
Ibias1 、Ibias2 ．．．偏壓電流
Imirror1 、Imirror2 ．．．電流
M1-M4．．．電晶體
MM1-MM8．．．鏡射電晶體
N1．．．輸出端
N2．．．回授端
Nout ．．．輸出節點
R1、R2、R3、R4、R5．．．電阻
SW1、SW2．．．開關
Vamp ．．．放大電壓
Vbias ．．．偏壓電壓
VDD．．．供應電壓
Vref ．．．輸入電壓
以及
Vout ．．．低壓降電壓

Claims (17)

  1. 一種穩壓器，用以於一輸出節點提供一低壓降電壓，包括：一核心電路以及至少一複製單元，其中，該核心電路包括：一放大器，具有用於接收一輸入電壓之一非反相輸入端、一反相輸入端以及一輸出端；一第一電阻，耦接於一接地端以及該放大器之反相輸入端之間；一第二電阻，具有耦接於該放大器之反相輸入端一第一端以及一第二端；以及一基本單元，包括：一第一電晶體，耦接於一第一電壓源以及該第二電阻之第二端之間，具有一閘極；一第一電流源，耦接於該第一電壓源以及該第一電晶體的閘極之間，用以提供一偏壓電流；一第二電晶體，具有耦接於該第二電阻之第二端的一第一端、耦接於該放大器之輸出端的一閘極以及一第二端，其中該第一電晶體及該第二電晶體為不同類型之金氧半導體電晶體；以及一第一電流鏡，耦接於一第二電壓源、該第一電流源以及該第二電晶體之第二端；以及該至少一複製單元，根據該放大器之輸出端的電壓而在該輸出節點產生該低壓降電壓，其中該低壓降電壓之電壓位準係根據該輸入電壓以及該第二電阻與該第一電阻的比值而決定。
  2. 如申請專利範圍第1項所述之穩壓器，其中，該第一電晶體為N型金氧半導體電晶體而該第二電晶體為P型金氧半導體電晶體，以及其中該第一電壓源及該第二電壓源係分別用以提供一供應電壓以及一接地信號；或者，該第一電晶體為P型金氧半導體電晶體而該第二電晶體為N型金氧半導體電晶體，以及其中該第一電壓源及該第二電壓源係分別用以提供一接地信號以及一供應電壓。
  3. 如申請專利範圍第1項所述之穩壓器，其中該複製單元包括：一第三電晶體，耦接於該第一電壓源以及該輸出節點之間，具有一閘極；一第二電流源，耦接於該第一電壓源以及該第三電晶體的閘極之間，用以提供匹配於該偏壓電流之一電流；一第四電晶體，具有耦接於該輸出節點之一第一端、耦接於該放大器之輸出端的一閘極以及一第二端，其中該第三電晶體及該第四電晶體為不同類型之金氧半導體電晶體，且該第四電晶體之尺寸係匹配於該第二電晶體之尺寸；以及一第二電流鏡，耦接於該第二電壓源、該第二電流源以及該第四電晶體之第二端；其中該第一電晶體以及該第三電晶體為原生性元件。
  4. 如申請專利範圍第3項所述之穩壓器，其中，該第一電晶體以及該第三電晶體為N型金氧半導體電晶體，而該第二電晶體以及該第四電晶體為P型金氧半導體電晶體，以及其中該第一電壓源及該第二電壓源係分別用以提供一供應電壓以及一接地信號；或者，該第一電晶體以及該第三電晶體為P型金氧半導體電晶體，而該第二電晶體以及該第四電晶體為N型金氧半導體電晶體，以及其中該第一電壓源及該第二電壓源係分別用以提供一接地信號以及一供應電壓。
  5. 如申請專利範圍第3項所述之穩壓器，更包括：一濾波器，耦接於該第二電晶體的閘極以及該第四電晶體的閘極之間，用以過濾來自該放大器之輸出端之電壓的雜訊。
  6. 如申請專利範圍第3項所述之穩壓器，其中該核心電路更包括：一第一開關，耦接於該第一電壓源以及該第一電晶體之間；以及一第二開關，耦接於該第二電壓源以及該第二電晶體的閘極之間，以及該複製單元更包括：一第三開關，耦接於該第一電壓源以及該第三電晶體之間；其中當該穩壓器斷電時，該第一開關與該第三開關為不導通而該第二開關為導通，以及當該第三開關導通時，該第一開關為導通而該第二開關為不導通。
  7. 如申請專利範圍第1項所述之穩壓器，其中該第一電流鏡包括：一第一鏡射電晶體，耦接於該第二電壓源以及該第一電流源之間；以及一第二鏡射電晶體，耦接於該第二電壓源以及該第二電晶體之間，具有一閘極耦接至該第一鏡射電晶體之閘極以及該第二電晶體之第二端。
  8. 如申請專利範圍第1項所述之穩壓器，其中該核心電路更包括：一第一開關，耦接於該第一電壓源以及該第一電晶體之間；以及一第二開關，耦接於該第二電壓源以及該第二電晶體的閘極之間，其中當該穩壓器斷電時，該第一開關為不導通而該第二開關為導通，以及當該穩壓器通電時，該第一開關為導通而該第二開關為不導通。
  9. 如申請專利範圍第1項所述之穩壓器，其中該第一電晶體為原生性元件。
  10. 一種穩壓器，包括：一基本單元以及至少一複製單元以及一放大單元，其中，該基本單元和該複製單元各包括：一第一電晶體，具有耦接於一第一電壓源之一第一端、一閘極及一第二端；一電流源，耦接於該第一電壓源以及該第一電晶體的閘極之間，提供一偏壓電流；一第二電晶體，具有耦接於該第一電晶體之第二端的一第一端、一閘極及一第二端；以及一電流鏡，耦接於一第二電壓源、該電流源以及該第二電晶體之第二端；該放大單元，包括耦接於該第二電晶體之閘極的一輸出端以及一回授端，用以在該回授端放大該放大單元的輸入電壓，其中該第一電晶體及該第二電晶體為不同類型之金氧半導體電晶體；其中該基本單元之該第一電晶體的第二端係耦接於該放大單元之回授端，且該複製單元之該第一電晶體的第二端係耦接於該穩壓器之該輸出節點，使得該放大單元與該基本單元形成一回授迴路，以及該複製單元係根據該回授迴路中該放大單元之輸出端的電壓而產生該低壓降電壓。
  11. 如申請專利範圍第10項所述之穩壓器，其中，該第一電晶體為第一N型金氧半導體電晶體；該第二電晶體為P型金氧半導體電晶體，以及其中該第一電壓源及該第二電壓源係分別用以提供一供應電壓以及一接地信號。
  12. 如申請專利範圍第10或者11項所述之穩壓器，更包括：一濾波器，耦接於該基本單元之該第二電晶體的閘極以及該複製單元之該第二電晶體的閘極之間，用以將來自該放大單元之輸出端之電壓上的雜訊濾除。
  13. 如申請專利範圍第10或者11項所述之穩壓器，其中該基本單元更包括：一第一開關，耦接於該第一電壓源以及該第一電晶體之間；以及一第二開關，耦接於該第二電壓源以及該第二電晶體的閘極之間，以及該複製單元更包括：一第三開關，耦接於該第一電壓源以及該第一電晶體之間；其中當該穩壓器斷電時，該第一開關與該第三開關為不導通而該第二開關為導通，以及當該第三開關導通時，該第一開關為導通而該第二開關為不導通。
  14. 如申請專利範圍第11項所述之穩壓器，其中每一該基本單元以及該複製單元之該電流鏡包括：一第二N型金氧半導體電晶體，耦接於該第二電壓源以及該電流源之間；以及一第三N型金氧半導體電晶體，耦接於該第二電壓源以及該P型金氧半導體電晶體之間，具有一閘極耦接至該第二N型金氧半導體電晶體之閘極以及該P型金氧半導體電晶體之第二端。
  15. 如申請專利範圍第10項所述之穩壓器，其中該基本單元的該第一電晶體以及該複製單元的該第一電晶體為原生性元件。
  16. 如申請專利範圍第10項所述之穩壓器，其中該放大單元更包括：一放大器，具有用以接收該輸入電壓之一非反相輸入端、一反相輸入端以及耦接於該放大單元之輸出端之一輸出端；一第一電阻，耦接於接地端以及該放大器之反相輸入端之間；以及一第二電阻，耦接於該放大器之反相輸入端以及該放大單元的回授端之間。
  17. 如申請專利範圍第16項所述之穩壓器，其中該低壓降電壓之電壓位準係根據該輸入電壓以及該第二電阻與該第一電阻的比值而決定。
TW100145027A 2010-12-08 2011-12-07 穩壓器 TWI438596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42090910P 2010-12-08 2010-12-08
US13/196,633 US8648580B2 (en) 2010-12-08 2011-08-02 Regulator with high PSRR

Publications (2)

Publication Number Publication Date
TW201239570A TW201239570A (en) 2012-10-01
TWI438596B true TWI438596B (zh) 2014-05-21

Family

ID=46198684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145027A TWI438596B (zh) 2010-12-08 2011-12-07 穩壓器

Country Status (3)

Country Link
US (1) US8648580B2 (zh)
CN (1) CN102566638B (zh)
TW (1) TWI438596B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878513B2 (en) * 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
CN103809638B (zh) * 2012-11-14 2016-08-03 安凯(广州)微电子技术有限公司 一种高电源抑制比和低噪声的低压差线性稳压器
US8885691B1 (en) * 2013-02-22 2014-11-11 Inphi Corporation Voltage regulator for a serializer/deserializer communication application
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9577508B2 (en) 2013-05-15 2017-02-21 Texas Instruments Incorporated NMOS LDO PSRR improvement using power supply noise cancellation
CN104426490A (zh) * 2013-08-30 2015-03-18 核芯科技股份有限公司 放大器电路及放大信号的方法
US9671801B2 (en) * 2013-11-06 2017-06-06 Dialog Semiconductor Gmbh Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines
KR102231317B1 (ko) 2013-12-16 2021-03-24 삼성전자주식회사 전압 레귤레이터 및 그것을 포함하는 전력 전달 장치
EP2961064B1 (en) * 2014-06-26 2018-12-19 Dialog Semiconductor (UK) Limited Robust sink/source output stage and control circuit
US9436196B2 (en) * 2014-08-20 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator and method
JP6468758B2 (ja) * 2014-08-27 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI573005B (zh) * 2015-05-13 2017-03-01 晶豪科技股份有限公司 低壓降穩壓器和包含低壓降穩壓器之輸出緩衝器
US9665112B2 (en) 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation
DE102015218656B4 (de) * 2015-09-28 2021-03-25 Dialog Semiconductor (Uk) Limited Linearregler mit verbessertem Versorgungsspannungsdurchgriff
US10474174B2 (en) 2017-04-04 2019-11-12 Intel Corporation Programmable supply generator
US10088857B1 (en) 2017-09-26 2018-10-02 Apple Inc. Highly granular voltage regulator
US10152072B1 (en) 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
US10234883B1 (en) * 2017-12-18 2019-03-19 Apple Inc. Dual loop adaptive LDO voltage regulator
US10579084B2 (en) * 2018-01-30 2020-03-03 Mediatek Inc. Voltage regulator apparatus offering low dropout and high power supply rejection
KR102138770B1 (ko) * 2018-07-27 2020-07-29 주식회사 실리콘마이터스 높은 안정도와 빠른 응답 특성을 갖는 버퍼 회로, 증폭기 및 레귤레이터
US11526186B2 (en) * 2020-01-09 2022-12-13 Mediatek Inc. Reconfigurable series-shunt LDO
TW202143644A (zh) * 2020-05-04 2021-11-16 連恩微電子有限公司 延遲單元
TWI795870B (zh) * 2020-11-06 2023-03-11 大陸商廣州印芯半導體技術有限公司 影像感測器以及影像感測方法
TWI801922B (zh) 2021-05-25 2023-05-11 香港商科奇芯有限公司 電壓調節器
US20220397925A1 (en) * 2021-06-10 2022-12-15 Texas Instruments Incorporated Fast soft-start reference current controlled by supply ramp
KR20220168257A (ko) 2021-06-16 2022-12-23 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치
CN114442717B (zh) * 2022-01-21 2023-04-07 星宸科技股份有限公司 具有双向电流调整的低压差稳压器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739681A (en) * 1992-02-07 1998-04-14 Crosspoint Solutions, Inc. Voltage regulator with high gain cascode current mirror
US5570004A (en) * 1994-01-03 1996-10-29 Seiko Instruments Inc. Supply voltage regulator and an electronic apparatus
US6359427B1 (en) * 2000-08-04 2002-03-19 Maxim Integrated Products, Inc. Linear regulators with low dropout and high line regulation
ITTO20030533A1 (it) * 2003-07-10 2005-01-11 Atmel Corp Procedimento e circuito per la limitazione di corrente in
JP4866158B2 (ja) * 2006-06-20 2012-02-01 富士通セミコンダクター株式会社 レギュレータ回路
US20090195302A1 (en) 2008-02-04 2009-08-06 Mediatek Inc. Reference buffer
US7956597B2 (en) 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
US7719345B2 (en) 2008-06-24 2010-05-18 Mediatek Inc. Reference buffer circuits
US8378652B2 (en) 2008-12-23 2013-02-19 Texas Instruments Incorporated Load transient response time of LDOs with NMOS outputs with a voltage controlled current source

Also Published As

Publication number Publication date
CN102566638A (zh) 2012-07-11
US20120146595A1 (en) 2012-06-14
US8648580B2 (en) 2014-02-11
TW201239570A (en) 2012-10-01
CN102566638B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI438596B (zh) 穩壓器
TWI450066B (zh) 提供不同輸出電壓之穩壓器
US9553548B2 (en) Low drop out voltage regulator and method therefor
US7705662B2 (en) Low voltage high-output-driving CMOS voltage reference with temperature compensation
KR101585958B1 (ko) 기준전압 발생회로
US7692481B2 (en) Band-gap reference voltage generator for low-voltage operation and high precision
US6118266A (en) Low voltage reference with power supply rejection ratio
US11573585B2 (en) Low dropout regulator including feedback path for reducing ripple and related method
KR20100077271A (ko) 기준전압 발생회로
Ng et al. A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
US20130127536A1 (en) Fully differential operational amplifier with common-mode feedback circuit
US7576613B2 (en) Regulated cascode circuits and CMOS analog circuits including the same
Akbari et al. A high input dynamic range, low voltage cascode current mirror and enhanced phase-margin folded cascode amplifier
JP3300534B2 (ja) 電子回路
JP2008236339A (ja) 半導体集積回路
TWI716323B (zh) 電壓產生器
US20230124021A1 (en) Bandgap current reference
US11695377B2 (en) Amplifier with low component count and accurate gain
CN109905110B (zh) 用于控制放大器增益的开关及方法
CN112904931A (zh) 电压电流转换电路及集成电路芯片
JP2020098377A (ja) 電源回路
CN116931637B (zh) 电流源简并点过渡控制电路、芯片及电流源、电子设备
JP7292117B2 (ja) 基準電圧発生回路
CN116382402B (zh) 带隙基准电压产生电路和集成电路
US20230127206A1 (en) Regulated supply for improved single-ended chopping performance