CN109905110B - 用于控制放大器增益的开关及方法 - Google Patents

用于控制放大器增益的开关及方法 Download PDF

Info

Publication number
CN109905110B
CN109905110B CN201711310098.0A CN201711310098A CN109905110B CN 109905110 B CN109905110 B CN 109905110B CN 201711310098 A CN201711310098 A CN 201711310098A CN 109905110 B CN109905110 B CN 109905110B
Authority
CN
China
Prior art keywords
nmos transistor
transistor
voltage
amplifier
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711310098.0A
Other languages
English (en)
Other versions
CN109905110A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Beken Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beken Corp filed Critical Beken Corp
Priority to CN201711310098.0A priority Critical patent/CN109905110B/zh
Priority to US15/853,960 priority patent/US10320351B1/en
Publication of CN109905110A publication Critical patent/CN109905110A/zh
Application granted granted Critical
Publication of CN109905110B publication Critical patent/CN109905110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

一种用于控制放大器增益的开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器。所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；所述第三PMOS晶体管的栅极被配置为接收开关电压(Vs)；所述第四NMOS晶体管的栅极被配置为接收负开关电压(Vsn)。

Description

用于控制放大器增益的开关及方法
技术领域
本申请涉及数字电路，更具体地，但非排他地，涉及用于控制放大器增益的开关及方法。
背景技术
在传统的放大器中，使用开关来控制放大器的增益或其他参数。开关可以通过N沟道金属氧化物半导体场效应晶体管(NMOSFET)来实现。在某些情况下，开关可能会有太高的接通电压而不能正常打开和工作。因此，需要有一个开关来控制放大器的增益，使其可以正常工作。
发明内容
根据本发明的一个方面，用于控制放大器增益的开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器；其中所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；所述第三PMOS晶体管的栅极被配置为接收开关电压(Vs)；所述第四NMOS晶体管的栅极被配置为接收负开关电压(Vsn)；所述第五PMOS晶体管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压；所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且其中所述第一电阻的第二端被配置为接收输入电压，并且根据所述开关电压，通过一起开启或关闭所述第一NMOS晶体管与所述第二NMOS晶体管二者来调整所述放大器增益，其中所述增益表示所述放大器的输出电压与所述输入电压的比率；其中所述第二NMOS晶体管的所述漏极还被配置为输出基于所述开关电压的开关信号到所述放大器。
根据本发明的另一个方面，一种开关组件，用于控制放大器增益，其中所述开关组件包括多个开关，每个开关包括第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管，第一电阻和反相器；其中所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；所述第三PMOS晶体管的栅极被配置为接收开关电压(vs)；所述第四NMOS晶体管的栅极被配置为接收负开关电压(vsn)；所述第五PMOS晶体管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压(vs)；所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且其中所述第一电阻的第二端被配置为接收输入电压(vin)，所述第二NMOS晶体管的所述漏极还被配置为输出基于所述开关电压的开关信号到所述放大器；其中所述多个开关并联连接在所述放大器的所述输入节点与接收所述输入电压的所述开关的输入节点之间，并且根据与所述开关组件中的所述多个开关相对应的所述多个开关电压，通过一起开启或关闭每个所述开关中的所述第一NMOS晶体管和所述第二NMOS晶体管二者来调整所述放大器增益，其中所述增益表示所述放大器的输出电压与所述输入电压的比率。
根据本发明的另一个方面，一种用开关控制放大器增益的方法，其中所述开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器；其中所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；所述第三PMOS晶体管的栅极被配置为接收开关电压(vs)；所述第四NMOS晶体管的栅极被配置为接收负开关电压(vsn)；所述第五PMOS晶体管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压；所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且其中所述方法包括：所述第一电阻的第二端接收输入电压，并且根据所述开关电压，通过开启或关闭所述第一NMOS晶体管和所述第二NMOS晶体管来调整所述放大器增益，所述增益表示所述放大器的输出电压与所述输入电压的比率；以及通过所述第二NMOS晶体管的漏极输出基于开关电压的开关信号到所述放大器。
根据一个实施例，开关将被正确地开启并且不会过压，因此可以正常工作。
附图说明
参考以下附图描述本发明的非限制性和非穷尽性的实施例，其中除非另有说明，相同的附图标记表示各种视图中的相同部件。
图1是根据本发明的实施例的包括开关和放大器的电路图。
图2是根据本发明的实施例的包括处于开启状态的开关和放大器的简化电路图。
图3是根据本发明的实施例的包括处于关闭状态的开关和放大器的电路图。
图4是根据本发明的实施例的包括开关组件和放大器的电路图。
图5是根据本发明的实施例示出了控制放大器增益的方法的流程图。
具体实施方式
现在将描述本发明的各个方面和例子。以下描述提供了全面了解和实现描述性例子的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实施本发明。
此外，一些公知的结构和功能可能不会被详细显示或描述，以避免不必要地模糊相关描述。
在下文所述的描述中使用的术语旨在以其最广泛合理的方式进行解释，即使其与本发明的某些具体例子的详细描述结合使用。某些术语甚至可能在下文中被强调，然而，在本详细描述部分中，旨在以任何限制方式解释的任何术语将被明确地和具体地定义。
图1是根据本发明的实施例的包括开关100和放大器的电路10的电路图。开关100包括第一NMOS晶体管M1、第二NMOS晶体管M2、第三PMOS晶体管M3、第四NMOS晶体管M4、第五PMOS晶体管M5、第一电阻R1和反相器INV。第一NMOS晶体管M1的源极连接到第一电阻R1的第一端。第一NMOS晶体管M1的漏极连接到第三PMOS晶体管M3的漏极、第四NMOS晶体管M4的源极和第二NMOS晶体管M2的源极。第一NMOS晶体管M1的栅极连接到第三PMOS晶体管M3的源极、第五PMOS晶体管M5的漏极、第四NMOS晶体管M4的漏极和第二NMOS晶体管M2的栅极。
第三PMOS晶体管M3的栅极被配置为接收开关电压Vs。第四NMOS晶体管M4的栅极被配置为接收负开关电压Vsn。第五PMOS晶体管M5的栅极连接到反相器INV的输出节点。反相器INV被配置为接收开关电压Vs。第二NMOS晶体管M2的漏极连接到放大器AMP的反向输入节点Vinn。放大器AMP的输入电压设计为1/2Vdd，这是共模电压Vcm。放大器AMP的正相输入端口被配置为接收Vcm，其等于1/2Vdd。或者，放大器AMP的正相输入端口的输入电压可以采取其他值。
第一电阻R1的第二端被配置为接收输入电压Vin。根据开关电压vs通过将第一NMOS晶体管M1和第二NMOS晶体管M2一起开启或关闭来调整放大器AMP的增益，其中增益表示放大器AMP的输出电压Vo与输入电压Vin的比率。第二NMOS晶体管M2的漏极还被配置为基于开关电压vs输出开关信号到放大器AMP的反相输入节点Vinn。注意，第二NMOS晶体管M2的漏极是虚拟接地点。
替代地或另外地，第一NMOS晶体管M1和第二NMOS晶体管M2都是核心器件，并且第一NMOS晶体管M1和第二NMOS晶体管M2的工作电压约为1.2V。例如，核心器件可以由工厂定义。核心器件是可以达到最小线宽的器件。例如，在55纳米工艺中，最小线宽为55纳米。因此，核心器件可以达到55nm的最小线宽。此外，核心器件的耐受电压与工艺的耐受电压相同，即1.2V。由于外部接口电压不能随着工艺的改进而改变，为了解决这种情况，I/O器件被设计用于接口电路。I/O器件具有更高的耐受电压，例如55nm I/O器件的2.5V或3.3V。
替代地或另外地，第三PMOS晶体管M3、第四NMOS晶体管M4和第五PMOS晶体管M5是I/O器件，并且第三PMOS晶体管M3、第四NMOS晶体管M4和第五PMOS晶体管M5具有大约2V至3V的工作电压。
替代地或另外地，开关电压vs被配置为在电源电压(Vdd)和接地电压(0)之间变化，以通过开启或关闭第一NMOS晶体管M1和第二NMOS晶体管M2来调整放大器AMP的增益。
图2是根据本发明的实施例的包括处于开启状态的开关200和放大器的电路20的简化电路图。
在图2中，当开关电压Vs＝1意味着电源电压(Vdd)时，第一NMOS晶体管M1和第二NMOS晶体管M2的栅极接收Vdd，因此第一NMOS晶体管M1和第二NMOS晶体管M2导通。返回参考图1，另外，当开关电压Vs＝1时，第三PMOS晶体管M3和第四NMOS晶体管M4截止，第五PMOS晶体管M5导通。图2通过使第三PMOS晶体管M3和第四NMOS晶体管M4等同于截止(因此未在图2中示出)，并且第五PMOS晶体管M5等同于一个导体，而示出了图1的简化电路图。因此，放大器AMP的输出电压Vo可以表示为Vo＝-R2/R1*Vin，并且放大器AMP的增益可以表示为R2/R1。
在图2中，当第一NMOS晶体管M1和第二NMOS晶体管M2二者都开启时，第一NMOS晶体管M1和第二NMOS晶体管M2的栅极上的电压大约为Vdd(2V)，因此第一NMOS晶体管M1和第二NMOS晶体管管M2可以正常开启，并且不会造成过压。
图3是根据本发明的实施例的包括处于关闭状态的开关300和放大器的电路30的电路图。
在图3中，当开关电压Vs＝0意味着接地(gnd)时，第一NMOS晶体管M1和第二NMOS晶体管M2截止。返回参考图1，另外，当开关电压Vs＝0时，第三PMOS晶体管M3和第四NMOS晶体管M4导通，第五PMOS晶体管M5截止。图3通过使第三PMOS晶体管M3和第四NMOS晶体管M4等同于一个导体，以及第五PMOS晶体管M5等同于截止(因此未在图3中示出)而示出了图1的简化电路图。因为第一NMOS晶体管M1和第二NMOS晶体管M2截止，R1等于无限大，因此增益为0。
在图3中，节点N上的电压在Vcm+Vth和Vth之间。如果输入电压Vin高于Vcm，则节点N上的电压通常在Vcm(1/2Vdd)和Vdd-Vth之间。由于第一NMOS晶体管M1的电压vgs(栅极和源极之间的电压)为0，所以第一NMOS晶体管M1截止。如果输入电压Vin小于Vcm，则节点N上的电压通常在Vcm(1/2Vdd)和Vth之间。因为第二NMOS晶体管M2的栅极和源极连接，所以第二NMOS晶体管M2截止。
图4是根据本发明的实施例示出了开关组件400和放大器的电路图。
开关组件400包括多个开关1000-100k。例如，开关组件400包括k个开关。这k个开关并联连接在放大器AMP的反相输入节点Vinn和接收输入电压Vin的开关的输入节点之间。除了已经参照图1讨论的电路之外，开关组件400还包括与开关1000类似的k-1个开关。为了便于描述，未示出或描述开关1001、1002、...、100(k-2)、100(k-1)。在图4中仅示出了开关1000和100k。k表示整数。例如，开关100k包括第1k NMOS晶体管M1k、第2k NMOS晶体管M2k、第3k MOS晶体管M3k、第4k NMOS晶体管M4k、第5k PMOS晶体管M5k、第1k电阻R1k和第k反相器INVk。第1k NMOS晶体管M1k的源极连接到第1k电阻R1k的第一端。第1k NMOS晶体管的漏极连接到第3k PMOS晶体管M3k的漏极、第4k NMOS晶体管M4k的源极和第2k NMOS晶体管M2k的源极。第1k NMOS晶体管M1k的栅极连接到第3k PMOS晶体管M3k的源极、第5k PMOS晶体管M5k的漏极，第4k NMOS晶体管M4k的漏极和第2k NMOS晶体管M2k的栅极。
第3k PMOS晶体管M3k的栅极被配置为接收第k个开关电压(Vsk)。第4k NMOS晶体管M4k的栅极被配置为接收第k个负开关电压(Vskn)。第5k PMOS晶体管M5k的栅极连接到第k反相器INVk的输出节点，并且第k反相器INVk被配置为接收开关电压Vsk。第2k NMOS晶体管M2k的漏极连接到放大器AMP的反相输入节点Vinn。第1k电阻R1k的第二端被配置为接收输入电压Vin。第2k NMOS晶体管M2k的漏极还被配置为输出基于第k开关电压Vsk的开关信号到放大器AMP。
通常，多个开关1000、1001、1002、...、100(k-2)、100(k-1)、100k并联连接在放大器AMP的输入节点和接收输入电压Vin的开关的输入节点之间。根据与开关组件400中的多个开关1000、1001、1002、...、100(k-2)、100(k-1)和100k对应的多个开关电压Vs、Vs1、Vs2…Vsk，通过一起开启或关闭每个开关中的第一NMOS晶体管和第二NMOS晶体管(M1，M2)、(M11，M21)、(M12，M22)、...(M1k，M2k)来调整放大器AMP的增益。增益表示放大器AMP的输出电压与输入电压Vin之比。例如，取决于开关1000、1001、1002、...100K的开启或关闭，增益可以表示为R2/f(R1，R11，R12，R13，...，R1k)。开关k在开启和关闭之间被调整，以便控制输入电阻R1、R11、R12、R13、...R1k的数量，因此改变放大器AMP的增益。
图5是根据本发明的实施例示出了控制放大器增益的方法500的流程图。
用开关控制放大器增益的方法500，其中开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器；其中第一NMOS晶体管的源极连接到第一电阻的第一端，第一NMOS晶体管的漏极连接到第三PMOS晶体管的漏极、第四NMOS晶体管的源极和第二NMOS晶体管的源极；第一NMOS晶体管的栅极连接到第三PMOS晶体管的源极、第五PMOS晶体管的漏极、第四NMOS晶体管的漏极和第二NMOS晶体管的栅极；第三PMOS晶体管的栅极被配置为接收开关电压(Vs)；第四NMOS晶体管的栅极被配置为接收负开关电压(Vsn)；第五PMOS管的栅极连接到反相器的输出节点，第二NMOS晶体管的漏极连接到放大器的反相输入节点。方法500包括：在方框510中，反相器接收开关电压；在方框520中，第一电阻的第二端接收输入电压；在方框530中，根据开关电压，通过开启或关闭第一NMOS晶体管和第二NMOS晶体管来调整放大器增益，增益表示放大器的输出电压与输入电压的比率；以及，在方框540中，通过第二NMOS晶体管的漏极输出基于开关电压的开关信号到放大器。
替代地或另外地，第一NMOS晶体管和第二NMOS晶体管具有大约1.2V的工作电压。
替代地或另外地，第四NMOS晶体管和第五PMOS晶体管是I/O器件，并且第三PMOS晶体管、第四NMOS晶体管和第五PMOS晶体管具有大约2V至3V的工作电压。
替代地或另外地，开关电压被配置为在电源电压和地电压之间变化，以通过开启或关闭第一NMOS晶体管和第二NMOS晶体管来调整放大器的增益。
各种实施例的特征和方面可以被集成到其他实施例中，并且可以在没有所示或描述的所有特征或方面的情况下实现本文中所示的实施例。本领域技术人员将理解，虽然为了说明的目的已经描述了系统和方法的具体例子和实施例，但是可以在不脱离本发明的精神和范围的情况下进行各种修改。
此外，一个实施例的特征可以并入到其他实施例中，即使在本文中的单个实施例中这些特征没有一起描述的情况下也是如此。因此，本发明由所附权利要求描述。

Claims (9)

1.一种用于控制放大器增益的开关，其特征在于，包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器；其中
所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；
所述第三PMOS晶体管的栅极被配置为接收开关电压；
所述第四NMOS晶体管的栅极被配置为接收负开关电压；
所述第五PMOS管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压；
所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且
其中所述第一电阻的第二端被配置为接收输入电压，并且根据所述开关电压，通过一起开启或关闭所述第一NMOS晶体管与所述第二NMOS晶体管二者来调整所述放大器增益，其中所述增益表示所述放大器的输出电压与所述输入电压的比率；其中
所述第二NMOS晶体管的所述漏极还被配置为输出基于所述开关电压的开关信号到所述放大器。
2.根据权利要求1所述的开关，其特征在于，所述第一NMOS晶体管和所述第二NMOS晶体管二者都是核心器件，并且所述第一NMOS晶体管和所述第二NMOS晶体管具有1.2V的工作电压。
3.根据权利要求1所述的开关，其特征在于，所述第三PMOS晶体管、所述第四NMOS晶体管和所述第五PMOS晶体管是I/O器件，并且所述第三PMOS晶体管、所述第四NMOS晶体管和所述第五PMOS晶体管具有2V至3V的工作电压。
4.根据权利要求1所述的开关，其特征在于，所述开关电压被配置为在电源电压和地电压之间变化，以通过开启或关闭所述第一NMOS晶体管和所述第二NMOS晶体管来调整所述放大器增益。
5.一种用于控制放大器增益的开关，其特征在于，所述开关组件包括多个开关，每个开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管，第一电阻和反相器；其中
所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；
所述第三PMOS晶体管的栅极被配置为接收开关电压；
所述第四NMOS晶体管的栅极被配置为接收负开关电压；
所述第五PMOS晶体管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压；
所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且
其中所述第一电阻的第二端被配置为接收输入电压，所述第二NMOS晶体管的所述漏极还被配置为输出基于所述开关电压的开关信号到所述放大器；其中
所述多个开关并联连接在所述放大器的所述输入节点与接收所述输入电压的所述开关的输入节点之间，并且根据与所述开关组件中的所述多个开关相对应的所述多个开关电压，通过一起开启或关闭每个所述开关中的所述第一NMOS晶体管和所述第二NMOS晶体管二者来调整所述放大器增益，其中所述增益表示所述放大器的输出电压与所述输入电压的比率。
6.一种用开关控制放大器增益的方法，所述开关包括：第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第四NMOS晶体管、第五PMOS晶体管、第一电阻和反相器；其中
所述第一NMOS晶体管的源极连接到所述第一电阻的第一端，所述第一NMOS晶体管的漏极连接到所述第三PMOS晶体管的漏极、所述第四NMOS晶体管的源极和所述第二NMOS晶体管的源极；所述第一NMOS晶体管的栅极连接到所述第三PMOS晶体管的源极、所述第五PMOS晶体管的漏极、所述第四NMOS晶体管的漏极和所述第二NMOS晶体管的栅极；
所述第三PMOS晶体管的栅极被配置为接收开关电压；
所述第四NMOS晶体管的栅极被配置为接收负开关电压；
所述第五PMOS管的栅极连接到所述反相器的输出节点，并且所述反相器被配置为接收所述开关电压；
所述第二NMOS晶体管的漏极连接到所述放大器的反相输入节点；并且
其特征在于，所述方法包括：
所述第一电阻的第二端接收输入电压，并且
根据所述开关电压，通过开启或关闭所述第一NMOS晶体管和所述第二NMOS晶体管来调整所述放大器增益，所述增益表示所述放大器的输出电压与所述输入电压的比率；以及
通过所述第二NMOS晶体管的漏极输出基于所述开关电压的开关信号到所述放大器。
7.根据权利要求6所述的方法，其特征在于，所述第一NMOS晶体管和所述第二NMOS晶体管具有1.2V的工作电压。
8.根据权利要求6所述的方法，其特征在于，所述第三PMOS晶体管、所述第四NMOS晶体管和所述第五PMOS晶体管是I/O器件，并且所述第三PMOS晶体管、所述第四NMOS晶体管和所述第五PMOS晶体管具有2V至3V的工作电压。
9.根据权利要求6所述的方法，其特征在于，所述开关电压被配置为在电源电压和地电压之间变化，以通过开启或关闭所述第一NMOS晶体管和所述第二NMOS晶体管来调整所述放大器增益。
CN201711310098.0A 2017-12-11 2017-12-11 用于控制放大器增益的开关及方法 Active CN109905110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711310098.0A CN109905110B (zh) 2017-12-11 2017-12-11 用于控制放大器增益的开关及方法
US15/853,960 US10320351B1 (en) 2017-12-11 2017-12-26 Switch for controlling a gain of an amplifier and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711310098.0A CN109905110B (zh) 2017-12-11 2017-12-11 用于控制放大器增益的开关及方法

Publications (2)

Publication Number Publication Date
CN109905110A CN109905110A (zh) 2019-06-18
CN109905110B true CN109905110B (zh) 2022-11-18

Family

ID=66696492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711310098.0A Active CN109905110B (zh) 2017-12-11 2017-12-11 用于控制放大器增益的开关及方法

Country Status (2)

Country Link
US (1) US10320351B1 (zh)
CN (1) CN109905110B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724980B (zh) * 2020-10-14 2021-04-11 立積電子股份有限公司 放大電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499663B1 (en) * 1997-11-04 2002-12-31 Hitachi, Ltd. Image input system
CN1475044A (zh) * 2001-09-20 2004-02-11 ������������ʽ���� 低耗电的可变增益放大器
JP2006140561A (ja) * 2004-11-10 2006-06-01 Sony Corp 複合ｃｍｏｓ回路および可変利得増幅回路
CN202026282U (zh) * 2011-03-30 2011-11-02 大连交通大学 数控增益直流放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3643199A (en) * 1998-04-15 1999-11-01 Ess Technology, Inc. Attenuating volume control
EP1052832A1 (en) * 1999-05-14 2000-11-15 STMicroelectronics S.r.l. Receiving section of a telephone
TWI275243B (en) * 2005-09-14 2007-03-01 Princeton Technology Corp Voltage controlled amplifier for a signal processing system
US7427897B2 (en) * 2006-02-08 2008-09-23 Fairchild Semiconductor Corporation Power amplifier with close-loop adaptive voltage supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499663B1 (en) * 1997-11-04 2002-12-31 Hitachi, Ltd. Image input system
CN1475044A (zh) * 2001-09-20 2004-02-11 ������������ʽ���� 低耗电的可变增益放大器
JP2006140561A (ja) * 2004-11-10 2006-06-01 Sony Corp 複合ｃｍｏｓ回路および可変利得増幅回路
CN202026282U (zh) * 2011-03-30 2011-11-02 大连交通大学 数控增益直流放大器

Also Published As

Publication number Publication date
US20190181820A1 (en) 2019-06-13
US10320351B1 (en) 2019-06-11
CN109905110A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
US7932707B2 (en) Voltage regulator with improved transient response
CN108153360B (zh) 一种带隙基准电压源
US10831227B2 (en) Reference voltage circuit with low temperature drift
CN109213248B (zh) 负电源控制电路以及电源装置
US11474546B2 (en) Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator
CN114326895A (zh) 一种可扩展输入范围的比较器电路
JP2004194124A (ja) ヒステリシスコンパレータ回路
CN109905110B (zh) 用于控制放大器增益的开关及方法
US20120319736A1 (en) Comparator and method with adjustable speed and power consumption
JP2005286683A (ja) データ出力回路
CN114356017A (zh) Ldo模块及其电压产生电路
CN109412541B (zh) 运算放大器的输出级和运算放大器中的方法
CN107733423B (zh) 缓冲器电路及应用其的电压产生器
JP4594064B2 (ja) サージ電流抑制回路及び直流電源装置
CN109818488B (zh) 输出级电路
JP5203809B2 (ja) 電流ミラー回路
KR100327440B1 (ko) 제로-크로싱 감지회로
JP6837894B2 (ja) 降圧回路及び半導体集積回路
CN108304025B (zh) 工作电压切换装置
US7236030B2 (en) Method to implement hysteresis in a MOSFET differential pair input stage
CN116232253A (zh) 输出级电路、运算放大器、芯片及电子设备
CN116073347A (zh) 静电放电电路、输出级电路、运放、芯片及电子设备
CN110658881A (zh) 一种高压的稳压电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant