CN109818488B

CN109818488B - 输出级电路

Info

Publication number: CN109818488B
Application number: CN201910117396.0A
Authority: CN
Inventors: 张启帆; 何均; 张海军; 邵派; 杜黎明; 孙洪军
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2019-02-15
Filing date: 2019-02-15
Publication date: 2020-04-21
Anticipated expiration: 2039-02-15
Also published as: CN109818488A

Abstract

本发明提供一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；第一栅驱动器，根据接收到的分级驱动信号，向第一输出级电路和第二输出电路输入第一栅驱动信号；所述第二栅驱动器的功能和第一栅驱动器相同；控制电路，根据接收到的第一控制信号和第二控制信号，控制第一级输出电路和第二级输出电路之间的连接状态；第一输出级电路，根据接收到栅驱动信号，输出第一电压；第二级输出电路，根据接收到驱动信号，输出第二电压。本发明提供的输出级电路能够在电路输出电压发生变化时，避免电路中出现电压瞬时增大的情况，从而保证了电路工作的可靠性和电路中MOS管的使用寿命。

Description

输出级电路

技术领域

本发明涉及半导体集成电路技术领域，特别涉及到一种输出级电路。

背景技术

输出级电路是音频功放的重要组成部分，主要是用来驱动喇叭负载。智能手机的音频功放由于受到锂电池电压的限制，功放无法达到很大的推力，因而音量设置过大播放音乐时会出现杂音。随着手机用户对听筒喇叭立体声环绕音效的需求不断提高，这就要求输出级电路能够输出更大的电压使音频功放有更大的推力，从而消除智能手机在音量设置过大时出现音乐杂音的情况。

发明人经过对现有技术中输出级电路进行研究发现，现有的增大输出电压的输出级电路中，当输出级电路的输出电压发生变化时，输出级电路中会出现电压瞬时增大的情况，当电路中电压超过输出级电路中MOS管的耐压范围时，则导致MOS管被损坏。

发明内容

本发明所要解决的技术问题是提供一种输出级电路，能够在输出级电路的输出电压发生变化时，避免输出级电路中出现电压瞬时增大的情况，从而保证了输出级电路工作的可靠性和电路中MOS管的使用寿命。

为实现上述目的，本发明实施例提供如下技术方案：

一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；

所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第一栅驱动信号；

所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第二栅驱动信号；

所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一输出级电路和所述第二输出级电路之间的连接状态；

所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；

所述第二输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。

上述的电路，可选的，所述控制电路，包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；

所述第五PMOS管的源极与所述第二输出级电路的第一端相连，漏极分别与所述第七NMOS管的漏极和所述第二输出级电路的第二端相连，栅极为所述第一控制信号的输入端；

所述第七NMOS管的源极与所述第一输出级电路的第一端相连，栅极为所述第一控制信号的输入端；

所述第七PMOS管的源极与所述第一输出级电路的第二端相连，漏极分别与所述第五NMOS管的漏极和所述第二输出级电路的第三端相连；栅极为所述第二控制信号的输入端；

所述第五NMOS管的源极与所述第二输出级电路的第四端相连，栅极为所述第二控制信号的输入端。

上述的电路，可选的，所述第一输出级电路，包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容、第二寄生电容、第三寄生电容和第四寄生电容；

所述第一PMOS管的源极与电源输入端相连，漏极与所述第二PMOS管的源极相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；

所述第二PMOS管的漏极作为所述第一输出级电路的输出端，与所述第二NMOS管的漏极相连，源极作为所述第一输出级电路的第一端，栅极与所述低压差线性稳压器的输出端相连；

所述第一寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；

所述第二寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；

所述第二NMOS管的源极作为所述第一输出级电路的第二端，与所述第一NMOS管的漏极相连，栅极与所述低压差线性稳压器的输出端相连；

所述第三寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；

所述第四寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；

所述第一NMOS管的源极接地，栅极接收所述第二栅驱动器输出的所述第二栅驱动信号。

上述的电路，可选的，所述第二输出级电路，包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五寄生电容、第六寄生电容、第七寄生电容和第八寄生电容；

所述第三PMOS管的漏极作为所述第二输出级电路的第一端，与所述第四PMOS管的源极相连，源极与电源的输入端相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；

所述第四PMOS管的漏极作为所述第二输出级电路的输出端，与所述第四NMOS管的漏极相连，栅极作为所述第二输出级电路的第二端；

所述第五寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的源极相连；

所述第六寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；

所述第四NMOS管的源极作为所述第二输出级电路的第四端，与所述第三NMOS管的漏极相连，栅极作为所述第二输出级电路的第三端；

所述第七寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四MOS管的漏极相连；

所述第八寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的源极相连；

所述第三NMOS管的栅极接收所述第二栅驱动器输出的所述第二驱动信号，源极接地。

与现有技术相比，本发明包括以下优点：

本发明提供了一种输出级电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一输出级电路和所述第二输出级电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。本发明提供的输出级电路能够在电路的输出电压发生变化时，避免电路中出现电压瞬时增大的情况，从而保证了电路工作的可靠性和电路中MOS管的使用寿命。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明提供的一种输出级电路的结构示意图；

图2为本发明提供的一种输出级电路的又一结构示意图；

图3为本发明提供的一种输出级电路的时序图；

图4为本发明提供的一种输出级电路的又一结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种控制电路，所述控制电路能够保证在电路输出电压发生变化时，避免电路中出现电压瞬时增大的情况。

下面针对输出级电路结构示意图来描述本发明的具体实现。

参考图1，示出了本发明实施例控制电路的示意图，包括：第一栅驱动器101、第二栅驱动器102、第一输出级电路103、第二输出级电路104和控制电路105；

所述第一栅驱动器101，用于根据接收到的分级驱动信号，向所述第一输出级电路103和所述第二输出级电路104输入第一栅驱动信号；

所述第二栅驱动器102，用于根据接收到的分级驱动信号，向所述第一输出级电路103和所述第二输出级电路104输入第二栅驱动信号；

所述控制电路105，用于根据接收到的第一控制信号和第二控制信号，控制所述第一输出级电路103和所述第二输出级电路104之间的连接状态；

所述第一输出级电路103，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；

所述第二输出级电路104，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。

本发明实施例提供的输出级电路，具体的，第一栅驱动器输出101的第一栅驱动信号为PMOS管栅驱动信号，第二栅驱动器102输出的第二栅驱动信号为NMOS管栅驱动信号。第一栅驱动信号和第二栅驱动信号，用于控制所述第一输出级电路103和第二输出级电路104中MOS管的导通和关断。

本发明实施例提供的输出级电路，所述控制电路105，连接在第一输出级电路103和所述第二输出级电路104之间，用于根据接收到的第一控制信号和第二控制信号，实现所述控制电路中各个MOS的导通和关断，从而控制所述第一输出级电路103和所述第二输出级电路104之间的连接状态。

本发明实施例提供的输出级电路，所述控制电路105通过接收到的控制信号，控制所述第一输出级电路103和所述第二级输出电路104之间的连接状态，使第二输出级电路104无法从第一输出级电路103抽取或泄放电流，从而避免输出级电路在输出电压发生变化时电路中出现电压瞬时增大的情况。

本发明实施例提供的输出级电路，第一输出级电路103和第二输出级电路104都用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号电压，输出电压。其中，电源为所述第二输出级电路104提供的电流大于电源为第一输出级电路103提供的电流。

本发明实施例提供的电路，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第一栅驱动信号；所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第二栅驱动信号；所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一输出级电路和所述第二输出级电路之间的连接状态；所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；所述第二输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压。本发明提供的输出级电路能够在电路的输出电压发生变化时，避免电路中出现电压瞬时增大的情况，从而保证了电路工作的可靠性和电路中MOS管的使用寿命。

本发明实施例提供的输出级电路，结合图2，示出了本发明实施例提供的输出级电路中控制电路的具体结构示意图，其中，控制电路可以包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；

本发明实施例提供的输出级电路，结合图2，图2中符号SW_P表示第一控制信号，SW_N表示第二控制信号，MP1表示第一PMOS管，MP2表示第二PMOS管，MN1表示第一NMOS管，MN2表示第二NMOS管；MP3表示第三PMOS管，MP4表示第四PMOS管，MN3表示第三NMOS管，MN4表示第四NMOS管；MP5表示第五PMOS管，MP7表示第七PMOS管，MN5表示第五NMOS管，MN7表示第七NMOS管。

本发明实施例提供的输出级电路，结合图2，所述第二输出级电路的第一端为第三PMOS管的漏极，第二端为第四PMOS管的栅极，第三端为第四NMOS管的栅极，第四端为第四NMOS管的漏极。

本发明实施例提供的输出级电路，结合图2，第一输出级电路的第一端为第二PMOS管的源极，第二端为第二NMOS管的源极。

本发明实施提供的输出级电路，所述控制电路根据接收的控制信号，实现控制电路中各个MOS管的开关和闭合，当第七NMOS管断开时，第二输出级电路无法从通过第七NMOS管向第一输出级电路的抽取电流；当第七PMOS管断开时，第二输出级电路无法从通过第七PMOS管向第一输出级电路的泄放电流，从而保证了电路中不会出现电压瞬时增大的情况。

本发明实施例提供的输出级电路，结合图2，示出了本发明实施例提供的输出级电路中第一输出级电路的具体结构示意图，其中，第一输出级电路可以包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容C₁、第二寄生电容C₂、第三寄生电容C₃和第四寄生电容C₄；

所述第一寄生电容C₁的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；

所述第二寄生电容C₂的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；

所述第三寄生电容C₃的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的漏极相连；

所述第四寄生电容C₄的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的源极相连；

本发明实施例提供的输出级电路，结合图2，示出了本发明实施例提供的输出级电路中第一输出级电路的具体结构示意图，其中，第二输出级电路可以包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五寄生电容C₅、第六寄生电容C₆、第七寄生电容C₇和第八寄生电容C₈；

所述第五寄生电容C₅的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的源极相连；

所述第六寄生电容C₆的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的漏极相连；

所述第七寄生电容C₇的一端与所述第四NMOS管的栅极相连，另一端与所述第四MOS管的漏极相连；

所述第八寄生电容C₈的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的源极相连；

本发明实施例提供的输出级电路，结合图2，图中符号PWM_IN表示脉宽调制输入信号，符号MPD表示分级驱动信号，Gate driver 1为第一栅驱动器，Gate driver 2为第二栅驱动器，符号PGT_1和PGT_9表示第一栅驱动器输出的第一栅驱动信号，符号NGT_1和NGT_9表示第二栅驱动器输出的第二栅驱动信号，符号LDO表示低压差线性稳压器，符号VBN表示低压差线性稳压器同相输入端输入的电压，VBN_GVBN表示低压差线性稳压器反相输入端输入的电压，PVDD表示电源电压，VON表示输出的电压。

本发明实施例提供的输出级电路，所述第一栅驱动信号和所述第二栅驱动信号为相反的信号，所述低压差线性稳压器用于为第二PMOS管和第二NMOS管提供嵌位电压，使第二PMOS管和第二NMOS管的栅极电压保持稳定。

本发明实施例提供的输出级电路，所述第一输出级电路通过第一PMOS管的源极与电源输入端相连，所述第二输出级电路通过第三PMOS管的源极与电源输入端相连，其中，电源为第二输出级电路提供的电流大于为第一输出级电路提供的电流。

本发明实施例提供的输出级电路，在静态情况下，即分级驱动信号为高电压时，第二输出级电路属于不工作状态，由于电源为第二输出级电路提供的电流大于为第一输出级电路提供的电流，所以，在静态情况下，本发明提供的输出级电路，可以起到低能耗的效果。

本发明实施例提供的输出级电路，第二PMOS管、第二NMOS管、第四PMOS管和第四NMOS管都配置寄生电容，其中第二PMOS管和第二NMOS管寄生电容的电容量小于第四PMOS管和第四NMOS管寄生电容的电容量。

本发明实施例提供的输出级电路，第一输出级电路和第二输出级电路都是根据接收的第一栅驱动信号和第二栅驱动信号，实现电路中各个MOS管的开关和闭合，从而输出周期性变化的电压。

本发明提供实施例提供的输出级电路，当输出电压从高到低变化时，低压差线性稳压器向MOS管寄生电容提供电流；当输出电压从低向高变化时，低压差线性稳压器吸收MOS管寄生电容的耦合电流，寄生电容的电容量越大，耦合的电流也就越大。

本发明提供的输出级电路，在第一输出级电路和第二输出级电路之间设置控制电路，当输出电压从高到低变化时，控制电路控制第四PMOS管无法从第一输出电路中的低压差线性稳压抽取电流；当输出电压从低到高变化时，控制电路控制第四NMOS管无法向第一输出电路中的低压差线性稳压泄放电流。因第二输出级电路中第四PMOS管和第四NMOS管寄生电容的电容量较大，当第四PMOS管无法向低压差线性稳压抽取电流和第四NMOS管无法向低压差线性稳压泄放电流时，输出级电路中的瞬时耦合电流就很小，输出级电路中就不会出现电压瞬时增大的情况，从起到了保护输出级电路的作用。

为了对本发明实施例提供的输出级电路进行详细的描述，参考图2，结合图3和图4，对本发明的输出级电路进行说明：

图4中，MP1表示第一PMOS管，MP2表示第二PMOS管，MN1表示第一NMOS管，MN2表示第二NMOS管；

MP3表示第三PMOS管，MP4表示第四PMOS管，MN3表示第三NMOS管，MN4表示第四NMOS管；

MP5表示第五PMOS管，MP7表示第七PMOS管，MN5表示第五NMOS管，MN7表示第七NMOS管。

分级驱动信号MPD的电压为0V时，结合图3和图4的左图，控制电路中的MN5，MN7，MP5，MP7可以等效为开关。SW_N信号为MP7和MN5的控制信号，该信号与NGT_N_9信号反相。当NGT_N_9信号为低(GND)，SW_N信号为高(PVDD/2)时，MN5管开启，MP7管断开，MN4管关断，MN3管关断。第二输出级电路中，关断的MN3管和MN4管相当于两个大电阻对电压进行分压，B点的电位为PVDD/2，这时MN3管和MN4管的VDS压差(栅极和漏极的压差)不会超过MN4管和MN3管的耐压范围，所以MN4管和MN3管不会被损坏。第一输出级电路中，因为MP7管关断，第二输出级电路中的MN4管与第一输出级电路的MN2管断开，MN4管的寄生电容无法向LDO泄放电流，第一输出级电路中MN2管的寄生电容比较小，耦合电流比较小，所以D点的电位不会上升很高，所以第一输出级电路中MN1管和MN2管的VDS压差同样不会超过MN1管和MN2管的耐压范围。

分级驱动信号MPD的电压为0V时，结合图3和图4的右图，SW_P为MN7和MP5的控制信号，该信号与PGT_N_9信号反相，当PGT_N_9信号为高时(PVDD)，SW_P信号为低(PVDD/2)，这时MP5管开启，MN7管断开，MP4管关断，MP3管关断。第二输出级电路中，关断的MP4管和MP3管相当于两个大电阻对电压进行分压，所以A点的电位是PVDD/2，这时MP3管和MP4管的VDS(栅极和漏极的压差)压差不会超过MP4管和MP3管的耐压范围，所以MP4管和MP3管不会被损坏。第一输出级电路中，因为MN7管关断，第二输出级电路中的MP4管与第一输出级电路的MP2管的连接断开，使MP4的寄生电容无法从LDO中抽电流，第一输出级电路中MP2的寄生电容比较小，耦合电流比较小，C点电压并不会下降很多，所以第一输出级电路中MP1管和MP2管的VDS压差同样不会超过MP1管和MP2管的耐压范围。

当MPD为高(即电压为VDD)时，即静态情况，输出级电路只有第一输出级电路工作，第二输出级中的MN3，MN4，MP3，MP4管都处于关断状态，第一输出级电路的需要输入的电流下小于第二输出级电路需要输入的电流，因此静态情况下，本发明实施例提供的输出级电路可以有效的减小静态工作电流。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种输出级电路，其特征在于，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；

所述第二输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压；

其中，所述控制电路，包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；

2.根据权利要求1所述的输出级电路，其特征在于，所述第一输出级电路，包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容、第二寄生电容、第三寄生电容和第四寄生电容；

所述第三寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的漏极相连；

所述第四寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的源极相连；

3.根据权利要求1所述的输出级电路，其特征在于，所述第二输出级电路，包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五寄生电容、第六寄生电容、第七寄生电容和第八寄生电容；

所述第六寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的漏极相连；

所述第七寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的漏极相连；

所述第三NMOS管的栅极接收所述第二栅驱动器输出的所述第二栅驱动信号，源极接地。